JPH0746340B2 - 調停回路 - Google Patents
調停回路Info
- Publication number
- JPH0746340B2 JPH0746340B2 JP3538788A JP3538788A JPH0746340B2 JP H0746340 B2 JPH0746340 B2 JP H0746340B2 JP 3538788 A JP3538788 A JP 3538788A JP 3538788 A JP3538788 A JP 3538788A JP H0746340 B2 JPH0746340 B2 JP H0746340B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- request
- circuit
- output
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はバスやメモリを複数のプロセッサ等の要求元で
共通に使用する装置において、複数の要求元からの使用
等の要求信号を調停して対応する要求元へ許可信号を返
送する調停回路に関するものである。
共通に使用する装置において、複数の要求元からの使用
等の要求信号を調停して対応する要求元へ許可信号を返
送する調停回路に関するものである。
（従来の技術） 従来の調停回路の回路構成例を第３図に示す。同図の調
停回路は、３つの要求元がある場合のもので、検出回路
1,選択回路２及び保持回路３から構成される。検出回路
１は３つの要求元からの要求信号▲▼＃ｎ（ｎ＝0,
1,2）を要求元毎に保持することにより検出するもの
で、３つのフリップフロップ（F/F）1a,1b,1cから成
る。選択回路２は、検出回路１で２以上の要求信号が同
時に検出（保持）されたとき、予め設定された優先順位
で選択して出力するもので、インバータ2a,2b、アンド
ゲート2c,2dから構成される。この選択回路２では第１
の要求元からの要求信号（▲▼＃０）が最も優先度
が高く設定され、次に第２の要求元からの要求信号（▲
▼＃１）、そして第３の要求元から要求信号（▲
▼＃２）の優先順位に設定されている。保持回路３
は、選択回路２の出力信号を要求元毎に保持して対応す
る要求元へ許可信号▲▼＃ｎ（ｎ＝0,1,2）として
出力するもので、フリップフロップ（F/F）3a,3b,3cか
ら構成される。
停回路は、３つの要求元がある場合のもので、検出回路
1,選択回路２及び保持回路３から構成される。検出回路
１は３つの要求元からの要求信号▲▼＃ｎ（ｎ＝0,
1,2）を要求元毎に保持することにより検出するもの
で、３つのフリップフロップ（F/F）1a,1b,1cから成
る。選択回路２は、検出回路１で２以上の要求信号が同
時に検出（保持）されたとき、予め設定された優先順位
で選択して出力するもので、インバータ2a,2b、アンド
ゲート2c,2dから構成される。この選択回路２では第１
の要求元からの要求信号（▲▼＃０）が最も優先度
が高く設定され、次に第２の要求元からの要求信号（▲
▼＃１）、そして第３の要求元から要求信号（▲
▼＃２）の優先順位に設定されている。保持回路３
は、選択回路２の出力信号を要求元毎に保持して対応す
る要求元へ許可信号▲▼＃ｎ（ｎ＝0,1,2）として
出力するもので、フリップフロップ（F/F）3a,3b,3cか
ら構成される。
次に、第４図のタイムチャートを参照して動作を説明す
る。なお、同図において、F/F1a〜1c,3a〜3cはクロック
信号（CLOCK）の立上りからCLOCKのパルス幅の半分だけ
遅れて状態が変化するものとしている。
る。なお、同図において、F/F1a〜1c,3a〜3cはクロック
信号（CLOCK）の立上りからCLOCKのパルス幅の半分だけ
遅れて状態が変化するものとしている。
TaおよびTbの期間は一つの要求信号（▲▼＃０）が
無効（“H"）から有効（“L"）および有効から無効に変
化した場合に、F/F1aが▲▼＃０（有効）を検出し
て選択回路２を介してF/F3aへ出力することにより、F/F
3aが許可信号（▲▼＃０）を有効（“L"）および無
効（“H"）とする動作について示す。Tcの期間は複数の
要求信号（この場合▲▼＃０と▲▼＃２）が無
効から有効に同時に変化した場合に、F/F1a,1cで検出さ
れた▲▼＃0,▲▼＃２（有効）のうち選択回路
２が選択した要求信号（▲▼＃０）の入力によりF/
F3aが一つの許可信号（▲▼＃０）を有効とする動
作について示す。Tdの期間は、先に許可を与えた要求信
号（▲▼＃０）が有効から無効に変化した場合に、
選択回路２がF/F3aを介して許可信号（▲▼＃０）
を無効とし、F/F1cの保持により選択回路２が保留して
いた要求信号（▲▼＃２）に対する許可信号（▲
▼＃２）をF/F3cを介して有効とする動作について示
す。Teの期間は、要求信号（▲▼＃２）が無効とな
った場合に、選択回路２でF/F3cを介して許可信号（▲
▼＃２）を無効とする動作について示す。
無効（“H"）から有効（“L"）および有効から無効に変
化した場合に、F/F1aが▲▼＃０（有効）を検出し
て選択回路２を介してF/F3aへ出力することにより、F/F
3aが許可信号（▲▼＃０）を有効（“L"）および無
効（“H"）とする動作について示す。Tcの期間は複数の
要求信号（この場合▲▼＃０と▲▼＃２）が無
効から有効に同時に変化した場合に、F/F1a,1cで検出さ
れた▲▼＃0,▲▼＃２（有効）のうち選択回路
２が選択した要求信号（▲▼＃０）の入力によりF/
F3aが一つの許可信号（▲▼＃０）を有効とする動
作について示す。Tdの期間は、先に許可を与えた要求信
号（▲▼＃０）が有効から無効に変化した場合に、
選択回路２がF/F3aを介して許可信号（▲▼＃０）
を無効とし、F/F1cの保持により選択回路２が保留して
いた要求信号（▲▼＃２）に対する許可信号（▲
▼＃２）をF/F3cを介して有効とする動作について示
す。Teの期間は、要求信号（▲▼＃２）が無効とな
った場合に、選択回路２でF/F3cを介して許可信号（▲
▼＃２）を無効とする動作について示す。
（発明が解決しようとする課題） しかしながら、前記構成の調停回路では次のような問題
点がある。
点がある。
第４図に示すTaからTeのどの期間においても要求信号の
変化によって許可信号が変化する場合、要求信号の変化
を回路が検出した時点、すなわちフリップフロップ1a〜
1cの状態が変化した時点から最も速く許可信号の状態が
変化するまでクロック信号（CLOCK）の約１周期の時間
（τ）を要する。このτは選択回路２の動作速度に依存
するので、要求信号数や選択論理により増減する。
変化によって許可信号が変化する場合、要求信号の変化
を回路が検出した時点、すなわちフリップフロップ1a〜
1cの状態が変化した時点から最も速く許可信号の状態が
変化するまでクロック信号（CLOCK）の約１周期の時間
（τ）を要する。このτは選択回路２の動作速度に依存
するので、要求信号数や選択論理により増減する。
従って、要求元から見れば時間τだけ動作を停止して許
可信号を待つことになり、この調停回路を持つ装置の性
能低下の要因となる。
可信号を待つことになり、この調停回路を持つ装置の性
能低下の要因となる。
本発明は以上述べた問題点を解決し、同じ要求元から要
求信号が連続して入力された場合従来より例えば１クロ
ック周期分だけ許可信号を早く出力することができるこ
とにより、結果全体の調停に要する時間を短縮した調停
回路を提供することを目的とする。
求信号が連続して入力された場合従来より例えば１クロ
ック周期分だけ許可信号を早く出力することができるこ
とにより、結果全体の調停に要する時間を短縮した調停
回路を提供することを目的とする。
（課題を解決するための手段） 本発明は前記問題点を解決するために、複数の要求元か
ら入力される要求信号の競合を調停して対応する要求元
へ許可信号を返送する調停回路において、第１のクロッ
ク信号に基づいて前記要求元毎に要求信号を保持して出
力する第１の保持手段と、第１の保持手段に２以上の要
求信号が同時に保持されたとき、予め設定された優先順
位に基づいて１の要求信号を選択して出力する選択手段
と、第２のクロック信号に基づいて前記選択手段の出力
信号を前記要求元毎に保持して出力する第２の保持手段
と、第１の保持手段の出力信号と対応する第２の保持手
段の出力信号との論理和を取ることにより、許可信号を
出力する論理和手段と、前記論理和手段の全ての出力信
号が許可信号の無効状態を示し、かつ第１の保持手段が
少なくとも１の要求信号を保持した際に、前記第１のク
ロック信号に基づいて前記第２のクロック信号を発生す
る発生手段とを具備するものである。
ら入力される要求信号の競合を調停して対応する要求元
へ許可信号を返送する調停回路において、第１のクロッ
ク信号に基づいて前記要求元毎に要求信号を保持して出
力する第１の保持手段と、第１の保持手段に２以上の要
求信号が同時に保持されたとき、予め設定された優先順
位に基づいて１の要求信号を選択して出力する選択手段
と、第２のクロック信号に基づいて前記選択手段の出力
信号を前記要求元毎に保持して出力する第２の保持手段
と、第１の保持手段の出力信号と対応する第２の保持手
段の出力信号との論理和を取ることにより、許可信号を
出力する論理和手段と、前記論理和手段の全ての出力信
号が許可信号の無効状態を示し、かつ第１の保持手段が
少なくとも１の要求信号を保持した際に、前記第１のク
ロック信号に基づいて前記第２のクロック信号を発生す
る発生手段とを具備するものである。
（作用） 本発明によれば以上のように調停回路を構成したので、
技術的手段は次のように作用する。発生手段は論理和手
段の全ての出力信号が許可信号の無効状態を示し、かつ
第１の保持手段（例えば要求元の数のフリップフロッ
プ）が少なくとも１つの要求信号を保持した際に、第１
のクロック信号に基づいて第２のクロック信号を発生し
て第２の保持手段（例えば要求元の数のフリップフロッ
プ）の状態を変化させるように働く。
技術的手段は次のように作用する。発生手段は論理和手
段の全ての出力信号が許可信号の無効状態を示し、かつ
第１の保持手段（例えば要求元の数のフリップフロッ
プ）が少なくとも１つの要求信号を保持した際に、第１
のクロック信号に基づいて第２のクロック信号を発生し
て第２の保持手段（例えば要求元の数のフリップフロッ
プ）の状態を変化させるように働く。
従って、同一の要求元からの要求信号が連続した場合に
は、第１の保持手段の出力信号が論理和手段を介してそ
のまま許可信号として出力されるので、従来より例えば
１クロック周期分だけ許可信号を早く出力することがで
きることにより、結果全体の調停に要する時間を短縮し
た調停回路を提供できる。
は、第１の保持手段の出力信号が論理和手段を介してそ
のまま許可信号として出力されるので、従来より例えば
１クロック周期分だけ許可信号を早く出力することがで
きることにより、結果全体の調停に要する時間を短縮し
た調停回路を提供できる。
（実施例） 第１図は本発明の一実施例を示す調停回路の回路構成図
である。本実施例の調停回路は、３つの要求元がある場
合のもので、検出回路１、選択回路２、保持回路４、発
生回路５及び論理和回路６から構成される。これらの構
成要素のうち検出回路１及び選択回路２については、第
３図のものと同一であり、その他の回路が異なる。第３
図と相違する回路のうち、保持回路４は第３図の保持回
路３と同様に、３個のF/F4a,4b,4cから構成されるが、
これらのF/Fの状態を変化させるクロック信号を発生回
路５の出力より得ている点が異なる。この発生回路５
は、３個のオアゲート6a,6b,6cから構成される論理和回
路６の全ての出力信号が許可信号▲▼＃ｎ（ｎ＝0,
1,2）の無効状態（“H"）を示し、かつ検出回路１の出
力信号のうち少なくとも１つが要求信号▲▼＃ｎ
（ｎ＝0,1,2）の有効状態（“L"）を示すときに、クロ
ック信号（CLOCK）に基づいてクロック信号（Ｃ）を発
生して保持回路４へ出力するものであり、本実施例で
は、入力側からナンドゲート5a、アンドゲート5b,5c、
フリップフロップ（F/F）5d、インバータ5e、ナンドゲ
ート5f及びオアゲート5gから構成される。論理和回路６
はF/F1aの出力信号とF/F4aの出力信号をオアゲート6a、
F/F1bの出力信号とF/F4bの出力信号をオアゲート6b、F/
F1cの出力信号とF/F4cの出力信号をオアゲート6cで論理
和を取ることにより許可信号を出力するものである。
である。本実施例の調停回路は、３つの要求元がある場
合のもので、検出回路１、選択回路２、保持回路４、発
生回路５及び論理和回路６から構成される。これらの構
成要素のうち検出回路１及び選択回路２については、第
３図のものと同一であり、その他の回路が異なる。第３
図と相違する回路のうち、保持回路４は第３図の保持回
路３と同様に、３個のF/F4a,4b,4cから構成されるが、
これらのF/Fの状態を変化させるクロック信号を発生回
路５の出力より得ている点が異なる。この発生回路５
は、３個のオアゲート6a,6b,6cから構成される論理和回
路６の全ての出力信号が許可信号▲▼＃ｎ（ｎ＝0,
1,2）の無効状態（“H"）を示し、かつ検出回路１の出
力信号のうち少なくとも１つが要求信号▲▼＃ｎ
（ｎ＝0,1,2）の有効状態（“L"）を示すときに、クロ
ック信号（CLOCK）に基づいてクロック信号（Ｃ）を発
生して保持回路４へ出力するものであり、本実施例で
は、入力側からナンドゲート5a、アンドゲート5b,5c、
フリップフロップ（F/F）5d、インバータ5e、ナンドゲ
ート5f及びオアゲート5gから構成される。論理和回路６
はF/F1aの出力信号とF/F4aの出力信号をオアゲート6a、
F/F1bの出力信号とF/F4bの出力信号をオアゲート6b、F/
F1cの出力信号とF/F4cの出力信号をオアゲート6cで論理
和を取ることにより許可信号を出力するものである。
次に本実施例の動作を第２図のタイムチャートを参照し
て説明する。なお、同図も第４図と同様にF/F1a〜1c,5d
はクロック信号（CLOCK）の立上り、F/F4a〜4cはクロッ
ク信号（Ｃ）の立上りからそれぞれパルス幅の半分だけ
遅れて状態が変化するものとしている。まず、Taの期間
は要求信号（▲▼＃０）が有効（“L"）になって許
可信号（▲▼＃０）を送出す動作について示すが動
作には次の二つの場合がある。第一に初期状態または直
前に他要求信号（▲▼＃１または▲▼＃２）を
受け付け、許可を与えた場合であり、この場合検出回路
１のF/F1aで要求信号を検出した後、発生回路５にて保
持回路４の各F/F4a〜4cのクロック信号（Ｃ）が生成さ
れ、F/F4aがクロック信号（Ｃ）により許可信号（▲
▼＃０）の送出可能状態（“L"）となって後にオアゲ
ート6aを介して許可信号（▲▼＃０）を送出する。
第二の場合は要求信号が有効になる時、すでに保持回路
４のF/F4a〜4cのうち少なくとも１つが許可信号の送出
可能な状態（“L"）にある時であり、検出回路１のF/F1
aで要求信号を検出した後、その出力信号がそのまま論
理回路６のオアゲート6aを介して許可信号（▲▼＃
０）を送出する。この時発生回路５は動作せず、許可信
号は従来回路より約１クロック周期速く送出される。同
第二の動作は同図では破線で示す。
て説明する。なお、同図も第４図と同様にF/F1a〜1c,5d
はクロック信号（CLOCK）の立上り、F/F4a〜4cはクロッ
ク信号（Ｃ）の立上りからそれぞれパルス幅の半分だけ
遅れて状態が変化するものとしている。まず、Taの期間
は要求信号（▲▼＃０）が有効（“L"）になって許
可信号（▲▼＃０）を送出す動作について示すが動
作には次の二つの場合がある。第一に初期状態または直
前に他要求信号（▲▼＃１または▲▼＃２）を
受け付け、許可を与えた場合であり、この場合検出回路
１のF/F1aで要求信号を検出した後、発生回路５にて保
持回路４の各F/F4a〜4cのクロック信号（Ｃ）が生成さ
れ、F/F4aがクロック信号（Ｃ）により許可信号（▲
▼＃０）の送出可能状態（“L"）となって後にオアゲ
ート6aを介して許可信号（▲▼＃０）を送出する。
第二の場合は要求信号が有効になる時、すでに保持回路
４のF/F4a〜4cのうち少なくとも１つが許可信号の送出
可能な状態（“L"）にある時であり、検出回路１のF/F1
aで要求信号を検出した後、その出力信号がそのまま論
理回路６のオアゲート6aを介して許可信号（▲▼＃
０）を送出する。この時発生回路５は動作せず、許可信
号は従来回路より約１クロック周期速く送出される。同
第二の動作は同図では破線で示す。
Tbの期間では、上記の第二の場合と同様に、F/F1aの出
力信号が“L"から“H"になると、そのままオアゲート6a
を介して許可信号（GT＃０）の無効状態として出力され
る。Tcの期間で二つの要求が同時に有効（“L"）になっ
た時も同様に、保持回路４のF/F4aの状態（“L"）でオ
アゲート6aの出力信号（“L"）により、まずF/F1aの出
力信号（“L"）がそのままオアゲート6aを介して許可信
号（GT＃０）として送出される。これは従来回路より速
く送出される。次に、Tdの期間ではF/F4aの出力信号
（“H"）がそのままオアゲート6aを介して許可信号（GT
＃０）を無効とする。その後、F/F1cで保留している要
求信号（RQ＃２）に対する許可信号（GT＃２）を送出す
るが、この時発生回路５のクロック信号発生条件を満足
するので、保持回路４の各F/F4a〜4cの状態を変化させ
るためクロック信号（Ｃ）が発生回路５で生成される。
力信号が“L"から“H"になると、そのままオアゲート6a
を介して許可信号（GT＃０）の無効状態として出力され
る。Tcの期間で二つの要求が同時に有効（“L"）になっ
た時も同様に、保持回路４のF/F4aの状態（“L"）でオ
アゲート6aの出力信号（“L"）により、まずF/F1aの出
力信号（“L"）がそのままオアゲート6aを介して許可信
号（GT＃０）として送出される。これは従来回路より速
く送出される。次に、Tdの期間ではF/F4aの出力信号
（“H"）がそのままオアゲート6aを介して許可信号（GT
＃０）を無効とする。その後、F/F1cで保留している要
求信号（RQ＃２）に対する許可信号（GT＃２）を送出す
るが、この時発生回路５のクロック信号発生条件を満足
するので、保持回路４の各F/F4a〜4cの状態を変化させ
るためクロック信号（Ｃ）が発生回路５で生成される。
このように、従来回路の動作タイムチャート（第４図）
に比べ、要求信号が有効になってから許可信号を送出す
るまでの時間が、同じ要求元からの要求信号が連続して
発せられた場合には約１クロック信号周期速くなる。
に比べ、要求信号が有効になってから許可信号を送出す
るまでの時間が、同じ要求元からの要求信号が連続して
発せられた場合には約１クロック信号周期速くなる。
（発明の効果） 以上詳細に説明したように本発明によれば、所定の条件
を満足するときのみ第２のクロック信号を発生させて第
２の保持手段の状態を変化させ、その他の条件の場合に
は、入力要求信号を検出（保持）する第１の保持手段の
出力信号を、第２の保持手段の出力信号との論理和をと
る論理和手段を介してそのまま出力するようにしたの
で、同じ要求元から要求信号が連続して入力された場合
には従来より例えば１クロック周期分だけ許可信号を早
く出力することができることにより、結果全体の調停時
間を短縮することができる。
を満足するときのみ第２のクロック信号を発生させて第
２の保持手段の状態を変化させ、その他の条件の場合に
は、入力要求信号を検出（保持）する第１の保持手段の
出力信号を、第２の保持手段の出力信号との論理和をと
る論理和手段を介してそのまま出力するようにしたの
で、同じ要求元から要求信号が連続して入力された場合
には従来より例えば１クロック周期分だけ許可信号を早
く出力することができることにより、結果全体の調停時
間を短縮することができる。
第１図は本発明の一実施例を示す調停回路の構成図、第
２図は第１図の動作を示すフローチャート、第３図は従
来の調停回路の構成図、第４図は第３図の動作を示すフ
ローチャートである。 １……検出回路、 1a〜1c,4a〜4c,5d……フリップフロップ（F/F） ２……選択回路、 2a,2b,5e……インバータ、 2c,2d,5a,5f……ナンドゲート、 ４……保持回路、５……発生回路、 5b,5c……アンドゲート、６……論理和回路、 6a〜6c,5g……オアゲート。
２図は第１図の動作を示すフローチャート、第３図は従
来の調停回路の構成図、第４図は第３図の動作を示すフ
ローチャートである。 １……検出回路、 1a〜1c,4a〜4c,5d……フリップフロップ（F/F） ２……選択回路、 2a,2b,5e……インバータ、 2c,2d,5a,5f……ナンドゲート、 ４……保持回路、５……発生回路、 5b,5c……アンドゲート、６……論理和回路、 6a〜6c,5g……オアゲート。
Claims (1)
- 【請求項１】複数の要求元から入力される要求信号の競
合を調停して対応する要求元へ許可信号を返送する調停
回路において、 第１のクロック信号に基づいて前記要求元毎に要求信号
を保持して出力する第１の保持手段と、 第１の保持手段に２以上の要求信号が同時に保持された
とき、予め設定された優先順位に基づいて１の要求信号
を選択して出力する選択手段と、 第２のクロック信号に基づいて前記選択手段の出力信号
を前記要求元毎に保持して出力する第２の保持手段と、 第１の保持手段の出力信号と対応する第２の保持手段の
出力信号との論理和を取ることにより、許可信号を出力
する論理和手段と、 前記論理和手段の全ての出力信号が許可信号の無効状態
を示し、かつ第１の保持手段が少なくとも１の要求信号
を保持した際に、前記第１のクロック信号に基づいて前
記第２のクロック信号を発生する発生手段とを具備する
ことを特徴とする調停回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3538788A JPH0746340B2 (ja) | 1988-02-19 | 1988-02-19 | 調停回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3538788A JPH0746340B2 (ja) | 1988-02-19 | 1988-02-19 | 調停回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01211154A JPH01211154A (ja) | 1989-08-24 |
| JPH0746340B2 true JPH0746340B2 (ja) | 1995-05-17 |
Family
ID=12440495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3538788A Expired - Fee Related JPH0746340B2 (ja) | 1988-02-19 | 1988-02-19 | 調停回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746340B2 (ja) |
-
1988
- 1988-02-19 JP JP3538788A patent/JPH0746340B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01211154A (ja) | 1989-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4449183A (en) | Arbitration scheme for a multiported shared functional device for use in multiprocessing systems | |
| EP0369264B1 (en) | Multiprocessor system having distributed shared resources and deadlock prevention | |
| US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
| US5274785A (en) | Round robin arbiter circuit apparatus | |
| PL167608B1 (pl) | Sposób i urzadzenie do zarzadzania przesylaniem danych miedzy pamieciaa urzadzeniami zewnetrznymi PL PL | |
| US5313591A (en) | Computer bus arbitration for N processors requiring only N unidirectional signal leads | |
| US5142682A (en) | Two-level priority arbiter generating a request to the second level before first-level arbitration is completed | |
| EP0242879A2 (en) | Data processor with wait control allowing high speed access | |
| US4604685A (en) | Two stage selection based on time of arrival and predetermined priority in a bus priority resolver | |
| EP0520837B1 (en) | Efficient arbiter | |
| JPH10143467A (ja) | データ処理システムにおいてバス所有権を調停するための方法および装置 | |
| JPH0746340B2 (ja) | 調停回路 | |
| US7130947B2 (en) | Method of arbitration which allows requestors from multiple frequency domains | |
| KR0159008B1 (ko) | 직접 메모리 억세스에서의 버스사용 중재회로 | |
| JP2538874B2 (ja) | 共通バス調停方式 | |
| JP3093374B2 (ja) | 割り込みコントローラ | |
| KR940005778B1 (ko) | 공유상태의 캐쉬데이타의 액세스 중재회로 | |
| EP0087266B1 (en) | Priority resolver circuit | |
| KR0149687B1 (ko) | 멀티프로세서 시스템의 공통메모리 억세스 제어회로 | |
| JP2714163B2 (ja) | バス制御方式 | |
| JPH0435540A (ja) | バス調停装置 | |
| JP3754765B2 (ja) | データ処理装置 | |
| KR100264891B1 (ko) | 메모리 억세스 중재장치 | |
| KR970004522B1 (ko) | 버스 마스타간의 선취요청 중재 장치 | |
| JPS63298555A (ja) | 共有メモリ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |