JPH0746243A - Auiループバック検出装置 - Google Patents

Auiループバック検出装置

Info

Publication number
JPH0746243A
JPH0746243A JP5185392A JP18539293A JPH0746243A JP H0746243 A JPH0746243 A JP H0746243A JP 5185392 A JP5185392 A JP 5185392A JP 18539293 A JP18539293 A JP 18539293A JP H0746243 A JPH0746243 A JP H0746243A
Authority
JP
Japan
Prior art keywords
aui
carrier
signal
loopback
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5185392A
Other languages
English (en)
Inventor
Junko Nakajima
純子 中島
Tei Satake
禎 佐竹
Akira Matsuzaki
章 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP5185392A priority Critical patent/JPH0746243A/ja
Publication of JPH0746243A publication Critical patent/JPH0746243A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【目的】リピータ専用ICを内部に持つハブにおいても
AUIループバックの検出を実現することができるよう
にしたAUIループバック検出装置を提供する。 【構成】10BASE−5のマルチポートリピータにお
いて、リピータIC1からAUIコネクタ2へ出力され
る送信信号Txのキャリアを検出する送信キャリア検出
部3と、AUIコネクタ2からリピータIC1へ入力さ
れる受信信号Rxのキャリアを検出する受信キャリア検
出部4と、AUIコネクタ2からリピータIC1へ入力
されるコリジョン信号CLの有無を検出するコリジョン
検出部5と、送信信号Txの始まりから一定時間の幅を
持つパルスを生成するカウンタ回路6と、ループバック
の検出結果を論理演算してCPUへ知らせるための論理
演算部7とから構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ローカルエリアネット
ワークの集線装置に利用されるAUIループバック検出
装置に関するものである。
【0002】
【従来の技術】IEEE802.3規格の第7章にAU
Iループバックテストが規定されている。これはAUI
の送信中に送信線に流れているのと同じデータを受信線
にも流す機能である。端末がトランシーバを介してイー
サネット上に直接接続されていた従来の形態のLANに
おいては、このテスト結果の検出は、端末側をテストモ
ードにして、端末側のLANコントローラ部で送受信の
信号を比較して実施していた。しかし、LANが普及し
て大規模化するにつれて、集線装置であるハブを用いた
スター型配線の形態が多く用いられるようになった。さ
らに、最近では、機器設置後の管理を簡略化するため
に、ネットワーク管理機能付きのハブを用いることが多
くなってきている。このような背景から、AUIループ
バックの検出もハブ上で行いたいというニーズが生じ、
IEEE802.3 Kでも、ハブのネットワーク管理
項目の1つに、AUIループバック検出が加えられてい
る。しかし、現状のハブは、そのほとんどがリピータ専
用ICを使用して設計されており、かつ現在市場に出回
っているリピータICは、AUIループバック検出機能
を有していない。すなわち、ハブの内部では、AUIか
らループバックして戻った信号は、LANコントローラ
に送られる前に、コリジョンと区別するためにリピータ
IC内部で切られてしまい、検出が不可能であった。
【0003】
【発明が解決しようとする課題】本発明は、上述のよう
な点に鑑みてなされたものであり、その目的とするとこ
ろは、リピータ専用ICを内部に持つハブにおいてもA
UIループバックの検出を実現することができるように
したAUIループバック検出装置を提供することにあ
る。
【0004】
【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図1に示すように、10BA
SE−5のマルチポートリピータにおいて、リピータI
C1からAUIコネクタ2へ出力される送信信号Txの
キャリアを検出する送信キャリア検出部3と、AUIコ
ネクタ2からリピータIC1へ入力される受信信号Rx
のキャリアを検出する受信キャリア検出部4と、AUI
コネクタ2からリピータIC1へ入力されるコリジョン
信号CLの有無を検出するコリジョン検出部5と、送信
信号Txの始まりから一定時間の幅を持つパルスを生成
するカウンタ回路6と、ループバックの検出結果を論理
演算してCPUへ知らせるための論理演算部7とから構
成されることを特徴とするものである。
【0005】
【作用】本発明では、送信信号Txと受信信号Rxの比
較は行わずに、受信信号Rxのキャリアの状態のみを検
出して、AUIループバックの検出を疑似的に実現す
る。ただし、送信信号Txのキャリアの状態も同時に検
出する。さらに、送信信号Txのキャリアの始まりか
ら、最小パケット長を考慮した一定時間だけ待ってか
ら、信号を検出する。このようにすることで、正常パケ
ットでのAUIループバックテストの結果が検出でき
る。
【0006】
【実施例】図1は本発明の一実施例のブロック回路図で
ある。図中、1はリピータIC、2はAUIコネクタ、
3は送信キャリア検出部、4は受信キャリア検出部、5
はコリジョン検出部、6はカウンタ回路、7は論理演算
部である。送信キャリア検出部3は、リピータIC1か
らAUIにリピートされる送信信号Txのキャリアを検
出するための回路である。また、受信キャリア検出部4
は、AUIからループバックされる受信信号Rxのキャ
リアを検出するための回路である。コリジョン検出部5
は、コリジョン信号CLのキャリアを検出するための回
路である。カウンタ回路6は、送信信号Txの開始から
一定時間を数えるための回路である。また、論理演算部
7は、送信キャリア検出部3と受信キャリア検出部4、
コリジョン検出部5、及びカウンタ回路6の出力を論理
演算して、ループバックテストの結果をCPUへ送るた
めの回路である。
【0007】図2は、論理演算部7の一例を示してい
る。この回路では、送信キャリア検出部3の出力と受信
キャリア検出部4の出力の論理積を求めるAND回路7
1と、このAND回路71の出力をカウンタ回路6の出
力の立ち下がりでラッチするフリップフロップ回路72
と、そのラッチ出力をコリジョン信号CLの無い場合に
選択するセレクタ回路73とから構成される。これらを
用いて、AUIループバックテストの検出は、次の手順
で行われる。
【0008】まず、リピータIC1からAUIポートに
送信信号Txがリピートされると、送信信号Txのキャ
リアが送信キャリア検出部3により検出される。同時に
カウンタ回路6が、この送信キャリアの始まりから一定
時間カウントする。次に、AUIからループバックされ
る受信信号Rxのキャリアが、受信キャリア検出部4に
より検出される。そして、カウンタ回路6がカウントア
ップした時点で、両方のキャリアを同時に検出する。両
方のキャリアが検出できれば、ループバックの結果は成
功、どちらか一方でも検出できなければ、ループバック
の結果は失敗となり、そのデータをCPUが読み込む。
さらに、コリジョン検出部5により、コリジョン信号C
Lが検出された場合には、検出は無効となり、前の結果
が保持される。
【0009】図3は本実施例の動作説明図である。ま
ず、検出点Aでは、カウンタ回路6の出力の立ち下がり
のタイミングで受信信号Rxと送信信号Txが同時に検
出され、コリジョン信号CLは検出されないので、ルー
プバック成功と判定される。次に、検出点B又はCで
は、カウンタ回路6の出力の立ち下がりのタイミングで
送信信号Txが検出されるが受信信号Rxは検出されな
い。そして、検出点Bでは、コリジョン信号CLが検出
されないので、ループバック失敗と判定されるが、検出
点Cでは、コリジョン信号CLが検出されるので、検出
無効と判定される。
【0010】
【発明の効果】本発明によれば、ローカルエリアネット
ワークの集線装置として使用されるハブの内部でAUI
ループバックの検出が実現でき、これにより、リピータ
専用ICを使用して設計されたハブにおいてもAUIル
ープバック検出機能を付加してネットワーク管理を実現
できる。また、厳密に送信信号と受信信号を比較するも
のではなく、比較的簡易な回路で構成できるために、コ
ストも抑えられるという効果がある。
【図面の簡単な説明】
【図1】本発明のAUIループバック検出装置のブロッ
ク図である。
【図2】本発明に用いる論理演算部の回路図である。
【図3】本発明の動作説明のための波形図である。
【符号の説明】
1 リピータIC 2 AUIコネクタ 3 送信キャリア検出部 4 受信キャリア検出部 5 コリジョン検出部 6 カウンタ回路 7 論理演算部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 10BASE−5のマルチポートリピ
    ータにおいて、リピータ部からAUI部へ出力される送
    信信号のキャリアを検出する手段と、AUI部からリピ
    ータ部へ入力される受信信号のキャリアを検出する手段
    と、AUI部からリピータ部へ入力されるコリジョン信
    号の有無を検出する手段と、送信信号の始まりから一定
    時間の幅を持つパルスを生成する手段と、前記パルスの
    終了時に前記送信信号と受信信号のキャリアとコリジョ
    ン信号を論理演算することによりループバックの検出結
    果をCPUへ知らせるためのポート論理演算手段とから
    構成されることを特徴とするAUIループバック検出装
    置。
JP5185392A 1993-07-27 1993-07-27 Auiループバック検出装置 Pending JPH0746243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5185392A JPH0746243A (ja) 1993-07-27 1993-07-27 Auiループバック検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5185392A JPH0746243A (ja) 1993-07-27 1993-07-27 Auiループバック検出装置

Publications (1)

Publication Number Publication Date
JPH0746243A true JPH0746243A (ja) 1995-02-14

Family

ID=16170012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5185392A Pending JPH0746243A (ja) 1993-07-27 1993-07-27 Auiループバック検出装置

Country Status (1)

Country Link
JP (1) JPH0746243A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329460B1 (ko) * 2000-02-09 2002-03-23 윤종용 디바이스간 통신에서 타임 슬롯 할당 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329460B1 (ko) * 2000-02-09 2002-03-23 윤종용 디바이스간 통신에서 타임 슬롯 할당 방법

Similar Documents

Publication Publication Date Title
US5311114A (en) Apparatus and method for full-duplex ethernet communications
US4706082A (en) Serial data bus for intermodule data communications
US4719458A (en) Method of data arbitration and collision detection in a data bus
EP0480596B1 (en) Circuit and method for determining the duration of the time interval between two signals
JP3429806B2 (ja) ネットワーク接続システムおよびデータ処理ネットワークならびにその動作方法
EP0691546B1 (en) Time-domain reflectometer for testing coaxial cables
EP0843414A1 (en) Receiver
US6984991B2 (en) Initialization of a bidirectional, self-timed parallel interface with automatic testing of AC differential wire pairs
US6205153B1 (en) System and method for improving CSMA/CD network performance during collisions
EP0616449B1 (en) Port activity monitor for an integrated multiport repeater
US6442142B1 (en) Base-band receiver energy detection system
US5329519A (en) Lan monitoring method and apparatus
US5315597A (en) Method and means for automatically detecting and correcting a polarlity error in twisted-pair media
US5557633A (en) Integrated multi-port repeater having shared resources
EP0237839B1 (en) Serial data bus for intermodule data communications and method of data arbitration and collision detection on a data bus
JPH0746243A (ja) Auiループバック検出装置
JPS58119247A (ja) デ−タ通信方式
EP0480598B1 (en) Repeater method and apparatus
EP0872980B1 (en) Handshaking circuit for resolving contention on a transmission medium regardless of its length
US7145915B1 (en) Circuit and method for exchanging signals between network nodes
JPS587949A (ja) デ−タ伝送方式
JPH0646069A (ja) ループバックテスト装置
JPH0519853B2 (ja)
JPH0561819B2 (ja)
JPH01260945A (ja) 網終端装置