JPH074598Y2 - デイジタル容量計の測定端子構造 - Google Patents

デイジタル容量計の測定端子構造

Info

Publication number
JPH074598Y2
JPH074598Y2 JP1987026189U JP2618987U JPH074598Y2 JP H074598 Y2 JPH074598 Y2 JP H074598Y2 JP 1987026189 U JP1987026189 U JP 1987026189U JP 2618987 U JP2618987 U JP 2618987U JP H074598 Y2 JPH074598 Y2 JP H074598Y2
Authority
JP
Japan
Prior art keywords
cable
terminal
measuring terminal
capacitance
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987026189U
Other languages
English (en)
Other versions
JPS63135172U (ja
Inventor
清次郎 野坂
Original Assignee
清次郎 野坂
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 清次郎 野坂 filed Critical 清次郎 野坂
Priority to JP1987026189U priority Critical patent/JPH074598Y2/ja
Publication of JPS63135172U publication Critical patent/JPS63135172U/ja
Application granted granted Critical
Publication of JPH074598Y2 publication Critical patent/JPH074598Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、直読精密デイジタル容量計に関し、特に、位
相弁別器を用いないデイジタル容量計の測定端子構造に
関する。
従来の技術 従来の精密容量計の測定端子の一例を示せば第5図のよ
うに4端子法(ガード端子を含めて5端子)を用いてお
り、大容量では測定リード抵抗(r)及び接触抵抗によ
る影響を防ぎ、又小容量ではガード端子Gを用いて漂遊
容量の影響を防いでいる。
1MHz程度の高周波でも同様の方式をとつている。しかし
ながら、高周波でシステムに用いるには1〜2m程度の測
定リードを必要とする場合が多く、このために測定リー
ドには高周波同軸ケーブルが用いられている。
第5図はこの状態を示したものである。
また、現在の半導体容量については、1MHzにおけるその
損失率 又はωCsRsは0.01以下が殆んどである。ここで、g,ωCp
は第2図(a)で現わしたもの、又Rs、Csは第2図
(b)で表わしたものである。このような条件では が成り立ち、位相弁別器を用いてC分のみ検出する必要
がなく、|Yx|=ωCxを測定する方式でよい 考案が解決しようとする問題点 第5図に示す場合においてケーブルのあるときとないと
きを比較すると、ケーブル1は被測定容量Cxのa点の電
位はケーブルによつて変るが、基準側であるからケーブ
ル2も同様に変化すればよい。しかしながら、ケーブル
2のa点とLPO端子間の電位差は大きさ、位相差ともに
ケーブルの両端で差異を生ずる。基準(リフアレンス)
側R端子に整合インピーダンスを接続すれば大きさは変
化がないように可能であるが、位相差の変化は避けられ
ず、位相弁別器を用いた容量計では誤差は避けられな
い。
ケーブル3,4は0電位に近いので、電位差の差による誤
差は小さい。しかしケーブル4のケーブル抵抗はレンジ
抵抗Rfに直列に入り、2000PFレンジではレンジ抵抗Rfが
数10Ω程度であり、ケーブル抵抗が0.1Ωあると0.1〜0.
15%の誤差となる。他のケーブルの抵抗による誤差はな
いと見てもよい。従つて、従来のCメータではケーブル
を接続したときにはスイツチにより1m,2mを切換えて誤
差を補正している。
ここで、参考までに同軸ケーブルの送端と受端における
電圧を第3図を参照して計算すれば次のようになる。
上式よりZr=Zoでは 又、Zrが純抵抗で200Ω以上では となる。
ただし ケーブルを無損失すなわち ωL≫R,ωC≫Gとすれば l…ケーブル長さ λg…波長であるが、JIS規格50Ω同軸ケーブルの波長
短縮率を考慮するとλgは略200mとなる Zo…ケーブル特性インピーダンス Zr…負荷インピーダンス r…伝播定数 α…減衰定数 β…位相定数 本考案は従来の上記実情に鑑みてなされたものであり、
従つて本考案の目的は、位相弁別器を用いない高周波容
量計において測定ケーブルの影響を除去できるようにす
ることに、従来の技術に内在する上記諸欠点を解消する
ことを可能としたデイジタル容量計における新規な測定
端子の構造を提供することにある。
問題点を解決するための手段 上記目的を達成する為に、本考案に係るデイジタル容量
計の測定端子構造は、被測定容量の第1の端部に第1の
ケーブルを介して接続され且つAC信号電源に結合された
第1の測定端子と、前記第1の端部に第2のケーブルを
介して接続され且つ基準系に結合された第2の測定端子
と、前記被測定容量の第2の端部に第3のケーブルを介
して接続され且つC-V変換器を構成する演算増幅器の反
転入力端子に結合された第3の測定端子と、前記第2の
端部に第4のケーブルを介して接続され且つレンジ抵抗
に結合された第4の測定端子とを有するデイジタル容量
計における4端子構成の測定端子構造において、前記第
3のケーブル又は第4のケーブルのうち一方を除去し、
前記第3の測定端子と前記第4の測定端子とを結合して
一体化し3端子構成としたことを特徴とする。
実施例 次に本考案をその好ましい一実施例について図面を参照
しながら具体的に説明しよう。
第1図は本考案の一実施例を示すブロツク構成図であ
る。
先ず本考案を適用した直読精密デイジタル容量計の概略
について説明するに、第1図において、参照番号1,2,3
は被測定容量Cxの両端と測定端子LCU,LPO,HPOとの間に
接続されるケーブル、11は例えば周波数1MHzのAC信号電
源、12は変成器、13は被測定容量Cxに比例した出力電圧
を発生するC-V変換器、14はC-V変換器14からの測定系出
力電圧と後述される補償回路19からの基準(リフアレン
ス)系出力電圧を交互に切替えて出力する電子スイツ
チ、15はAC信号電源11の周波数と同一の周波数の同調増
幅器、16は増幅器15のAC出力をDC電圧に変換するAC/DC
変換器、17はAC/DC変換器16のDC出力をデイジタル信号
に変換するA/D変換器、18はA/D変換器17の出力を表示す
る表示装置、19は電子スイツチ14の半導体スイツチ素子
S2の“OFF"時における不完全OFFを補償する為の補償回
路をそれぞれ示す。また、参照符号rはケーブルのリー
ド抵抗、Cはケーブル容量、Rfはレンジ抵抗、R1は基準
側負荷抵抗をそれぞれ示している。
しかして、被測定容量Cxに比例した測定側出力は電子ス
イツチ14及び補償回路19によつて補償されて、同調増幅
器15、AC/DC変換器16及びA/D変換器17を通してデイジタ
ル信号に変換されて表示装置18に表示される。
次に本考案の主要部について説明するに、AC信号電源側
の第1の端子LCU及び基準側負荷抵抗R1に接続された第
2の端子LPOはそれぞれケーブル1及び2を通して被測
定容量Cxの一端aに接続されている。一方、C-V変換器1
3の演算増幅器OP1の反転入力端子に接続された第3の端
子HPOは、レンジ抵抗Rfに接続された第4の端子HCUと結
合され、ケーブル3を通して被測定容量Cxの他端に接続
されている。これは第4図のケーブル3とケーブル4と
を結合して一つにしたものと見てよい。
こうすることにより第1図のケーブル3の導体(リー
ド)抵抗rは被測定容量Cxに直列に入り、レンジ抵抗Rf
には直列とならない。リード抵抗rによる影響は被測定
容量CxがCx=2000PFとしてもレンジ抵抗RfがRf=80Ωと
すればr=1Ωでも0.008%であり、通常の50Ωの同軸
ケーブルは1m当り0.11Ω以下であるから問題にならな
い。ケーブル1は前と同様電位は問題にならない。ケー
ブル2はケーブル両端の電位差のみが誤差となるがケー
ブルの長さが1mでは基準(R)側のインピーダンスが20
0Ω以上では0.05%の差であり、整合インピーダンスを
終端しなくても無視できる程度である。ケーブルの長さ
が2mでは若干誤差は大きくなつて無視できないが、基準
系の入力側で整合抵抗を終端すれば誤差をなくすること
ができる。
考案の効果 本考案は以上説明したように構成されており、本考案に
よれば、ケーブル3の導体抵抗rは被測定容量Cxに直列
に挿入され、レンジ抵抗Rfには直列に挿入されないの
で、ケーブルの導体抵抗による誤差は極めて小さなもの
となる効果が得られる。
【図面の簡単な説明】
第1図は本考案の一実施例を含む直読精密デイジタル容
量計のブロツク構成図、第2図及び第3図は本考案を説
明する為の補助図、第4図及び第5図は従来の測定端子
構造の例を示す要部概略図である。 1〜3……ケーブル、C……ケーブル容量、r……ケー
ブルのリード抵抗、Rf……レンジ抵抗、R1……基準側負
荷抵抗

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】被測定容量の第1の端部に第1のケーブル
    を介して接続され且つAC信号電源に結合された第1の測
    定端子と、前記第1の端部に第2のケーブルを介して接
    続され且つ基準系に結合された第2の測定端子と、前記
    被測定容量の第2の端部に第3のケーブルを介して接続
    され且つC-V変換器を構成する演算増幅器の反転入力端
    子に結合された第3の測定端子と、前記第2の端部に第
    4のケーブルを介して接続され且つレンジ抵抗に結合さ
    れた第4の測定端子とを有するデイジタル容量計におけ
    る4端子構成の測定端子構造において、前記第3のケー
    ブル又は第4のケーブルのうち一方を除去し、前記第3
    の測定端子と前記第4の測定端子とを結合して一体化し
    3端子構成としたことを特徴とするデイジタル容量計の
    測定端子構造。
JP1987026189U 1987-02-24 1987-02-24 デイジタル容量計の測定端子構造 Expired - Lifetime JPH074598Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987026189U JPH074598Y2 (ja) 1987-02-24 1987-02-24 デイジタル容量計の測定端子構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987026189U JPH074598Y2 (ja) 1987-02-24 1987-02-24 デイジタル容量計の測定端子構造

Publications (2)

Publication Number Publication Date
JPS63135172U JPS63135172U (ja) 1988-09-05
JPH074598Y2 true JPH074598Y2 (ja) 1995-02-01

Family

ID=30827038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987026189U Expired - Lifetime JPH074598Y2 (ja) 1987-02-24 1987-02-24 デイジタル容量計の測定端子構造

Country Status (1)

Country Link
JP (1) JPH074598Y2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50113468U (ja) * 1974-02-25 1975-09-16
JPS59187272A (ja) * 1983-04-07 1984-10-24 Nippon Columbia Co Ltd 電気定数測定装置

Also Published As

Publication number Publication date
JPS63135172U (ja) 1988-09-05

Similar Documents

Publication Publication Date Title
JP3110827B2 (ja) インピーダンス・メータ
US6175228B1 (en) Electronic probe for measuring high impedance tri-state logic circuits
US4588308A (en) Temperature measuring device with thermocouple
US4962359A (en) Dual directional bridge and balun used as reflectometer test set
CN107209211B (zh) 用于罗戈夫斯基线圈传感器的电子积分器
US4034289A (en) RF power monitor utilizing bi-directional coupler
US6529013B2 (en) Three-phase voltage sensor with active crosstalk cancellation
EP0020898B1 (en) An apparatus for controlling the electrical parameters of an electrode reaction in an electrochemical cell
JP2002055126A (ja) 非接触式電圧測定方法および装置
JP2003028900A (ja) 非接触電圧測定方法およびその装置
US6836107B2 (en) Constant input impedance AC coupling circuit for a current probe system
GB2451314A (en) An input amplifier for a digital multimeter
US6414476B2 (en) Current detecting device, impedance measuring instrument and power measuring instrument
US5463323A (en) Impedance meter
KR100624365B1 (ko) 축전지셀 단자전압 및 내부 임피던스 측정 회로
JPH074598Y2 (ja) デイジタル容量計の測定端子構造
US3283242A (en) Impedance meter having signal leveling apparatus
US4860839A (en) Weighing apparatus including active low-pass filter means
JP2698615B2 (ja) 回路素子測定装置
US20030025485A1 (en) Two path wide-band probe using pole-zero cancellation
US6963196B2 (en) Output termination auto detection circuit for an input device
US5216373A (en) Circuit element measuring apparatus and method for measuring a parameter of a DUT including a compensation network having an admittance characteristic
US4334187A (en) Phase sensor for R.F. transmission lines
EP0638995A1 (en) A DC coupled amplifier FED by an RF detector
EP1189067B1 (en) A semiconductor device provided with a built-in minute charge detecting circuit