JPH0744742B2 - Converter for TDMA and TDM data - Google Patents

Converter for TDMA and TDM data

Info

Publication number
JPH0744742B2
JPH0744742B2 JP19000288A JP19000288A JPH0744742B2 JP H0744742 B2 JPH0744742 B2 JP H0744742B2 JP 19000288 A JP19000288 A JP 19000288A JP 19000288 A JP19000288 A JP 19000288A JP H0744742 B2 JPH0744742 B2 JP H0744742B2
Authority
JP
Japan
Prior art keywords
data
tdma
tdm
output pattern
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19000288A
Other languages
Japanese (ja)
Other versions
JPH0239798A (en
Inventor
健夫 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19000288A priority Critical patent/JPH0744742B2/en
Publication of JPH0239798A publication Critical patent/JPH0239798A/en
Publication of JPH0744742B2 publication Critical patent/JPH0744742B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、衛星通信のTDMAデータとTDMデータのコンバ
ータに利用する。特に、衛生上に搭載する装置であっ
て、ベースバンド信号処理においてTDMA(時分割多元接
続)データとTDM(時分割多重)データとの相互のチャ
ンネルスイッチングを実現するためTDMAデータをTDMデ
ータのフォーマットに変換するフォーマットコンバータ
回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention is used for a TDMA data and TDM data converter for satellite communication. In particular, it is a device installed in hygiene, and in order to realize mutual channel switching between TDMA (Time Division Multiple Access) data and TDM (Time Division Multiplex) data in baseband signal processing, TDMA data is formatted in TDM data format. The present invention relates to a format converter circuit for converting to.

〔概要〕〔Overview〕

本発明はTDMAデータとTDMとのコンバータにおいて、 TDMAデータをデータメモリに格納しておき、地上からの
出力パタンデータを出力パタンメモリに格納しこの出力
パタンデータを読出しこれを読出アドレスとしてデータ
メモリの内容をTDMデータとして読出すことにより、 TDMAデータをフォーマットの異なるTDMデータに変換す
ることができ、互いに異なるフォーマットのTDMAデータ
とTDMデータとの間のスイッチ制御ができるようにした
ものである。
According to the present invention, in a TDMA data and TDM converter, TDMA data is stored in a data memory, output pattern data from the ground is stored in an output pattern memory, and this output pattern data is read out and used as a read address in a data memory By reading the contents as TDM data, the TDMA data can be converted into TDM data having different formats, and switch control between TDMA data and TDM data having different formats can be performed.

〔従来の技術〕[Conventional technology]

第5図は従来例のTDMAスイッチ回路のブロック構成図で
ある。
FIG. 5 is a block diagram of a conventional TDMA switch circuit.

第6図は従来例のTDMスイッチ回路のブロック構成図で
ある。
FIG. 6 is a block diagram of a conventional TDM switch circuit.

従来、ベースバンドのTDMAデータは、同じフォーマット
を有するTDMAデータ間でチャンネルスイッチングが行わ
れていた。第5図において、n1本のベースバンドのTDMA
データ181はTDMAスイッチ回路27でチャンネルスイッチ
ングが行われ、データレートが変更され、各チャンネル
のデータが異なるm1本のベースバンドのTDMAデータ191
として出力される。
Conventionally, baseband TDMA data has been channel-switched between TDMA data having the same format. In Figure 5, n 1 baseband TDMA
The data 18 1 is channel-switched by the TDMA switch circuit 27, the data rate is changed, and the data of each channel is different m 1 baseband TDMA data 19 1
Is output as.

また、第6図において、n2本のベースバンドのTDMデー
タ211は、データレート変換やチャンネルスイッチング
を行うTDMスイッチ回路28で信号処理され入力とは異な
るベースバンドのm2本のTDMデータ221として出力され
る。
Further, in FIG. 6, n 2 baseband TDM data 21 1 is processed by a TDM switch circuit 28 that performs data rate conversion and channel switching, and m 2 TDM data 22 of baseband different from the input. Output as 1 .

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかし、このような従来例のTDMAスイッチ回路およびTD
Mスイッチ回路では、同一のフォーマットを持ったデー
タしか扱うことができないためにTDMAデータとTDMデー
タとが相異なるフォーマットを有するデータ間でのスイ
ッチ制御は不可能な欠点があった。
However, such a conventional TDMA switch circuit and TD
Since the M switch circuit can handle only data having the same format, there is a drawback in that switch control between data having different formats for TDMA data and TDM data is impossible.

すなわち、従来は、すべてのチャネルを一括して異なる
フォーマットへ変換しようとしていたが、TDMAフォーマ
ットで伝送される1チャネル当たりのデータ速度はTDM
フォーマットに比べて高速である(例えばTDMでは、64K
bps〜2Mbpsであり、TDMAでは、最低でも6Mbpsであっ
た)ため、チャネルごとに一括して変換することは困難
であった。また、TDMAフォーマットでは、チャネルごと
の伝送速度にも違いがあり、チャネルごとに一括して変
換することは困難であった。
That is, in the past, all channels were tried to be converted into different formats at once, but the data rate per channel transmitted in the TDMA format is TDM.
Faster than format (eg TDM 64K
bps ~ 2Mbps, TDMA was at least 6Mbps), so it was difficult to collectively convert each channel. Further, in the TDMA format, there is also a difference in the transmission rate for each channel, and it is difficult to convert all channels at once.

本発明は上記の欠点を解決するもので、TDMAデータをフ
ォーマットの異なるTDMデータに変換でき、互いに異な
るTDMAデータとTDMデータの間でスイッチング制御を可
能とするTDMAデータとTDMデータのコンバータを提供す
ることを目的とする。
The present invention solves the above drawbacks, and provides a TDMA data and TDM data converter that can convert TDMA data into TDM data of different formats and that can perform switching control between different TDMA data and TDM data. The purpose is to

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、バースト構成の複数のフレームが一つのマル
チフレームを構成し、各フレームの先頭に少なくとも一
つのプリアンブルバーストが配置され、続いて複数のト
ラフィックバーストが配置され、プリアンブルバースト
はフレームの同期確立用および制御情報伝送用に用いら
れ、トラフィックバーストは各トラフィックバースト用
の同期確立ならびに制御情報伝送用のプリアンブルデー
タと情報伝送用の複数のチャネルが配置されたTDMAデー
タと、一連の複数のフレームが一つのマルチフレームを
構成し、各フレームの先頭に同期確立用の同期ワードが
配置され、所定のタイムスロット単位で制御情報伝送用
のマルチフレームメッセージ領域が配置され、他のタイ
ムスロットには情報伝送用のチャネルが配置されたTDM
データと間のフォーマット変換を行うTDMAデータとTDM
データのコンバータにおいて、入力されるTDMAデータが
記憶されるデータメモリと、このデータメモリに書込ア
ドレスを与えて上記TDMAデータを書込む書込アドレス発
生回路と、TDMAデータからTDMデータに変換するための
上記データメモリの出力順に書き込まれた読み出しアド
レスを与える出力パタンデータに基づいて上記データメ
モリに読出アドレスを与えてその内容をTDMデータとし
て読出す読出アドレス生成回路とを備え、上記読出アド
レス生成回路は、上記出力パタンデータが記憶される出
力パタンメモリと、この出力パタンメモリに書込アドレ
スを与えて上記出力パタンデータを書込む出力パタン書
込アドレス発生回路と、上記出力パタンメモリに読出ア
ドレスを与えてその内容を上記データメモリの読出アド
レスとして出力する出力パタン読出アドレス発生回路と
を含むことを特徴とする。
According to the present invention, a plurality of burst-structured frames form one multiframe, at least one preamble burst is arranged at the beginning of each frame, and a plurality of traffic bursts are arranged subsequently. The preamble burst establishes frame synchronization. Traffic burst is used for transmission and control information transmission, and a traffic burst consists of preamble data for synchronization establishment and control information transmission for each traffic burst, TDMA data in which multiple channels for information transmission are arranged, and a series of multiple frames. One multi-frame is composed, a synchronization word for establishing synchronization is arranged at the beginning of each frame, a multi-frame message area for transmitting control information is arranged in units of predetermined time slots, and information transmission is performed in other time slots. TDM with channels for
TDMA data and TDM for format conversion between data
In the data converter, a data memory in which the input TDMA data is stored, a write address generation circuit for giving a write address to the data memory to write the TDMA data, and for converting the TDMA data into TDM data. A read address generating circuit for giving a read address to the data memory based on output pattern data giving a read address written in the output order of the data memory and reading the content as TDM data. Is an output pattern memory in which the output pattern data is stored, an output pattern write address generation circuit for giving a write address to the output pattern memory to write the output pattern data, and a read address in the output pattern memory. An output pattern that gives the contents and outputs as the read address of the data memory. Characterized in that it comprises a down read address generating circuit.

〔作用〕[Action]

書込アドレス発生回路はデータメモリに書込アドレスを
与えて入力するベースバンドのTDMAデータをデータメモ
リに書込む。読出アドレス生成回路の出力パタン書込ア
ドレス発生回路は出力パタンメモリに書込アドレスを与
えて入力する出力パタンデータを出力パタンメモリに書
込む。出力パタン読出アドレス発生回路は出力パタンメ
モリに読出アドレスを与えてその内容を読出し、データ
メモリに読出アドレスとして与えTDMデータを読出す。
以上の動作によりTDMAデータをフォーマットの異なるTD
Mデータに変換することができ、互いに異なるフォーマ
ットのTDMAデータとTDMデータとの間でスイッチ制御を
可能とする。
The write address generation circuit gives a write address to the data memory and writes the input TDMA data of the base band to the data memory. The output pattern write address generation circuit of the read address generation circuit gives the write address to the output pattern memory and writes the input output pattern data into the output pattern memory. The output pattern read address generation circuit gives a read address to the output pattern memory to read the contents, and gives it to the data memory as a read address to read the TDM data.
By the above operation, TDMA data can be converted into TDs with different
It can be converted into M data and enables switch control between TDMA data and TDM data of different formats.

第7図にTDMAフォーマットの例と、第8図にTDMフォー
マットの例を示してそのフォーマット変換を説明する。
An example of the TDMA format is shown in FIG. 7 and an example of the TDM format is shown in FIG. 8 to explain the format conversion.

TDMAデータは、バースト構成であって、一つのマルチフ
レームが複数のフレームから構成されている。一つのフ
レームは1または2のリファレンスバーストと、複数の
トラフィックバーストから構成されており、リファレン
スバーストには、同期確立用のプリアンブルデータと、
TDMA通信に必要な制御情報を書き込んだ制御データがあ
る。またトラフィックバーストには、プリアンブルデー
タと制御データと音声データあるいは伝送データ等の伝
送情報が含まれる情報データとがある。この情報データ
は各チャネルのタイムスロットに搭載される。
The TDMA data has a burst structure, and one multiframe is composed of a plurality of frames. One frame is composed of one or two reference bursts and a plurality of traffic bursts, and the reference burst includes preamble data for establishing synchronization,
There is control data in which control information necessary for TDMA communication is written. Further, the traffic burst includes preamble data, control data, and information data including transmission information such as voice data or transmission data. This information data is installed in the time slot of each channel.

ここで、プリアンブルデータは、同期確立が確認された
時点で切り捨てられ、制御データと情報データがフォー
マット変換を行うコンバータに入力される。本来のTDMA
フォーマットでは、チャネルのデータ量は16バイトより
多いが、この例では、元々の情報データの各チャネルを
16バイト単位に細分化してそれぞれにチャネル番号が付
されている。
Here, the preamble data is truncated at the time when the establishment of synchronization is confirmed, and the control data and the information data are input to the converter that performs format conversion. Original TDMA
In the format, the channel data amount is more than 16 bytes, but in this example, each channel of the original information data is
It is subdivided into 16-byte units and each is given a channel number.

次にTDMデータは、第8図に示すように構成されてお
り、1マルチフレームは1フレームから64フレームが連
続して配置される。1フレームは、64バイトで構成さ
れ、先頭には同期確立用の同期ワード(UW)が配置さ
れ、続いて情報データが搭載される1チャネルから15チ
ャネルが配置され、続いて制御情報が搭載されるマルチ
フレームメッセージ(MFM)が配置され、次の16チャネ
ルから30チャネルが配置される。このように、15チャネ
ル単位で、マルチフレームメッセージが配置される構成
となっており、一つのマルチフレームメッセージ間が16
バイトとなっている。
Next, the TDM data is configured as shown in FIG. 8, and one multi-frame is continuously arranged from 1 frame to 64 frames. One frame consists of 64 bytes, a synchronization word (UW) for synchronization establishment is placed at the beginning, followed by 1 to 15 channels that carry information data, and then control information. Multi-frame message (MFM) is placed, and the next 16 to 30 channels are placed. In this way, the multi-frame message is arranged in units of 15 channels, and one multi-frame message has 16
It has become a byte.

本発明のコンバータでは、受信したTDMAデータを順番に
データメモリに書き込む。ただし、本発明の実施例で
は、メモリサイズを小さくするために制御データと情報
データを書き込む領域は予め分割して使用するものとす
る。データメモリには2フレーム分のTDMAデータが書き
込まれる。制御データはTDMフォーマットの各フレーム
のマルチフレームメッセージのタイムスロットに、情報
データは、TDMフォーマットの情報データに対応するチ
ャネルのタイムスロットに出力される。読出アドレス生
成回路にはTDMAデータを書き込んだデータメモリ用の読
出アドレスが出力する順番に書き込まれている。この出
力順に書き込まれた読出アドレスが出力パタンである。
この出力パタンが出力パタンメモリに記憶されており、
本発明で、この出力パタンメモリの内容を書き換え可能
とすることにより、フレキシブルなチャネル割当を行う
ようにする。
The converter of the present invention sequentially writes the received TDMA data in the data memory. However, in the embodiment of the present invention, the area for writing the control data and the information data is divided and used in advance in order to reduce the memory size. Two frames of TDMA data are written in the data memory. The control data is output to the time slot of the multi-frame message of each frame of the TDM format, and the information data is output to the time slot of the channel corresponding to the information data of the TDM format. The read address for the data memory in which the TDMA data is written is written in the read address generation circuit in the order of output. The read address written in this output order is the output pattern.
This output pattern is stored in the output pattern memory,
According to the present invention, the contents of the output pattern memory are rewritable so that flexible channel allocation can be performed.

本発明では、第9図に示すように、TDMAフォーマットを
細分化して、同一のチャネルをさらに16バイト単位に細
分化し、その細分化された16バイト単位を一つのチャネ
ルと見なして、処理を行う。このように一つのチャネル
を細分化しても、データ解読時、また細分化されてTDM
フォーマットに組み込まれたチャネルを改めてTDMAフォ
ーマットに組み替えるときに元のチャネルの状態に戻す
ことができるため、細分化しても損失はない。これによ
り、TDMAからTDMへのフォーマット変換を可能とした。
In the present invention, as shown in FIG. 9, the TDMA format is subdivided, the same channel is subdivided into 16-byte units, and the subdivided 16-byte units are regarded as one channel for processing. . Even if one channel is subdivided in this way, it is also subdivided when decrypting the data.
When the channels embedded in the format are recombined into the TDMA format, the state of the original channel can be restored, so there is no loss even if subdivided. This enabled the format conversion from TDMA to TDM.

〔実施例〕〔Example〕

本発明の実施例について図面を参照して説明する。第1
図は本発明一実施例TDMAデータとTDMデータのコンバー
タのブロック構成図である。第2図は本発明のTDMAデー
タとTDMデータのコンバータの読出アドレス生成回路の
ブロック構成図である。
Embodiments of the present invention will be described with reference to the drawings. First
FIG. 1 is a block diagram of a TDMA data and TDM data converter according to an embodiment of the present invention. FIG. 2 is a block diagram of a read address generation circuit of the TDMA data and TDM data converter of the present invention.

第1図および第2図において、TDMAデータとTDMデータ
のコンバータは、入力するベースバンド化されたTDMAシ
リアルデータ1をTDMAパラレルデータ2に変換するシリ
アルパラレル変換器8と、TDMパラレルデータ3をTDMシ
リアルデータ4に変換するパラレルシリアル変換器10
と、TDMAパラレルデータ2が記憶されるデータメモリ9
と、データメモリ9に書込アドレス5を与えてTDMAパラ
レルデータ2を書込み書込アドレス発生回路11と、入力
する出力パタンデータ7に基づいてデータメモリ9に読
出アドレス6を与えてその内容をTDMパラレルデータ3
として読出す読出アドレス生成回路12とを備える。
In FIG. 1 and FIG. 2, a TDMA data and TDM data converter comprises a serial-parallel converter 8 for converting input baseband TDMA serial data 1 into TDMA parallel data 2, and a TDM parallel data 3 for TDM. Parallel-to-serial converter 10 for converting to serial data 4
And a data memory 9 for storing TDMA parallel data 2
Then, the write address 5 is given to the data memory 9 to write the TDMA parallel data 2 into the write address generating circuit 11, and the read address 6 is given to the data memory 9 based on the input output pattern data 7 and its contents are TDM. Parallel data 3
And a read address generation circuit 12 for reading.

ここで本発明の特徴とするところは、読出アドレス生成
回路12は、出力パタンデータ7が記憶される出力パタン
メモリ13と、出力パタンメモリ13に書込アドレス16を与
えて出力パタンデータ7を書込む出力パタン書込アドレ
ス発生回路14と、出力パタンメモリ13に読出アドレス17
を与えてその内容を読出す出力パタン読出アドレス発生
回路15とを含むことにある。
Here, the feature of the present invention is that the read address generation circuit 12 writes the output pattern data 7 by giving the output pattern memory 13 in which the output pattern data 7 is stored and the write address 16 to the output pattern memory 13. Output pattern write address generating circuit 14 and a read address 17 in the output pattern memory 13.
And an output pattern read address generation circuit 15 for reading the contents thereof.

このような構成のTDMAデータとTDMデータのコンバータ
の動作について説明する。第3図は本発明のTDMAデータ
とTDMデータのコンバータのチャネルスイッチングの動
作を示す図である。第4図は本発明のTDMAデータとTDM
データのコンバータを適用したスイッチ装置のブロック
構成図である。
The operation of the TDMA data and TDM data converter thus configured will be described. FIG. 3 is a diagram showing the channel switching operation of the TDMA data and TDM data converter of the present invention. FIG. 4 shows TDMA data and TDM of the present invention.
It is a block configuration diagram of a switch device to which a data converter is applied.

第1図において、ベースバンドのTDMAシリアルデータ1
は、シリアルパラレル変換器8において8ビットのパラ
レルデータに変換され、書込アドレス発生回路11から出
力される書込アドレス5に従ってデータメモリ9の初期
アドレスから順次書込まれ、2フレーム分記憶される。
1フレーム分のデータが記憶された時点で読出アドレス
生成回路12より生成された読出アドレス6に従ってTDM
パラレルデータ3を読出して行く。このとき読出される
TDMパラレルデータ3がTDMデータのフォーマットと同じ
でなければならない。そのために読出アドレス生成回路
12は、第2図に示す構成を有する。
In FIG. 1, baseband TDMA serial data 1
Are converted into 8-bit parallel data in the serial / parallel converter 8, sequentially written from the initial address of the data memory 9 according to the write address 5 output from the write address generation circuit 11, and stored for 2 frames. .
According to the read address 6 generated by the read address generation circuit 12 when the data for one frame is stored, the TDM
The parallel data 3 is read out. Read at this time
The TDM parallel data 3 must have the same format as the TDM data. Therefore, the read address generation circuit
12 has the structure shown in FIG.

第2図において、地上から送られてくる出力パタンデー
タ7は、出力パタンメモリ13に順次書込まれる。このと
き出力パタン書込アドレス発生回路14は、零番地から順
に大きくなり、2フレーム分のアドレスが生成される。
出力パタンデータ7も2フレーム分のデータが送られ、
そのデータの内容はデータメモリ9のアドレスを示すも
のである。出力パタンメモリ13に書込まれた出力パタン
データ7は出力パタン読出アドレス発生回路15が生成す
る読出アドレス17に従って順番にアドレス0から読出さ
れ、データメモリ9の読出アドレス6として使用され
る。
In FIG. 2, the output pattern data 7 sent from the ground is sequentially written in the output pattern memory 13. At this time, the output pattern write address generation circuit 14 increases in order from the zero address, and the addresses for two frames are generated.
The output pattern data 7 is also sent as data for two frames,
The content of the data indicates the address of the data memory 9. The output pattern data 7 written in the output pattern memory 13 is sequentially read from the address 0 according to the read address 17 generated by the output pattern read address generation circuit 15, and used as the read address 6 of the data memory 9.

したがって、出力パタンデータ7はTDMAデータからTDM
データへの変換の所定の規則を考慮して作られたもので
あり、このTDMAデータとTDMデータのコンバータの核と
なる部分である。出力パタンデータ7の順番に従って読
出され、TDMデータのフォーマットを有するTDMパタンデ
ータ3は再びパラレルシリアル変換されて、TDMシリア
ルデータ4となり、次段のTDMスイッチ回路に入力され
る。
Therefore, the output pattern data 7 is from TDMA data to TDM.
It was created in consideration of the prescribed rules for conversion to data, and is the core of this TDMA data and TDM data converter. The output pattern data 7 is read in the order, and the TDM pattern data 3 having the format of the TDM data is again parallel-serial converted into TDM serial data 4, which is input to the TDM switch circuit in the next stage.

第3図は標準的なフォーマットの変換動作を示す。TDMA
データは、同一チャンネルのデータ26、26′、26″が連
続してnバイト挿入されてくる。一方、TDMデータは同
一チャンネルのデータが一定の間隔をおいて1バイトず
つ入力されるとすると、第3図に示すように変換が行わ
れる。
FIG. 3 shows a standard format conversion operation. TDMA
As for the data, n bytes of data 26, 26 ', 26 "of the same channel are continuously inserted. On the other hand, in the case of TDM data, if the data of the same channel is input one byte at a fixed interval, The conversion is performed as shown in FIG.

第4図に示すように、n1本のベースバンドのTDMAデータ
181はTDMA・TDMコンバータ24でn1本のベースバンドのTD
Mデータ182に変換される。TDMスイッチ回路23はn1本のT
DMデータ182およびn2本のベースバンドのTDMデータ211
を入力しスイッチ制御を行い、m1本のTDMデータ192およ
びm2本のTDMデータ222を出力する。m1本のTDMデータ192
はTDM・TDMAコンバータ25でm1本のTDMAデータ193に変換
され出力される。ここでTDM・TDMAコンバータ25もTDMA
・TDMコンバータ24と同様にして実現できる。
As shown in Fig. 4, n 1 baseband TDMA data
18 1 is a TDMA / TDM converter 24 and n 1 baseband TD
Converted to M data 18 2 . The TDM switch circuit 23 has n 1 T
DM data 18 2 and n 2 baseband TDM data 21 1
To perform switch control, and output m 1 TDM data 19 2 and m 2 TDM data 22 2 . m 1 TDM data 19 2
Is converted into m 1 TDMA data 19 3 by the TDM / TDMA converter 25 and output. Here, the TDM / TDMA converter 25 is also TDMA
-It can be realized in the same manner as the TDM converter 24.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明は、TDMAデータをフォーマ
ットの異なるTDMデータに変換することができ、互いに
異なるフォーマットのTDMAデータとTDMデータとの間の
スイッチング制御を可能とする優れた効果がある。
As described above, the present invention can convert TDMA data into TDM data of different formats, and has an excellent effect of enabling switching control between TDMA data and TDM data of different formats.

TDMAデータの場合は、タイムバーストプランの変更によ
りそのフォーマットが変更されることもあるが、その場
合も出力パタンデータのみ書き換えることにより十分対
応でき、フレキシブルなチャネル割当が可能となる利点
がある。
In the case of TDMA data, the format may be changed by changing the time burst plan, but even in that case, there is an advantage that it can be sufficiently handled by rewriting only the output pattern data and flexible channel allocation becomes possible.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明一実施例TDMAデータとTDMデータのコン
バータのブロック構成図。 第2図は本発明のTDMAデータとTDMデータのコンバータ
の読出アドレス生成回路のブロック構成図。 第3図は本発明のTDMAデータとTDMデータのコンバータ
の動作を示す図。 第4図は本発明のTDMAデータとTDMデータのコンバータ
を適用したスイッチ装置のブロック構成図。 第5図は従来例のTDMAスイッチ回路のブロック構成図。 第6図は従来例のTDMスイッチ回路のブロック構成図。 第7図はTDMAデータのフォーマット構成を示す図。 第8図はTDMデータのフォーマット構成を示す図。 第9図はTDMAフォーマットの情報チャネルの細分化を説
明する図。 1……TDMAシリアルデータ、2……TDMAパラレルデー
タ、3……TDMパラレルデータ、4……TDMシリアルデー
タ、5、16……書込アドレス、6、17……読出アドレ
ス、7……出力パタンデータ、8……シリアルパラレル
変換器、9……データメモリ、10……パラレルシリアル
変換器、11……書込アドレス発生回路、12……読出アド
レス生成回路、13……出力パタンメモリ、14……出力パ
タン書込アドレス発生回路、15……出力パタン読出アド
レス発生回路、181……n1本のベースバンドのTDMAデー
タ、182……n1本のベースバンドのTDMデータ、191、192
……m1本のベースバンドのTDMAデータ、193……m1本の
ベースバンドのTDMデータ、211……n2本のベースバンド
のTDMデータ、221、222……m2本のベースバンドのTDMデ
ータ、23、28……TDMスイッチ回路、24……TDMA・TDMコ
ンバータ、25……TDM・TDMAコンバータ、26、26′、2
6″……同一チャンネル内の1バイトのデータ、27……T
DMAスイッチ回路。
FIG. 1 is a block configuration diagram of a TDMA data and TDM data converter according to an embodiment of the present invention. FIG. 2 is a block diagram of a read address generation circuit of the TDMA data and TDM data converter according to the present invention. FIG. 3 is a diagram showing the operation of the TDMA data and TDM data converter of the present invention. FIG. 4 is a block configuration diagram of a switch device to which the TDMA data and TDM data converter of the present invention is applied. FIG. 5 is a block diagram of a conventional TDMA switch circuit. FIG. 6 is a block diagram of a conventional TDM switch circuit. FIG. 7 is a diagram showing a format structure of TDMA data. FIG. 8 is a diagram showing the format structure of TDM data. FIG. 9 is a diagram for explaining the subdivision of the information channel of the TDMA format. 1 ... TDMA serial data, 2 ... TDMA parallel data, 3 ... TDM parallel data, 4 ... TDM serial data, 5,16 ... write address, 6,17 ... read address, 7 ... output pattern Data, 8 ... Serial-parallel converter, 9 ... Data memory, 10 ... Parallel-to-serial converter, 11 ... Write address generation circuit, 12 ... Read address generation circuit, 13 ... Output pattern memory, 14 ... … Output pattern write address generator, 15 …… Output pattern read address generator, 18 1 …… n 1 baseband TDMA data, 18 2 …… n 1 baseband TDM data, 19 1 , 19 2
…… m 1 baseband TDMA data, 19 3 …… m 1 baseband TDM data, 21 1 …… n 2 baseband TDM data, 22 1 , 22 2 …… m 2 Baseband TDM data, 23, 28 …… TDM switch circuit, 24 …… TDMA / TDM converter, 25 …… TDM / TDMA converter, 26, 26 ′, 2
6 ″ …… 1 byte data in the same channel, 27 …… T
DMA switch circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】バースト構成の複数のフレームが一つのマ
ルチフレームを構成し、各フレームの先頭に少なくとも
一つのプリアンブルバーストが配置され、続いて複数の
トラフィックバーストが配置され、プリアンブルバース
トはフレームの同期確立用および制御情報伝送用に用い
られ、トラフィックバーストは各トラフィックバースト
用の同期確立ならびに制御情報伝送用のプリアンブルデ
ータと情報伝送用の複数のチャネルが配置されたTDMAデ
ータと、一連の複数のフレームが一つのマルチフレーム
を構成し、各フレームの先頭に同期確立用の同期ワード
が配置され、所定のタイムスロット単位で制御情報伝送
用のマルチフレームメッセージ領域が配置され、他のタ
イムスロットには情報伝送用のチャネルが配置されたTD
Mデータ間のフォーマット変換を行うTDMAデータとTDMデ
ータのコンバータにおいて、 入力されるTDMAデータが記憶されるデータメモリ(9)
と、 このデータメモリに書込アドレスを与えて上記TDMAデー
タを書込む書込アドレス発生回路(11)と、 TDMAデータからTDMデータに変換するための上記データ
メモリの出力順に書き込まれた読み出しアドレスを与え
る出力パタンデータに基づいて上記データメモリに読出
アドレスを与えてその内容をTDMデータとして読出す読
出アドレス生成回路(12)と を備え、 上記読出アドレス生成回路は、上記出力パタンデータが
記憶される出力パタンメモリ(13)と、この出力パタン
メモリに書込アドレスを与えて上記出力パタンデータを
書込む出力パタン書込アドレス発生回路(14)と、上記
出力パタンメモリに読出アドレスを与えてその内容を上
記データメモリの読出アドレスとして出力する出力パタ
ン読出アドレス発生回路(15)とを含む ことを特徴とするTDMAデータとTDMデータのコンバー
タ。
1. A plurality of frames having a burst structure constitute one multiframe, at least one preamble burst is arranged at the beginning of each frame, and a plurality of traffic bursts are arranged subsequently. The preamble burst is a frame synchronization. Used for establishment and control information transmission, traffic bursts are preamble data for synchronization establishment and control information transmission for each traffic burst, TDMA data in which multiple channels are arranged for information transmission, and a series of multiple frames. Composes one multiframe, a synchronization word for establishing synchronization is arranged at the beginning of each frame, a multiframe message area for transmission of control information is arranged in units of predetermined time slots, and information is stored in other time slots. TD with channels for transmission
Data memory that stores the input TDMA data in the TDMA data and TDM data converter that performs format conversion between M data (9)
And a write address generation circuit (11) for giving a write address to the data memory to write the TDMA data, and a read address written in the output order of the data memory for converting the TDMA data into the TDM data. A read address generation circuit (12) for giving a read address to the data memory based on the output pattern data to be given and reading the content as TDM data, wherein the read address generation circuit stores the output pattern data. An output pattern memory (13), an output pattern write address generation circuit (14) for giving a write address to the output pattern memory to write the output pattern data, and a read address for the output pattern memory to give its contents. And an output pattern read address generation circuit (15) for outputting as a read address of the data memory. Converter of TDMA data and TDM data to be.
JP19000288A 1988-07-29 1988-07-29 Converter for TDMA and TDM data Expired - Lifetime JPH0744742B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19000288A JPH0744742B2 (en) 1988-07-29 1988-07-29 Converter for TDMA and TDM data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19000288A JPH0744742B2 (en) 1988-07-29 1988-07-29 Converter for TDMA and TDM data

Publications (2)

Publication Number Publication Date
JPH0239798A JPH0239798A (en) 1990-02-08
JPH0744742B2 true JPH0744742B2 (en) 1995-05-15

Family

ID=16250747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19000288A Expired - Lifetime JPH0744742B2 (en) 1988-07-29 1988-07-29 Converter for TDMA and TDM data

Country Status (1)

Country Link
JP (1) JPH0744742B2 (en)

Also Published As

Publication number Publication date
JPH0239798A (en) 1990-02-08

Similar Documents

Publication Publication Date Title
US5375119A (en) Method for handling data transmission frames of variable length with a channel controller and for writing them to a cyclic buffer memory
JPH0659116B2 (en) Data conversion circuit
US4312063A (en) TDM Data reorganization apparatus
JP2509089B2 (en) Time division speech path switch circuit
JPH0297152A (en) Time switch circuit
US5287350A (en) Sub-rate time switch
JPH06205475A (en) Sub-rate control channel exchange system
US4319352A (en) TIM Bus structure
JPH0744742B2 (en) Converter for TDMA and TDM data
JPH05191441A (en) System for processing synchronized time-division signal like non-synchronized time-division data packet
JP3009745B2 (en) Method of synchronous exchange of signal information
US4092497A (en) Connection network for PCM TDM automatic telephone exchange equipment
JP2600509B2 (en) Digital wireless transmission system
RU2180992C2 (en) Single-bit resolution switch
JPH09153922A (en) Frame data conversion circuit
JPH0750648A (en) Multiple channels asynchronous signal multiplex transmitter
JP2563770B2 (en) Line setting circuit
US4964168A (en) Circuit for storing a speech signal in a digital speech memory
JPS6219120B2 (en)
JP2927283B2 (en) ATM cell wireless transmission system
JPS58100549A (en) Multi-direction synchronizing circuit for time division multi-direction multiplex transmitter
JPH04180499A (en) Time switch
JPS634760B2 (en)
JP2575348B2 (en) Bit compression multiplexing system
JP3102172B2 (en) SONET transmission signal generation method