JPH0744411B2 - Gain control circuit - Google Patents

Gain control circuit

Info

Publication number
JPH0744411B2
JPH0744411B2 JP15355290A JP15355290A JPH0744411B2 JP H0744411 B2 JPH0744411 B2 JP H0744411B2 JP 15355290 A JP15355290 A JP 15355290A JP 15355290 A JP15355290 A JP 15355290A JP H0744411 B2 JPH0744411 B2 JP H0744411B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
emitter
current
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15355290A
Other languages
Japanese (ja)
Other versions
JPH0444407A (en
Inventor
博行 岡田
博之 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP15355290A priority Critical patent/JPH0744411B2/en
Publication of JPH0444407A publication Critical patent/JPH0444407A/en
Publication of JPH0744411B2 publication Critical patent/JPH0744411B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は利得制御回路に関するものであり、特に半導体
集積回路における利得制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gain control circuit, and more particularly to a gain control circuit in a semiconductor integrated circuit.

従来の技術 第2図に示す従来例では、ダブルバランス型の差動増幅
器1を構成するトランジスタQ3〜Q8のうち、上段差動対
トランジスタQ3,Q4とQ5,Q6のトランジスタQ4とQ5のベー
スに可変電流源3を接続するとともに、トランジスタQ2
のエミッタを接続している。一方、トランジスタQ3とQ6
のベースは定電流源2を接続するとともに、トランジス
タQ1のエミッタを接続している。トランジスタQ1,Q2の
ベースは端子16を介して基準電圧源に接続されていて、
基準電圧Vrefを印加されている。このダブルバランス型
差動増幅器1の入力信号は端子5、6に入り、差動増幅
器1で増幅された後、カレントミラー回路7、8からカ
レントミラー回路10、Q10に電流I5として出力されると
ともにカレントミラー回路9、Q9から電流I4として出力
され、それらの電流差(I4-I5)が抵抗11を流れること
によって出力電圧Voが取り出される。その間に入力信号
は前記上段差動対トランジスタQ3,Q4とQ5,Q6において利
得制御が行なわれるようになっている。
2. Description of the Related Art In the conventional example shown in FIG. 2, among the transistors Q3 to Q8 constituting the double-balanced differential amplifier 1, the transistors Q4 and Q5 of the upper differential pair transistors Q3, Q4 and Q5, Q6 are used as the bases. The variable current source 3 is connected and the transistor Q2
The emitters of are connected. Meanwhile, transistors Q3 and Q6
The base of is connected to the constant current source 2 and the emitter of the transistor Q1. The bases of the transistors Q1 and Q2 are connected to the reference voltage source via the terminal 16,
The reference voltage Vref is applied. The input signal of the double balance type differential amplifier 1 enters terminals 5 and 6, is amplified by the differential amplifier 1, and is then output from the current mirror circuits 7 and 8 to the current mirror circuits 10 and Q10 as a current I 5. At the same time, the current is output from the current mirror circuit 9 and Q9 as a current I 4 , and the current difference (I 4 −I 5 ) between them flows through the resistor 11 to extract the output voltage Vo. In the meantime, the input signal is subjected to gain control in the upper differential pair transistors Q3, Q4 and Q5, Q6.

ここで、トランジスタQ3,Q4に関して利得制御動作を説
明すると、まず、可変電流源3の電流値I2をI1=I2からI
1に対して小さくすると、I1/I2の比が大きくなり、トラ
ンジスタQ3を通ってカレントミラー回路7,8へ出力され
る入力信号レベルが小さくなり、結果として利得が下が
る。これに対し、可変電流源3の電流値I2をI1=I2からI
1に対して大きくすると、I1/I2の比が小さくなり、トラ
ンジスタQ3を通してカレントミラー回路7、8側へ出力
される入力信号レベルが大きくなり、利得は高くなる。
Here, the gain control operation of the transistors Q3 and Q4 will be described. First, the current value I 2 of the variable current source 3 is changed from I 1 = I 2 to I 2.
When it is smaller than 1 , the ratio of I 1 / I 2 becomes large, the input signal level output to the current mirror circuits 7 and 8 through the transistor Q3 becomes small, and as a result, the gain decreases. On the other hand, the current value I 2 of the variable current source 3 is changed from I 1 = I 2 to I
When it is larger than 1 , the ratio of I 1 / I 2 becomes small, the input signal level output to the current mirror circuits 7 and 8 through the transistor Q3 becomes large, and the gain becomes high.

発明が解決しようとする課題 上記実施例では電流I2を0にしたときもトランジスタQ2
はトランジスタQ4とQ5のベース電流を供給しなければな
らないから電流が流れる。そのためトランジスタQ1とQ2
のVBEの電圧差が大きくなく減衰比が充分にとれないと
いう欠点がある。この点を更に詳述すると、まず、一般
にトランジスタのVfは、kをボルツマン定数、Tを絶対
温度、qを電子の電荷、Iを第3図に示すトランジスタ
のダイオード特性の順方向電流、Isを逆方向飽和電流と
すると、 Vf=(kT/q)ln(I/Is) で表わされるが、第2図の利得を最大に絞ったときでも
トランジスタQ2の電流は前述したようにトランジスタQ
4,Q5のベース電流を供給する分だけ電流が流れる(例え
ば第3図で0.2μA)。このとき、トランジスタQ1の電
流は第3図で100μAとすると、両者の電圧Vf1、Vf2の
差Vcは(イ)に示すように僅かである。もし、トランジ
スタQ2の電流が流れなければ、その差は(ロ)に示す如
く大きくなる。
Problems to be Solved by the Invention In the above-mentioned embodiment, the transistor Q 2 is also set when the current I 2 is zero.
Must supply the base currents of transistors Q4 and Q5, so that current flows. Therefore transistors Q1 and Q2
There is a drawback that the voltage difference of V BE is not large and the damping ratio cannot be taken sufficiently. To explain this point in more detail, generally, Vf of a transistor is generally expressed as follows: k is Boltzmann's constant, T is absolute temperature, q is electron charge, I is forward current of diode characteristic of transistor shown in FIG. The reverse saturation current is expressed as Vf = (kT / q) ln (I / Is). Even when the gain in Fig. 2 is reduced to the maximum, the current of transistor Q2 is the same as that of transistor Q2.
The current flows as much as the base current of 4, Q5 is supplied (for example, 0.2 μA in FIG. 3). At this time, if the current of the transistor Q1 is 100 μA in FIG. 3, the difference Vc between the voltages Vf1 and Vf2 of both is small as shown in (a). If the current of the transistor Q2 does not flow, the difference becomes large as shown in (b).

従って、この回路図の減衰量ATTは、次の式で表わされ
るが、 ATT=20log(Vo/Vi) =20log〔2/{1+exp(qVc/kT)}〕 …… この式中のVcが小さいことにより減衰量ATTを充分大き
くとることができないのである。この例で考えると、ト
ランジスタQ1,Q2のVf差はkT/q=26mVとして計算する
と、約162mVとなるので、ATT≒−48dBとなり、またベー
ス電流などの素子バラツキ、温度バラツキなどの要因も
含むことになる。
Therefore, the attenuation amount ATT in this circuit diagram is expressed by the following formula: ATT = 20log (Vo / Vi) = 20log [2 / {1 + exp (qVc / kT)}] ...... Vc in this formula is small Therefore, the attenuation amount ATT cannot be made sufficiently large. Considering this example, the Vf difference between the transistors Q1 and Q2 is about 162 mV when calculated with kT / q = 26 mV, so ATT ≈ -48 dB, and also factors such as element variations such as base current and temperature variations are included. It will be.

本発明はこのような点に鑑みてなされたものであって、
簡単な構成で充分な減衰が得られるようにした利得制御
回路を提供することを目的とする。
The present invention has been made in view of such points,
It is an object of the present invention to provide a gain control circuit capable of obtaining sufficient attenuation with a simple structure.

課題を解決するための手段 上記目的を達成するため本発明では、差動増幅器を構成
する差動対トランジスタのベース間電位差を可変するこ
とによって前記差動増幅器の利得を制御するようにした
利得制御回路において、 ベースが共通の電圧源に接続された第1、第2トランジ
スタと、 前記第2トランジスタのベース・エミッタ間に該ベース
・エミッタのダイオード部分とは逆導電型に接続された
一方向性導電素子と、 前記第1、第2トランジスタのエミッタをそれぞれ前記
差動対トランジスタのベースに接続する手段と、 前記第1トランジスタのエミッタに接続された第1定電
流源手段と、 前記第2トランジスタのエミッタに接続された第2定電
流源手段と、 前記第2トランジスタのエミッタに接続された可変電流
源手段と、 を設けた構成としている。
Means for Solving the Problems In order to achieve the above object, the present invention provides a gain control in which the gain of the differential amplifier is controlled by varying the potential difference between the bases of a differential pair transistor that constitutes the differential amplifier. In the circuit, a unidirectional transistor having first and second transistors whose bases are connected to a common voltage source, and between the base and emitter of the second transistor, the diode portion of the base and emitter being connected in a reverse conductivity type. A conductive element, means for connecting the emitters of the first and second transistors to the bases of the differential pair transistors, first constant current source means connected to the emitter of the first transistor, and the second transistor Second constant current source means connected to the emitter of the second transistor, and variable current source means connected to the emitter of the second transistor. We are trying to be.

作用 このような構成によると、可変電流源15の電流値がI3
0のときは、I1とI2の電流値は同一となり、第1、第2
のトランジスタのVfであるので、差動増幅器は平衡状態
となる。次に可変電流源15の電流値を大きくしていく
と、利得が下がっていき、ついには第2トランジスタの
ベース・エミッタ間に接続されている一方向性導電素子
が導通状態となる。このように一方向性導電素子が導通
すると、第1、第2トランジスタのエミッタ間には第1
トランジスタQ1のVfと一方向性導電素子の電圧降下の電
圧差が生じ、その電圧差が差動増幅器のトランジスタの
ベースにかかるので、この差動増幅器を通る入力信号の
減衰が大きくなる。今、一方向性導電素子をダイオード
とすれば、第1、第2のトランジスタのエミッタ間には
2Vfの電圧差が生じることになる。
Action According to such a configuration, the current value of the variable current source 15 is I 3 =
When 0, the current values of I 1 and I 2 are the same, and the first and second current values are the same.
Since it is Vf of the transistor of, the differential amplifier is in a balanced state. Next, when the current value of the variable current source 15 is increased, the gain decreases, and finally the unidirectional conductive element connected between the base and emitter of the second transistor becomes conductive. When the unidirectional conductive element conducts as described above, the first and second transistors are connected between the emitters of the first and second transistors.
A voltage difference occurs between Vf of the transistor Q1 and the voltage drop of the unidirectional conductive element, and the voltage difference is applied to the base of the transistor of the differential amplifier, so that the attenuation of the input signal passing through the differential amplifier becomes large. Now, if the unidirectional conductive element is a diode, there will be a gap between the emitters of the first and second transistors.
A voltage difference of 2Vf will occur.

実施例 以下、本発明の実施例を図面を参照しつつ説明する。本
発明を実施した第1図において、第2図の従来例と同一
部分については同一の符号を付して重複説明を省略す
る。本実施例では差動対トランジスタQ3,Q4及びQ5,Q6の
ベース電流を供給する回路が第1、第2トランジスタQ
1,Q2と、前記第2トランジスタQ2のベース・エミッタ間
に該ベース・エミッタのダイオード部分とは逆導電型に
接続されたダイオードD1と、前記第1、第2トランジス
タQ1,Q2のエミッタをそれぞれ前記差動増幅器1の一対
のトランジスタQ3,Q4及びQ5,Q6のベースに接続する線路
13,14と、前記第2トランジスタQ2のエミッタ側に電流
を供給する可変電流源15と、前記第1、第2トランジス
タQ1,Q2のエミッタに接続されたトランジスタQ11,Q12、
それらのエミッタと接地点間に接続された抵抗R1,R2
と、トランジスタQ11,Q12に一定バイアスを与えるため
のダイオードD2、抵抗R3と、定電流源12とから成ってい
る。
Embodiments Embodiments of the present invention will be described below with reference to the drawings. In FIG. 1 in which the present invention is implemented, the same parts as those in the conventional example of FIG. In this embodiment, the circuit for supplying the base currents of the differential pair transistors Q3, Q4 and Q5, Q6 is the first and second transistors Q.
1, Q2, a diode D1 connected between the base and emitter of the second transistor Q2 in a conductivity type opposite to the diode portion of the base-emitter, and the emitters of the first and second transistors Q1 and Q2, respectively. A line connected to the bases of the pair of transistors Q3, Q4 and Q5, Q6 of the differential amplifier 1.
13, 14 and a variable current source 15 for supplying a current to the emitter side of the second transistor Q2, and transistors Q11, Q12 connected to the emitters of the first and second transistors Q1, Q2,
Resistors R1 and R2 connected between their emitters and ground
And a diode D2 for applying a constant bias to the transistors Q11 and Q12, a resistor R3, and a constant current source 12.

この差動増幅器の利得は(a)点と(b)点との間の電
位差、即ちエミッタフォロアを成す第1、第2トランジ
スタQ1,Q2のそれぞれのエミッタ電圧の差により決定さ
れる。これらのトランジスタQ1,Q2のベースは同一の電
位に保持されているので、それらのエミッタ電圧の差は
エミッタ電流の比によってのみ決まる。ここで、エミッ
タ電流はエミッタに接続された定電流源用のトランジス
タQ11,Q12及び可変電流源15によって決まる。トランジ
スタQ11とQ12が同一形状でR1=R2とすればI1=I2である
から、今、I3=0であると、第1、第2トランジスタQ
1,Q2から出力される電流I6、I7は同一となり、(a)点
と(b)点には電位差が生じないので、トランジスタQ3
とQ4は平衡状態となり、且つトランジスタQ5とQ6も平衡
状態となる。I3が流れると、トランジスタQ4、Q5の導通
度が高くなり、逆にトランジスタQ3,Q6の導通度は絞ら
れ、差動増幅器の利得は低下していくが、 I3≦I2+2Ib であると、ダイオードD1は導通しないが、 I3>I2+2Ib のときは、ダイオードD1が導通し、(a)点と(b)点
間の電位差は2Vfになり、Vf=0.7Vとすれば、理論上、
式より常温で−461dBという大きな減衰が得られるこ
とになる。ただし、kT/q=26mVとする。尚、ダイオード
D1によってトランジスタQ2の逆バイアスを防ぐこともで
きるという利点もある。
The gain of this differential amplifier is determined by the potential difference between points (a) and (b), that is, the difference between the emitter voltages of the first and second transistors Q1 and Q2 forming the emitter follower. Since the bases of these transistors Q1 and Q2 are held at the same potential, the difference in their emitter voltages is determined only by the ratio of the emitter currents. Here, the emitter current is determined by the constant current source transistors Q11 and Q12 and the variable current source 15 which are connected to the emitter. Since the transistors Q11 and Q12 are I 1 = I 2 if R1 = R2 the same shape, now, if it is I 3 = 0, first, second transistor Q
The currents I 6 and I 7 output from 1 and Q2 are the same, and there is no potential difference between points (a) and (b).
And Q4 are in equilibrium, and transistors Q5 and Q6 are also in equilibrium. When I 3 flows, the conductivities of the transistors Q4 and Q5 increase, while the conductivities of the transistors Q3 and Q6 are reduced, and the gain of the differential amplifier decreases, but I 3 ≤ I 2 + 2I b , The diode D1 does not conduct, but when I 3 > I 2 + 2I b , the diode D1 conducts and the potential difference between points (a) and (b) becomes 2Vf, and Vf = 0.7V Then, theoretically,
From the formula, a large attenuation of −461 dB can be obtained at room temperature. However, kT / q = 26 mV. The diode
There is also an advantage that the reverse bias of the transistor Q2 can be prevented by D1.

本実施例ではダイオードD1を用いたが、ダイオードに限
る必要はなく、他の一方向性導通素子であってもよいこ
とはいうまでもない。
Although the diode D1 is used in this embodiment, it is needless to say that the diode D1 is not limited to the diode and may be another unidirectional conducting element.

発明の効果 以上説明した通り、本発明によれば、簡単な構成により
差動増幅器の利得に関しバラツキ要因が極めて少なく大
きな減衰が得られるという効果がある。
EFFECTS OF THE INVENTION As described above, according to the present invention, there is an effect that a variation factor in the gain of the differential amplifier is extremely small and a large attenuation can be obtained with a simple configuration.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明を実施した利得制御回路の回路図であ
る。第2図は従来例の回路図であり、第3図はその説明
図である。 1……差動増幅器、Q1……第1トランジスタ、Q2……第
2トランジスタ、D1……ダイオード(一方向性導電素
子)、13,14……線路、15……可変電流源。
FIG. 1 is a circuit diagram of a gain control circuit embodying the present invention. FIG. 2 is a circuit diagram of a conventional example, and FIG. 3 is an explanatory diagram thereof. 1 ... Differential amplifier, Q1 ... First transistor, Q2 ... Second transistor, D1 ... Diode (unidirectional conductive element), 13,14 ... Line, 15 ... Variable current source.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】差動増幅器を構成する差動対トランジスタ
のベース間電位差を可変することによって前記差動増幅
器の利得を制御するようにした利得制御回路において、 ベースが共通の電圧源に接続された第1、第2トランジ
スタと、 前記第2トランジスタのベース・エミッタ間に該ベース
・エミッタのダイオード部分とは逆導電型に接続された
一方向性導電素子と、 前記第1、第2トランジスタのエミッタをそれぞれ前記
差動対トランジスタのベースに接続する手段と、 前記第1トランジスタのエミッタに接続された第1定電
流源手段と、 前記第2トランジスタのエミッタに接続された第2定電
流源手段と、 前記第2トランジスタのエミッタに接続された可変電流
源手段と、 を設けたことを特徴とする利得可変制御回路。
1. A gain control circuit configured to control a gain of a differential amplifier by varying a potential difference between bases of a differential pair transistor constituting the differential amplifier, the base being connected to a common voltage source. A first and second transistor, a unidirectional conductive element connected between the base and emitter of the second transistor in a conductivity type opposite to that of the diode portion of the base and emitter, and the first and second transistors of the first and second transistors. Means for connecting respective emitters to the bases of the differential pair transistors, first constant current source means connected to the emitter of the first transistor, and second constant current source means connected to the emitter of the second transistor. And a variable current source means connected to the emitter of the second transistor, and a variable gain control circuit.
JP15355290A 1990-06-11 1990-06-11 Gain control circuit Expired - Fee Related JPH0744411B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15355290A JPH0744411B2 (en) 1990-06-11 1990-06-11 Gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15355290A JPH0744411B2 (en) 1990-06-11 1990-06-11 Gain control circuit

Publications (2)

Publication Number Publication Date
JPH0444407A JPH0444407A (en) 1992-02-14
JPH0744411B2 true JPH0744411B2 (en) 1995-05-15

Family

ID=15565000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15355290A Expired - Fee Related JPH0744411B2 (en) 1990-06-11 1990-06-11 Gain control circuit

Country Status (1)

Country Link
JP (1) JPH0744411B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312937A (en) * 1997-05-13 1998-11-24 Nippon Sanso Kk Manufacture of carbon material for electric double-layer capacitor, carbon electrode and electric double-layer capacitor
US7625839B2 (en) 2000-05-09 2009-12-01 Mitsubishi Chemical Corporation Activated carbon for use in electric double layer capacitors
JP3660944B2 (en) 2001-09-26 2005-06-15 独立行政法人科学技術振興機構 Electric double layer capacitor with polarizable electrode
EP2098692B1 (en) * 2006-12-28 2012-10-10 Nittan Valve Co., Ltd. Mechanical adjuster
JP6485999B2 (en) 2013-09-20 2019-03-20 アイオン株式会社 Electrode of electric storage device and method of manufacturing the same

Also Published As

Publication number Publication date
JPH0444407A (en) 1992-02-14

Similar Documents

Publication Publication Date Title
US4287439A (en) MOS Bandgap reference
US4507573A (en) Current source circuit for producing a small value output current proportional to an input current
US4437023A (en) Current mirror source circuitry
EP0196906B1 (en) Automatic gain control detection circuit
US4516081A (en) Voltage controlled variable gain circuit
US4591804A (en) Cascode current-source arrangement having dual current paths
JPS6222283B2 (en)
US4063149A (en) Current regulating circuits
US4219781A (en) Transistor amplifier circuit
US4555670A (en) Differential amplifier
JPH0744411B2 (en) Gain control circuit
US4019071A (en) Biasing current attenuator
US4590418A (en) Circuit for generating a temperature stabilized reference voltage
US3904976A (en) Current amplifier
US4251778A (en) Circuit with electrically controlled gain
JPH0770935B2 (en) Differential current amplifier circuit
JPH0557609B2 (en)
US4305044A (en) Amplifier circuit having controllable gain
US4517508A (en) Variable impedance circuit
US3829789A (en) Microampere current source
JP2748414B2 (en) Voltage source circuit
GB2240442A (en) Threshold voltage generating circuit for integrated circuit
JPH0225561B2 (en)
JP2900688B2 (en) Limiter circuit
JP2875364B2 (en) Gain control circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees