JPH0744114B2 - Multilayer chip coil - Google Patents

Multilayer chip coil

Info

Publication number
JPH0744114B2
JPH0744114B2 JP63319726A JP31972688A JPH0744114B2 JP H0744114 B2 JPH0744114 B2 JP H0744114B2 JP 63319726 A JP63319726 A JP 63319726A JP 31972688 A JP31972688 A JP 31972688A JP H0744114 B2 JPH0744114 B2 JP H0744114B2
Authority
JP
Japan
Prior art keywords
formed
chip coil
conductor
laminated chip
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63319726A
Other languages
Japanese (ja)
Other versions
JPH02256208A (en
Inventor
国三郎 伴野
千晴 加藤
利夫 河端
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP63319726A priority Critical patent/JPH0744114B2/en
Publication of JPH02256208A publication Critical patent/JPH02256208A/en
Publication of JPH0744114B2 publication Critical patent/JPH0744114B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、複数枚の磁性体シートを積層し、かつ、各磁性体シートに形成された導体パターンを互いに接続してコイル状の導体路を構成してなる積層チップコイルに関する。 DETAILED DESCRIPTION OF THE INVENTION The present invention <relates> is by laminating a plurality of magnetic sheets, and the conductive path coiled connect the conductor patterns formed on the respective magnetic sheets together It relates to a laminated chip coil comprising constitute.

<従来の技術> 従来から、この種の積層チップコイルの一例としては、 From <ART> Conventionally, as an example of such a laminated chip coil,
第3図の要部分解斜視図で示すように構成されたものが知られている。 That is configured as shown in a main portion exploded perspective view of FIG. 3 is known. この積層チップコイル20は、複数枚の磁性体シート21,…を交互に180゜ずつ回転させながら積層して圧着した積層体を焼成してなるものであって、各磁性体シート21の上面には平面視U字状の導体パターン22 The laminated chip coil 20, there is formed by sintering a plurality of magnetic sheets 21, the laminate was pressure bonded by stacking while being rotated by 180 ° ... alternately, the upper surface of each magnetic sheet 21 plan view U-shaped conductor pattern 22 is
が形成されている。 There has been formed. そして、この導体パターン22の一端部には、各磁性体シート21をその厚み方向に沿って貫通する単一のスルーホール23がそれぞれ形成されている。 Then, the one end portion of the conductor pattern 22, a single through hole 23 penetrating along each magnetic sheet 21 in the thickness direction are formed respectively.
そこで、この積層チップコイル20においては、各磁性体シート21を交互に積層することにより、積層された各磁性体シート21を挟んで対向する導体パターン22をそれぞれの一端部と他端部とがスルーホール23を介して互いに接続されることになる結果、連続したコイル状の導体路が構成されることになる。 Therefore, in the stacked chip coil 20, by laminating the magnetic sheets 21 alternately, a conductor pattern 22 which face each other across the respective magnetic sheets 21 are stacked with each one end and the other end the results will be connected to each other via the through hole 23, so that the conductor track-like continuous coil is constituted.

また、積層チップコイルの他の例としては、第4図の要部分解斜視図で示すような積層チップコイル30がある。 As another example of a laminated chip coil, there is a multilayer chip coil 30 as shown by the main portion exploded perspective view of Figure 4.
この積層チップコイル30は、複数枚の磁性体シート31, The laminated chip coil 30, a plurality of magnetic sheets 31,
…を交互に180゜ずつ回転させながら積層して圧着した積層体を焼成してなるものであり、各磁性体シート31の上下面それぞれには単一のスルーホール32を介して一端部と他端部とが互いに接続された平面視J字状の導体パターン33a,33bが形成されている。 ... are those with formed by firing the laminate was pressure bonded by stacking while being rotated by 180 ° alternately, another one end portion through a single through hole 32 on the upper and lower surfaces of the magnetic sheets 31 end connection and to each other has been viewed J-shaped conductor patterns 33a, 33b are formed.

<発明が解決しようとする課題> ところで、前記従来の積層チップコイル20,30においては、つぎのような互いに共通する課題があった。 <SUMMARY invention> Now, in the conventional laminated chip coils 20 and 30, there is a problem common to each other as follows. すなわち、第5図で示すように、各磁性体シート21(31)を貫通して形成されたスルーホール23(32)それぞれの内周面に固着された導体層24の厚みが薄いと、積層体を焼成する際に起こる導体の蒸発拡散によって導体層24が途切れることになってしまい、断線というような不都合を招いてしまう。 That is, as shown in FIG. 5, when the magnetic material sheet 21 (31) the thickness of the anchored conductor layer 24 on the inner peripheral surface of each through hole 23 formed through (32) a thin, layered becomes to the conductor layer 24 is interrupted by evaporation diffusion conductor which occurs during the firing of the body, which leads to inconveniences that disconnection.

本発明はかかる従来の課題に鑑みて創案されたものであって、断線というような不都合の発生を確実に防止することができる積層チップコイルの提供を目的としている。 The present invention was been made in view of the conventional problems relating, are intended to provide a laminated chip coil can be reliably prevented the occurrence of inconvenience such as that disconnection.

<課題を解決するための手段> 本発明の積層チップコイルは、所定形状の導体パターンが形成された複数枚の磁性体シートを積層し、かつ、各磁性体シートを挟んで対向する導体パターンそれぞれの一端部と他端部とを、複数個のスルーホールの内周面それぞれに形成されている導体層を介して接続した構成である。 <Means for Solving the Problems> laminated chip coil of the present invention, by laminating a plurality of magnetic sheets with the conductor pattern is formed in a predetermined shape, and respectively opposing conductor patterns across the respective magnetic sheets the one end and the other end of a connected configuration via a conductor layer formed on each inner peripheral surface of the plurality of through holes.

<作用> 上記構成によれば、各磁性体シートを挟んで対向する導体パターンそれぞれの一端部と他端部とが互いに複数個のスルーホールの内周面それぞれに形成されている導体層を介して接続されているので、磁性体シートからなる積層体の焼成時にいくつかのスルーホールの内周面に形成された導体層が蒸発拡散によって途切れることがあっても、スルーホールの全てが途切れてしまうことはなく、その接続が確実なものとなる。 According to <action> above structure, via the conductor layer and each of the end portions facing the conductive pattern and the other end across the respective magnetic sheets are formed on each inner peripheral surface of the plurality of through-holes each other because it is connected Te, even if the conductor layer some formed on the inner peripheral surface of the through hole at the time of firing the laminate made of a magnetic material sheet may be interrupted by evaporation diffusion, it interrupted all through holes never put away, becomes the connection is secure.

<実施例> 以下、本発明の実施例を図面に基づいて説明する。 <Example> Hereinafter, will be explained based on the embodiment of the present invention with reference to the drawings.

第1図は本発明にかかる積層チップコイルの一実施例を示す分解斜視図であり、この図における符号1は積層チップコイルである。 Figure 1 is an exploded perspective view showing one embodiment of a laminated chip coil according to the present invention, reference numeral 1 in this figure is a laminated chip coil. なお、この第1図における積層チップコイル1の要部構成は、第3図に基づいて説明した従来例と対応している。 Incidentally, main structure of the laminated chip coil 1 in the first figure, and corresponds to the conventional example described with reference to Figure 3.

本実施例における積層チップコイル1は、矩形状に形成された複数枚の磁性体シート2,…を交互に180゜ずつ回転させながら構成した積層体を一体的に焼成してなるものであり、磁性体シート2それぞれの上面には平面視U Multilayer chip coil 1 in this embodiment, a plurality of magnetic sheet 2 is formed in a rectangular shape, a laminate was constituted while being rotated by 180 degrees to ... alternately are those formed by integrally fired, viewed U is the magnetic sheet 2 the upper surfaces
字状の導体パターン3が形成されている。 Shaped conductor patterns 3 are formed. そして、各導体パターン3の一端部には、磁性体シート2をその厚み方向に沿って貫通する複数個(図では、3個)ずつのスルーホール4,…がそれぞれ形成されており、各スルーホール4の内周面には導体層が固着されている。 Then, the one end portion of the conductor pattern 3, (in the figure, three) plurality penetrating along the magnetic sheet 2 in the thickness direction by the through-hole 4, ... are formed respectively, each through conductor layer is fixed to the inner peripheral surface of the hole 4. なお、各磁性体シート2の下面には、何らの導体パターンも形成されていない。 Incidentally, on the lower surface of the magnetic sheet 2, it is not formed any conductor pattern. また、このとき、磁性体シート2の材料としては、Ni−Znフェライト、Ni−Cr−Znフェライト、 At this time, as the material of the magnetic sheet 2, Ni-Zn ferrite, Ni-Cr-Zn ferrite,
Mg−ZnフェライトおよびCu−Znフェライトなどが用いられ、導体パターン3および導体層を形成するための導体材料としては銀や銀−パラジウムなどを用いるのが一般的である。 Such as mg-Zn ferrite and Cu-Zn ferrite is used, silver or silver as conductive materials for forming the conductive pattern 3 and the conductor layer - use palladium or the like is generally used.

そして、この積層体の下側および上側のそれぞれには、 Then, each of the lower and upper side of the laminate,
上面に外部取出用の導体パターン5が形成されてなる磁性体シート6が積層されている。 Magnetic sheet 6 conductor pattern 5 for the outcoupling is formed is laminated on the upper surface. この磁性体シート6を積層した積層体の下側および上側には、さらに、上下面に何らの導体パターンも形成されていない磁性体シートをそれぞれ所望の枚数積層するようにしてもよい。 The magnetic material sheet 6 on the lower and upper stacked laminate is further no conductor pattern on the upper and lower surfaces also is not formed a magnetic sheet may be desired number of lamination respectively.

上記のような構成とした結果、この積層チップコイル1 As a result of the configuration described above, the laminated chip coil 1
においては、互いに積層された各磁性体シート2を挟んで対向する導体パターン3それぞれの一端部と他端部とが互いに複数個のスルーホール4の内周面それぞれに形成されている導体層を介して接続されることにより、その上下方向に沿うコイル状の導体路が連続して構成されることになる。 In the conductor layer formed on each inner peripheral surface of the opposing conductor pattern 3 each one end and the other end with a plurality of through-holes 4 from each other across the respective magnetic sheets 2 stacked together by being connected through, so that the coiled conductor path along its vertical direction is configured continuously. なお、図示していないが、積層チップコイル1の両端には、外部取出用の導体パターン5とそれぞれ接続される一対の外部電極が形成される。 Although not shown, at both ends of the laminated chip coil 1, a pair of external electrodes respectively connected to the conductor pattern 5 for the outcoupling is formed.

つぎに、第2図は本発明にかかる積層チップコイルの他の実施例を示す分解斜視図であり、この図における符号 Next, FIG. 2 is an exploded perspective view showing another embodiment of a laminated chip coil according to the present invention, symbols in FIG.
10は積層チップコイルである。 10 is a laminated chip coil. なお、この第2図における積層チップコイル10の要部構成は、第4図に基づいて説明した従来例と対応している。 Incidentally, main structure of the laminated chip coil 10 in the second diagram, and corresponds to the conventional example described with reference to Figure 4.

この実施例における積層チップコイル10は、複数枚の磁性体シート11,…を交互に180゜ずつ回転させながら積層して圧着した積層体を一体的に焼成してなるものであり、各磁性体シート11の上下面それぞれには平面視J字状の導体パターン12a,12bが形成されている。 Laminated chip coil 10 in this embodiment is made by firing integrally a plurality of magnetic sheets 11, the laminate was pressure bonded by stacking while being rotated by 180 ° ... alternately, each magnetic the upper and lower surfaces of the sheet 11 is viewed from J-shaped conductor patterns 12a, 12b are formed. そして、 And,
磁性体シート11を挟んで互いに対向する導体パターン12 The conductor pattern 12 facing each other across the magnetic sheet 11
aの一端部と導体パターン12bの他端部とは、磁性体シート11をその厚み方向に沿って貫通する複数個(図では、 The other end of a one end portion and the conductor pattern 12b, the plurality (FIG penetrating along the magnetic sheet 11 in the thickness direction,
3個)ずつのスルーホール13の内周面それぞれに形成されている導体層を介して互いに接続されている。 3) through the inner peripheral surface conductor layer formed on each through hole 13 of each are connected to each other. また、 Also,
このとき、各磁性体シート11に形成された導体パターン In this case, the conductor formed on the magnetic sheet 11 pattern
12a,12bのそれぞれは、互いに隣接して対向配置された他の磁性体シート11の導体パターン12a,12bのそれぞれと直接的に接触して電気的に接続されることになる。 12a, each of 12b, will be electrically connected in direct contact adjacent oppositely disposed other conductor pattern 12a of magnetic sheets 11, each of 12b and each other.

そして、この積層体の下側には上面に外部取出用の導体パターン14が形成されてなる磁性体シート15が積層される一方、その上側には上面に外部取出用の導体パターン Then, the conductor pattern of the one laminate magnetic material sheet 15 formed by forming the conductive pattern 14 for outcoupling the upper surface on the lower side of the stacked, for outcoupling the upper surface on its upper side
14が形成されてなる磁性体シート15が積層されている。 14 magnetic sheet 15 formed is formed are laminated.
この磁性体シート15を積層した積層体の下側および上側には、さらに、上下面に何らの導体パターンも形成されていない磁性体シートをそれぞれ所望の枚数積層するようにしてもよい。 The magnetic material sheet 15 to the lower and upper stacked laminate is further no conductor pattern on the upper and lower surfaces also is not formed a magnetic sheet may be desired number of lamination respectively.

上記のような構成とした結果、この積層チップコイル10 As a result of the configuration described above, the laminated chip coil 10
においては、各磁性体シート11の上下面それぞれに形成された導体パターン12a,12bが互いにスルーホール13の内周面それぞれに形成されている導体層を介して接続されるとともに、互いに積層された各磁性体シート11の対向する導体パターン12a,12bが互いに接触して接続されることによってコイル状の導体路が構成されることになる。 In the conductor pattern 12a of the upper and lower surfaces formed on each of the magnetic sheets 11, with 12b are connected via the inner circumferential surface conductor layer formed on each of the through holes 13 from each other, they are laminated to each other opposing conductor patterns 12a of the magnetic sheet 11, 12b is that the conductor track-like coil is constituted by connecting the contact with each other. . なお、図示していないが、積層チップコイル10の両端には、外部取出用の導体パターン14とそれぞれ接続される一対の外部電極が形成される。 Although not shown, at both ends of the laminated chip coil 10, a pair of external electrodes respectively connected to the conductor pattern 14 for outcoupling it is formed.

以上は本発明の実施例であり、発明の趣旨を損なわない範囲内で設計変更をなしうるとはいうまでもない。 Above are examples of the present invention, needless to say the can without design changes within a range not departing from the spirit of the invention. すなわち、例えば、導体パターンの形状やスルーホールの個数および形成位置などは任意であり、上記実施例の内容に限定されるものではない。 That is, for example, shape and number of the through holes and forming position of the conductive pattern is arbitrary, but is not limited to the contents of the above embodiment.

<発明の効果> 以上説明したように、本発明によれば、磁性体シートを挟んで対向する導体パターンそれぞれの一端部と他端部とを互いに複数個のスルーホールの内周面それぞれに形成されている導体層を介して接続しているので、複数枚の磁性体シートからなる積層体の焼成にあたっていくつかのスルーホールの内周面に形成された導体層が途切れたとしても、スルーホールの全てが途切れて断線することはなく、導体パターンの一端部と他端部とを確実に接続することができ、コイル状の導体路を確保することができるという効果がある。 As has been described <Effects of the Invention> According to the present invention, formed on each inner peripheral surface of each other a plurality of through holes and each of the end conductor pattern and the other end to opposite sides of the magnetic sheet because it is connected through a conductor layer which is, as a plurality of magnetic consist of a sheet stack conductor layer formed on the inner peripheral surface of a number of through holes firing when the is interrupted, through holes is that all is disconnected interrupted not, it is possible to securely connect the one end portion of the conductor pattern and the other end portion, there is an effect that it is possible to secure the coiled conductor paths.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

第1図および第2図は本発明にかかり、第1図は積層チップコイルの一実施例を示す分解斜視図であり、第2図は積層チップコイルの他の実施例を示す分解斜視図である。 FIGS. 1 and 2 relates to a present invention, FIG. 1 is an exploded perspective view showing one embodiment of a laminated chip coil, Figure 2 is an exploded perspective view showing another embodiment of a laminated chip coil is there. また、第3図ないし第5図は従来例にかかり、第3 The third view to Figure 5 relates to a conventional example, the third
図は積層チップコイルの一例を示す要部分解斜視図、第4図はその他の例を示す要部分解斜視図であり、第5図は従来例における課題を説明するための要部断面図である。 Figure is a fragmentary exploded perspective view showing an example of a laminated chip coil, Figure 4 is a main part exploded perspective view showing another example, in cross-sectional view of the essential part for FIG. 5 is for explaining the problems in the prior art is there. 図における符号1,10は積層チップコイル、2,11は磁性体シート、3,12a,12bは導体パターン、4,13はスルーホールである。 Reference numeral 1 and 10 in figure laminated chip coils, is 2,11 magnetic sheets, 3,12A, 12b conductor pattern, is 4,13 a through hole.

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】所定形状の導体パターンが形成された複数枚の磁性体シートを積層し、かつ、各磁性体シートを挟んで対向する導体パターンそれぞれの一端部と他端部とを、複数個のスルーホールの内周面それぞれに形成されている導体層を介して接続したことを特徴とする積層チップコイル。 1. A stacking a plurality of magnetic sheets with the conductor pattern is formed in a predetermined shape, and a respective end portion opposing the conductor pattern and the other end across the respective magnetic sheets, a plurality laminated chip coils, characterized in that connected through a conductor layer of formed on each inner peripheral surface of the through hole.
JP63319726A 1988-12-16 1988-12-16 Multilayer chip coil Expired - Lifetime JPH0744114B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63319726A JPH0744114B2 (en) 1988-12-16 1988-12-16 Multilayer chip coil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63319726A JPH0744114B2 (en) 1988-12-16 1988-12-16 Multilayer chip coil

Publications (2)

Publication Number Publication Date
JPH02256208A JPH02256208A (en) 1990-10-17
JPH0744114B2 true JPH0744114B2 (en) 1995-05-15

Family

ID=18113486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63319726A Expired - Lifetime JPH0744114B2 (en) 1988-12-16 1988-12-16 Multilayer chip coil

Country Status (1)

Country Link
JP (1) JPH0744114B2 (en)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539367Y2 (en) * 1991-01-30 1997-06-25 株式会社村田製作所 Multilayer electronic parts
US9064198B2 (en) 2006-04-26 2015-06-23 Murata Manufacturing Co., Ltd. Electromagnetic-coupling-module-attached article
EP2568419B1 (en) 2007-07-18 2015-02-25 Murata Manufacturing Co., Ltd. Apparatus comprising an RFID device
CN101765893B (en) 2007-07-30 2012-10-10 株式会社村田制作所 Chip-type coil component
CN103729676B (en) 2008-05-21 2017-04-12 株式会社村田制作所 Wireless ic device
CN104077622B (en) 2008-05-26 2016-07-06 株式会社村田制作所 The authenticating method of wireless IC device system and Wireless IC device
CN102124605A (en) 2008-08-19 2011-07-13 株式会社村田制作所 Wireless IC device and method for manufacturing same
WO2010044373A1 (en) * 2008-10-17 2010-04-22 株式会社村田製作所 Lc filter and high-frequency switch module
WO2010055945A1 (en) 2008-11-17 2010-05-20 株式会社村田製作所 Antenna and wireless ic device
WO2010087429A1 (en) 2009-01-30 2010-08-05 株式会社村田製作所 Antenna and wireless ic device
WO2010119854A1 (en) 2009-04-14 2010-10-21 株式会社村田製作所 Component for wireless ic device and wireless ic device
CN102405556B (en) 2009-04-21 2013-04-10 株式会社村田制作所 Antenna apparatus and resonant frequency setting method of same
WO2011001709A1 (en) 2009-07-03 2011-01-06 株式会社村田製作所 Antenna and antenna module
JP5201270B2 (en) 2009-09-30 2013-06-05 株式会社村田製作所 Circuit board and manufacturing method thereof
JP5304580B2 (en) 2009-10-02 2013-10-02 株式会社村田製作所 Wireless IC device
JP5522177B2 (en) 2009-10-16 2014-06-18 株式会社村田製作所 Antenna and wireless IC device
JP5418600B2 (en) 2009-10-27 2014-02-19 株式会社村田製作所 Transceiver and RFID tag reader
JP5333601B2 (en) 2009-11-04 2013-11-06 株式会社村田製作所 Communication terminal and information processing system
JP5299518B2 (en) 2009-11-04 2013-09-25 株式会社村田製作所 Information processing system
CN102549838B (en) 2009-11-04 2015-02-04 株式会社村田制作所 The communication terminal and an information processing system
JP5652470B2 (en) 2010-03-03 2015-01-14 株式会社村田製作所 Wireless communication module and wireless communication device
WO2011118379A1 (en) 2010-03-24 2011-09-29 株式会社村田製作所 Rfid system
WO2011122163A1 (en) 2010-03-31 2011-10-06 株式会社村田製作所 Antenna and wireless communication device
GB2537773A (en) 2010-07-28 2016-10-26 Murata Manufacturing Co Antenna apparatus and communication terminal instrument
JP5423897B2 (en) 2010-08-10 2014-02-19 株式会社村田製作所 Printed wiring board and wireless communication system
WO2012043432A1 (en) 2010-09-30 2012-04-05 株式会社村田製作所 Wireless ic device
JP5758909B2 (en) 2010-10-12 2015-08-05 株式会社村田製作所 Communication terminal device
JP5527422B2 (en) 2010-10-21 2014-06-18 株式会社村田製作所 Communication terminal device
WO2012093541A1 (en) 2011-01-05 2012-07-12 株式会社村田製作所 Wireless communication device
WO2012096365A1 (en) 2011-01-14 2012-07-19 株式会社村田製作所 Rfid chip package and rfid tag
WO2012117843A1 (en) 2011-02-28 2012-09-07 株式会社村田製作所 Wireless communication device
JP2012204475A (en) * 2011-03-24 2012-10-22 Tdk Corp Multilayer electronic component
WO2012137717A1 (en) 2011-04-05 2012-10-11 株式会社村田製作所 Wireless communication device
WO2012157596A1 (en) 2011-05-16 2012-11-22 株式会社村田製作所 Wireless ic device
JP5488767B2 (en) 2011-07-14 2014-05-14 株式会社村田製作所 Wireless communication device
WO2013035821A1 (en) 2011-09-09 2013-03-14 株式会社村田製作所 Antenna device and wireless device
WO2013080991A1 (en) 2011-12-01 2013-06-06 株式会社村田製作所 Wireless ic device and method for manufacturing same
WO2013125610A1 (en) 2012-02-24 2013-08-29 株式会社村田製作所 Antenna device and wireless communication device
WO2013153697A1 (en) 2012-04-13 2013-10-17 株式会社村田製作所 Rfid tag inspection method, and inspection device
JP5716778B2 (en) * 2013-03-22 2015-05-13 株式会社村田製作所 Manufacturing method of electronic parts
KR20150114747A (en) * 2014-04-02 2015-10-13 삼성전기주식회사 Chip coil component and board for mounting the same
KR101843283B1 (en) * 2016-09-20 2018-03-28 삼성전기주식회사 Coil Electronic Component

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59189212U (en) * 1983-05-18 1984-12-15
JPH0370886B2 (en) * 1985-09-11 1991-11-11 Murata Manufacturing Co

Also Published As

Publication number Publication date
JPH02256208A (en) 1990-10-17

Similar Documents

Publication Publication Date Title
EP1087411B1 (en) Multilayer capacitor
CN100466316C (en) Transducer array using multi-layered elements and the manufacturing method thereof
US4803453A (en) Laminated transformer
EP1965396B1 (en) Flexible coil
US4881212A (en) Ultrasonic transducer
KR100568310B1 (en) Multilayered chip capacitor
JP4332634B2 (en) Multilayer electronic components
US5032815A (en) Lamination type inductor
EP0763868A1 (en) Directional coupler
KR20030014586A (en) Multilayered lc composite component and method for manufacturing the same
KR20000010526A (en) Monolithic multilayer piezo actuator and production process thereof
NL7909351A (en) An electronic part as well as method for the production thereof.
JPH0831392B2 (en) Multilayer capacitor
CN101714455A (en) Laminated ceramic electronic component and method for manufacturing the same
US4665465A (en) Feed-through type multilayer capacitor
JP2002508114A (en) Surface-mount multilayer capacitor
EP0998784A4 (en) Multilayer ceramic rc device
JP3164000B2 (en) Multilayer inductor
JP2004502315A (en) Ceramic multilayer capacitor array
JPH1092691A (en) Laminated electronic part
KR890701359A (en) Laminating the metal plate body
JPH11186038A (en) Multilayered high frequency electronic component
JPH0817680A (en) Printed-wiring board and design thereof
CN1305081C (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
JP2003022932A (en) Through-type three-terminal electronic component