JPH0740678B2 - バ−スト信号の受信方法及び装置 - Google Patents
バ−スト信号の受信方法及び装置Info
- Publication number
- JPH0740678B2 JPH0740678B2 JP59266767A JP26676784A JPH0740678B2 JP H0740678 B2 JPH0740678 B2 JP H0740678B2 JP 59266767 A JP59266767 A JP 59266767A JP 26676784 A JP26676784 A JP 26676784A JP H0740678 B2 JPH0740678 B2 JP H0740678B2
- Authority
- JP
- Japan
- Prior art keywords
- burst signal
- amplifier
- circuit
- equalization
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bidirectional Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、バースト状のディジタル信号の受信方法及び
受信装置に関する。
受信装置に関する。
１対の伝送路を用いて双方向のディジタル伝送を行う方
式が種々検討されている。その１つにディジタル信号を
時間圧縮し、バースト状の信号に変換し（このように変
換されたディジタル信号を、以後バースト信号という）
時間分割により双方向伝送を行うピンポン伝送方式があ
る。かかる伝送方式では、伝送路において生じた減衰及
び波形歪みを補正すべく受信側で等化増幅を行う必要が
ある。更に伝送路長に応じ減衰，波形歪みの量が異なる
ので等化増幅器の伝達関数を自動的に最適なものにする
制御が必要となる。かかる等化増幅器として、例えば、
昭和59年度電子通信学会回路とシステム研究会論文CAS8
4−10「スイッチトキャパシタ自動線路等化器の設計」
に記載のものがある。この等化増幅器を用いた受信装置
の構成を第11図に示す。この受信装置において、粗調増
幅器111, 微調増幅器113よりなる等化増幅器114において等化され
た受信波形は、識別回路115及びピーク値保持回路116に
供給される。識別回路115は、受信等化波形の識別を行
い、ピーク値保持回路116は等化波形のピーク値を検出
保持する。比較回路117は、ピーク値保持回路116で検出
された等化波形のピーク値を基準レベルと比較する。制
御回路118は比較回路117の比較結果に基づき、等化増幅
器114の利得・周波数特性すなわち等化係数を変化させ
ている。
式が種々検討されている。その１つにディジタル信号を
時間圧縮し、バースト状の信号に変換し（このように変
換されたディジタル信号を、以後バースト信号という）
時間分割により双方向伝送を行うピンポン伝送方式があ
る。かかる伝送方式では、伝送路において生じた減衰及
び波形歪みを補正すべく受信側で等化増幅を行う必要が
ある。更に伝送路長に応じ減衰，波形歪みの量が異なる
ので等化増幅器の伝達関数を自動的に最適なものにする
制御が必要となる。かかる等化増幅器として、例えば、
昭和59年度電子通信学会回路とシステム研究会論文CAS8
4−10「スイッチトキャパシタ自動線路等化器の設計」
に記載のものがある。この等化増幅器を用いた受信装置
の構成を第11図に示す。この受信装置において、粗調増
幅器111, 微調増幅器113よりなる等化増幅器114において等化され
た受信波形は、識別回路115及びピーク値保持回路116に
供給される。識別回路115は、受信等化波形の識別を行
い、ピーク値保持回路116は等化波形のピーク値を検出
保持する。比較回路117は、ピーク値保持回路116で検出
された等化波形のピーク値を基準レベルと比較する。制
御回路118は比較回路117の比較結果に基づき、等化増幅
器114の利得・周波数特性すなわち等化係数を変化させ
ている。
上述の従来技術においては、等化増幅器114の利得・周
波数特性の変更すなわち切り替えはバースト信号の受信
期間中に行っているので、切り替えに伴う過渡現象を小
さくするために、小きざみに利得・周波数特性を変更し
なければならないという問題がある。更に、受信装置に
おいて、等化増幅器114は、粗調増幅器111, 微調増幅器113の三段構成であり、このため演算増幅器
を３個必要としている。しかしながら、受信装置の規
模，消費電力，価格などを考慮すれば等化増幅器の構成
はより簡単にすることが不可欠である。
波数特性の変更すなわち切り替えはバースト信号の受信
期間中に行っているので、切り替えに伴う過渡現象を小
さくするために、小きざみに利得・周波数特性を変更し
なければならないという問題がある。更に、受信装置に
おいて、等化増幅器114は、粗調増幅器111, 微調増幅器113の三段構成であり、このため演算増幅器
を３個必要としている。しかしながら、受信装置の規
模，消費電力，価格などを考慮すれば等化増幅器の構成
はより簡単にすることが不可欠である。
本発明の目的は、上述のような従来のものの欠点を改善
すると共に、等化増幅器の段数を減らし、演算増幅器，
スイッチトキャパシタの数を少なくし、バースト信号の
受信装置の小規模化，低消費電力化，低価格を図ること
のできるバースト信号の受信方法及び装置を提供するこ
とにある。
すると共に、等化増幅器の段数を減らし、演算増幅器，
スイッチトキャパシタの数を少なくし、バースト信号の
受信装置の小規模化，低消費電力化，低価格を図ること
のできるバースト信号の受信方法及び装置を提供するこ
とにある。
本発明のバースト信号の受信方法は、バースト的に伝送
を行う通信システムにおいて、受信したバースト信号に
対して係数可変等化増幅器により等化増幅を行うにあた
り、前記係数可変等化増幅器の伝達関数の切り替えをバ
ースト信号の非受信期間において行うことを特徴として
いる。
を行う通信システムにおいて、受信したバースト信号に
対して係数可変等化増幅器により等化増幅を行うにあた
り、前記係数可変等化増幅器の伝達関数の切り替えをバ
ースト信号の非受信期間において行うことを特徴として
いる。
この受信方法の実施に使用される本発明のバースト信号
受信装置は、バースト信号の受信波形の等化を行う係数
可変型の等化増幅器と、前記等化増幅器の出力信号を識
別しきい値を基準として識別する識別回路と、前記識別
回路による識別に基づきバースト信号の受信期間と非受
信期間とを与えるタイミング制御回路と、前記等化器の
出力信号のピーク値を保持する保持回路と、前記保持回
路の保持値をディジタル値に変換するアナログ・ディジ
タル変換器と、前記アナログ・ディジタル変換器のディ
ジタル出力値に基づき、バースト信号の前記非受信期間
に少なくとも前記等化増幅器の等化係数の設定値の変更
を行う制御回路とを備えることを特徴としている。
受信装置は、バースト信号の受信波形の等化を行う係数
可変型の等化増幅器と、前記等化増幅器の出力信号を識
別しきい値を基準として識別する識別回路と、前記識別
回路による識別に基づきバースト信号の受信期間と非受
信期間とを与えるタイミング制御回路と、前記等化器の
出力信号のピーク値を保持する保持回路と、前記保持回
路の保持値をディジタル値に変換するアナログ・ディジ
タル変換器と、前記アナログ・ディジタル変換器のディ
ジタル出力値に基づき、バースト信号の前記非受信期間
に少なくとも前記等化増幅器の等化係数の設定値の変更
を行う制御回路とを備えることを特徴としている。
本発明の原理を、第２図及び第３図を用いて説明する。
第２図は、係数可変等化増幅器の利得制御を説明するた
めの図であり、第３図は利得制御を行うタイミングを説
明するための図である。
第２図は、係数可変等化増幅器の利得制御を説明するた
めの図であり、第３図は利得制御を行うタイミングを説
明するための図である。
本発明においては、等化後の受信波形のピーク値Vpを２
つの基準電圧Vr,Vr/α２（α＞１）と比較する。第２図
（ａ）に示すようにVp＜Vr/α２ならば、等化増幅器の
利得をα倍する（なお、同時に周波数特性も必要ならば
変化させる）。これにより第２図（ｂ）に示すようにVr
/α２＜Vp＜Vrとなれば、その時点で等化増幅器の利得
制御を停止する。利得をα倍した結果が依然としてVp＜
Vr/α２ならば、Vp＞Vr/α２となるまで以上の制御を繰
り返す。一方、第２図（ｃ）に示すように、Vp＞Vrなら
ば、等化増幅器の利得を1/α倍に下げ、第２図（ｄ）に
示すようにVp＜Vrとなるまで制御を繰り返す。
つの基準電圧Vr,Vr/α２（α＞１）と比較する。第２図
（ａ）に示すようにVp＜Vr/α２ならば、等化増幅器の
利得をα倍する（なお、同時に周波数特性も必要ならば
変化させる）。これにより第２図（ｂ）に示すようにVr
/α２＜Vp＜Vrとなれば、その時点で等化増幅器の利得
制御を停止する。利得をα倍した結果が依然としてVp＜
Vr/α２ならば、Vp＞Vr/α２となるまで以上の制御を繰
り返す。一方、第２図（ｃ）に示すように、Vp＞Vrなら
ば、等化増幅器の利得を1/α倍に下げ、第２図（ｄ）に
示すようにVp＜Vrとなるまで制御を繰り返す。
係数可変等化増幅器のこのような利得・周波数特性制御
は、第３図に示すように、バースト信号の非受信期間に
おいて行う。このように非受信期間に利得・周波数特
性、一般には伝達関数の切り替えを行うと、切り替えに
伴う過渡現象は次のバースト信号を受信する前に終了し
ている。従って、従来技術のように、過渡現象を小さく
するために小きざみに伝達関数を変化させる必要はな
く、１回の切り替えによる伝達関数の変化量を大きくす
ることができる。このため、等化増幅器に微調機能は不
要となる。
は、第３図に示すように、バースト信号の非受信期間に
おいて行う。このように非受信期間に利得・周波数特
性、一般には伝達関数の切り替えを行うと、切り替えに
伴う過渡現象は次のバースト信号を受信する前に終了し
ている。従って、従来技術のように、過渡現象を小さく
するために小きざみに伝達関数を変化させる必要はな
く、１回の切り替えによる伝達関数の変化量を大きくす
ることができる。このため、等化増幅器に微調機能は不
要となる。
本発明のバースト信号の受信方法及び受信装置の一実施
例を、第１図，第４図，第５図及び第６図に基づいて説
明する。第１図は、本発明のバースト信号の受信方法の
実施に使用する受信装置のブロック図である。係数可変
等化増幅器の伝達関数は伝送路損失特性の逆関数を実現
するものである。実現例としては、直流損失を補償する
直流増幅特性関数と周波数特性を補償する との積となる。両関数は伝送路距離により変化する。こ
の受信装置において、受信信号は係数可変等化増幅器１
に供給される。この等化増幅器は、直流損失を補償する
粗調増幅器11と周波数特性を補償する とから構成されており、等化増幅器１で等化された受信
信号は、識別回路２及びピーク値保持回路３に供給され
る。ピーク値保持回路３は、第４図に示すような演算増
幅器31,32,ダイオード33及びコンデンサCoより成る公知
のものであり、演算増幅器31の正入力（＋）に入力され
た等化受信信号のピーク値Vpを検出・保持して演算増幅
器32から出力する。検出・保持されたピーク値Vpは、ア
ナログ・ディジタル（A/D）変換器４に供給される。一
方、識別回路２は、ピーク値Vpの1/2の電圧レベルを基
準値とし受信等化波形の識別を行う。バースト検出回路
６は、第３図に示すバースト信号の同期ビットＦを検出
し、タイミング回路７を受信バーストのバースト周期に
同期させる。なお、同期ビットＦが検出されない場合
は、タイミング回路７は自己のクロックで自走する。A/
D変換器４においては、ピーク値Vpを２つの基準電圧Vr
及びVr/α２と比較する。このA/D変換器４の構成を、第
５図に示す。比較器41は、ピーク値Vpを基準電圧源43の
基準電圧Vrと比較しVp/Vrならば出力４−１を１にす
る。比較器42は、ピーク値Vpを基準電圧源44の基準電圧
Vr/α２と比較しVp/Vr/α２ならば出力４−２を１にす
る。A/D変換器４の出力４−1,4−２は、制御回路５に供
給される。この制御回路５の構成を、第６図に示す。AN
Dゲート51,52は、タイミング回路７からのタイミングパ
ルス７−１により、A/D変換器４からの出力４−１ある
いは４−２をアップダウンカウンタ53に印加する。タイ
ミングパルス７−１は、第３図に示す上向きの黒矢印で
示すタイミング、すなわちバースト信号の非受信期間中
に供給される。ANDゲート51の出力パルスによりアップ
ダウンカウンタ53はカウントダウンし、ANDゲート52の
出力パルスによりカウントアップする。アップダウンカ
ウンタ53の出力は、デコーダ54においてデコード展開さ
れ、等化増幅器１の係数制御端子に供給される。アップ
ダウンカウンタ53が、１つカウントアップする毎に、等
化増幅器１の利得がα倍になるように、係数制御を行
う。従って、アップダウンカウンタ53が与えるステップ
数をＮとすれば、αＮ倍までの利得を制御できる。
例を、第１図，第４図，第５図及び第６図に基づいて説
明する。第１図は、本発明のバースト信号の受信方法の
実施に使用する受信装置のブロック図である。係数可変
等化増幅器の伝達関数は伝送路損失特性の逆関数を実現
するものである。実現例としては、直流損失を補償する
直流増幅特性関数と周波数特性を補償する との積となる。両関数は伝送路距離により変化する。こ
の受信装置において、受信信号は係数可変等化増幅器１
に供給される。この等化増幅器は、直流損失を補償する
粗調増幅器11と周波数特性を補償する とから構成されており、等化増幅器１で等化された受信
信号は、識別回路２及びピーク値保持回路３に供給され
る。ピーク値保持回路３は、第４図に示すような演算増
幅器31,32,ダイオード33及びコンデンサCoより成る公知
のものであり、演算増幅器31の正入力（＋）に入力され
た等化受信信号のピーク値Vpを検出・保持して演算増幅
器32から出力する。検出・保持されたピーク値Vpは、ア
ナログ・ディジタル（A/D）変換器４に供給される。一
方、識別回路２は、ピーク値Vpの1/2の電圧レベルを基
準値とし受信等化波形の識別を行う。バースト検出回路
６は、第３図に示すバースト信号の同期ビットＦを検出
し、タイミング回路７を受信バーストのバースト周期に
同期させる。なお、同期ビットＦが検出されない場合
は、タイミング回路７は自己のクロックで自走する。A/
D変換器４においては、ピーク値Vpを２つの基準電圧Vr
及びVr/α２と比較する。このA/D変換器４の構成を、第
５図に示す。比較器41は、ピーク値Vpを基準電圧源43の
基準電圧Vrと比較しVp/Vrならば出力４−１を１にす
る。比較器42は、ピーク値Vpを基準電圧源44の基準電圧
Vr/α２と比較しVp/Vr/α２ならば出力４−２を１にす
る。A/D変換器４の出力４−1,4−２は、制御回路５に供
給される。この制御回路５の構成を、第６図に示す。AN
Dゲート51,52は、タイミング回路７からのタイミングパ
ルス７−１により、A/D変換器４からの出力４−１ある
いは４−２をアップダウンカウンタ53に印加する。タイ
ミングパルス７−１は、第３図に示す上向きの黒矢印で
示すタイミング、すなわちバースト信号の非受信期間中
に供給される。ANDゲート51の出力パルスによりアップ
ダウンカウンタ53はカウントダウンし、ANDゲート52の
出力パルスによりカウントアップする。アップダウンカ
ウンタ53の出力は、デコーダ54においてデコード展開さ
れ、等化増幅器１の係数制御端子に供給される。アップ
ダウンカウンタ53が、１つカウントアップする毎に、等
化増幅器１の利得がα倍になるように、係数制御を行
う。従って、アップダウンカウンタ53が与えるステップ
数をＮとすれば、αＮ倍までの利得を制御できる。
本実施例においては、等化増幅器１の利得の切り替え
は、バースト信号の非受信期間に行われるので、切り替
えによる過渡現象の影響は小さくなり、このため等化増
幅器１の利得の倍率αを大きくすることができる。従っ
て、第１図に示すように等化増幅器１は、粗調増幅器11
と とから構成でき、微調増幅器は不要である。また、倍率
αが大きくなることによりステップ数Ｎを小さくするこ
とができるので、アップダウンカウンタ53の段数を小さ
くすることができる。
は、バースト信号の非受信期間に行われるので、切り替
えによる過渡現象の影響は小さくなり、このため等化増
幅器１の利得の倍率αを大きくすることができる。従っ
て、第１図に示すように等化増幅器１は、粗調増幅器11
と とから構成でき、微調増幅器は不要である。また、倍率
αが大きくなることによりステップ数Ｎを小さくするこ
とができるので、アップダウンカウンタ53の段数を小さ
くすることができる。
次に、A/D変換器４の構成を簡単にすることのできる第
２の実施例について、第７図，第８図及び第９図を用い
て説明する。第７図は、本発明のバースト信号の受信方
法の実施に使用する受信装置のブロック図である。第１
図の受信装置とは、A/D変換器8,制御回路９及びタイミ
ング回路10の構成が異なっている。なお、第７図におい
て第１図の要素と同一の要素には同一の番号を付して示
す。タイミング回路10は、バースト信号の非受信期間中
に第８図に示すような４種類のタイミングパルス10−1,
10−2,10−３および10−４をそれぞれ発生する。第９図
は、A/D変換器８及び制御回路９の構成を示す図であ
り、本実施例は、A/D変換器８を構成する比較器が１個
であるという点に特徴がある。このA/D変換器８のスイ
ッチ81及び82の一方の接点には、基準電圧源83の基準電
圧Vrと、この基準電圧Vrを抵抗R1,R2によって分圧する
ことにより得られる基準電圧Vr/α２とがそれぞれ印加
されている。第８図に示すタイミングパルス10−１によ
りスイッチ81が閉じると、比較器84はピーク値Vpと基準
電圧Vrとを比較し、比較結果を制御回路９のANDゲート9
1に供給する。比較結果が１すなわちVp＞Vrならば、第
８図に示すタイミングパルス10−３によりANDゲート91
はパルス91−１を出力し、アップダウンカウンタ92はカ
ウントダウンする。次に、第８図に示すタイミングパル
ス10−２によりA/D変換器８のスイッチ82を閉じ（この
時スイッチ81は開く）、比較器84はピーク値Vpと基準電
圧Vr/α２とを比較し、比較結果を制御回路９のANDゲー
ト93に供給する。比較結果が０すなわちVp＜Vr/α２な
らば、第８図に示すタイミングパルス10−４によりAND
ゲート93はパルス93−１を出力し、アップダウンカウン
タ92はカウントアップする。アップダウンカウンタ92の
出力は、デコーダ94においてデコード展開され、等化増
幅器１の係数制御端子に供給されて、第１図の実施例と
同様に、等化増幅器１の利得を制御する。本実施例によ
れば、A/D変換器８においては、ピーク値Vpを上述した
ように時分割で２つの基準レベルと比較するようにして
いるので、A/D変換器８に用いる比較器は１個でよい。
２の実施例について、第７図，第８図及び第９図を用い
て説明する。第７図は、本発明のバースト信号の受信方
法の実施に使用する受信装置のブロック図である。第１
図の受信装置とは、A/D変換器8,制御回路９及びタイミ
ング回路10の構成が異なっている。なお、第７図におい
て第１図の要素と同一の要素には同一の番号を付して示
す。タイミング回路10は、バースト信号の非受信期間中
に第８図に示すような４種類のタイミングパルス10−1,
10−2,10−３および10−４をそれぞれ発生する。第９図
は、A/D変換器８及び制御回路９の構成を示す図であ
り、本実施例は、A/D変換器８を構成する比較器が１個
であるという点に特徴がある。このA/D変換器８のスイ
ッチ81及び82の一方の接点には、基準電圧源83の基準電
圧Vrと、この基準電圧Vrを抵抗R1,R2によって分圧する
ことにより得られる基準電圧Vr/α２とがそれぞれ印加
されている。第８図に示すタイミングパルス10−１によ
りスイッチ81が閉じると、比較器84はピーク値Vpと基準
電圧Vrとを比較し、比較結果を制御回路９のANDゲート9
1に供給する。比較結果が１すなわちVp＞Vrならば、第
８図に示すタイミングパルス10−３によりANDゲート91
はパルス91−１を出力し、アップダウンカウンタ92はカ
ウントダウンする。次に、第８図に示すタイミングパル
ス10−２によりA/D変換器８のスイッチ82を閉じ（この
時スイッチ81は開く）、比較器84はピーク値Vpと基準電
圧Vr/α２とを比較し、比較結果を制御回路９のANDゲー
ト93に供給する。比較結果が０すなわちVp＜Vr/α２な
らば、第８図に示すタイミングパルス10−４によりAND
ゲート93はパルス93−１を出力し、アップダウンカウン
タ92はカウントアップする。アップダウンカウンタ92の
出力は、デコーダ94においてデコード展開され、等化増
幅器１の係数制御端子に供給されて、第１図の実施例と
同様に、等化増幅器１の利得を制御する。本実施例によ
れば、A/D変換器８においては、ピーク値Vpを上述した
ように時分割で２つの基準レベルと比較するようにして
いるので、A/D変換器８に用いる比較器は１個でよい。
第７図の実施例において、等化増幅器１の利得を変化さ
せると同時に、ピーク保持値Vpを増大あるいは減少させ
ることのできるピーク値保持回路の一例を、第10図に示
す。第10図のピーク値保持回路100には、第９図に示し
た制御回路９のANDゲート91,93の出力91−1,93−１が供
給される。制御回路９が利得制御を行わない時は、出力
91−1,93−１は共に０であり、ピーク値保持回路のNOR
ゲート101の出力は１となり、スイッチ103のみが閉じ、
スイッチ102,104は開いている。演算増幅器105の正入力
（＋）には抵抗R3,R4により1/k倍に分圧された等化受信
信号が入力され、ダイオード106の出力は、コンデンサC
1,C2によってVp/kのレベルに保持される。演算増幅器10
7は、抵抗R5,R6の帰還によりこの保持レベルをｋ倍に増
幅し、その出力値はVpとなる。パルス91−１が印加され
ると（利得は1/α倍に下がる）、スイッチ103は開き、
スイッチ102は閉じる。これにより、コンデンサC2の端
子間電圧は０となる。パルス91−１の印加が終了する
と、スイッチ103は閉じスイッチ102は開く。このときコ
ンデンサC1の蓄積電荷の一部は、コンデンサC2に放電さ
れ、両コンデンサの端子間電圧は下がる。コンデンサ
C1,C2の容量比をC2/C1とした場合、C2/C1＝α−１とす
ればVpは1/α倍に下がる。一方、パルス93−１が印加さ
れると（利得はα倍に上がる）、スイッチ104は閉じ、
スイッチ103は開く。これにより、コンデンサC2の端子
間電圧はVpとなる。パルス93−１の印加が終わると、ス
イッチ103は閉じ、スイッチ104は開く。このとき、コン
デンサC2の蓄積電荷の一部はコンデンサC1に放電され
る。導出過程は省略するが、ｋ＝α＋１にすれば、Vpは
α倍に増大する。
せると同時に、ピーク保持値Vpを増大あるいは減少させ
ることのできるピーク値保持回路の一例を、第10図に示
す。第10図のピーク値保持回路100には、第９図に示し
た制御回路９のANDゲート91,93の出力91−1,93−１が供
給される。制御回路９が利得制御を行わない時は、出力
91−1,93−１は共に０であり、ピーク値保持回路のNOR
ゲート101の出力は１となり、スイッチ103のみが閉じ、
スイッチ102,104は開いている。演算増幅器105の正入力
（＋）には抵抗R3,R4により1/k倍に分圧された等化受信
信号が入力され、ダイオード106の出力は、コンデンサC
1,C2によってVp/kのレベルに保持される。演算増幅器10
7は、抵抗R5,R6の帰還によりこの保持レベルをｋ倍に増
幅し、その出力値はVpとなる。パルス91−１が印加され
ると（利得は1/α倍に下がる）、スイッチ103は開き、
スイッチ102は閉じる。これにより、コンデンサC2の端
子間電圧は０となる。パルス91−１の印加が終了する
と、スイッチ103は閉じスイッチ102は開く。このときコ
ンデンサC1の蓄積電荷の一部は、コンデンサC2に放電さ
れ、両コンデンサの端子間電圧は下がる。コンデンサ
C1,C2の容量比をC2/C1とした場合、C2/C1＝α−１とす
ればVpは1/α倍に下がる。一方、パルス93−１が印加さ
れると（利得はα倍に上がる）、スイッチ104は閉じ、
スイッチ103は開く。これにより、コンデンサC2の端子
間電圧はVpとなる。パルス93−１の印加が終わると、ス
イッチ103は閉じ、スイッチ104は開く。このとき、コン
デンサC2の蓄積電荷の一部はコンデンサC1に放電され
る。導出過程は省略するが、ｋ＝α＋１にすれば、Vpは
α倍に増大する。
このようなピーク値保持回路100を用いれば、バースト
信号の非受信期間において、等化増幅器１の利得の増減
と、ピーク値保持回路100の保持値Vpの増減とを行うこ
とができるので、識別回路２の識別基準レベル（保持値
Vpの1/2）も増減し、次の周期の識別余裕を低下させな
い。なお、このようなピーク値保持回路100は、第１図
の実施例にも用いることができることは言うまでもな
い。
信号の非受信期間において、等化増幅器１の利得の増減
と、ピーク値保持回路100の保持値Vpの増減とを行うこ
とができるので、識別回路２の識別基準レベル（保持値
Vpの1/2）も増減し、次の周期の識別余裕を低下させな
い。なお、このようなピーク値保持回路100は、第１図
の実施例にも用いることができることは言うまでもな
い。
以上説明したように本発明によれば、等化増幅器の伝達
関数の切り替えをバースト信号の非受信期間において行
い、切り替えに伴う過渡現象を次のバースト信号を受信
する前に終了するようにしているので、１回の切り替え
による伝達関数の変化量を大きくすることができ、従っ
て従来のように小きざみに伝達関数を変化させる必要が
なくなる。このため、受信装置においては等化増幅器に
微調機能が不要となり、装置の小規模化，低価格化、そ
して低消費電力化を図ることができる。
関数の切り替えをバースト信号の非受信期間において行
い、切り替えに伴う過渡現象を次のバースト信号を受信
する前に終了するようにしているので、１回の切り替え
による伝達関数の変化量を大きくすることができ、従っ
て従来のように小きざみに伝達関数を変化させる必要が
なくなる。このため、受信装置においては等化増幅器に
微調機能が不要となり、装置の小規模化，低価格化、そ
して低消費電力化を図ることができる。
第１図は、本発明の第１の実施例を示す図、 第２図及び第３図は本発明の原理を説明するための図、 第４図は、第１図のピーク値保持回路を示す図、 第５図は、第１図のA/D変換器を示す図、 第６図は、第１図の制御回路を示す図、 第７図は、本発明の第２の実施例を示す図、 第８図は、第２の実施例の動作タイミングを示す図、 第９図は、第７図のA/D変換器及び制御回路を示す図、 第10図は、ピーク値保持回路を示す図、 第11図は、従来技術を説明するための図である。 １……等化増幅器 ２……識別回路 ３……ピーク値保持回路 4,8……A/D変換器 5,9……制御回路 ６……バースト検出回路 7,10……タイミング回路 11……粗調増幅器
Claims (4)
- 【請求項１】バースト的に伝送を行う通信システムにお
いて、受信したバースト信号に対して係数可変等化増幅
器により等化増幅を行うにあたり、前記係数可変等化増
幅器の伝達関数の切り替えをバースト信号の非受信期間
において行うことを特徴とするバースト信号の受信方
法。 - 【請求項２】バースト信号の受信波形の等化を行う係数
可変型の等化増幅器と、前記等化増幅器の出力信号を識
別しきい値を基準として識別する識別回路と、前記識別
回路による識別に基づきバースト信号の受信期間と非受
信期間とを与えるタイミング制御回路と、前記等化器の
出力信号のピーク値を保持する保持回路と、前記保持回
路の保持値をディジタル値に変換するアナログ・ディジ
タル変換器と、前記アナログ・ディジタル変換器のディ
ジタル出力値に基づき、バースト信号の前記非受信期間
に少なくとも前記等化増幅器の等化係数の設定値の変更
を行う制御回路とを備えることを特徴とするバースト信
号の受信装置。 - 【請求項３】特許請求の範囲第２項に記載のバースト信
号の受信装置において、前記識別回路の識別しきい値を
前記保持回路の出力に連動させることを特徴とするバー
スト信号の受信装置。 - 【請求項４】特許請求の範囲第３項に記載のバースト信
号の受信装置において、前記制御回路が、前記等化増幅
器の等化係数の設定値の変更時に、かかる変更により変
化す前記等化増幅器の利得に応じ、前記保持回路の保持
値を増減させることを特徴とするバースト信号の受信装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59266767A JPH0740678B2 (ja) | 1984-12-18 | 1984-12-18 | バ−スト信号の受信方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59266767A JPH0740678B2 (ja) | 1984-12-18 | 1984-12-18 | バ−スト信号の受信方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144138A JPS61144138A (ja) | 1986-07-01 |
| JPH0740678B2 true JPH0740678B2 (ja) | 1995-05-01 |
Family
ID=17435416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59266767A Expired - Lifetime JPH0740678B2 (ja) | 1984-12-18 | 1984-12-18 | バ−スト信号の受信方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740678B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| YU47270B (sh) * | 1986-10-31 | 1995-01-31 | Siemens Aktiengesellschaft Berlin I Minhen | Adaptivni korektor frekvencijskog domena za digitalne radio relejne sisteme |
| CN103197142B (zh) * | 2013-03-15 | 2015-02-18 | 清华大学 | 未知频率持续模拟信号和猝发数字信号同时捕获方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2123258A (en) * | 1982-06-25 | 1984-01-25 | Philips Electronic Associated | Digital duplex communication system |
| JPS59122028A (ja) * | 1982-12-28 | 1984-07-14 | Hitachi Ltd | 波形等化システムの引込み制御方式 |
-
1984
- 1984-12-18 JP JP59266767A patent/JPH0740678B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61144138A (ja) | 1986-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459679A (en) | Real-time DC offset control and associated method | |
| US5841810A (en) | Multiple stage adaptive equalizer | |
| US6166675A (en) | Pipeline analog-to-digital conversion system using double sampling and method of operation | |
| EP0164108B1 (en) | Variable switched-capacitor filter capable of changing the filter characteristic thereof | |
| US4303895A (en) | Automatic equalizer | |
| JPH06338798A (ja) | 低域通過フィルタ装置 | |
| US6768441B2 (en) | Methods of receiving communications signals including a plurality of digital filters having different bandwidths and related receivers | |
| US3798576A (en) | Automatic equalization method and apparatus | |
| CA1092203A (en) | Gain ranging amplifier system | |
| JPH03127576A (ja) | ビデオ信号ディジタルデータ抽出器 | |
| EP0145101B1 (en) | Carrier detection circuit | |
| US7005901B1 (en) | Process, temperature and supply insensitive trapezoidal pulse generator | |
| JPH0740678B2 (ja) | バ−スト信号の受信方法及び装置 | |
| EP0588161A2 (en) | Adaptive equalizer method and apparatus | |
| US3478170A (en) | Modulation system for converting analogue signals to a pulse amplitude to pulse width to a binary output | |
| CA2260606C (en) | Implementation method for adaptive equalizer in cmos | |
| US5706118A (en) | Optical transmission method and optical transmission apparatus | |
| US5502746A (en) | Dual stage differential adaptive peak detector for data communications receivers | |
| JPH07235849A (ja) | ディジタルベースバンドライン等化器用自動利得制御回路 | |
| US4320519A (en) | (Sin X)/X correction circuit for a sampled data system | |
| KR930002129B1 (ko) | 자동 선형 압축기 회로 | |
| JP3233603B2 (ja) | フレーム同期シンボル再生装置 | |
| JPS60186130A (ja) | 可変等化器 | |
| JPS593046B2 (ja) | デ−タ伝送自動等化方式 | |
| EP0042446A1 (en) | Automatic equalizer |