JPH0740665B2 - Optical logic gate - Google Patents

Optical logic gate

Info

Publication number
JPH0740665B2
JPH0740665B2 JP3231686A JP3231686A JPH0740665B2 JP H0740665 B2 JPH0740665 B2 JP H0740665B2 JP 3231686 A JP3231686 A JP 3231686A JP 3231686 A JP3231686 A JP 3231686A JP H0740665 B2 JPH0740665 B2 JP H0740665B2
Authority
JP
Japan
Prior art keywords
optical
transistor
logic gate
input
optical logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3231686A
Other languages
Japanese (ja)
Other versions
JPS62189817A (en
Inventor
賢一 松田
淳 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3231686A priority Critical patent/JPH0740665B2/en
Publication of JPS62189817A publication Critical patent/JPS62189817A/en
Publication of JPH0740665B2 publication Critical patent/JPH0740665B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は光信号を並列的に処理する論理回路(並列光論
理回路)の構成要素となる光論理ゲートに関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical logic gate that is a constituent element of a logic circuit (parallel optical logic circuit) that processes optical signals in parallel.

従来の技術 従来より光コンピュータへの応用を考えた光論理ゲート
に関して種々の提案がなされている。これらの中には光
学材料を用いるものが多数あるが、半導体材料を用いた
光−電子素子で光論理ゲートを構成した例としては、例
えば特願昭57−30124号公報に示されている半導体装置
がある。この半導体装置を等価回路で示すと第7図のよ
うになる。同図において、フォトトランジスタ1は抵抗
2を介して電源端子3に接続されており、フォトトラン
ジスタ1と並列に発光ダイオード4が接続されている。
また、光導波路を通って入力光信号5,出力光信号6が入
力される。本構成によれば入力光信号5がオフの時には
出力光信号6がオンになり、入力光信号5がオンの時に
は出力光信号6がオフとなるので、本装置は光インバー
タ回路として機能することになる。
2. Description of the Related Art Conventionally, various proposals have been made regarding optical logic gates considering application to optical computers. Many of these use optical materials, but as an example in which an optical logic gate is composed of an opto-electronic element using a semiconductor material, for example, the semiconductor disclosed in Japanese Patent Application No. 57-30124 is disclosed. There is a device. An equivalent circuit of this semiconductor device is shown in FIG. In the figure, the phototransistor 1 is connected to a power supply terminal 3 via a resistor 2, and a light emitting diode 4 is connected in parallel with the phototransistor 1.
Further, the input optical signal 5 and the output optical signal 6 are input through the optical waveguide. According to this configuration, when the input optical signal 5 is off, the output optical signal 6 is on, and when the input optical signal 5 is on, the output optical signal 6 is off. Therefore, this device can function as an optical inverter circuit. become.

発明が解決しようとする問題点 第7図に示した従来例は光インバータとして機能してお
り、類似の構成で光NANDゲート,光NORゲート等を実現
することも容易である。しかし、この構成法は通常の電
子論理回路における入出力電気信号を光信号に置換えた
だけであり、光論理回路の利点である並列信号処理に適
した構成法となっていない。ここで言う並列信号処理と
は、例えば2次元的に配置された光論理ゲートの片側か
ら2次元的な光信号が入力され、他方の側から論理処理
された光信号が出力されるというものである。このよう
な2次元信号処理として、入力信号の否定を出力すると
いう単純な処理を考えれば、第7図の光インバータで対
応可能である。しかし、複数の入力信号に対して複雑な
論理演算を行うことを考えると、第7図から類推される
NANDゲートやNORゲートを用いて対応することは、複数
の2次元光信号をどのように入力するかという点で問題
が生じる。本発明はこのような点に着目してなされたも
ので、並列信号処理が容易に行える光論理ゲートを提供
しようとするものである。
Problems to be Solved by the Invention The conventional example shown in FIG. 7 functions as an optical inverter, and it is easy to realize an optical NAND gate, an optical NOR gate and the like with a similar configuration. However, this configuration method merely replaces the input / output electric signal in the ordinary electronic logic circuit with an optical signal, and is not a configuration method suitable for parallel signal processing, which is an advantage of the optical logic circuit. The parallel signal processing mentioned here means that a two-dimensional optical signal is input from one side of an optical logic gate that is two-dimensionally arranged and a logically processed optical signal is output from the other side. is there. As such a two-dimensional signal processing, considering the simple processing of outputting the negation of the input signal, the optical inverter shown in FIG. 7 can be used. However, considering that a complicated logical operation is performed on a plurality of input signals, it can be inferred from FIG.
The use of NAND gates or NOR gates causes a problem in how to input a plurality of two-dimensional optical signals. The present invention has been made in view of such a point, and an object of the present invention is to provide an optical logic gate capable of easily performing parallel signal processing.

問題点を解決するための手段 本発明は上記問題点を解決するために、ダブル・ヘテロ
構造の発光素子、第1のトランジスタおよびフォトトラ
ンジスタを電気的に直列接続し、前記発光素子と前記第
1のトランジスタの直列接続部に並列に第2のトランジ
スタを接続し、前記第1のトランジスタと前記フォトト
ランジスタの直接接続部に並列に第3のトランジスタを
接続した回路を含むように光論理ゲートを構成するとい
うものである。
Means for Solving the Problems In order to solve the above problems, the present invention electrically connects in series a light emitting device having a double hetero structure, a first transistor and a phototransistor, and the light emitting device and the first light emitting device. The optical logic gate is configured to include a circuit in which the second transistor is connected in parallel to the serial connection part of the transistor and the third transistor is connected in parallel to the direct connection part of the first transistor and the phototransistor. Is to do.

作用 本発明の光論理ゲートの機能についてまず説明する。本
発明の光論理ゲートの等価回路は第2図に示すようにな
る。すなわち、発光素子(例えば発光ダイオード)7と
フォトトランジスタ8が第1のトランジスタ9を介して
直列に接続されている。また、発光素子7と第1のトラ
ンジスタ9に並列に第2のトランジスタ10が接続され、
第1のトランジスタ9とフォトトランジスタ8に並列に
第3のトランジスタ11が接続されている。ここで第1か
ら第3のトランジスタはスイッチング・トランジスタと
して機能しており、第1から第3のトランジスタがすべ
てオフであれば、フォトトランジスタへの入力信号12の
オン,オフによらず発光素子7からの出力光信号13はオ
フである。ここで、第2および第3のトランジスタ10,1
1のみをオンにすれば、この時の等価回路は第3図によ
うになり、外部抵抗14を介して電源と接続すれば、第7
図に示した従来例と同様の光インバータとなる。また、
第1のトランジスタ9のみをオンにすれば、等価回路は
第4図のようになり、入力光信号12のオン,オフに応じ
て出力光信号13がオン,オフするトランスファ・ゲート
となる。すなわち、本光論理ゲートは、第1から第3の
トランジスタをオン,オフすることで、入力光信号に対
して出力光信号を「出力しない」(オフ・モード)、
「反転して出力する」(インバータ・モード」、「その
まま出力する」(トランスファ・モード)という3状態
を取得する。
Function First, the function of the optical logic gate of the present invention will be described. The equivalent circuit of the optical logic gate of the present invention is as shown in FIG. That is, the light emitting element (for example, light emitting diode) 7 and the phototransistor 8 are connected in series via the first transistor 9. In addition, the second transistor 10 is connected in parallel to the light emitting element 7 and the first transistor 9,
A third transistor 11 is connected in parallel with the first transistor 9 and the phototransistor 8. Here, the first to third transistors function as switching transistors, and if all the first to third transistors are off, the light emitting element 7 does not depend on whether the input signal 12 to the phototransistor is on or off. The output optical signal 13 from is off. Where the second and third transistors 10,1
If only 1 is turned on, the equivalent circuit at this time is as shown in Fig. 3, and if it is connected to the power supply through the external resistor 14,
The optical inverter is the same as the conventional example shown in the figure. Also,
If only the first transistor 9 is turned on, the equivalent circuit becomes as shown in FIG. 4, and the output optical signal 13 turns on and off according to the turning on and off of the input optical signal 12. That is, the present optical logic gate "turns off" the output optical signal with respect to the input optical signal by turning on and off the first to third transistors (off mode),
The three states of "invert and output" (inverter mode) and "output as it is" (transfer mode) are acquired.

次に、本光論理ゲートを用いて並列光論理回路を構成す
る方法について説明する。この並列光論理回路の構成図
を第5図に示す。同図において、光論理ゲート・アレイ
15は、光論理ゲート16を2次元的に配列したものであ
り、光記憶素子アレイ17は第6図に等価回路を示す光記
憶素子18を2次元的に配列したものである。光記憶素子
アレイ17は、特願昭60−184047号において示した画像記
憶装置と同一のものである。第6図に示す発光素子21と
フォトトランジスタ22の直列接続よりなる光記憶素子
は、入力光信号23を与えることでオン状態となって出力
光信号24を出力し、この状態は入力光信号23がオフされ
ても正帰還光25が存在するためバイアス電圧がオフされ
るまで維持される。この光記憶素子18と光論理ゲート16
を組合せることで、複数の入力光信号に対する論理演算
が可能となる。ただし、この場合の複数の入力光信号を
同時にではなく順次光論理ゲートに入力される。例え
ば、3つの入力光信号A,B,Cに対してA++Cという
論理演算を行うことを考える。入力光信号A,Cを入力す
る際には光論理ゲート16をトランスファ・モードとし、
入力光信号Bを入力する際にはインバータ・モードとし
て、光論理ゲート16の出力は光記憶素子18に入力される
ようにする。光記憶素子18は入力光信号のいずれかがオ
ンであればオンとなってその状態を維持するので、A,B,
Cの3信号を入力御はA++Cを出力するようにな
る。第5図の並列光論理回路は、この光論理ゲート16と
光記憶素子18の組合せを2次元的に配列したものであ
り、2次元入力光信号19に対して上述の論理演算を行い
2次元出力光信号20を出力することができる。
Next, a method of forming a parallel optical logic circuit using the present optical logic gate will be described. A block diagram of this parallel optical logic circuit is shown in FIG. In the figure, an optical logic gate array
Reference numeral 15 is a two-dimensional array of optical logic gates 16, and optical storage element array 17 is a two-dimensional array of optical storage elements 18 whose equivalent circuit is shown in FIG. The optical storage element array 17 is the same as the image storage device shown in Japanese Patent Application No. 60-184047. The optical storage element comprising the light emitting element 21 and the phototransistor 22 connected in series shown in FIG. 6 is turned on by supplying the input optical signal 23 and outputs the output optical signal 24. In this state, the input optical signal 23 Even if is turned off, the positive feedback light 25 exists and is maintained until the bias voltage is turned off. This optical storage element 18 and optical logic gate 16
By combining, it becomes possible to perform a logical operation on a plurality of input optical signals. However, a plurality of input optical signals in this case are sequentially input to the optical logic gate, not simultaneously. For example, consider performing a logical operation of A ++ C on the three input optical signals A, B, and C. When inputting the input optical signals A and C, the optical logic gate 16 is set to the transfer mode,
When the input optical signal B is input, the inverter mode is set so that the output of the optical logic gate 16 is input to the optical storage element 18. If any of the input optical signals is on, the optical storage element 18 is turned on and maintains that state, so that A, B,
Inputting the 3 signals of C will output A ++ C. The parallel optical logic circuit shown in FIG. 5 is a two-dimensional array in which the combination of the optical logic gate 16 and the optical storage element 18 is arranged two-dimensionally by performing the above logical operation on the two-dimensional input optical signal 19. The output optical signal 20 can be output.

以上の説明から明らかなように、第5図の並列光論理回
路によって複数の入力光信号に対する論理演算が可能と
なり、これを多段に接続することでより複雑な論理演算
も可能になる。
As is clear from the above description, the parallel optical logic circuit shown in FIG. 5 enables logical operation on a plurality of input optical signals, and connecting these in multiple stages enables more complicated logical operation.

実 施 例 第1図は本発明の光論理ゲートの一実施例を示す断面図
である。本実施例では、p−Al0.3Ga0.7Asクラッド26、
n−GaAs活性層27、n−Al0.3Ga0.7Asクラッド28で発光
素子が構成され、n−Al0.3Ga0.7Asエミッタ30、p−Ga
Asベース31、n−GaAsコレクタ32でフォトトランジスタ
33が構成されている。また、発光素子29とフォトトラン
ジスタ33の間には、n−Al0.3Ga0.7Asエミッタ34、p−
GaAsベース35、n−GaAsコレクタ36で構成される第1の
トランジスタ37が設けられている。さらに、第1のトラ
ンジスタ37と同一の層を用いたエミッタ34′、ベース3
5′、コレクタ36′で第2のトランジスタ38が構成さ
れ、フォトトランジスタ33と同一の層を用いたエミッタ
30′、ベース31′、コレクタ32′で第3のトランジスタ
39が構成されている。発光素子29のpクラッド26と第2
のトランジスタ38のコレクタ36′は、絶縁物40上の配線
41によって接続されており、第1トランジスタ37のコレ
クタ36と第3のトランジスタ39のコレクタ32′も同様に
絶縁物40′上の配線41′によって接続されている。以上
の構成を等価回路で示せば第2図のようになる。外部回
路と接続端子としては、発光素子29のpクラッド26上お
よびフォトトランジスタ33のエミッタ30上に電極42,4
2′が設けられており、第1図には明示されていない
が、第1から第3のトランジスタ37,38,39のベース35,3
5′,31′上にも電極が設けられている。
Practical Example FIG. 1 is a sectional view showing an embodiment of an optical logic gate of the present invention. In this embodiment, p-Al 0.3 Ga 0.7 As clad 26,
The n-GaAs active layer 27 and the n-Al 0.3 Ga 0.7 As clad 28 constitute a light emitting device, and the n-Al 0.3 Ga 0.7 As emitter 30 and the p-Ga
Phototransistor with As base 31 and n-GaAs collector 32
33 are configured. Further, n-Al 0.3 Ga 0.7 As emitter 34, p-
A first transistor 37 composed of a GaAs base 35 and an n-GaAs collector 36 is provided. Further, the emitter 34 'and the base 3 using the same layer as the first transistor 37 are used.
The second transistor 38 is composed of 5'and the collector 36 ', and the emitter uses the same layer as the phototransistor 33.
30 ', base 31', collector 32 'with third transistor
39 are configured. Second p-clad 26 of light emitting device 29 and second
The collector 36 'of the transistor 38 of is the wiring on the insulator 40.
41, and the collector 36 of the first transistor 37 and the collector 32 'of the third transistor 39 are also connected by the wiring 41' on the insulator 40 '. The above configuration can be represented by an equivalent circuit as shown in FIG. Electrodes 42 and 4 are provided on the p-clad 26 of the light emitting element 29 and on the emitter 30 of the phototransistor 33 as external circuits and connection terminals.
2'is provided and is not explicitly shown in FIG. 1, the bases 35,3 of the first to third transistors 37,38,39 are provided.
Electrodes are also provided on the 5'and 31 '.

第1図の光論理ゲートの入力光信号43はフォトトランジ
スタ33のエミッタ30側から入力され、出力光信号44は発
光素子29のpクラッド26側から出力される。発光素子29
のnクラッド28側への出力光は、各トランジスタのコレ
クタ層で吸収されるので、トランジスタを誤動作させる
ことにはならない。
The input optical signal 43 of the optical logic gate of FIG. 1 is input from the emitter 30 side of the phototransistor 33, and the output optical signal 44 is output from the p-clad 26 side of the light emitting element 29. Light emitting element 29
The output light to the n-clad 28 side is absorbed by the collector layer of each transistor, so that the transistor does not malfunction.

第1図に示した光論理ゲートの等価回路は、前述の通り
第2図にようになる。等価回路が第2図で示される光論
理ゲートが、第1から第3のトランジスタをオン,オフ
することで、オフ・モード、インバータ・モード、トラ
ンスファ・モードの3状態を取得ることは作用の項で述
べた通りである。さらに、第6図に等価回路を示す光記
憶素子と組合せることで光論理回路が構成でき、これを
2次元的に配列した第5図の構成で並列光論理回路が実
現できることも同項において説明した通りである。
The equivalent circuit of the optical logic gate shown in FIG. 1 is as shown in FIG. 2 as described above. It is effective for the optical logic gate whose equivalent circuit is shown in FIG. 2 to obtain the three states of the off mode, the inverter mode, and the transfer mode by turning on and off the first to third transistors. As described in section. Furthermore, in the same paragraph, an optical logic circuit can be constructed by combining it with an optical storage element whose equivalent circuit is shown in FIG. 6, and a parallel optical logic circuit can be realized by the configuration of FIG. As explained.

なお、本実施例の説明においては発光素子を発光ダイオ
ードとしたが、半導体レーザであってもよい。また、光
論理ゲートを構成する材料に関してもAlGaAa/GaAs系に
限定されるものではなく、他の半導体材料系を用いても
よい。
Although the light emitting element is a light emitting diode in the description of this embodiment, it may be a semiconductor laser. The material forming the optical logic gate is not limited to the AlGaAa / GaAs system, and other semiconductor material systems may be used.

発明の効果 以上述べてきたように、本発明によれば入力光信号に対
して出力光信号を「出力しない」、「反転して出力す
る」、「そのまま出力する」という3つのモードを選択
可能な光論理ゲートが実現でき、さらに光記憶素子と組
合せることで並列信号処理が容易に行える光論理回路を
構成することが可能となる。
EFFECTS OF THE INVENTION As described above, according to the present invention, the output optical signal can be selected from three modes of “not output”, “inverted output”, and “output as is” with respect to the input optical signal It is possible to realize a simple optical logic gate, and by combining it with an optical storage element, it is possible to configure an optical logic circuit that can easily perform parallel signal processing.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の光論理ゲートの断面図、第
2図はその等価回路図、第3図,第4図はその動作原理
を説明するための等価回路図、第5図は本発明の用途を
示す構成図、第6図は第5図で用いられている本発明の
光論理ゲート以外の素子の等価回路図、第7図は従来例
の等価回路図である。 29……発光素子、33……フォトトランジスタ、37……第
のトランジスタ、38……第2のトランジスタ、39……第
3のトランジスタ。
FIG. 1 is a sectional view of an optical logic gate according to an embodiment of the present invention, FIG. 2 is an equivalent circuit diagram thereof, and FIGS. 3 and 4 are equivalent circuit diagrams for explaining the operation principle thereof. Is a configuration diagram showing an application of the present invention, FIG. 6 is an equivalent circuit diagram of elements other than the optical logic gate of the present invention used in FIG. 5, and FIG. 7 is an equivalent circuit diagram of a conventional example. 29 ... Light emitting element, 33 ... Phototransistor, 37 ... First transistor, 38 ... Second transistor, 39 ... Third transistor.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ダブル・ヘテロ構造の発光素子、第1のト
ランジスタおよびフォトトラジスタを電気的に直列接続
し、前記発光素子と前記第1のトランジスタの直列接続
部に並列に第2のトランジスタを接続し、前記第1のト
ランジスタと前記フォトトランジスタの直列接続部に並
列に第3のトランジスタを接続した回路を含む光論理ゲ
ート。
1. A light emitting device having a double hetero structure, a first transistor and a phototransistor are electrically connected in series, and a second transistor is connected in parallel to a series connection portion of the light emitting device and the first transistor. An optical logic gate including a circuit connected to the first transistor and the phototransistor in series with a third transistor connected in parallel.
JP3231686A 1986-02-17 1986-02-17 Optical logic gate Expired - Lifetime JPH0740665B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3231686A JPH0740665B2 (en) 1986-02-17 1986-02-17 Optical logic gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3231686A JPH0740665B2 (en) 1986-02-17 1986-02-17 Optical logic gate

Publications (2)

Publication Number Publication Date
JPS62189817A JPS62189817A (en) 1987-08-19
JPH0740665B2 true JPH0740665B2 (en) 1995-05-01

Family

ID=12355531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3231686A Expired - Lifetime JPH0740665B2 (en) 1986-02-17 1986-02-17 Optical logic gate

Country Status (1)

Country Link
JP (1) JPH0740665B2 (en)

Also Published As

Publication number Publication date
JPS62189817A (en) 1987-08-19

Similar Documents

Publication Publication Date Title
EP0323074B1 (en) Tri-state optical device
US4910571A (en) Optical semiconductor device
JP2523244B2 (en) Optical communication logic device parts
EP0098173B1 (en) Semiconductor integrated-circuit apparatus
JPH0740665B2 (en) Optical logic gate
US5304819A (en) Light-activated semiconductor device having light-emitting elements, light-receiving elements and output elements
US3417262A (en) Phantom or circuit for inverters having active load devices
US5249074A (en) Bipolar junction transistor combined with an optical modulator
US3727072A (en) Input circuit for multiple emitter transistor
JPS61218194A (en) Semiconductor laser
JPH02125467A (en) Photoelectronic integrated circuit
US3506844A (en) Circuit device for contact-free integrated circuit control modules
JP2508294B2 (en) Optical full adder
JPH04348559A (en) Protecting circuit
JPH04240766A (en) Photoelectronic memory device
US5543747A (en) Bipolar integrated device having parasitic current detector
JP2794724B2 (en) Gate array device
JPH0551194B2 (en)
JPS6130089A (en) Optical logic circuit
JP2788662B2 (en) Optical logic operation gate
EP0692868A1 (en) Linear optical amplifier
JPH0628833Y2 (en) Signal input device
JPS62259296A (en) Optical reading memory
JPH0217680A (en) Optical control circuit
JPH0286317A (en) Semiconductor integrated circuit device