JPH0739148A - Switching regulator - Google Patents

Switching regulator

Info

Publication number
JPH0739148A
JPH0739148A JP17939393A JP17939393A JPH0739148A JP H0739148 A JPH0739148 A JP H0739148A JP 17939393 A JP17939393 A JP 17939393A JP 17939393 A JP17939393 A JP 17939393A JP H0739148 A JPH0739148 A JP H0739148A
Authority
JP
Japan
Prior art keywords
current
output
duty
base
switching regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17939393A
Other languages
Japanese (ja)
Inventor
Kimiya Nakamura
公也 中村
Hiroto Tanaka
裕人 田中
Tetsuo Tateishi
哲夫 立石
Koji Koga
浩二 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyoda Automatic Loom Works Ltd filed Critical Toyota Motor Corp
Priority to JP17939393A priority Critical patent/JPH0739148A/en
Publication of JPH0739148A publication Critical patent/JPH0739148A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a switching regulator which can reduce a power loss with good controllability and whose circuit constitution is simple. CONSTITUTION:An error amplifier 41 operates an error between an output voltage Vout and a reference voltage Vr, and it sets a duty ratio duty for a transistor 44. The output VEA (which is proportional to the duty) of the error amplifier 41 is compared, by a PWM comparator 42, with triangular waves which are output from a triangular-wave oscillator 11, and it is converted into a PWM waveform. A base driver 43 is controlled so as to be turned on and off according to the PWM waveform. At this time, a multiplier 12 performs an operation so as to multiply the duty ratio duty by an input voltage Vin, and it generates an optimum base current IB. A collector current IC (a primary current i1 at a transformer 47) is changed according to the base current IB, and a secondary current i2 at the transformer 47 is changed according to its change. Then, the secondary current i2 is rectified with a rectifier circuit 48, and an output voltage VOUT is output.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はスイッチングレギュレー
タに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching regulator.

【0002】[0002]

【従来の技術】図7に、従来のスイッチングレギュレー
タのブロック回路図を示す。このスイッチングレギュレ
ータは、誤差アンプ41とPWMコンパレータ42とベ
ース・ドライバ(電流スイッチ)43とトランジスタ4
4とベース・ドライバ用電流源45と三角波発振器46
とスイッチングトランス(以下、トランスと略す)47
と整流回路48とから構成されている。尚、整流回路4
8は整流用ダイオード49と平滑用コンデンサ50とか
ら成る半波整流回路である。また、ベース・ドライバ用
電流源45は抵抗Rに置き換えてもよい。
2. Description of the Related Art FIG. 7 shows a block circuit diagram of a conventional switching regulator. This switching regulator includes an error amplifier 41, a PWM comparator 42, a base driver (current switch) 43, and a transistor 4
4, a base driver current source 45, and a triangular wave oscillator 46
And a switching transformer (hereinafter abbreviated as transformer) 47
And a rectifier circuit 48. The rectifier circuit 4
Reference numeral 8 is a half-wave rectifying circuit including a rectifying diode 49 and a smoothing capacitor 50. The base driver current source 45 may be replaced with the resistor R.

【0003】ここで、スイッチングレギュレータの直流
入力電源電圧(以下、入力電圧という)をVin、直流出
力電源電圧(以下、出力電圧という)をVout 、トラン
ジスタ44のベース電流をIB 、コレクタ電流(トラン
ス47の一次電流)をIC 、エミッタ・ベース間電圧を
VBE、エミッタ・コレクタ間電圧をVCE、コレクタ・エ
ミッタ間飽和電圧をVCEsat 、整流用ダイオード49に
流れる電流(トランス47の二次電流)をId 、整流用
ダイオード49の両端電圧をVd 、誤差アンプ41の基
準電圧をVr 、誤差アンプ44の出力をVEAとする。
Here, the DC input power supply voltage (hereinafter referred to as input voltage) of the switching regulator is Vin, the DC output power supply voltage (hereinafter referred to as output voltage) is Vout, the base current of the transistor 44 is IB, and the collector current (transformer 47). Primary current), the emitter-base voltage is VBE, the emitter-collector voltage is VCE, the collector-emitter saturation voltage is VCEsat, and the current (secondary current of the transformer 47) flowing through the rectifying diode 49 is Id, The voltage across the rectifying diode 49 is Vd, the reference voltage of the error amplifier 41 is Vr, and the output of the error amplifier 44 is VEA.

【0004】このスイッチングレギュレータでは、誤差
アンプ41によって出力電圧Voutと基準電圧Vr との
誤差を演算し、トランジスタ44のスイッチングデュ−
ティ比(以下、デュ−ティ比と略す)dutyを設定する。
そのデュ−ティ比duty(実際には,デュ−ティ比dutyに
比例する誤差アンプ44の出力VEA)と三角波発振器4
6から出力される三角波とをPWMコンパレータ42に
よって比較し、PWM波形に変換する。そのPWM波形
に従ってベース・ドライバ43がオンオフ制御され、そ
れに従ってベース・ドライバ用電流源45からトランジ
スタ44にベース電流IB が供給される。そのベース電
流IB のデューティに従ってコレクタ電流IC (トラン
ス47の一次電流)のデューティが変化し、そのデュー
ティの変化に従って整流用ダイオード49に流れる電流
Id (トランス47の二次電流)のデューティが変化
し、出力のパルス幅で出力電圧Vout が決定される。
In this switching regulator, the error amplifier 41 calculates the error between the output voltage Vout and the reference voltage Vr, and the switching duty of the transistor 44 is calculated.
Set the duty ratio (hereinafter abbreviated as duty ratio) duty.
The duty ratio duty (actually, the output VEA of the error amplifier 44 proportional to the duty ratio duty) and the triangular wave oscillator 4
The triangular wave output from 6 is compared by the PWM comparator 42 and converted into a PWM waveform. The base driver 43 is on / off controlled according to the PWM waveform, and accordingly, the base driver current source 45 supplies the base current IB to the transistor 44. The duty of the collector current IC (the primary current of the transformer 47) changes according to the duty of the base current IB, and the duty of the current Id (the secondary current of the transformer 47) flowing through the rectifying diode 49 changes according to the change of the duty. The output voltage Vout is determined by the pulse width of the output.

【0005】このスイッチングレギュレータの電力損失
は以下の〜に大別することができる。 オン電圧損失=VCEsat ・IC ・duty ……式(1) ベース損失=VBE・IB ・duty ……式(2) スイッチング損失 ベースドライブ損失=(Vin−VBE)IB ・duty ……式(3) トランス損失 整流損失=Id ・Vd その他
The power loss of this switching regulator can be roughly classified into the following items. On-voltage loss = VCEsat-IC-duty-Equation (1) Base loss = VBE-IB-duty-Equation (2) Switching loss Base drive loss = (Vin-VBE) IB-duty-Equation (3) Transformer Loss Rectification loss = Id · Vd Other

【0006】[0006]

【発明が解決しようとする課題】ところで、ベース電流
IB はベース・ドライバ用電流源45によって決定され
るが、その値は常に一定になっている。そのため、コレ
クタ電流IC の最大値を電流増幅率hfeで除算しただけ
のベース電流IB が必要になり、入力電圧Vinが高いと
きには、式(3)のベースドライブ損失が大きくなると
いう問題があった。
The base current IB is determined by the base driver current source 45, and its value is always constant. Therefore, the base current IB needs to be obtained by dividing the maximum value of the collector current IC by the current amplification factor hfe, and when the input voltage Vin is high, the base drive loss of the formula (3) becomes large.

【0007】そこで、特開昭61−157265号公報
に開示されるように、ベース電流を入力電圧に逆比例す
るように制御し、電力損失の低減を図る方法が提案され
ている。しかしながら、この方法では、ベース電流と入
力電圧の逆比例関係を演算するために、複雑な回路構成
となり制御性が悪かった。
Therefore, as disclosed in Japanese Patent Laid-Open No. 61-157265, there has been proposed a method of controlling the base current so as to be inversely proportional to the input voltage to reduce the power loss. However, in this method, since the inverse proportional relationship between the base current and the input voltage is calculated, the circuit configuration becomes complicated and the controllability is poor.

【0008】また、特開昭62−23369号公報に開
示されるように、大小のベース電流設定回路を設け、入
力電圧に応じて切り換える方法が提案されている。しか
しながら、この方法では、大小2つのベース電流設定回
路しか設けていないため、ベース電流を2段階にしか切
り換えることができず、電力損失の十分な低減ができな
かった。また、ベース電流設定回路を複数個設けるとな
ると、その切り換え方法が複雑になるため制御性が悪く
なり、実用的ではなかった。
Further, as disclosed in Japanese Patent Laid-Open No. 62-23369, a method has been proposed in which large and small base current setting circuits are provided and switching is performed according to an input voltage. However, according to this method, since only two large and small base current setting circuits are provided, the base current can be switched only in two steps, and the power loss cannot be sufficiently reduced. Further, if a plurality of base current setting circuits are provided, the switching method becomes complicated and the controllability deteriorates, which is not practical.

【0009】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、良好な制御性によって
電力損失の低減を図ることが可能なスイッチングレギュ
レータを、簡単な回路構成によって提供することにあ
る。
The present invention has been made to solve the above problems, and an object thereof is to provide a switching regulator capable of reducing power loss with good controllability by a simple circuit configuration. To do.

【0010】[0010]

【課題を解決するための手段】本発明は上記問題点を解
決するため、請求項1記載の発明は、スイッチング・ト
ランスの一次側に接続されるトランジスタを制御するこ
とにより、当該一次側に供給される直流入力電源電圧に
対して、スイッチング・トランスの二次側から出力され
る直流出力電源電圧が一定になるようにするスイッチン
グレギュレータにおいて、直流出力電源電圧に基づい
て、前記トランジスタのスイッチングデュ−ティ比を設
定する誤差アンプと、その誤差アンプの出力と直流入力
電源電圧との掛け合わせ演算に基づいて、前記トランジ
スタの最適なベース電流を設定するベース電流設定手段
とを備えたことをその要旨とする。
SUMMARY OF THE INVENTION In order to solve the above problems, the present invention provides a first aspect of the invention by controlling a transistor connected to the primary side of a switching transformer. In the switching regulator that makes the DC output power supply voltage output from the secondary side of the switching transformer constant with respect to the DC input power supply voltage, the switching duty of the transistor is based on the DC output power supply voltage. It is provided with an error amplifier for setting a duty ratio, and base current setting means for setting an optimum base current of the transistor based on a multiplication calculation of the output of the error amplifier and the DC input power supply voltage. And

【0011】また、請求項2記載の発明は、請求項1記
載のスイッチングレギュレータにおいて、前記ベース電
流設定手段に所定の電流を加算することにより、前記ス
イッチング・トランスの一次側電流に所定のオフセット
電流が生じるようにする電流加算手段を備えたことをそ
の要旨とする。
According to a second aspect of the present invention, in the switching regulator according to the first aspect, a predetermined offset current is added to the primary side current of the switching transformer by adding a predetermined current to the base current setting means. The gist of the present invention is to provide a current adding means for causing

【0012】[0012]

【作用】従って、請求項1記載の発明によれば、ベース
電流設定手段により、誤差アンプの出力であるトランジ
スタのスイッチングデュ−ティ比と直流入力電源電圧と
の掛け合わせ演算に基づいて、トランジスタの最適なベ
ース電流を設定している。そのため、直流入力電源電圧
が変化しても、トランジスタのベース電流はその変化に
対応した最適な値に制御され、電力損失を最小にするこ
とができる。
Therefore, according to the first aspect of the present invention, the base current setting means sets the transistor's switching duty ratio, which is the output of the error amplifier, based on the multiplication operation of the DC input power supply voltage. The optimum base current is set. Therefore, even if the DC input power supply voltage changes, the base current of the transistor is controlled to an optimum value corresponding to the change, and power loss can be minimized.

【0013】また、請求項2記載の発明によれば、電流
加算手段により、スイッチング・トランスの一次側電流
に所定のオフセット電流が生じるようにしている。その
ため、オフセット電流を調整することにより、スイッチ
ングレギュレータをスムーズに起動できる。
According to the second aspect of the invention, the current adding means causes a predetermined offset current to be generated in the primary side current of the switching transformer. Therefore, the switching regulator can be smoothly started by adjusting the offset current.

【0014】[0014]

【実施例】(第1実施例)以下、本発明を不連続モード
のスイッチングレギュレータに具体化した第1実施例を
図1〜図4に従って説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment in which the present invention is embodied in a discontinuous mode switching regulator will be described below with reference to FIGS.

【0015】尚、本実施例において、図7に示した従来
例と同じ構成については符号を等しくしてその詳細な説
明を省略する。図1に、本実施例のスイッチングレギュ
レータのブロック回路図を示す。
In the present embodiment, the same components as those of the conventional example shown in FIG. 7 are designated by the same reference numerals, and detailed description thereof will be omitted. FIG. 1 shows a block circuit diagram of the switching regulator of this embodiment.

【0016】このスイッチングレギュレータは、誤差ア
ンプ41とPWMコンパレータ42とベース・ドライバ
43とトランジスタ44とトランス47と整流回路48
と三角波発振器11と掛算器12とから構成されてい
る。尚、整流回路48は整流用ダイオード49と平滑用
コンデンサ50とから成る半波整流回路である。
This switching regulator includes an error amplifier 41, a PWM comparator 42, a base driver 43, a transistor 44, a transformer 47, and a rectifying circuit 48.
And a triangular wave oscillator 11 and a multiplier 12. The rectifying circuit 48 is a half-wave rectifying circuit including a rectifying diode 49 and a smoothing capacitor 50.

【0017】ここで、スイッチングレギュレータの入力
電圧をVin、出力電圧をVout 、トランジスタ44のベ
ース電流をIB 、コレクタ電流をIC 、エミッタ・ベー
ス間電圧をVBE、エミッタ・コレクタ間電圧をVCE、コ
レクタ・エミッタ間飽和電圧をVCEsat 、トランス47
の一次電流をi1 、二次電流をI2 、誤差アンプ41の
基準電圧をVr 、三角波発振器11から出力される三角
波のピーク電圧をVREFH、ボトム電圧をVREFL、誤差ア
ンプ44の出力をVEAとする。尚、コレクタ電流IC と
一次電流i1 とは等しくなる。
Here, the input voltage of the switching regulator is Vin, the output voltage is Vout, the base current of the transistor 44 is IB, the collector current is IC, the emitter-base voltage is VBE, the emitter-collector voltage is VCE, and the collector-voltage is VCE. Saturation voltage between emitters is VCEsat, transformer 47
The primary current is i1, the secondary current is I2, the reference voltage of the error amplifier 41 is Vr, the peak voltage of the triangular wave output from the triangular wave oscillator 11 is VREFH, the bottom voltage is VREFL, and the output of the error amplifier 44 is VEA. The collector current IC and the primary current i1 are equal.

【0018】ところで、不連続モードとは、トランス4
7の一次側に蓄積された誘起電力が、トランジスタ44
のスイッチングの一周期毎に完全に二次側に放出される
ようなスイッチングレギュレータの動作モードである。
By the way, the discontinuous mode means the transformer 4
The induced power accumulated on the primary side of
This is the operation mode of the switching regulator in which the switching regulator is completely discharged to the secondary side every cycle.

【0019】すなわち、このスイッチングレギュレータ
では、誤差アンプ41によって出力電圧Vout と基準電
圧Vr との誤差を演算し、トランジスタ44のデュ−テ
ィ比dutyを設定する。そのデュ−ティ比duty(実際に
は,デュ−ティ比dutyに比例する誤差アンプ44の出力
VEA)と三角波発振器11から出力される三角波とをP
WMコンパレータ42によって比較し、PWM波形に変
換する。そのPWM波形に従ってベース・ドライバ43
がオンオフ制御される。ここで、ベース・ドライバ43
を介してトランジスタ44に供給されるベース電流IB
は、掛算器12により、後記するように誤差アンプ41
の出力VEA(デュ−ティ比dutyに比例する)と入力電圧
Vinとに基づいて生成される。そのベース電流IB に従
ってコレクタ電流IC (トランス47の一次電流i1 )
が変化し、その変化に従ってトランス47の二次電流i
2 が変化する。そして、整流回路48によって二次電流
i2が整流され、出力電圧Vout が出力される。
That is, in this switching regulator, the error amplifier 41 calculates the error between the output voltage Vout and the reference voltage Vr to set the duty ratio duty of the transistor 44. The duty ratio duty (actually, the output VEA of the error amplifier 44 proportional to the duty ratio duty) and the triangular wave output from the triangular wave oscillator 11 are set to P
The WM comparator 42 compares and converts to a PWM waveform. The base driver 43 according to the PWM waveform
Is controlled on and off. Where the base driver 43
Base current IB supplied to the transistor 44 via
Is multiplied by the error amplifier 41 as described later by the multiplier 12.
Output VEA (proportional to the duty ratio duty) and the input voltage Vin. According to the base current IB, the collector current IC (the primary current i1 of the transformer 47)
Changes, and the secondary current i of the transformer 47 changes in accordance with the change.
2 changes. Then, the rectifier circuit 48 rectifies the secondary current i2 and outputs the output voltage Vout.

【0020】すなわち、図7に示す従来例では、ベース
・ドライバ用電流源45によって常に一定値のベース電
流IB を供給していた。それに対して、本実施例では、
掛算器12により、デュ−ティ比dutyと入力電圧Vinと
の掛け合わせ演算を行い、最適なベース電流IB を生成
して供給している。
That is, in the conventional example shown in FIG. 7, the base driver current source 45 always supplies the constant base current IB. On the other hand, in this embodiment,
The multiplier 12 multiplies the duty ratio duty by the input voltage Vin to calculate and supply the optimum base current IB.

【0021】つまり、トランジスタ44の定常損失は、
前記オン電圧損失とベース損失とベースドライブ
損失との合計値になり、前記式(1)〜(3)の和であ
る式(4)によって表される。
That is, the steady loss of the transistor 44 is
It is the sum of the on-voltage loss, the base loss, and the base drive loss, and is represented by the equation (4) which is the sum of the equations (1) to (3).

【0022】 定常損失=(VCEsat ・IC +Vin・IB )duty ……式(4) ところで、ベース電流IB とコレクタ・エミッタ間飽和
電圧VCEsat には、IB を増せばVCEsat が減るという
関係がある。そのため、式(4)の一項目と二項目は、
図2に示すようなトレードオフ関係がある。ゆえに、コ
レクタ電流ICに対する最適なベース電流IB の比、つ
まり電流増幅率hfeが存在する。この電流増幅率hfeを
一定に保つことにより、入力電圧Vinによらずに最適な
ベース電流IB を得る操作を掛算器12によって実現し
ているわけである。
Steady loss = (VCEsat · IC + Vin · IB) duty (4) By the way, the base current IB and the collector-emitter saturation voltage VCEsat have a relationship that VCEsat decreases as IB increases. Therefore, one item and two items of formula (4) are
There is a trade-off relationship as shown in FIG. Therefore, there is an optimum ratio of the base current IB to the collector current IC, that is, the current amplification factor hfe. By keeping this current amplification factor hfe constant, the multiplier 12 realizes the operation of obtaining the optimum base current IB regardless of the input voltage Vin.

【0023】その結果、入力電圧Vinおよび出力電圧V
out の全ての範囲において、式(4)に示す定常損失を
最小にすることができ、スイッチングレギュレータの電
圧変換効率を高めることができる。
As a result, the input voltage Vin and the output voltage V
In the entire range of out, the steady loss shown in Expression (4) can be minimized and the voltage conversion efficiency of the switching regulator can be improved.

【0024】図3に、掛算器12の一例の内部回路を示
す。この掛算器12は、カレントミラー負荷21を備え
た差動回路22と、カレントミラー負荷23を備えた差
動回路24と、カレントミラー回路25,26とによっ
て構成される差動2段増幅器である。尚、この掛算器1
2は、広く用いられている一般的な掛け算回路であるた
め、構成および動作原理の詳細については説明を省略す
る。
FIG. 3 shows an internal circuit of an example of the multiplier 12. The multiplier 12 is a differential two-stage amplifier including a differential circuit 22 having a current mirror load 21, a differential circuit 24 having a current mirror load 23, and current mirror circuits 25 and 26. . In addition, this multiplier 1
Since 2 is a general multiplication circuit that is widely used, the detailed description of the configuration and the operating principle is omitted.

【0025】次に、掛算器12によるベース電流IB の
生成動作について説明する。不連続モードでは、トラン
ジスタ44がオンした瞬間の一次電流i1 が0Aである
ので、一次電流i1 のピーク値i1Pは、トランス47の
一次インダクタスをLP 、トランジスタ44のスイッチ
ング周期をT、トランジスタ44のオン時間をtonとす
ると、式(5)に示すようになる。
Next, the operation of generating the base current IB by the multiplier 12 will be described. In the discontinuous mode, since the primary current i1 at the moment the transistor 44 is turned on is 0 A, the peak value i1P of the primary current i1 is as follows: the primary inductor of the transformer 47 is LP, the switching period of the transistor 44 is T, and the switching period of the transistor 44 is T. When the on-time is ton, the equation (5) is obtained.

【0026】 i1P=ton・Vin/LP =(T/LP )(ton/T)Vin =(T/LP )duty・Vin ……式(5) ここで、一次インダクタスLP とスイッチング周期Tと
は定数であるため、図4に示すように、ピーク値i1P
は、デュ−ティ比dutyと入力電圧Vinと定数(T/LP
)との積で表されることになる。そこで、式(6)に
示すように、このピーク値i1Pを最適な電流増幅率hfe
で除算した値である最適なベースIB をトランジスタ4
4に供給すれば、式(4)に示す定常損失は最小にな
る。
I1P = ton.Vin / LP = (T / LP) (ton / T) Vin = (T / LP) duty.Vin (Equation (5)) Here, the primary inductor LP and the switching period T are Since it is a constant, as shown in FIG. 4, the peak value i1P
Is the duty ratio duty, the input voltage Vin and the constant (T / LP
) Will be represented by the product. Therefore, as shown in equation (6), this peak value i1P is set to the optimum current amplification factor hfe.
The optimum base IB which is the value divided by is the transistor 4
4, the steady loss shown in equation (4) is minimized.

【0027】 IB =i1P/hfe=(T/LP ・hfe)duty・Vin ……式(6) ここで、電流増幅率hfeも一定値すなわち定数として扱
うと、ベースIB の最適値も、デュ−ティ比dutyと入力
電圧Vinと定数(T/LP ・hfe)との積で表されるこ
とになる。
IB = i1P / hfe = (T / LP.hfe) duty.Vin (Equation (6)) If the current amplification factor hfe is also treated as a constant value, that is, a constant, the optimum value of the base IB is It is represented by the product of the duty ratio duty, the input voltage Vin and a constant (T / LP · hfe).

【0028】この式(6)に示す掛け合わせ演算を掛算
器12が行うことにより、最適なベース電流IB を生成
しているわけである。ところで、デュ−ティ比dutyは誤
差アンプ41の出力に比例しており、式(7)に示すよ
うになる。
The optimum base current IB is generated by the multiplier 12 performing the multiplication operation shown in the equation (6). By the way, the duty ratio duty is proportional to the output of the error amplifier 41, and is represented by the equation (7).

【0029】 duty=(VREFH−VEA)/(VREFH−VREFL) ……式(7) 掛算器12に供給される電流IA は差動回路22の差動
入力の差電圧をエミッタ抵抗RE で除算したものである
から、式(8)が成り立つ。
Duty = (VREFH-VEA) / (VREFH-VREFL) (7) The current IA supplied to the multiplier 12 is obtained by dividing the differential voltage of the differential input of the differential circuit 22 by the emitter resistance RE. Therefore, the equation (8) is established.

【0030】 IA ≧(VREFH−VEA)/RE =duty(VREFH−VREFL)/RE ……式(8) この式(8)から、電流IA はデュ−ティ比dutyに比例
していることがわかる。
IA ≧ (VREFH−VEA) / RE = duty (VREFH−VREFL) / RE (Equation (8)) From this equation (8), it is understood that the current IA is proportional to the duty ratio duty. .

【0031】一方、カレントミラー回路25には、入力
電圧Vinを抵抗RB で除算した電流が供給される。その
ため、掛算器12から出力されるベース電流IB は、掛
算器12のゲインをAとすると、式(9)に示すように
なる。
On the other hand, a current obtained by dividing the input voltage Vin by the resistor RB is supplied to the current mirror circuit 25. Therefore, the base current IB output from the multiplier 12 is given by the equation (9) when the gain of the multiplier 12 is A.

【0032】 IB ={duty(VREFH−VREFL)/RE }Vin・A/RB ……式(9) よって、式(6)および式(9)から、式(10)に示
すゲインAになるように掛算器12を設計すれば、ベー
ス電流IB が最適になり、式(4)に示す定常損失が最
小に保たれることになる。
IB = {duty (VREFH−VREFL) / RE} Vin · A / RB (Equation 9) Therefore, from Expression (6) and Expression (9), the gain A shown in Expression (10) is obtained. If the multiplier 12 is designed, the base current IB is optimized, and the steady loss shown in the equation (4) is kept to the minimum.

【0033】 A=(T/LP ・hfe)(RE ・RB )/(VREFH−VREFL)……式(10) このように、本実施例においては、掛算器12を設ける
だけの簡単な構成によって電力損失を最小にすることが
できる。また、掛算器12によるベース電流IB の制御
は容易かつ確実であるため、良好な制御性によって電力
損失の低減を図ることができる。
A = (T / LP.multidot.hfe) (RE.multidot.RB) / (VREFH-VREFL) (Equation (10)) As described above, in the present embodiment, a simple configuration in which only the multiplier 12 is provided is used. Power loss can be minimized. Further, the control of the base current IB by the multiplier 12 is easy and reliable, so that the power loss can be reduced by the good controllability.

【0034】(第2実施例)以下、本発明を連続モード
のスイッチングレギュレータに具体化した第2実施例を
図5および図6に従って説明する。
(Second Embodiment) A second embodiment in which the present invention is embodied in a continuous mode switching regulator will be described below with reference to FIGS.

【0035】尚、本実施例において、図1〜図4に示し
た第1実施例と同じ構成については符号を等しくしてそ
の詳細な説明を省略する。図5に、本実施例のスイッチ
ングレギュレータのブロック回路図を示す。
In this embodiment, the same components as those in the first embodiment shown in FIGS. 1 to 4 are designated by the same reference numerals and detailed description thereof will be omitted. FIG. 5 shows a block circuit diagram of the switching regulator of this embodiment.

【0036】図5において、図1と異なるのは、掛算器
12の出力に一定電流Ir を供給する(加算する)定電
流回路31が接続されている点だけである。この定電流
回路31は、入力電圧Vinに接続され、一定電流Ir を
生成するようになっている。
5 is different from FIG. 1 only in that a constant current circuit 31 for supplying (adding) a constant current Ir to the output of the multiplier 12 is connected. The constant current circuit 31 is connected to the input voltage Vin and generates a constant current Ir.

【0037】ところで、連続モードとは、トランス47
の一次側に蓄積された誘起電力が、トランジスタ44の
スイッチングの一周期毎に完全に二次側には放出されな
いようなスイッチングレギュレータの動作モードであ
る。すなわち、不連続モードでは、トランジスタ44が
オンした瞬間の一次電流i1 が0Aではないため、図6
に示すように、一次電流i1 にオフセット電流IO がつ
いたものと考えればよい。
By the way, the continuous mode means the transformer 47.
The operating mode of the switching regulator is such that the induced power accumulated on the primary side of the switching regulator is not completely discharged to the secondary side in each switching cycle of the transistor 44. That is, in the discontinuous mode, since the primary current i1 at the moment when the transistor 44 is turned on is not 0A,
It can be considered that the primary current i1 has an offset current IO as shown in FIG.

【0038】従って、連続モードのスイッチングレギュ
レータを具体化するには、第1実施例に対して、図5に
示すように、定電流回路31により掛算器12の出力に
一定電流Ir を供給することにより、一次電流i1 にオ
フセット電流IO がつくようにすればよいわけである。
Therefore, in order to embody the continuous mode switching regulator, a constant current Ir is supplied to the output of the multiplier 12 by the constant current circuit 31 as shown in FIG. 5 for the first embodiment. Therefore, the primary current i1 should have an offset current IO.

【0039】尚、その他の動作については、本実施例と
第1実施例とは全て同じであり、効果についても同様で
あるので、ここでは説明を省略する。ところで、第1実
施例において、コレクタ電流IC が0Aのときにベース
電流IB が0Aになる設定では、コレクタ電流IC が起
動しない可能性がある。そのため、第1実施例において
も、若干のオフセット電流IO がつくようにした方が動
作がより安定になり、スイッチングレギュレータをスム
ーズに起動することができる。
The rest of the operation is the same as that of the present embodiment and the first embodiment, and the effects are also the same, so the description thereof is omitted here. By the way, in the first embodiment, if the base current IB becomes 0 A when the collector current IC is 0 A, the collector current IC may not start. Therefore, also in the first embodiment, the operation is more stable when a slight offset current I0 is applied, and the switching regulator can be started smoothly.

【0040】ちなみに、本発明は上記実施例に限定され
るものではなく、例えば、掛算器12は図3に示すよう
な回路構成のものである必要はない。また、整流回路4
8は半波整流回路に限らず、全波整流回路やブリッジ整
流回路であってもよい。
Incidentally, the present invention is not limited to the above embodiment, and for example, the multiplier 12 does not have to have the circuit configuration shown in FIG. In addition, the rectifier circuit 4
8 is not limited to a half-wave rectifier circuit, but may be a full-wave rectifier circuit or a bridge rectifier circuit.

【0041】[0041]

【発明の効果】以上詳述したように本発明によれば、良
好な制御性によって電力損失の低減を図ることが可能な
スイッチングレギュレータを、簡単な回路構成によって
提供することができるという優れた効果がある。
As described above in detail, according to the present invention, it is possible to provide a switching regulator capable of reducing power loss with good controllability with a simple circuit configuration. There is.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を具体化した第1実施例のブロック回路
図である。
FIG. 1 is a block circuit diagram of a first embodiment embodying the present invention.

【図2】第1実施例の動作を説明するための特性図であ
る。
FIG. 2 is a characteristic diagram for explaining the operation of the first embodiment.

【図3】掛算器12の回路図である。FIG. 3 is a circuit diagram of a multiplier 12.

【図4】第1実施例の動作を説明するための特性図であ
る。
FIG. 4 is a characteristic diagram for explaining the operation of the first embodiment.

【図5】本発明を具体化した第2実施例のブロック回路
図である。
FIG. 5 is a block circuit diagram of a second embodiment embodying the present invention.

【図6】第2実施例の動作を説明するための特性図であ
る。
FIG. 6 is a characteristic diagram for explaining the operation of the second embodiment.

【図7】従来例のブロック回路図である。FIG. 7 is a block circuit diagram of a conventional example.

【符号の説明】[Explanation of symbols]

12…ベース電流設定手段としての掛算器、31…電流
加算手段としての定電流回路、41…誤差アンプ、44
…トランジスタ、47…スイッチング・トランス、Vin
…直流入力電源電圧、Vout …直流出力電源電圧、IB
…ベース電流、i1 …一次側電流、iO …オフセット電
流、
12 ... Multiplier as base current setting means, 31 ... Constant current circuit as current adding means, 41 ... Error amplifier, 44
… Transistors, 47… Switching transformers, Vin
... DC input power supply voltage, Vout ... DC output power supply voltage, IB
... base current, i1 ... primary side current, iO ... offset current,

フロントページの続き (72)発明者 立石 哲夫 愛知県刈谷市豊田町2丁目1番地 株式会 社豊田自動織機製作所内 (72)発明者 古賀 浩二 愛知県豊田市トヨタ町1番地 トヨタ自動 車 株式会社内Front page continuation (72) Inventor Tetsuo Tateishi 2-chome Toyota-cho, Kariya city, Aichi Prefecture Toyota Industries Corporation (72) Inventor Koji Koga 1-cho, Toyota city, Aichi prefecture Toyota Motor Corporation

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 スイッチング・トランスの一次側に接続
されるトランジスタを制御することにより、当該一次側
に供給される直流入力電源電圧に対して、スイッチング
・トランスの二次側から出力される直流出力電源電圧が
一定になるようにするスイッチングレギュレータにおい
て、 直流出力電源電圧に基づいて、前記トランジスタのスイ
ッチングデュ−ティ比を設定する誤差アンプと、 その誤差アンプの出力と直流入力電源電圧との掛け合わ
せ演算に基づいて、前記トランジスタの最適なベース電
流を設定するベース電流設定手段とを備えたことを特徴
とするスイッチングレギュレータ。
1. A DC output output from the secondary side of the switching transformer with respect to a DC input power supply voltage supplied to the primary side by controlling a transistor connected to the primary side of the switching transformer. In a switching regulator that keeps the power supply voltage constant, an error amplifier that sets the switching duty ratio of the transistor based on the DC output power supply voltage, and the output of the error amplifier multiplied by the DC input power supply voltage. A switching regulator comprising: a base current setting means for setting an optimum base current of the transistor based on a calculation.
【請求項2】 請求項1記載のスイッチングレギュレー
タにおいて、前記ベース電流設定手段に所定の電流を加
算することにより、前記スイッチング・トランスの一次
側電流に所定のオフセット電流が生じるようにする電流
加算手段を備えたことを特徴とするスイッチングレギュ
レータ。
2. The switching regulator according to claim 1, wherein a predetermined offset current is generated in a primary side current of the switching transformer by adding a predetermined current to the base current setting means. A switching regulator characterized by having.
JP17939393A 1993-07-20 1993-07-20 Switching regulator Pending JPH0739148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17939393A JPH0739148A (en) 1993-07-20 1993-07-20 Switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17939393A JPH0739148A (en) 1993-07-20 1993-07-20 Switching regulator

Publications (1)

Publication Number Publication Date
JPH0739148A true JPH0739148A (en) 1995-02-07

Family

ID=16065086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17939393A Pending JPH0739148A (en) 1993-07-20 1993-07-20 Switching regulator

Country Status (1)

Country Link
JP (1) JPH0739148A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451890B1 (en) * 1999-07-26 2004-10-08 엔이씨 일렉트로닉스 가부시키가이샤 Switching regulator
JP2010193603A (en) * 2009-02-17 2010-09-02 Fujitsu Semiconductor Ltd Method and circuit for controlling dc-dc converter, and dc-dc converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451890B1 (en) * 1999-07-26 2004-10-08 엔이씨 일렉트로닉스 가부시키가이샤 Switching regulator
JP2010193603A (en) * 2009-02-17 2010-09-02 Fujitsu Semiconductor Ltd Method and circuit for controlling dc-dc converter, and dc-dc converter

Similar Documents

Publication Publication Date Title
KR100206143B1 (en) A power factor correction circuit
KR100286047B1 (en) Power factor correction(pfc) circuit using reverse sawtooth wave
US6646848B2 (en) Switching power supply apparatus
JP5493738B2 (en) Power factor improved switching power supply
JPH1169811A (en) Pfc converter
JP5930700B2 (en) Switching power supply device and control method thereof
JPS5931245B2 (en) Power supply voltage controlled amplifier
JPH0622541A (en) Control power supply
JPH0739148A (en) Switching regulator
JPH08111975A (en) Dc power unit
WO2017126023A1 (en) Power factor improvement circuit and dc/dc converter
JPH01157270A (en) Switching power source device
JPH11308858A (en) Switching regulator power circuit
JP2004173381A (en) Switching power supply device
JP3230026B2 (en) Switching power supply
JP2599345Y2 (en) Soft start circuit
JPH06327149A (en) Power supply circuit
JP2002034240A (en) Self-excited switching power supply circuit
JPS5930032B2 (en) Constant voltage control method
JP2729478B2 (en) converter
JP2767783B2 (en) Switching power supply
JPH0537664Y2 (en)
JPS5838797Y2 (en) Self-excited switching regulator DC power supply
JPS6135564B2 (en)
JPH0545114Y2 (en)