JPH0735458Y2 - D / A conversion circuit - Google Patents

D / A conversion circuit

Info

Publication number
JPH0735458Y2
JPH0735458Y2 JP1989021131U JP2113189U JPH0735458Y2 JP H0735458 Y2 JPH0735458 Y2 JP H0735458Y2 JP 1989021131 U JP1989021131 U JP 1989021131U JP 2113189 U JP2113189 U JP 2113189U JP H0735458 Y2 JPH0735458 Y2 JP H0735458Y2
Authority
JP
Japan
Prior art keywords
transistor
transistors
turned
circuit
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989021131U
Other languages
Japanese (ja)
Other versions
JPH02112032U (en
Inventor
直樹 熊沢
範之 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1989021131U priority Critical patent/JPH0735458Y2/en
Publication of JPH02112032U publication Critical patent/JPH02112032U/ja
Application granted granted Critical
Publication of JPH0735458Y2 publication Critical patent/JPH0735458Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案はD/A変換回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a D / A conversion circuit.

〔考案の概要〕[Outline of device]

この考案は、D/A変換回路において、定電流源回路の一
対のスイッチング用トランジスタのうち一方のトランジ
スタをオンとする制御信号によって、他方のトランジス
タをオフとするように構成することにより、簡単な構成
で、一対のトランジスタが同時にオフとなることなく、
特性の安定したD/A変換回路を実現することができるよ
うにしたものである。
This invention is a simple D / A conversion circuit, in which the other transistor is turned off by a control signal that turns on one of the pair of switching transistors of the constant current source circuit. With the configuration, without turning off a pair of transistors at the same time,
This is a D / A conversion circuit with stable characteristics.

〔従来の技術〕[Conventional technology]

デジタル信号をアナログ信号に変換するD/A変換回路が
知られている。これは、例えば特開昭59−67707号公報
に示されているように、スイッチング回路を有する複数
個の定電流源回路を備え、定電流源回路に供給されるデ
ジタル信号によりスイッチング回路が制御され、定電流
源回路から出力される電流が演算増幅器を介して出力端
子に供給され、デジタル信号に対応したアナログ信号が
得られるものである。
A D / A conversion circuit that converts a digital signal into an analog signal is known. For example, as disclosed in Japanese Patent Laid-Open No. 59-67707, this is provided with a plurality of constant current source circuits having switching circuits, and the switching circuits are controlled by digital signals supplied to the constant current source circuits. The current output from the constant current source circuit is supplied to the output terminal via the operational amplifier, and the analog signal corresponding to the digital signal is obtained.

〔考案が解決しようとする課題〕[Problems to be solved by the device]

第2図は、上述した従来のD/A変換回路の一例であり、
電源端子(1)はトランジスタT11を介して、スイッチ
ング回路を構成するトランジスタT12及びT13のドレイン
に接続される。そして、トランジスタT12のゲートは、
直列接続されたトランジスタT12のゲート制御用のトラ
ンジスタT14とT16との接続中点に接続され、トランジス
タT14とT16とのゲートは共にデジタル信号の1ビット単
位の入力端子(21)に接続される。また、トランジスタ
T13のゲートは、直列接続されたトランジスタT13のゲー
ト制御用のトランジスタT15及びT17との接続中点に接続
され、トランジスタT15とT17とのゲートは共にインバー
タI1を介して入力端子(21)に接続される。そして、ト
ランジスタT14のドレインとトランジスタT15のドレイン
とが互いに接続されており、トランジスタT16のソース
とトランジスタT17のソースとが互いに接続され接地さ
れる。また、トランジスタT12のソースは接地され、ト
ランジスタT13のソースは出力電流端子(4)に接続さ
れる。そして、上述したトランジスタT11〜T17及びイン
バータI1等により1つの定電流源回路C1が構成され、入
力端子(21)からの信号に応じて、トランジスタT12
びT13が交互にオン,オフとなりトランジスタT13のオン
時に、この定電流源回路からの電流が出力電流端子
(4)に供給される。
FIG. 2 is an example of the conventional D / A conversion circuit described above,
The power supply terminal (1) is connected via the transistor T 11 to the drains of the transistors T 12 and T 13 forming the switching circuit. And the gate of the transistor T 12 is
Is connected to a connection point between the transistors T 14 and T 16 for gate control of the series-connected transistors T 12, the transistors T 14 and the gate of the T 16 are both input terminals of the 1-bit unit of a digital signal (2 1 ) Is connected to. Also transistors
The gate of T 13 is connected to the connection point between the transistors T 15 and T 17 for the gate control of the transistor T 13 which are connected in series, the gates of the transistors T 15 and T 17 together through an inverter I 1 Connected to input terminal (2 1 ). The drain of the transistor T 14 and the drain of the transistor T 15 are connected to each other, and the source of the transistor T 16 and the source of the transistor T 17 are connected to each other and grounded. The source of the transistor T 12 is grounded, and the source of the transistor T 13 is connected to the output current terminal (4). Then, one constant current source circuit C 1 is configured by the transistors T 11 to T 17 and the inverter I 1 described above, and the transistors T 12 and T 13 are alternately arranged according to the signal from the input terminal (2 1 ). on, during on of the transistor T 13 turned off, the current from the constant current source circuit is supplied to the output current terminal (4).

そして、上述した1つの定電流源回路C1と同様に構成さ
れた複数個の定電流源回路C1〜Cnが、電源端子(1)と
出力電流端子(4)との間に接続される。そして、定電
流源回路C1〜Cnは、20〜2n-1のそれぞれに対応した重み
ずけがなされ、20〜2n-1に対応するビット信号“0"又は
“1"がそれぞれの入力端子(21)〜(2n)に供給され
る。そして、20〜2n-1のそれぞれに対応する電流が各電
流源回路C1〜CNから出力端子(4)に供給され、入力端
子(21)〜(2n)からのデジタル信号に対応したアナロ
グ値の電流が出力端子(4)に得られる。このようにし
て、デジタル信号がアナログ信号に変換される。
A plurality of constant current source circuits C 1 to C n configured similarly to the above-mentioned one constant current source circuit C 1 are connected between the power supply terminal (1) and the output current terminal (4). It The constant current source circuit C 1 -C n is heavy moisture corresponding to each of the 2 0 to 2 n-1 is performed, the bit signal corresponding to 2 0 ~2 n-1 "0 " or "1" It is supplied to each input terminal (2 1 ) to (2 n ). Then, 2 0 to 2 n-1 of the current corresponding to each are supplied to the output terminal (4) from each current source circuit C 1 -C N, the input terminal (2 1) digital signals from ~ (2 n) A current having an analog value corresponding to is obtained at the output terminal (4). In this way, the digital signal is converted into an analog signal.

ところで、上述した定電流源回路C1〜Cnにおいて、例え
ば、定電流源回路C1のトランジスタT14及びT16のゲート
は入力端子(21)に直接接続されているのに対して、ト
ランジスタT15及びT17のゲートはインバータI1を介して
入力端子(21)に接続されている。このため、入力端子
(21)からの入力信号は、トランジスタT14及びT16のゲ
ートに供給される時点よりも、トランジスタT15及びT17
のゲートに供給される時点の方がインバータI1を介する
分だけ遅れてしまい、例えばトランジスタT12がオンか
らオフとなる時点から若干遅れた時点にてトランジスタ
T13はオンとなる。したがって、トランジスタT12及びT
13共にオフとなる期間が存在してしまうことになる。
By the way, in the above-described constant current source circuits C 1 to C n , for example, while the gates of the transistors T 14 and T 16 of the constant current source circuit C 1 are directly connected to the input terminal (2 1 ), The gates of the transistors T 15 and T 17 are connected to the input terminal (2 1 ) via the inverter I 1 . Therefore, the input signal from the input terminal (2 1 ) is applied to the transistors T 15 and T 17 more than when it is supplied to the gates of the transistors T 14 and T 16.
The time at which the transistor T 12 is supplied to the gate of the transistor T 1 is delayed by the amount of time through the inverter I 1.
T 13 turns on. Therefore, transistors T 12 and T
13 There will be a period when both are off.

そして、トランジスタT12及びT13は共にオフとなってし
まうと、この定電流源回路C1からは電流は出力されない
ので、トランジスタT12のドレインとトランジスタT13
ドレインとの接続点P1の電位は電源電圧VDDまで上昇し
てしまう。すると、複数の定電流源回路に流れる全体の
電流量Iが変化してしまい、他の定電流源回路への電流
が変化して、D/A変換回路全体の特性を劣化させてしま
うという不都合があった。
When both the transistors T 12 and T 13 are turned off, no current is output from the constant current source circuit C 1, so that the drain of the transistor T 12 and the drain of the transistor T 13 have a connection point P 1 of The potential rises to the power supply voltage V DD . Then, the total amount I of current flowing through the plurality of constant current source circuits changes, and the currents to the other constant current source circuits change, which deteriorates the characteristics of the entire D / A conversion circuit. was there.

〔課題を解決するための手段〕[Means for Solving the Problems]

本考案は、電源端子に接続される一対のスイッチング用
の一の極性の第1及び第2のトランジスタT13、T12を有
するスイッチング回路と、一及び他の極性の第3及び第
4のトランジスタT15、T17の直列回路からなり、この直
列回路のの接続中点が上記一対のスイッチング用のトラ
ンジスタのうちの第1のトランジスタT13に接続され、
インバータ回路I1を介して入力信号(21)が供給され、
この入力信号の反転信号に応じて上記第1のトランジス
タT13のオン・オフを制御する第1の制御手段と、一及
び他の極性の第5及び第6のトランジスタT14、T16の直
列回路からなり、この直列回路の接続中点が上記一対の
スイッチング用のトランジスタのうちの第2のトランジ
スタT12に接続され、上記入力信号が供給され、この入
力信号に応じて上記第2のトランジスタT12のオン・オ
フを制御する第2の制御手段とを備え、上記第2の制御
手段は、上記一の極性の第5のトランジスタT14に直列
に一の極性の第7のトランジスタT18が接続され、この
第7のトランジスタT18に上記第1の制御手段からの制
御信号を供給して、上記第1のトランジスタT13がオン
となるまでは上記第2のトランジスタT12がオフとなる
ことを禁止するようになし、上記第2のトランジスタT
12がオフとなるときは、上記第1のトランジスタT13
確実にオンとなっているようにしたD/A変換回路であ
る。
The present invention provides a switching circuit having a pair of first and second transistors T 13 and T 12 of one polarity connected to a power supply terminal, and third and fourth transistors of one and other polarities. It is composed of a series circuit of T 15 and T 17 , and the connection midpoint of this series circuit is connected to the first transistor T 13 of the pair of switching transistors,
The input signal (2 1 ) is supplied via the inverter circuit I 1 ,
A series of first control means for controlling ON / OFF of the first transistor T 13 according to an inverted signal of the input signal, and fifth and sixth transistors T 14 and T 16 of one and other polarities in series. Circuit, the midpoint of connection of the series circuit is connected to the second transistor T 12 of the pair of switching transistors, the input signal is supplied, and the second transistor is supplied in response to the input signal. and a second control means for controlling the T 12 on and off, the second control means, the seventh transistor of one polarity in series to the fifth transistor T 14 of the polarity of the one T 18 The second transistor T 12 is turned off until the control signal from the first control means is supplied to the seventh transistor T 18 and the first transistor T 13 is turned on. To prevent it from becoming Serial second transistor T
The first transistor T 13 is a D / A conversion circuit which is surely turned on when 12 is turned off.

〔作用〕[Action]

簡単な構成で、複数の定電流源回路に流れる全体の電流
量Iを安定化して、D/A変換回路の特性を向上すること
ができる。
With a simple configuration, it is possible to stabilize the total amount of current I flowing through the plurality of constant current source circuits and improve the characteristics of the D / A conversion circuit.

〔実施例〕〔Example〕

第1図はこの考案の一実施例の回路図であり、第2図例
と同等なものには同一の符号を付してある。そして、第
1図例と第2図例との異なるところは、定電流源回路CN
1のトランジスタT14とT16との間に新たなトランジスタT
18が接続されて、トランジスタT12のゲート制御用の手
段とされ、このトランジスタT18とトランジスタT16との
接続中点にトランジスタT12のゲートが接続され、さら
にトランジスタT18のゲートがトランジスタT15のソース
とトランジスタT13のゲートとの接続中点に接続され
る。そして、この定電流源回路CN1と同様に構成された
複数の定電流源回路CN1〜CNnが電源端子(1)と出力端
子(4)との間に接続されていることである。
FIG. 1 is a circuit diagram of an embodiment of the present invention, and the same components as those in FIG. 2 are designated by the same reference numerals. The difference between the example of FIG. 1 and the example of FIG. 2 is that the constant current source circuit CN
Between the transistors T 14 and T 16 of one, a new transistor T
18 is connected, the transistors are a means for gating the T 12, the gate of transistor T 18 and the transistor T 12 to the connection point between the transistor T 16 is connected, further gate transistor of the transistor T 18 T It is connected to the midpoint of the connection between the source of 15 and the gate of the transistor T 13 . Then, is that connected between the constant current source circuit CN 1 more constant current source circuit having the same configuration as that CN 1 -CN n is the power supply terminal (1) and the output terminal (4).

ここで、今、入力端子21からHレベルの信号が供給され
て、トランジスタT12はオンとなりトランジスタT13はオ
フとなっているとする。
Here, now, the H-level signal is supplied from the input terminal 2 1, and the transistor T 12, the transistor T 13 turned on is turned off.

なお、この場合には、トランジスタT15はオンとなって
おり、このトランジスタT18はオフとなっており、トラ
ンジスタT18はトランジスタT15がオフとならない限りオ
ンとはならない。
In this case, the transistor T 15 is on, the transistor T 18 is off, and the transistor T 18 does not turn on unless the transistor T 15 turns off.

そして、入力端子21からの信号がHレベルからLレベル
となったとする。この時、トランジスタT18がオンとな
れば、トランジスタT12はオフとなるが、入力端子21
らの信号がインバータI1を介して、トランジスタT15
ゲートに供給されて、このトランジスタT15がオフとな
るまではトランジスタT18はオンとはならず、したがっ
てトランジスタT12はオンとなっている。そして、トラ
ンジスタT15がオフとなりトランジスタT13がオンとなる
とともに、トランジスタT18がオンとなり、トランジス
タT12がオフとなる。
Then, the signal from the input terminal 2 1 changes from H level to L level. At this time, if the transistor T 18 is turned on, the transistor T 12 is turned off, the signal from the input terminal 2 1 via the inverter I 1, is supplied to the gate of the transistor T 15, the transistor T 15 Transistor T 18 will not be turned on until T is turned off, thus transistor T 12 is turned on. Then, the transistor T 15 is turned off, the transistor T 13 is turned on, the transistor T 18 is turned on, and the transistor T 12 is turned off.

なお、図示した例においてはトランジスタT12とT13とが
同時にオンとなることがあるが、この場合には全体の電
流量Iには悪影響を与えることは無いので問題は無い。
In the illustrated example, the transistors T 12 and T 13 may be turned on at the same time, but in this case, there is no problem because the overall current amount I is not adversely affected.

また、図示した定電流源回路を構成するP型トランジス
タをN型トランジスタに、N型トランジスタをP型トラ
ンジスタとして、電流Iが流れる方向を図示したものと
は逆方向となるようにしてもよい。
Further, the P-type transistor forming the illustrated constant current source circuit may be an N-type transistor and the N-type transistor may be a P-type transistor, so that the direction in which the current I flows may be opposite to that shown in the figure.

〔考案の効果〕[Effect of device]

こうして、この考案によれば、インバータI1〜Inを介し
て入力信号が供給される、トランジスタT13〜Tn3のゲー
ト制御用の手段からの制御信号を、トランジスタT12〜T
n2のゲート制御用の手段に供給し、トランジスタT13〜T
n3がオンとなるまではトランジスタT12〜Tn2がオフとな
ることを禁止するトランジスタT18〜Tn8をトランジスタ
T12〜Tn2のゲート制御用の手段に設け、トランジスタT
12〜Tn2及びT13〜Tn3が同時にオフとなって、全体の電
流量Iが変化することが無いように構成されているの
で、簡単な構成で、D/A変換回路の特性を向上すること
ができる。
Thus, according to this invention, the input signal is supplied through an inverter I 1 ~I n, a control signal from the means for gating transistor T 13 to Tn 3, the transistor T 12 through T
supply to the means for gate control of n 2 , and the transistors T 13 to T
transistor transistor T 18 to Tn 8 which n 3 is until turned on to prohibit the transistors T 12 to Tn 2 is turned off
It is provided in the means for gate control of T 12 to Tn 2 , and the transistor T
12 to Tn 2 and T 13 to Tn 3 are turned off at the same time, and the total current amount I is not changed, so the characteristics of the D / A conversion circuit are improved with a simple configuration. can do.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの考案の一実施例の回路図、第2図は従来例
を示す図である。 (1)は電源端子、(21)〜(2n)は入力端子、(4)
は出力端子、CN1〜CNnは定電流源回路、I1〜Inはインバ
ータ回路、T11〜T18,Tn1〜Tn8はトランジスタである。
FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is a diagram showing a conventional example. (1) power supply terminal, the (2 1) ~ (2 n) is an input terminal, (4)
An output terminal, CN 1 -CN n constant current source circuit, I 1 ~I n is an inverter circuit, T 11 ~T 18, Tn 1 ~Tn 8 is a transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】電源端子に接続される一対のスイッチング
用の一の極性の第1及び第2のトランジスタを有するス
イッチング回路と、 一及び他の極性の第3及び第4のトランジスタの直列回
路からなり、この直列回路のの接続中点が上記一対のス
イッチング用のトランジスタのうちの第1のトランジス
タに接続され、インバータ回路を介して入力信号が供給
され、この入力信号の反転信号に応じて上記第1のトラ
ンジスタのオン・オフを制御する第1の制御手段と、 一及び他の極性の第5及び第6のトランジスタの直列回
路からなり、この直列回路の接続中点が上記一対のスイ
ッチング用のトランジスタのうちの第2のトランジスタ
に接続され、上記入力信号が供給され、この入力信号に
応じて上記第2のトランジスタのオン・オフを制御する
第2の制御手段とを備え、 上記第2の制御手段は、上記一の極性の第5のトランジ
スタに直列に一の極性の第7のトランジスタが接続さ
れ、この第7のトランジスタに上記第1の制御手段から
の制御信号を供給して、上記第1のトランジスタがオン
となるまでは上記第2のトランジスタがオフとなること
を禁止するようになし、上記第2のトランジスタがオフ
となるときには、上記第1のトランジスタは確実にオン
となっているようにしたD/A変換回路。
1. A switching circuit having a pair of one-polarity first and second transistors connected to a power supply terminal for switching and a series circuit of one and other polar third and fourth transistors. The connection midpoint of the series circuit is connected to the first transistor of the pair of switching transistors, an input signal is supplied through the inverter circuit, and the input signal is inverted according to the inverted signal of the input signal. It comprises a first control means for controlling ON / OFF of the first transistor and a series circuit of fifth and sixth transistors of one and other polarities, and the connection midpoint of the series circuit is for the pair of switching. Connected to a second transistor of the transistors, and is supplied with the input signal, and controls on / off of the second transistor according to the input signal. A second control means, wherein the second control means is configured such that a seventh transistor having one polarity is connected in series to the fifth transistor having one polarity and the seventh transistor is connected to the first transistor. The control signal from the control means is supplied to prohibit the second transistor from being turned off until the first transistor is turned on. When the second transistor is turned off, , A D / A conversion circuit in which the first transistor is surely turned on.
JP1989021131U 1989-02-23 1989-02-23 D / A conversion circuit Expired - Lifetime JPH0735458Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989021131U JPH0735458Y2 (en) 1989-02-23 1989-02-23 D / A conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989021131U JPH0735458Y2 (en) 1989-02-23 1989-02-23 D / A conversion circuit

Publications (2)

Publication Number Publication Date
JPH02112032U JPH02112032U (en) 1990-09-07
JPH0735458Y2 true JPH0735458Y2 (en) 1995-08-09

Family

ID=31238089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989021131U Expired - Lifetime JPH0735458Y2 (en) 1989-02-23 1989-02-23 D / A conversion circuit

Country Status (1)

Country Link
JP (1) JPH0735458Y2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373294A (en) * 1993-07-12 1994-12-13 Nec Electronics, Inc. Current switch for a high speed DAC
JP2734385B2 (en) * 1994-12-08 1998-03-30 日本電気株式会社 Current switching circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5153438A (en) * 1974-11-06 1976-05-11 Matsushita Electric Ind Co Ltd Sohogata mos ronrishingozofukukairo
JPS6055723A (en) * 1983-09-07 1985-04-01 Hitachi Ltd Current switching circuit
JPS60139020A (en) * 1983-12-27 1985-07-23 Toshiba Corp Voltage converting circuit

Also Published As

Publication number Publication date
JPH02112032U (en) 1990-09-07

Similar Documents

Publication Publication Date Title
US4879641A (en) Analog multiplex for sensing the magnitude and sense of the current through a h-bridge stage utilizing a single sensing resistance
US4752703A (en) Current source polarity switching circuit
JPS635553A (en) Buffer circuit
JP2914667B2 (en) Current detection circuit for detecting the magnitude and direction of the current passing through the H-bridge stage
US5406142A (en) Level shifting low to high supply voltage interface circuit
JPH0735458Y2 (en) D / A conversion circuit
JP2560710B2 (en) Integrated switching circuit
US5905397A (en) Switching circuit and switched capacitor circuit including the switching circuit
JPH0918328A (en) Voltage level shifting circuit
JPS6134690B2 (en)
JP2871902B2 (en) Current cell circuit
JP2845192B2 (en) Differential switching circuit
JPH0430765B2 (en)
JPS63217718A (en) Logic circuit
JPS62195915A (en) Switching circuit
JP2689628B2 (en) Driver circuit
JP2976439B2 (en) Multi-gain amplifier
JP2725329B2 (en) Current-voltage conversion circuit
JPS63125016A (en) Output circuit
JPH06132740A (en) Output circuit
JP2754673B2 (en) ECL-TTL level conversion circuit
JPS62230219A (en) Small amplitude signal output circuit
JPH01202917A (en) Switching controller
JPH089629A (en) Bootstrap circuit
JPS6038054B2 (en) exclusive OR circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term