JPH07336155A

JPH07336155A - 直線性増幅器

Info

Publication number: JPH07336155A
Application number: JP12245494A
Authority: JP
Inventors: Katsutoshi Iwahara; 勝敏岩原; Hayashi Matsunaga; 速松永
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1994-06-03
Filing date: 1994-06-03
Publication date: 1995-12-22

Abstract

(57)【要約】【目的】安価な増幅器で周波数の高い領域まで入出力
直線性を持たせる。【構成】同一特性を有する第一、第二の増幅器１３，
１５と、この第一の増幅器１３の出力に接続された第一
の加算器１６を備え、前記第一の増幅器１３の入力を入
力端子１０と接続し、前記第一の加算器１６の出力を第
二の加算器１７、前記第二の増幅器１５および出力端子
１２に接続し、前記第二の増幅器１５の出力を減衰器２
１を介して前記第二の加算器１７に接続し、前記第二の
加算器１７の出力を前記第一の加算器１６に接続して構
成することにより、非直線的な特性を相殺し、増幅器の
持つ周波数領域全域にわたって完全な入出力直線性を有
する直線性増幅器が提供できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主にＡＶ機器用増幅器
等に用いられる入出力直線性の特に優れた直線性増幅器
に関するものである。

【０００２】

【従来の技術】従来より、ＡＶ機器等に用いられる増幅
器は入力の波形を忠実に増幅器の負荷に供給することが
求められている。とりわけオーディオアンプは負荷のス
ピーカーがインダクタンス成分を持つため、アンプの入
力波形に忠実な電流をスピーカーに流すために、図７に
示すような電流帰還増幅回路ＡＭＰが用いられていた。
この電流帰還増幅回路ＡＭＰはインダクタンスＬを流れ
る電流波形を検知抵抗ｒで検知して帰還を行うために、
入力の波形の忠実な電流がインダクタンスＬに流れるこ
とになる。その忠実度は帰還量が増えれば増えるほど高
くなるが、帰還量が増えると検知抵抗ｒの値によっては
電源容量により出力電流や出力電圧が制限され充分な帰
還がかけられなかった。またスピーカーのインピーダン
スは周波数によって大幅に変化し、これがため帰還量も
変化するためインピーダンスの高くなるｆ₀共振点や周
波数の高い領域では帰還量が減少して音圧レベルが上昇
し、忠実な音の再生に好ましくない影響を与えていた。

【０００３】また、一般にスピーカーのインダクタンス
Ｌにより逆起電圧ｖが発生し、忠実な出力波形の再現を
妨げる原因になっているが、この電流帰還増幅回路はそ
の帰還ループの中に逆起電圧ｖの発生源を含んでしまう
ため、負帰還作用により逆起電圧ｖが相殺されてしまう
メリットがあった。その効果も、帰還量が増えれば増え
る程高くなるが、前述の如く充分な帰還量がかけられな
い場合もあった。

【０００４】一般に、増幅器の入出力直線性の改善、波
形歪みの改善、動作点の安定化などに負帰還が用いられ
てきた。しかし、前記直線性や波形歪みや動作点安定化
を達成するためには、使用周波数や要求利得に対して相
当広帯域および高利得の裸の特性を持つ増幅器でなけれ
ば充分な負帰還をかけることができず、またそんな増幅
器は高価で実用的ではなかった。

【０００５】図８に従来の増幅器の周波数特性と帰還量
の関係を示している。図８に示すように帰還量の多い低
周波領域では前述した諸特性の改善は出来るが、帰還量
が次第に減少する高周波領域では、入出力直線性も、波
形歪みの改善効果も次第に減少して行く。勿論、増幅器
の裸の特性が帯域や利得において充分でない場合は、帰
還量も少なく、どの周波数帯域でも前述の諸特性の改善
は期待出来ないことになる。

【０００６】

【発明が解決しようとする課題】上記の負帰還を主体と
した従来の構成では、特性改善を重点においた回路構成
では増幅器のコストが高くなり、また安価な増幅器の構
成では特性が充分出ないなどの課題を有していた。

【０００７】本発明は上記従来の課題を解決するもの
で、安価な増幅器で周波数の高い領域まで入出力直線性
を有する直線性増幅器を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記従来の課題を解決す
るために本発明の直線性増幅器は、同一特性を有する第
一、第二の増幅器と、この第一、第二の増幅器の出力に
それぞれ接続された第一、第二の加算器とを備え、前記
第一の増幅器の入力を入力端子と接続し、前記第一の加
算器の出力を前記第二の加算器、前記第二の増幅器およ
び出力端子に接続し、前記第二の加算器の出力を前記第
一の加算器に接続して構成される。

【０００９】

【作用】この構成によって、第一の増幅器の入出力特性
と同一の特性を有する第二の増幅器で入出力特性を増幅
器の全周波数帯域で相殺するため、前記従来技術におけ
る大量の負帰還で特性改善する方法と違って増幅器の裸
の特性に対する要求仕様もきわめてゆるく、安価な増幅
器で周波数の高い領域まで入出力直線性を持たせること
ができる。

【００１０】

【実施例】

（実施例１）以下に本発明の実施例について、図面を参
照しながら説明する。

【００１１】実施例１の説明に先立って、本発明の原理
について図１を参照しながら説明する。図１は同一の特
性を有する二つの増幅器を用いて完全な入出力直線性を
持つ直線性増幅器を構築する手順を説明するブロック図
である。

【００１２】図１（ａ）は入力および出力端子１０、１
２を有し、利得１の理想的な入出力直線性を有する増幅
器１１を示すブロック図、図１（ｂ）は同図（ａ）と同
特性を実現する二つの構成要素１３、１４と加算器１６
で構成するブロック図、図１（ｃ）は同図（ｂ）の構成
要素１４と同特性を有する別な構成方法を示すブロック
図、図１（ｄ）は同図（ａ）の利得１の理想的な入出力
直線性を有し、第一、第二の増幅器１３、１５と第一、
第二の加算器１６、１７で構成された直線性増幅器のブ
ロック図を示している。

【００１３】図１（ａ）は入力端子１０にｘ₀の電圧が
入力されると、出力端子１２にはｘ₀の電圧が出力され
る。入出力直線性はただ単に利得の関係だけでなく、入
力の周波数が種々の値を取った場合でも入出力直線性は
変わらない、所謂理想の増幅器１１を示している。

【００１４】図１（ｂ）は二つの構成要素１３および１
４により、図１（ａ）の理想の特性を実現させる構成と
なっている。構成要素１３はｆ（ｘ）の入出力特性を有
する第一の増幅器であり、構成要素１４は「１−ｆ
（ｘ）」の伝達関数を有し、この伝達関数の第２項のｆ
（ｘ）は構成要素１３で用いた第一の増幅器と同特性を
有する第二の増幅器であり、構成要素１３と１４の出力
を加算器１６で加算する構成にされている。図１（ｂ）
の入力端子１０にｘ₀が入力されると、構成要素１３の
出力はｆ（ｘ₀）となり、構成要素１４の出力は「ｘ₀−
ｆ（ｘ₀）」となり、それぞれの出力が加算器１６で加
算されると「ｆ（ｘ₀）＋ｘ₀−ｆ（ｘ₀）＝ｘ₀」の出力
が出力端子１２に現れる。結局、入力端子にｘ₀が入力
され、出力端子にｘ₀が出力されるため、入力から出力
までの一連の伝達関数は１となり図１（ａ）と同一の特
性を持つことになる。

【００１５】図１（ｃ）は構成要素１４と同特性を有す
る別な構成方法を示し、１５は第一の増幅器１３と同特
性のｆ（ｘ）を有する第二の増幅器、１７は第二の増幅
器１５の入力と第二の増幅器１５の反転出力を加算する
第二の加算器である。

【００１６】構成要素１４にｘ₀が入力されるとその出
力は「ｘ₀−ｆ（ｘ₀）」となる事はすでに述べた。図１
（ｃ）において、入力端子１０にｘ₀が入力されると、
第二の増幅器１５の反転出力は「−ｆ（ｘ₀）」となり
第二の加算器１７に入力される。一方入力端子１０のｘ
₀も第二の加算器１７に供給され、第二の加算器出力１
８は「ｘ₀−ｆ（ｘ₀）」となる。この関係は前述した構
成要素１４の伝達特性と同じである。

【００１７】図１（ｄ）の構成は、図１（ｂ）の構成要
素１４の代わりに図１（ｃ）の構成を用いている事と、
図１（ｃ）の入力端子１０が図１（ｂ）の入力端子１０
に接続されるのではなく図１（ｂ）の出力端子１２に接
続されている。

【００１８】図１（ｄ）において、第一の増幅器１３の
入力にｘ₀が供給されるとその出力はｆ（ｘ₀）となり第
一の加算器１６の入力となる。一方出力端子１２の出力
をｘ₀と仮定すると、このｘ₀は第二の増幅器１５に供給
され、その反転出力−ｆ（ｘ₀）が第二の加算器１７に
供給され、第二の加算器１７に供給されたもう一方の入
力ｘ₀と共に加算されるとその出力は「ｘ₀−ｆ
（ｘ₀）」となる。この出力は第一の加算器１６の入力
に接続され第一の増幅器１３の出力と共に加算されると
（式１）に示す値が第一の加算器１６の出力となって出
力端子１２に現れる。

【００１９】ｆ（ｘ₀）＋ｘ₀−ｆ（ｘ₀）＝ｘ₀……（式１）上記の如く、入力にｘ₀が供給されると直線性増幅器の
出力もｘ₀となり、非線形を含んだ第一、第二の増幅器
の特性ｆ（ｘ）は完全に相殺され、利得１でかつ周波数
に影響されない理想的な直線性増幅器が実現できる。

【００２０】図１では利得１の直線性増幅器について説
明を行ったが、図２は利得Ａを持つ直線性増幅器の構成
を示す。

【００２１】図２にしたがって動作原理を説明する。図
２（ａ）は利得Ａを有し、入力周波数に影響されない理
想の増幅器２０を示し、入力ｘ₀により出力Ａｘ₀が出力
される。

【００２２】図２（ｂ）は図１（ｄ）の第二の増幅器１
５の出力と第二の加算器１７の入力の間に減衰器２１を
直列に接続して構成される。

【００２３】図２（ｂ）にもとづいて動作を説明する。
いま入力端子１０にｘ₀が供給され、出力端子１２にＡ
ｘ₀が得られた時、利得Ａを持つ理想の直線性増幅器が
得られるとし、この事を説明する。第一の増幅器１３に
ｘ₀が入力されるとその出力はｆ（ｘ₀）となり、これが
第一の加算器１６の入力として供給される。一方出力端
子１２にはＡｘ₀が出力されたと仮定すると、Ａｘ₀は第
二の増幅器１５に供給されその反転出力は「−Ａｆ（ｘ
₀）」となり、この出力が減衰器２１に供給され「１／
Ａ」に減衰される。減衰器２１の出力は「−ｆ
（ｘ₀）」となり、この出力が第二の加算器１７に供給
される。第二の加算器１７のもう一方の入力にはＡｘ₀
が供給されているため、第二の加算器１７の出力は「Ａ
ｘ₀−ｆ（ｘ₀）」となる。この出力が第一の加算器１６
に供給されると、第一の加算器１６の出力は「ｆ
（ｘ₀）＋Ａｘ₀−ｆ（ｘ₀）＝Ａｘ₀」となって最初に仮
定した出力が得られ、理想の直線性増幅器が得られる。

【００２４】以上の説明で明確なように、第一、第二の
増幅器１３、１５の入出力伝達関数ｆ（ｘ）は完全に相
殺され、帰還ループに構成した減衰器２１の減衰率「１
／Ａ」の逆数Ａが直線性増幅器の利得Ａを与える。一般
に減衰器２１は抵抗分割により構成されるため、減衰器
２１は周波数特性を持たず、前記直線性増幅器全体も周
波数特性を持たない理想の入出力直線性を実現できる優
れた直線性増幅器の構成を提供するものである。

【００２５】図３は本発明の一実施例を示す回路図であ
り、本発明の原理を説明した図２（ｂ）のブロック図に
対応した回路図である。

【００２６】図３において、各ブロックに付した番号は
図２（ｂ）に付したブロックの番号と同一であるため、
番号の説明を省略する。

【００２７】図３において、入力端子１０のｘ₀が第一
の増幅器１３の正入力に供給されると、非反転出力のｆ
（ｘ₀）が出力される。図３では非反転増幅器である第
一の増幅器１３の利得は「Ｒ_f／Ｒ_i」であるからその出
力は「Ｒ_f・ｘ₀／Ｒ_i」となるが、利得のみでは非直線
性の議論が不十分となるため、前記利得も含めた入出力
特性（伝達関数）をｆ（ｘ）で表現している。第一の増
幅器１３の出力ｆ（ｘ ₀）は第一の加算器１６の入力の
一方に供給される。

【００２８】いま出力端子１２にＡｘ₀が出力されたと
すると、この電圧Ａｘ₀は第二の増幅器１５の入力に供
給される。第二の増幅器１５は利得が「Ｒ_f／Ｒ_i」の反
転増幅器であるからその出力は「−Ｒ_f・Ａｘ₀／Ｒ_i」
となるが、前述と同様に非直線性の議論が不十分となる
ため、利得も含めた入出力特性ｆ（ｘ）で表現すると、
第二の増幅器１５の出力は「−Ａｆ（ｘ₀）」となる。

【００２９】第一、第二の増幅器１３、１５は利得およ
び入出力特性も同一な増幅器で、非反転および反転のみ
が異なる増幅器である。

【００３０】第二の増幅器１５の出力「−Ａｆ
（ｘ₀）」は減衰器２１に供給される。減衰器２１は２
つの抵抗による抵抗分割で構成され、その分割比は「ｒ
／｛（Ａ−１）ｒ＋ｒ｝＝ｒ／Ａｒ＝１／Ａ」である。
したがって、第二の増幅器１５の出力は減衰器２１で
「１／Ａ」にされ、「−ｆ（ｘ₀）」が減衰器２１の出
力として出力され、第二の加算器１７の入力に抵抗Ｒを
介して供給される。減衰器２１の出力抵抗は「ｒ」と
「（Ａ−１）ｒ」との並列抵抗となるが、Ａの値にかか
わらずＲに比べ充分に小さな並列抵抗となるｒが選ばれ
ている。したがって、減衰器２１の出力「−ｆｘ₀」と
出力端子１２の電圧Ａｘ₀とが第二の加算器１７の入力
に供給され加算され、その出力は「Ａｘ₀−ｆ（ｘ₀）」
となる。

【００３１】第一、第二の加算器１６、１７は共に非反
転の利得１のボルテージフォロワーで構成され、前記第
一、第二の増幅器の入力周波数範囲に比べて遙かに広帯
域まで平坦な周波数特性を有した加算器となっている。
したがって前記加算器では入力周波数による特性変化は
殆ど起こらないため、第一、第二の増幅器の入出力特性
のみを考慮すればよい。

【００３２】第二の加算器１７の出力「Ａｘ₀−ｆ
（ｘ₀）」は第一の増幅器１３の出力「ｆ（ｘ₀）」と共
に第一の加算器１６の入力に供給され、その出力は「Ａ
ｘ₀−ｆ（ｘ₀）＋ｆ（ｘ₀）＝Ａｘ₀」となる。すなわ
ち、出力端子１２にＡｘ₀が出力されたとする仮定が実
証され、周波数特性を持たず、かつ入出力特性が直線の
理想的な直線性増幅器が得られる。

【００３３】前記第一、第二の増幅器を電圧負帰還構成
で利得がＲ_f／Ｒ_iのそれぞれ非反転、反転増幅器として
便宜上記述したが、電圧負帰還を行う必要はなく、また
利得がＲ_f／Ｒ_iである必要もない。利得は１以下でも１
以上でも良いが、利得が大きくなるほど所定の出力に近
づけて行くループゲインが高くなり、高速応答の直線性
増幅器となる。

【００３４】上記の如く、利得や電圧負帰還は必要不可
欠のものではないが、本発明の第一、第二の増幅器は特
性が同一で、それぞれ非反転および反転増幅器であるこ
とが必要である。非反転および反転増幅器は非直線性を
有する入出力特性ｆ（ｘ）を相殺するための手段である
から、第一の増幅器が非反転である必要は無く、反転増
幅器でも良い。その場合、第二の増幅器は非反転増幅器
となり、図３の第一の増幅器を反転増幅器に置き換え、
第二の増幅器を非反転増幅器に置き換えるだけで良い。

【００３５】また本発明の直線性増幅器の出力をスピー
カに接続したオーディオアンプにおいて加算器１６はボ
ルテージフォロワーで構成されているため出力インピー
ダンスは極端に低く、たとえ逆起電圧が出力端子１２に
発生しても直ちに加算器１６の低インピーダンスにより
減衰し、音質に影響を与えない効果がある。

【００３６】（実施例２）実施例２は、同一の非線形特
性を２つ合わせて線形にする構成に係わるもので、特に
非線形特性はＭＯＳ・ＦＥＴのゲートソース電圧対ドレ
イン電流の二乗特性を用いた構成で線形化を実施してい
る。

【００３７】図４に本発明の第二の実施例の構成原理図
を示し、図５に前記構成原理図の動作を説明するための
入出力特性図を示し、図６に前記構成原理図にもとづい
て実際の回路を構成した回路図を示す。

【００３８】図４において、３０および３１はそれぞれ
ＮチャンネルＭＯＳ・ＦＥＴおよびＰチャンネルＭＯＳ
・ＦＥＴ、３６および３７はそれぞれＥの電位を持ちお
たがいに直列に接続されダイオードＤ₁ ３２およびダイ
オードＤ₃ ３４を介してそれぞれ前記ＦＥＴ３０および
ＦＥＴ３１のゲートに接続される固定バイアス、４２は
前記固定バイアスの直列接続点４５に接続された入力端
子、３８および３９はそれぞれＥの電位を持ちお互いに
直列に接続されダイオードＤ₂ ３３およびダイオードＤ
₄ ３５を介してそれぞれ前記ＦＥＴ３０およびＦＥＴ３
１のゲートに接続される固定バイアス、４０は前記ＦＥ
Ｔ３０およびＦＥＴ３１の両ソース間接続点４６と増幅
器の出力端子４１との間に直列に接続される検知抵抗、
４４は前記出力端子４１と接続される前記固定バイアス
３８および３９の直列接続点、４３は前記出力端子４１
に接続された負荷でたとえばスピーカーＳＰである。

【００３９】前記ＦＥＴ３０および３１はそれぞれＮチ
ャンネルのＭＯＳ・ＦＥＴおよびＰチャンネルのＭＯＳ
・ＦＥＴのエンハンスメント型から構成され、その入出
力特性、即ちゲートソース間電圧対ドレーン電流（ソー
ス電流も同じ）は二乗特性を持っている。

【００４０】従って、ＦＥＴ３０の入出力特性は、次式
で示す事ができる。「ｉ_p＝Ｋ・Ｖ_GS1 ²」……………（式２）ここでｉ_Pはドレーン電流、Ｖ_GS1はゲートソース電圧、
Ｋは定数である。

【００４１】次にＦＥＴ３１の入出力特性も同様に、次
式で示す事ができる。「−ｉ_N＝Ｋ・Ｖ_GS2 ²」…………（式３）ここで−ｉ_Nは図４に示すように、検知抵抗４０をｉ_Pと
は逆の電流として流れるため負の記号が付いている。
（式２）および（式３）は図５の入出力特性のそれぞれ
５０および５１に対応した特性となる。

【００４２】（式２）を図５の上にプロットするなら
ば、原点を中心に第１象限の二乗特性で表されるが、図
５の入出力特性５０はＶ軸の左方向にＥだけ移動した形
で表されている。即ち式で表すと、「Ｖ_GS＝Ｖ＋Ｅ」と
なり（式４）が導出される。

【００４３】「ｉ_p＝Ｋ（Ｖ＋Ｅ）²」…………（式４）同様に（式３）を図５の上にプロットするならば、原点
を中心に第３象限の二乗特性で表されるが、図５の入出
力特性５１はＶ軸の右方向にＥだけ移動した形で表され
ている。即ち式で表すと、「Ｖ_GS＝Ｖ−Ｅ」となり次式
が導出される。

【００４４】「−ｉ_N＝Ｋ（Ｖ−Ｅ）²」………（式５）ＦＥＴ３０および３１の入出力特性は図５において片側
特性（実線）のみが有効で、点線部分はＦＥＴの特性か
らも実質的にあり得ない曲線である。

【００４５】いま、点線も含めた（式４）と（式５）を
加算すると、次式が導き出される。「ｉ_P＋ｉ_N＝Ｋ（Ｖ²＋２Ｖ・Ｅ＋Ｅ²）−Ｋ（Ｖ²−２
Ｖ・Ｅ＋Ｅ²）＝４Ｋ・Ｅ・Ｖ」………（式６）すなわち、入力Ｖの全領域において一定の勾配「４Ｋ・
Ｅ」を持つ直線となる。図５の５２に（式６）の直線を
示す。

【００４６】本実施例２の骨子は図５の入出力特性５０
および５１の点線で示された曲線部分をいかに実現する
かの構成方法に係わり、以下図４および図５に従ってそ
の構成方法を説明する。

【００４７】説明は図５の入力Ｖを以下の４つの領域に
分割して、各領域ごとに説明する。第一の領域（１）
は、入力Ｖが固定バイアス−Ｅより小さい領域で「Ｖ＜
−Ｅ」、第二の領域（２）は、入力Ｖが固定バイアス−
Ｅより大きい領域で「Ｖ≧−Ｅ」、第三の領域（３）
は、入力Ｖが固定バイアス＋Ｅより小さい領域で「Ｖ≦
＋Ｅ」、第四の領域（４）は、入力Ｖが固定バイアス＋
Ｅより大きい領域で「Ｖ＞＋Ｅ」、に分割する。

【００４８】図４において、入力端子４２の入力Ｖが０
の時、ＦＥＴ３０および３１のドレーン電流は（式
４）、（式５）により「ｉ_P＝ＫＥ²」および「ｉ_N＝−
ＫＥ²」となり、各ドレーン電流は検知抵抗ｒおよび負
荷のスピーカ４３を流れるが、電流の値が等しく極性が
異なるため、発生した電圧降下は互いに相殺されるため
両ソース間接続点４６の電位は０となる。従ってＦＥＴ
３０のゲートソース間電圧Ｖ _GS1は固定バイアス３６の
＋ＥがダイオードＤ₁ ３２を通ってバイアスされる。同
時にＦＥＴ３１のゲートソース間電圧Ｖ_GS2は固定バイ
アス３７の−ＥがダイオードＤ₃ ３４を通ってバイアス
される。一方、固定バイアス３８，３９の直列接続点４
４の電位も前述の通り０となるため、固定バイアス３８
およびダイオードＤ₂ ３３の回路と固定バイアス３９お
よびダイオードＤ₄ ３５の回路は共に逆バイアスされ不
動作（ＯＦＦ）の状態となる。

【００４９】上述の如き初期状態から、入力Ｖが正でか
つ＋Ｅより低い第三の領域（３）では、図５に示すよう
にｉ_Pが二乗特性で増加しｉ_N二乗特性で減少しその和は
直線的に増加する。第三の領域（３）は図５の入出力特
性５０および５１が共に実線（動作）の領域であるから
（式６）で算出した直線を示す値が出力電流となる。

【００５０】入力Ｖが正に増加して＋Ｅを越えると第四
の領域（４）に入る。第四の領域（４）は図５の入出力
特性５０は動作の領域（実線）で、入出力特性５１は不
動作の領域（点線）である。図４において、入力Ｖが固
定バイアス３７の−Ｅを越えると、ダイオードＤ₃ ３４
は逆バイアスとなりＦＥＴ３１は不動作の状態となる。
ＦＥＴ３１が不動作のままでは入出力特性は第四の領域
（４）では５０のみとなり直線にはならない。これを直
線とするためにはＦＥＴ３１のドレーン電流ｉ _Nが第四
の領域（４）でも図５の点線で示す二乗特性にならなけ
ればならない事はすでに述べた。

【００５１】いま、入力電圧Ｖが固定バイアスＥに等し
くなった状態を考察する。「Ｖ＝Ｅ」を（式４）および
（式５）に代入すると、ＦＥＴ３０および３１のドレー
ン電流はそれぞれ「ｉ_p＝４ＫＥ²」、「−ｉ_N＝Ｋ（Ｅ
−Ｅ）²＝０」となる。ＦＥＴ３０のドレーン電流ｉ_pは
検知抵抗ｒ４０を流れるため電圧降下が発生し両ソース
接続点４６に対して負の電圧が固定バイアス３８，３９
の直列接続点４４に供給される。この電圧降下Ｖ_Dは次
式で表される。

【００５２】「Ｖ_D＝ｉ_P・ｒ＝４ＫＥ²ｒ」……（式７）いま、「Ｖ_D＝Ｅ」となる検知抵抗ｒを求めると、（式
８）が導出される。

【００５３】「ｒ＝１／（４ＫＥ）」 ………………………………（式８）（式８）に示す値に検知抵抗ｒを設定することによっ
て、入力電圧Ｖが固定バイアスのＥとなった時、第四の
領域（４）では固定バイアス３８，３９の直列接続点４
４に供給される電圧は「−Ｅ」となり、固定バイアス３
９の電圧＋Ｅを打ち消して０となる。入力電圧ＶがＥを
越え更に増加すると、ＦＥＴ３０のドレーン電流ｉ_Pは
二乗曲線に従って増加する。同時に検知抵抗ｒの両端に
発生する電圧降下Ｖ_Dも「−Ｅ」から二乗曲線に従って
負の方向に増加する。電圧降下Ｖ_Dが「−Ｅ」からわず
かに負の方向に増加すると、図４の固定バイアス３９の
＋Ｅより大きな負の電圧がダイオードＤ₄ ３５を導通
（ＯＮ）させＦＥＴ３１のゲートソース間に前述の「−
Ｅ」から二乗曲線に従って負の方向に増加する電圧を供
給する。この電圧を「固定バイアス」に対して「制御バ
イアス」と呼ぶことにする。この制御バイアスによって
ＦＥＴ３１のドレーン電流ｉ_Nは、図５の入出力特性５
１の点線で示す二乗特性の電流が流れる。この電流ｉ_N
によってｉ_Pの二乗特性を補正して入出力特性５２に示
す直線の特性が第四の領域（４）でも得られる。この関
係はすでに（式６）でも説明した。

【００５４】次に、入力電圧Ｖが負の方向に増加する第
二の領域（２）および第一の領域（１）の動作説明も入
力電圧Ｖが正の場合と全く同様である。

【００５５】入力電圧Ｖが第二の領域（２）では、図４
の固定バイアス３６とダイオードＤ ₁ ３２で構成される
回路および固定バイアス３７とダイオードＤ₃ ３４で構
成される回路は動作状態（ＯＮ）となり、図５の入出力
特性５０および５１は共に実線（動作）の領域であるか
ら（式６）で算出した直線を示す値が出力電流となる。

【００５６】入力Ｖが負に増加して−Ｅを越えると第一
の領域（１）に入る。第一の領域（１）では図５の入出
力特性５０は不動作の領域（点線）であり、入出力特性
５１は動作の領域（実線）である。すなわち固定バイア
ス３６とダイオードＤ₁ ３２で構成される回路は不動作
で、固定バイアス３７とダイオードＤ₃ ３４で構成され
る回路は動作状態にある。検知抵抗ｒ４０は前述の如
く、入力電圧−Ｖが固定バイアス−Ｅと等しくなった
時、検知抵抗ｒ４０の両端の電圧降下がＥとなるように
設計されているため、第一の領域（１）では固定バイア
ス３８、３９の直列接続点４４に供給される電圧は「＋
Ｅ」となり、固定バイアス３８の電圧−Ｅを打ち消して
０となる。入力電圧−Ｖが−Ｅを越え更に負に増加する
と、ＦＥＴ３１のドレーン電流ｉ_Nは二乗曲線に従って
増加する。同時に検知抵抗ｒの両端に発生する電圧降下
Ｖ_Dも「＋Ｅ」から二乗曲線に従って正の方向に増加す
る。電圧降下Ｖ_Dが「＋Ｅ」からわずかに正の方向に増
加すると、図４の固定バイアス３８の−Ｅより大きな正
の電圧がダイオードＤ₂ ３３を導通（ＯＮ）させＦＥＴ
３０のゲートソース間に前述の「＋Ｅ」から二乗曲線に
従って正の方向に増加する制御バイアスを供給する。こ
れによってＦＥＴ３０のドレーン電流ｉ_Pは、図５の入
出力特性５０の点線で示す二乗特性の電流が流れる。こ
の電流ｉ_Pによってｉ_Nの二乗特性を補正して入出力特性
５２に示す直線の特性が第一の領域（１）でも得られ
る。この関係はすでに（式６）でも説明した。

【００５７】前述の如く、第二の領域（２）および第三
の領域（３）では固定バイアス３６および３７に接続さ
れたダイオードＤ₁ ３２およびダイオードＤ₃ ３４は動
作（ＯＮ）の状態になり、第四の領域（４）ではダイオ
ードはＤ₃ ３４がＯＦＦとなると同時に検知抵抗ｒ４０
の電圧降下による制御バイアスがダイオードＤ₄ ３５を
動作（ＯＮ）の状態とし、第一の領域（１）ではダイオ
ードＤ₁ ３２がＯＦＦとなると同時に検知抵抗ｒ４０の
電圧降下による制御バイアスがダイオードＤ₂３３を動
作（ＯＮ）の状態とし、固定バイアスと制御バイアスが
各第一から第四の領域に応じて選択的に各ダイオードに
よってスイッチングされるような構成となっている。

【００５８】図６に図４の構成原理図にもとづいて実際
の回路を構成した回路図を示す。図６は図４における固
定バイアス３６、３７、３８および３９を同一の構成か
らなる４つの定電流回路で構成している。

【００５９】定電流回路のうちの１つは、ＮＰＮトラン
ジスタ６０と、このトランジスタ６０のコレクタ・ベー
ス間に抵抗Ｒ₁が接続され、ベース・エミッタ間に抵抗
Ｒ₂が接続された構成からなっている。コレクタ・エミ
ッタ間を流れる電流ｉは、抵抗Ｒ₁と抵抗Ｒ₂の設定によ
り自由に選ぶ事ができる。コレクタ・エミッタ間の電圧
はトランジスタ６０のコレクタから正の供給電源Ｖ_CCの
間に接続された抵抗Ｒで決まり、「Ｖ_CC−ｉＲ」とな
る。なぜなら、同一の定電流回路２個が正負の供給電源
±Ｖ_CCの間に直列に接続されているため、その中点の電
位は０となるためである。「Ｖ_CC−ｉＲ＝＋Ｅ」とする
と、図４で示した固定バイアスの全てがこの定電流回路
で実現でき、図６の回路図となった。

【００６０】以上の説明で明確なように、同一特性を有
する第一、第二のＦＥＴと、前記第一、第二のＦＥＴに
固定バイアスを供給する手段と、前記第一、第二のＦＥ
Ｔの両ソース間を接続した接続点と出力端子との間にソ
ース電流を検知する検知抵抗を接続し、前記検知抵抗に
発生した電圧により前記第一、第二のＦＥＴに制御バイ
アスを供給する手段と、前記固定バイアスおよび制御バ
イアスを選択的にスイッチングするスイッチング回路よ
り構成する事によって、簡単な構成で完全に直線の特性
をもつ直線性増幅器を提供するものである。

【００６１】

【発明の効果】以上のように本発明は同一の特性を有す
る第一、第二の増幅器の持つ非直線的な特性を相殺し、
増幅器の持つ周波数領域全域にわたって完全な直線性を
有する直線性増幅器を構成することができる。

【００６２】上記第一、第二の増幅器は利得の大きさや
周波数特性の平坦性や周波数帯域を全く問題としない安
価で簡単な構成の増幅器であれば良く、コストパフォー
マンスの高い直線性増幅器である。

【００６３】また、第二の増幅器１５の出力と第二の加
算器１７の入力との間に抵抗分割方式の減衰器２１を挿
入することによって直線性増幅器の利得が自由にかつ周
波数に影響されることなく設定できる。

【００６４】また、実施例２では、同一の特性を有する
第一、第二のＦＥＴの持つ非直線的な特性を固定バイア
スおよび制御バイアスをスイッチング回路で選択的に前
記ＦＥＴのゲートに供給することによって相殺し、ＦＥ
Ｔの持つ周波数領域全域にわたって完全な直線性を有す
る直線性増幅器を簡単に構成することができる。

【００６５】このような高い入出力直線性を有した増幅
器は、音響用増幅器のみならず映像機器および通信機器
などの増幅器に使用でき、たとえばテレビ、ビデオなど
の映像検波後の増幅回路やディジタル機器のＡ／Ｄ変換
器に用いられる増幅器など幅広い分野の増幅器に適用で
きる優れた効果を発揮する直線性増幅器を提供するもの
である。

【図面の簡単な説明】

【図１】（ａ）理想的な入出力直線性を有する増幅器を
示すブロック図（ｂ）図１（ａ）と同特性を実現する二つの構成要素１
３，１４と加算器で構成するブロック図（ｃ）図１（ｂ）の構成要素１４と同特性を有する別な
構成方法を示すブロック図（ｄ）本発明の直線性増幅器のブロック図

【図２】（ａ）理想的な入出力直線性を有する利得Ａの
増幅器を示すブロック図（ｂ）本発明の利得Ａを有する直線性増幅器のブロック
図

【図３】本発明の一実施例を示す回路図

【図４】本発明の第二の実施例を示す構成原理図

【図５】同第二の実施例の動作を説明する入出力特性図

【図６】同第二の実施例を示す回路図

【図７】従来例における負帰還増幅回路の構成図

【図８】同周波数特性と帰還量との関係を示す図

【符号の説明】

１３第一の増幅器１５第二の増幅器１６第一の加算器１７第二の加算器２１減衰器

Claims

【特許請求の範囲】

【請求項１】同一特性を有する第一、第二の増幅器
と、この第一、第二の増幅器の出力にそれぞれ接続され
た第一、第二の加算器とを備え、前記第一の増幅器の入
力を入力端子と接続し、前記第一の加算器の出力を前記
第二の加算器、前記第二の増幅器および出力端子に接続
し、前記第二の加算器の出力を前記第一の加算器に接続
してなる直線性増幅器。
【請求項２】第二の増幅器と第二の加算器との間に減
衰器を接続してなる請求項１記載の直線性増幅器。
【請求項３】同一特性を有する第一、第二のＦＥＴ
と、前記第一、第二のＦＥＴに固定バイアスを供給する
手段と、前記第一、第二のＦＥＴの両ソース間を接続し
た接続点と出力端子との間にソース電流を検知する検知
抵抗を接続し、前記検知抵抗に発生した電圧により前記
第一、第二のＦＥＴに制御バイアスを供給する手段と、
前記固定バイアスおよび制御バイアスを選択的にスイッ
チングするスイッチング回路より構成してなる直線性増
幅器。