JPH07320665A - Electron source and image forming device using it - Google Patents

Electron source and image forming device using it

Info

Publication number
JPH07320665A
JPH07320665A JP11491194A JP11491194A JPH07320665A JP H07320665 A JPH07320665 A JP H07320665A JP 11491194 A JP11491194 A JP 11491194A JP 11491194 A JP11491194 A JP 11491194A JP H07320665 A JPH07320665 A JP H07320665A
Authority
JP
Japan
Prior art keywords
electron
image
wiring
image forming
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11491194A
Other languages
Japanese (ja)
Inventor
Yasuyuki Todokoro
泰之 外處
Hidetoshi Suzuki
英俊 鱸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11491194A priority Critical patent/JPH07320665A/en
Publication of JPH07320665A publication Critical patent/JPH07320665A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Landscapes

  • Electron Sources, Ion Sources (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electron Beam Exposure (AREA)

Abstract

PURPOSE:To form an electron source, which can form the even elements and which can evenly discharge the electron, and to form an image forming device, which can display with the even luminance. CONSTITUTION:Electron discharging elements arranged in lines on a substrate is divided into three groups of A, B, C, and connected to each other per a group by common wirings 902A, B, C. These wirings are laminated per a group with an insulating layer 908 between them, and each element is driven by a difference of the electric potential applied to the wirings 902A, B, C and the wiring 903. Since each group is formed of the elements at 1/3 of one line, even in the case where voltage is applied from the end of the wiring, lowering of the voltage due to the resistance is small, and unevenness between each element is small at the time of forming and at the time of discharging electron. In the case where an image is formed by discharging electron, unevenness of the luminance due to the unevenness of the surface conduction type electron discharging elements is reduced, and the even display is enabled.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数の表面伝導型放出
素子を備える電子源およびこれを応用した画像形成装置
において、電子放出量分布およびそれによって得られる
輝度の分布を均一にする方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source having a plurality of surface conduction electron-emitting devices and an image forming apparatus to which the electron source is applied, which makes the electron emission amount distribution and the luminance distribution obtained thereby uniform. It is a thing.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。
2. Description of the Related Art Conventionally, two types of electron emitters, a thermoelectron source and a cold cathode electron source, are known.

【0003】冷陰極電子源には電界放出型(以下FEと
略す)、金属/絶縁層/金属型(以下MIMと略す)や
表面伝導型放出素子(以下SCE:Surface Conductive
Emitterと略す)等がある。
Cold cathode electron sources include field emission type (hereinafter abbreviated as FE), metal / insulating layer / metal type (hereinafter abbreviated as MIM), and surface conduction type emission elements (hereinafter SCE: Surface Conductive).
(Abbreviated as Emitter).

【0004】FE型の例としては W.P.Dyke & W.W.Dola
n, "Field emission", Advance inElectron Physics,
8,89 (1956)等が知られている。
As an example of the FE type, WPDyke & WWDola
n, "Field emission", Advance in Electron Physics,
8,89 (1956) and others are known.

【0005】MIM型の例としては C.A.Mead,"The tun
nel-emission amplifier, J.Appl.Phys.,32,646(1961)
やC.A.Spindt, "Physical properties of thin-film fi
eld emission cathodes with molybdenum cones", J.Ap
pl.Phys.,47,5248(1976) 等が知られている。
An example of the MIM type is CAMead, "The tun
nel-emission amplifier, J.Appl.Phys., 32,646 (1961)
And CASpindt, "Physical properties of thin-film fi
eld emission cathodes with molybdenum cones ", J.Ap
pl.Phys., 47, 5248 (1976) and the like are known.

【0006】SCE型の例としては M.I.Elinson, Radi
o Eng. Electron Pys., 10, (1965)等がある。
As an example of the SCE type, MIElinson, Radi
o Eng. Electron Pys., 10, (1965), etc.

【0007】SCEは基板上に形成された小面積の薄膜
に、膜面に平行に電流を流すことにより、電子放出が生
ずる現象を利用するものである。
The SCE utilizes a phenomenon in which electron emission occurs when a current is passed through a thin film having a small area formed on a substrate in parallel with the film surface.

【0008】このSCEとしては、前記エリンソン等に
よるSnO2薄膜を用いたもの、Au薄膜によるもの
[G.Dittner:"Thin Solid Films",9,317(1972)] 、In
2O3/SnO2薄膜によるもの[M.Hartwell and C.G.Fo
nstad: "IEEE Trans.Ed COnf.",519(1975)]、カーボン
薄膜によるもの[荒木久 他:真空、第26巻、第1
号、22頁(1983)]等が報告されている。
As the SCE, the one using the SnO2 thin film by Erinson et al., The one using the Au thin film [G. Dittner: "Thin Solid Films", 9,317 (1972)], In
2O3 / SnO2 thin film [M.Hartwell and CGFo
nstad: "IEEE Trans.Ed COnf.", 519 (1975)], by carbon thin film [Haraki Araki et al .: Vacuum, Vol. 26, Vol. 1]
No., p. 22 (1983)] and the like.

【0009】これらのSCEの典型的な素子構成として
前述のM.Hartwellの素子構成を図15に示す。同図にお
いて、1301は絶縁性基板である。1302は電子放
出部形成用薄膜で、H型形状のパターンに、スパッタで
形成された金属酸化物薄膜等からなり、後述のフォーミ
ングと呼ばれる通電処理により電子放出部1303が形
成される。1304は電子放出部を含む薄膜と呼ぶ。な
お、図中のL1は0.5mm 〜1mm、 W1は 0.1mm
で設定されている。
FIG. 15 shows the above-mentioned M. Hartwell device structure as a typical device structure of these SCEs. In the figure, 1301 is an insulating substrate. Reference numeral 1302 denotes a thin film for forming an electron emitting portion, which is made of a metal oxide thin film or the like formed by sputtering on an H-shaped pattern, and the electron emitting portion 1303 is formed by an energization process called forming described later. Reference numeral 1304 is called a thin film including an electron emitting portion. In the figure, L1 is 0.5 mm to 1 mm, W1 is 0.1 mm
Is set in.

【0010】従来、これらのSCEにおいては、電子放
出を行う前に電子放出部形成用薄膜1302に予めフォ
ーミングと呼ばれる通電処理によって電子放出部130
3を形成するのが一般的である。すなわち、フォーミン
グとは電子放出部形成用薄膜1302の両端に電圧を印
加通電し、電子放出部形成用薄膜1302を局所的に破
壊、変形もしくは変質せしめ、電気的に高抵抗な状態に
した電子放出部1303を形成することである。前記フ
ォーミング処理をしたSCEは、上述電子放出部を含む
薄膜1304に電圧を印加し、素子表面に電流を流すこ
とにより、上述電子放出部1303より電子を放出せし
めるものである。
Conventionally, in these SCEs, the electron-emitting portion 130 is previously subjected to an energization process called forming before the electron-emitting portion forming thin film 1302 is emitted.
It is common to form 3. That is, the forming means that a voltage is applied to both ends of the electron emission portion forming thin film 1302 to locally destroy, deform or alter the electron emission portion forming thin film 1302, and the electron emission is made into a high electric resistance state. That is to form the portion 1303. The SCE that has undergone the forming process is one in which electrons are emitted from the electron emitting portion 1303 by applying a voltage to the thin film 1304 including the electron emitting portion and causing a current to flow on the device surface.

【0011】上述のSCEは、構造が単純で製造も容易
であることから、大面積にわたり多数素子を配列形成で
きる利点がある。そこで、この特徴をいかせるようない
ろいろな応用が研究されている。例えば、荷電ビーム
源、表示装置等が上げられる。多数のSCEを配列形成
した例としては、並列にSCEを配列し、個々の素子の
両端を配線にてそれぞれ結線した行を多数行配列した電
子源があげられる(例えば、本出願人が提案した特開平
1−31332号公報)。また、特に表示装置等の画像
形成装置においては、近年、液晶を用いた平板型表示装
置がCRTに替わって普及してきたが、自発光型でない
ためバックライト等をもたなければならない、視野角が
小さい等の問題点があり、自発光型の表示装置の開発が
望まれてきた。SCEを多数配置した電子源と電子源よ
り放出された電子によって、可視光を発光せしめる蛍光
体とを組み合わせた表示装置である画像形成装置は、大
画面の装置でも比較的容易に製造でき、かつ視野角の優
れた自発光型表示装置である。
The above-mentioned SCE has an advantage that a large number of elements can be arrayed over a large area because it has a simple structure and is easy to manufacture. Therefore, various applications are being studied to make use of this feature. For example, a charged beam source, a display device, etc. can be used. An example of arranging a large number of SCEs is an electron source in which SCEs are arranged in parallel and a large number of rows in which both ends of each element are connected by wiring are arranged (for example, proposed by the present applicant). JP-A-1-31332). Further, in image forming apparatuses such as display devices, in particular, flat-panel display devices using liquid crystals have become widespread in place of CRTs in recent years, but since they are not self-luminous, they must have a backlight or the like. Therefore, there is a demand for the development of a self-luminous display device. An image forming apparatus, which is a display device in which a large number of SCEs are arranged and a phosphor that emits visible light by the electrons emitted from the electron source, is relatively easy to manufacture even in a large screen device, and It is a self-luminous display device with an excellent viewing angle.

【0012】[0012]

【発明が解決しようとする課題】上述の平板型CRTを
はじめとしてSCEを応用した各種画像形成装置に於い
て高品位、高精細な画像や第画面が望まれるのは当然で
あるが、そのためには、電子源の行、列の数がそれぞれ
数百〜数千と非常に多くの素子配列が必要となり、かつ
各素子特性が均一であることが望まれる。これまでに提
案されてきたこれらの装置における多数素子の結線方法
は、例えば上記特開平1−31332号公報に記載され
た様な画像形成装置においては梯子状に、また発明者等
が試みた他の方法では単純マトリクス状に結線されてい
て、同一列の素子は全て少なくとも1本の共通配線に接
続されている。そしてこれら共通配線の端部で外部端子
と接続され、これら素子を前述のフォーミング処理する
際、あるいは駆動する際、通電はその共通配線端部から
電流を注入して行われる。しかしながら、大規模の電子
源の場合、以下のような問題点があった。
It is natural that a high-quality, high-definition image and the second screen are desired in various image forming apparatuses to which SCE is applied, including the above-mentioned flat plate type CRT. Requires a very large array of elements, each having several hundreds to several thousands of rows and columns of electron sources, and is desired to have uniform element characteristics. The method of connecting a large number of elements in these devices that has been proposed so far is, for example, in the form of a ladder in the image forming apparatus as described in JP-A-1-31332, or by the inventors. In the method described above, the wirings are connected in a simple matrix, and all the elements in the same column are connected to at least one common wiring. The ends of these common wires are connected to external terminals, and when these elements are subjected to the above-mentioned forming process or driven, energization is performed by injecting a current from the ends of the common wires. However, the large-scale electron source has the following problems.

【0013】配線抵抗による電圧降下のため、共通配線
の給電点から遠くに接続された素子ほど印加電圧が低く
なり、放出電子量および輝度が低下する。この時、配線
による電圧降下量は駆動回路との途中に接続される素子
に流れる電流量によって変化してしまう。
Due to the voltage drop caused by the wiring resistance, the applied voltage becomes lower as the element is connected farther from the feeding point of the common wiring, and the amount of emitted electrons and the luminance are lowered. At this time, the amount of voltage drop due to the wiring changes depending on the amount of current flowing through the element connected to the drive circuit.

【0014】上述のように本素子ではフォーミングとよ
ばれる通電処理により膜を変質させて素子を作製する
が、1本の共通配線に多くのSCEが結線されているた
め、前述の特開平1−31332号のような並列に結線
されている場合はもちろん、単純マトリクス状に結線さ
れている場合においても、通常は列単位あるいは行単位
などの、ある特定単位の複数個の素子を同時にフォーミ
ングする。
As described above, in the present device, the film is modified by an energization process called forming, and the device is manufactured. However, since many SCEs are connected to one common wiring, the above-mentioned JP-A-1- Not only in the case of parallel connection like No. 31332 but also in the case of simple matrix connection, usually, a plurality of elements of a certain specific unit such as a column unit or a row unit are simultaneously formed.

【0015】ここで、フォーミング時に必要となる電流
はその製法や構成によっても変わるが、例えば1素子あ
たり瞬時値で約30mAの電流を流す必要があり、同時
に数百素子分のフォーミング電流が流れるとすると、そ
の総電流が瞬時値で10A以上となる。この時、配線抵
抗による電圧降下のため、共通配線への給電点の近くに
接続された素子ほど印加電圧が高くなり、最初にフォー
ミング処理が終了する。また、給電点から遠くに接続さ
れた素子への印加電圧は徐々に上昇し、フォーミングさ
れる直前に急激に上昇することもある。つまり全素子が
同一条件ではフォーミングされず、素子特性に分布が生
じてしまう。
Here, although the current required for forming varies depending on the manufacturing method and configuration, for example, it is necessary to flow a current of about 30 mA per element as an instantaneous value, and if a forming current for several hundred elements simultaneously flows. Then, the total current becomes 10 A or more in an instantaneous value. At this time, due to the voltage drop due to the wiring resistance, the applied voltage becomes higher as the element is closer to the power feeding point to the common wiring, and the forming process is completed first. Further, the applied voltage to the element connected far from the feeding point gradually rises, and sometimes rises sharply immediately before forming. That is, all elements are not formed under the same conditions, and a distribution occurs in element characteristics.

【0016】また、例えば共通配線の片側のみが駆動回
路と接続されている画像形成装置に於いて、ある走査ラ
インを全部点灯させた場合、駆動回路が接続されている
側の画素の輝度を100とすると、その反対側の画素の
輝度は約70と低くなるが、駆動回路が接続されている
のと反対側の画素のみを点灯させた場合ほぼ100の輝
度で点灯する。このように発光のパターンによって輝度
が変化するといる現象がおき、これはマトリクスの規模
が大きくなるほど、さらに顕著となる。
Further, for example, in an image forming apparatus in which only one side of the common wiring is connected to the drive circuit, when a certain scanning line is turned on, the luminance of the pixel on the side to which the drive circuit is connected is 100. Then, the brightness of the pixel on the opposite side is low, about 70, but when only the pixel on the opposite side to which the drive circuit is connected is turned on, the pixel is turned on with a brightness of about 100. In this way, there occurs a phenomenon in which the luminance changes depending on the light emission pattern, which becomes more remarkable as the scale of the matrix increases.

【0017】このような問題点のため、SCEは素子構
造が簡単であるという利点があるにもかかわらず、産業
上積極的に応用されるには至っていなかった。
Due to such a problem, although the SCE has the advantage that the device structure is simple, it has not been industrially applied positively.

【0018】本発明は、かかる従来の問題点に鑑みて、
電子放出量あるいは輝度が一様な電子源および画像形成
装置を提供することを目的として成されたものである。
In view of such conventional problems, the present invention has
The object of the present invention is to provide an electron source and an image forming apparatus having a uniform electron emission amount or brightness.

【0019】[0019]

【課題を解決するための手段】および[Means for Solving the Problems] and

【作用】本発明は前述の問題を解決するために、図1の
ように共通配線を多層化して1列に並ぶ冷陰極素子を複
数個のグループ(図1ではA,B,Cの3グループ)に
分割し、それぞれのグループ毎に給電源と接続する。冷
陰極素子は列配線903と行配線902の交点毎に形成
され、電圧を印加される。縦配線と横配線とは絶縁体9
06を隔てて形成されている。行配線は冷陰極素子のグ
ループごとに配線902A,902B,902Cとして
独立している。
In order to solve the above-mentioned problem, the present invention has a plurality of groups of cold cathode elements (three groups A, B and C in FIG. 1) in which common wirings are multi-layered and arranged in a line as shown in FIG. ) And connect to the power supply for each group. The cold cathode element is formed at each intersection of the column wiring 903 and the row wiring 902, and a voltage is applied. Longitudinal wiring and horizontal wiring are insulators 9
It is formed so as to be separated by 06. The row wirings are independent as wirings 902A, 902B, 902C for each group of cold cathode devices.

【0020】図1では各グループの共通配線は多層化す
ることで分離されているが、図2のように同一面内で分
離していてもよい。図2においては、横配線は、グルー
プAとグループBとで独立した配線902A’と配線9
02B’に分けられており、独立して電源を供給され
る。配線902A’と902B’とは同一平面上に形成
されている。
In FIG. 1, the common wirings of each group are separated by forming multiple layers, but they may be separated in the same plane as in FIG. In FIG. 2, the horizontal wirings include the wirings 902A ′ and 9 which are independent in the group A and the group B.
It is divided into 02B 'and is independently supplied with power. The wirings 902A 'and 902B' are formed on the same plane.

【0021】本発明によるグループごとに冷陰極素子を
配線した電子源ならびに画像形成装置では、前記従来の
冷陰極素子をはじめとする各種の冷陰極素子を用いるこ
とが可能である。
In the electron source and the image forming apparatus in which the cold cathode elements are wired for each group according to the present invention, various cold cathode elements including the conventional cold cathode element can be used.

【0022】また、冷陰極素子の中でもとりわけ好まし
いのは、表面伝導型放出素子である。すなわち、前記M
IM型素子は絶縁層や上部電極の厚さを比較的精密に制
御する必要があり、またFE型は針状の電子放出部の先
端形状を精密に制御する必要がある。そのため、これら
の素子は比較的製造コストが高くなったり、製造プロセ
ス上の制限から大面積のものを作成するのが困難となる
場合があった。
Among the cold cathode devices, the surface conduction electron-emitting device is particularly preferable. That is, the M
The IM type element needs to control the thickness of the insulating layer and the upper electrode relatively precisely, and the FE type needs to precisely control the tip shape of the needle-shaped electron emitting portion. Therefore, these elements may have a relatively high manufacturing cost, or it may be difficult to manufacture a large area device due to restrictions in the manufacturing process.

【0023】これに対して、表面伝導型放出素子は、構
造が単純で製造が容易であり、大面積のものも容易に作
成できる。近年、特に大画面で安価な表示装置が求めら
れている状況においては、とりわけ好適な冷陰極素子で
あるといえる。
On the other hand, the surface conduction electron-emitting device has a simple structure and is easy to manufacture, and a large-area one can be easily manufactured. In recent years, it can be said that this is a particularly suitable cold cathode element particularly in a situation where an inexpensive display device having a large screen is required.

【0024】さらに、本発明の方法は、表面伝導型放出
素子の場合には、駆動字の効果に加え、フォーミング時
においても従来に比べて優れた効果を発揮することが可
能である。
Further, in the case of the surface conduction electron-emitting device, the method of the present invention can exhibit not only the effect of driving character but also the effect superior to the conventional one at the time of forming.

【0025】また、本願発明者等は表面伝導型放出素子
の中では、電子放出部もしくはその周辺部を微粒子膜か
ら形成したものが、特性上あるいは大面積化する上で好
ましいことを見いだしている。
Further, the inventors of the present application have found that among the surface conduction electron-emitting devices, the one in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is preferable in view of characteristics or large area. .

【0026】そこで、微粒子膜を用いて形成した表面伝
導型放出素子を冷陰極素子として用いた画像形成装置
を、本発明の好ましい例として説明する。
Therefore, an image forming apparatus using a surface conduction electron-emitting device formed of a fine particle film as a cold cathode device will be described as a preferred example of the present invention.

【0027】以下に本発明に係わる電子源の基本的な構
成と製造方法について図4,図5,図6を用いて説明す
る。
The basic structure and manufacturing method of the electron source according to the present invention will be described below with reference to FIGS. 4, 5 and 6.

【0028】図4は本発明における電子源に用いられる
SCEの単素子の基本的な構成(図5中の509部分)
を示す図面である。同図において401は絶縁性基板、
405と406は電極、404は電子放出部を含む薄
膜、403は電子放出部である。
FIG. 4 shows the basic structure of a single element of the SCE used in the electron source of the present invention (portion 509 in FIG. 5).
FIG. In the figure, 401 is an insulating substrate,
Reference numerals 405 and 406 are electrodes, 404 is a thin film including an electron emitting portion, and 403 is an electron emitting portion.

【0029】本発明における電子放出部を含む薄膜40
3のうち電子放出部403としては粒径が数十オングス
トロームの導電性微粒子からなり、電子放出部403を
除いた部分の電子放出部を含む薄膜404は微粒子膜か
らなる。なおここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造として、微粒子が個
々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは重なりあった状態(島状も含む)の膜をさ
す。
The thin film 40 including the electron emitting portion in the present invention
3, the electron emitting portion 403 is made of conductive fine particles having a particle diameter of several tens of angstroms, and the thin film 404 including the electron emitting portion except the electron emitting portion 403 is made of a fine particle film. The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state in which the fine particles are individually dispersed and arranged but also in a state in which the fine particles are adjacent to each other or overlap each other (also in an island shape). Including) film.

【0030】また、これとは別に電子放出部を含む薄膜
404は、導電性微粒子が分散されたカーボン薄膜等の
場合がある。電子放出部を含む薄膜404の具体例を挙
げるならばPd,Ru,Ag,Au,Ti,In,C
u,Cr,Fe,Zn,Sn,Ta,W,Pb等の金
属、PdO,SnO2,In2O3,PbO,Sb2O3等
の酸化物、HfB2,ZrB2,LaB6,CeB6,YB
4,GdB4等の硼化物、Tic,ZrC,HfC,Ta
C,SiC,WC等の炭化物、TiN,ZrN,HfN
等の窒化物、Si,Ge等の半導体、カーボン、 Ag
Mg,NiCu,Pb,Sn等である。
In addition to this, the thin film 404 including the electron emitting portion may be a carbon thin film in which conductive fine particles are dispersed. Pd, Ru, Ag, Au, Ti, In, and C are given as specific examples of the thin film 404 including the electron emitting portion.
Metals such as u, Cr, Fe, Zn, Sn, Ta, W, Pb, oxides such as PdO, SnO2, In2O3, PbO, Sb2O3, HfB2, ZrB2, LaB6, CeB6, YB.
4, boride such as GdB4, Tic, ZrC, HfC, Ta
Carbides such as C, SiC, WC, TiN, ZrN, HfN
Such as nitrides, semiconductors such as Si and Ge, carbon, Ag
Mg, NiCu, Pb, Sn and the like.

【0031】そして電子放出部を含む薄膜404は真空
蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、
ディッピング法、スピナー法等によって形成される。
The thin film 404 including the electron emitting portion is formed by vacuum vapor deposition, sputtering, chemical vapor deposition, dispersion coating,
It is formed by a dipping method, a spinner method, or the like.

【0032】電子放出部を有するSCEの製造方法とし
てはさまざまな方法が考えられるが、その一例を図6に
示す。図において602は電子放出部形成用薄膜で例え
ば微粒子膜が挙げられる。
Various methods are conceivable as a method of manufacturing an SCE having an electron emitting portion, one example of which is shown in FIG. In the figure, reference numeral 602 denotes a thin film for forming an electron emitting portion, which is, for example, a fine particle film.

【0033】以下、順を追って製造方法を説明する。The manufacturing method will be described below step by step.

【0034】(1)絶縁性基板601を洗剤、純水およ
び有機溶剤により十分に洗浄後、真空蒸着技術、フォト
リソグラフィー技術により該絶縁性基板601の面上
に、給電配線、素子電極を有する共通配線605、同じ
く606、絶縁層を形成する。給電配線が最下層の場合
は、基板601上に給電配線を形成し、絶縁層を介して
その上に共通配線605、606を形成する(図6
(a))。また逆に給電配線が最下層でない場合は下層
の共通配線605、606を形成後に絶縁層を介して給
電配線を形成する。配線の材料としては導電性を有する
ものであればどのようなものであっても構わないが、例
えばニッケル金属が挙げられ、電極間隔L1は2μm、
電極長さW1(図4参照)は300μm、配線605、
606の素子電極部分の膜厚dは1000オングストロ
ームである。
(1) After the insulating substrate 601 is thoroughly washed with a detergent, pure water and an organic solvent, a common wiring having a power supply wiring and a device electrode is formed on the surface of the insulating substrate 601 by a vacuum deposition technique and a photolithography technique. The wiring 605, the same 606, and an insulating layer are formed. When the power supply wiring is the lowermost layer, the power supply wiring is formed on the substrate 601, and the common wirings 605 and 606 are formed thereon via the insulating layer (FIG. 6).
(A)). On the contrary, when the power supply wiring is not the lowermost layer, the common wirings 605 and 606 in the lower layer are formed and then the power supply wiring is formed through the insulating layer. Any material may be used as the wiring material as long as it has conductivity. For example, nickel metal may be used, and the electrode interval L1 is 2 μm.
The electrode length W1 (see FIG. 4) is 300 μm, the wiring 605,
The film thickness d of the element electrode portion of 606 is 1000 angstrom.

【0035】(2)絶縁性基板601上に設けられた配
線605と配線606との間に、有機金属溶液を塗布し
て放置することにより、有機金属薄膜を形成する。な
お、有機金属溶液とは、前記 Pd,Ru,Ag,A
u,Ti,In,Cu,Cr,Fe,Sn,Ta,W,
Pb等の金属を主元素とする有機化合物の溶液である。
この後、有機金属膜を過熱焼成処理し、リフトオフ、エ
ッチング等によりパターニングし、電子放出部形成用薄
膜602を形成する(図6(b))。
(2) An organometallic thin film is formed by applying an organometallic solution between the wiring 605 and the wiring 606 provided on the insulating substrate 601, and leaving it to stand. The organic metal solution is the above-mentioned Pd, Ru, Ag, A
u, Ti, In, Cu, Cr, Fe, Sn, Ta, W,
It is a solution of an organic compound whose main element is a metal such as Pb.
After that, the organic metal film is subjected to a heating treatment by heating, and is patterned by lift-off, etching or the like to form a thin film 602 for forming an electron emitting portion (FIG. 6B).

【0036】(3)続いて、フォーミングと呼ばれる通
電処理が、図6の配線605,606に設けた素子電極
間に不図示の電源によりパルス602状あるいは、高速
の昇電圧により行われると、電子放出部形成用薄膜60
2の部位に構造の変化した電子放出部3が形成される
(図6(c))。この通電処理により電子放出部形成用
薄膜602を局所的に破壊、変形もしくは変質せしめ、
構造の変化した部位を電子放出部603と呼ぶ。先に説
明した様に、電子放出部603は導電性微粒子で構成さ
れていることを本発明者らは観察している。
(3) Next, when an energization process called forming is performed between the element electrodes provided on the wirings 605 and 606 of FIG. 6 by a pulse 602 or a high-speed rising voltage by an unillustrated power supply, Thin film for forming emission part 60
An electron emitting portion 3 having a changed structure is formed at the portion 2 (FIG. 6C). This energization process locally destroys, deforms or modifies the electron emission portion forming thin film 602,
The site where the structure is changed is called an electron emitting portion 603. As described above, the present inventors have observed that the electron emitting portion 603 is composed of conductive fine particles.

【0037】フォーミング処理の電圧波形を図13に示
す。図13中、T1及びT2は電圧波形のパルス幅とパ
ルス間隔であり、T1を1マイクロ秒〜10ミリ上、T
2を10マイクロ秒〜100ミリ秒とし、三角波の波高
値(フォーミング時のピーク電圧)は4V〜10V程度
とし、フォーミング処理は真空雰囲気下で数十秒間程度
で適宜設定した。
FIG. 13 shows the voltage waveform of the forming process. In FIG. 13, T1 and T2 are the pulse width and pulse interval of the voltage waveform.
2 was set to 10 microseconds to 100 milliseconds, the peak value of the triangular wave (peak voltage during forming) was set to about 4V to 10V, and the forming treatment was appropriately set in a vacuum atmosphere for about several tens of seconds.

【0038】ここで各グループの配線が分離されている
ので、各グループ毎独立に印加電圧を設定できる。すな
わち給電点から遠いグループは配線抵抗による電圧降下
を考慮して印加電圧を高く設定できる。
Since the wiring of each group is separated, the applied voltage can be set independently for each group. That is, in the group far from the feeding point, the applied voltage can be set high considering the voltage drop due to the wiring resistance.

【0039】以上説明した電子放出部を形成する際に、
素子の電極間に三角波パルスを印加してフォーミング処
理を行っているが、素子の電極間に印加する波形は三角
波に限定することはなく、矩形波など所望の波形を用い
ても良く、その波高値及びパルス幅・パルス間隔などに
ついても上述の値に限ることなく、電子放出部が良好に
形成されれば所望の値を選択することができる。
When forming the electron emitting portion described above,
Although the triangular wave pulse is applied between the electrodes of the element to perform the forming process, the waveform applied between the electrodes of the element is not limited to the triangular wave, and a desired waveform such as a rectangular wave may be used. The high value, the pulse width, the pulse interval, and the like are not limited to the above values, and a desired value can be selected as long as the electron emitting portion is well formed.

【0040】上述のような素子構成と製造方法によって
作成された本発明にかかわるSCEの基本特性について
図7、図8を用いて説明する。
The basic characteristics of the SCE according to the present invention produced by the above element structure and manufacturing method will be described with reference to FIGS. 7 and 8.

【0041】図7は、図4で示した構成を有する素子の
電子放出特性を測定するための測定評価装置の概略構成
図である。図7において、401は絶縁性基板、405
及び406は素子電極、404は電子放出部を含む薄
膜、403は電子放出部を示す。また、731は素子に
素子電圧Vfを印加するための電源、730は素子電極
405、406間の電子放出部を含む薄膜404を流れ
る素子Ifを測定するための電流計、734は素子の電
子放出部より放出されるIeを捕捉するためのアノード
電極、733はアノード電極734に加速電圧Vaを印
加するための高圧電源、732は素子の電子放出部40
3より放出される放出電流Ieを測定するための電流計
である。
FIG. 7 is a schematic configuration diagram of a measurement / evaluation apparatus for measuring the electron emission characteristics of the element having the configuration shown in FIG. In FIG. 7, 401 is an insulating substrate, and 405.
Reference numerals 406 and 406 denote device electrodes, 404 a thin film including an electron emitting portion, and 403 an electron emitting portion. Further, 731 is a power supply for applying the element voltage Vf to the element, 730 is an ammeter for measuring the element If flowing in the thin film 404 including the electron emitting portion between the element electrodes 405 and 406, and 734 is electron emission of the element. An anode electrode for capturing Ie emitted from the device, 733 is a high-voltage power supply for applying an acceleration voltage Va to the anode electrode 734, and 732 is an electron emitting portion 40 of the device.
3 is an ammeter for measuring the emission current Ie emitted from the device 3.

【0042】SCEの上記素子電流If、放出電流Ie
の測定に当たっては、素子電極405、406に電源7
31と電流計730とを接続し、該SCEの上方に電源
733と電流計732とを接続したアノード電極734
を配置している。また、本SCE及びアノード電極73
4は真空装置内に設置され、その真空装置には不図示の
排気ポンプ及び真空計などの真空装置に必要な機器が具
備されており、所望の真空下で本素子の測定評価を行え
る様になっている。
The above device current If and emission current Ie of SCE
For the measurement of, the power supply 7 is applied to the device electrodes 405 and 406.
31 and an ammeter 730 are connected, and an anode electrode 734 in which a power source 733 and an ammeter 732 are connected above the SCE.
Are arranged. Also, the SCE and the anode electrode 73
4 is installed in a vacuum device, and the vacuum device is equipped with equipment necessary for the vacuum device such as an exhaust pump and a vacuum gauge (not shown) so that the measurement and evaluation of this element can be performed under a desired vacuum. Has become.

【0043】なお、アノード電極の電極Vaは1kV〜
10kV、アノード電極とSCEとの距離Hは3mm〜
8mmの範囲で測定した。
The electrode Va of the anode electrode is 1 kV to
10 kV, distance H between anode electrode and SCE is 3 mm ~
It was measured in the range of 8 mm.

【0044】図7に示した測定評価装置により測定され
た放出電流Ie及び素子電流Ifと素子電圧Vfの関係
の典型的な例を図8に示す。なお、図8は任意単位で示
されており、放出電流Ieに対する3つの特性を有す
る。
FIG. 8 shows a typical example of the relationship between the emission current Ie and the device current If and the device voltage Vf measured by the measurement / evaluation apparatus shown in FIG. Note that FIG. 8 is shown in arbitrary units and has three characteristics with respect to the emission current Ie.

【0045】まず、第一に、本素子はある電圧(しきい
値電圧と呼ぶ、図8中のVth)以上の素子電圧を印加
すると急激に放出電流Ieが増加し、一方しきい値電圧
Vth以下では放出電流Ieがほとんど検出されない。
すなわち、放出電流Ieに対する明確なしきい値電圧V
thを持った非線形素子である。
First, in the present device, when a device voltage higher than a certain voltage (called threshold voltage, Vth in FIG. 8) is applied, the emission current Ie rapidly increases, while the threshold voltage Vth is increased. In the following, the emission current Ie is hardly detected.
That is, a clear threshold voltage V with respect to the emission current Ie
It is a non-linear element having th.

【0046】第二に、放出電流Ieが素子電圧Vfに依
存する。また、電子放出電流IeがほぼIfに比例する
領域がある。
Secondly, the emission current Ie depends on the device voltage Vf. Further, there is a region where the electron emission current Ie is almost proportional to If.

【0047】第三に、アノード電極734に補足される
放出電荷は、素子電圧Vfを印加する時間に依存する。
すなわち、アノード電極734に捕捉される電荷量は、
素子電圧Vfを印加する時間により制御できる。
Thirdly, the emitted charges captured by the anode electrode 734 depend on the time for which the device voltage Vf is applied.
That is, the amount of charge captured by the anode electrode 734 is
It can be controlled by the time for which the element voltage Vf is applied.

【0048】以上のような特性を有するため、本発明に
かかわるSCEは、多方面への応用が期待できる。例え
ば、画像形成パネルを構成した場合、画素の明るさは単
位時間内に蛍光体に照射される電子のエネルギー総量に
よって決まる。電子源とアノード734の間にかけられ
る加速電圧Vaは、どの画素にたいしてもほぼ一定に印
加されるので、画素の明るさは電子源からの放出電子量
と電子放出時間によって決まる。
Due to the above characteristics, the SCE according to the present invention can be expected to be applied to various fields. For example, in the case of forming an image forming panel, the brightness of a pixel is determined by the total amount of energy of electrons with which a phosphor is irradiated within a unit time. Since the accelerating voltage Va applied between the electron source and the anode 734 is applied almost constant to any pixel, the brightness of the pixel is determined by the amount of electrons emitted from the electron source and the electron emission time.

【0049】ここで、各グループの共通配線は、駆動回
路との接続部分でのみ共通となっている場合、あるグル
ープに流れる電流量が大きく変化しても、駆動回路の出
力電圧に変化がなければ他のグループに印加される電圧
は変化しない。つまり、ある素子と駆動回路との途中に
共通に接続される素子数を減らすことにより発光のパタ
ーンの違いによる輝度の変化量を低減できる。
Here, in the case where the common wiring of each group is common only in the connection portion with the drive circuit, the output voltage of the drive circuit must be changed even if the amount of current flowing in a certain group changes greatly. For example, the voltage applied to the other groups does not change. That is, by reducing the number of elements commonly connected in the middle of a certain element and the drive circuit, the amount of change in luminance due to the difference in the light emission pattern can be reduced.

【0050】[0050]

【実施例】以下に本発明を適用した画像形成装置の実施
例のひとつを示す。
EXAMPLE One example of an image forming apparatus to which the present invention is applied will be shown below.

【0051】先に示した図3の表示パネルの共通配線に
よりSCE509を配置した電子源の一部の平面図を図
5に示す。また、図中のA−A´断面図を図9に示す。
ここで901は基板、902はマトリクス下配線、90
3はマトリクス上配線、904は電子放出部形成用薄
膜、905は素子電極、906は層間絶縁体、908は
他のグループの引き出し配線である。
FIG. 5 shows a plan view of a part of the electron source in which the SCE 509 is arranged by the common wiring of the display panel shown in FIG. 9 is a sectional view taken along the line AA ′ in the figure.
Here, 901 is a substrate, 902 is a matrix lower wiring, 90
Reference numeral 3 is a matrix wiring, 904 is an electron emission portion forming thin film, 905 is an element electrode, 906 is an interlayer insulator, and 908 is a lead wiring of another group.

【0052】次に、製造方法を図12により工程順に従
って具体的に説明する。
Next, the manufacturing method will be concretely described with reference to FIGS.

【0053】工程−a(図10(a)) 清浄化した青板ガラスからなる基板1001上に、真空
蒸着により厚さ50A(オングストローム)のCr,厚
さ6000AのAuを順次積層した後、ホトレジスト
(AZ1370レキスト社製)をスピンナーにより回転
塗布、ベークした後、ホトマスク像を露光、現像して、
下配線のレジストパターンを形成し、Au/Cr堆積マ
ークをウェットエッチングして下配線902を形成す
る。
Step-a (FIG. 10 (a)) Cr having a thickness of 50 A (angstrom) and Au having a thickness of 6000 A were sequentially laminated on a cleaned substrate 1001 made of soda-lime glass by vacuum evaporation, and then a photoresist ( AZ1370 Rexist) is spin coated with a spinner, baked, and then exposed and developed with a photomask image,
A lower wiring resist pattern is formed, and the Au / Cr deposition mark is wet-etched to form a lower wiring 902.

【0054】工程−b(図10(b)) 次に厚さ1μmのシリコン酸化膜からなる層間絶縁層9
06をRFスパッタ法による堆積する。
Step-b (FIG. 10B) Next, the interlayer insulating layer 9 made of a silicon oxide film having a thickness of 1 μm.
06 is deposited by the RF sputtering method.

【0055】工程−c(図10(c1),(c2),
(c3)) 上配線の下のみに層間絶縁層906を形成するため、工
程−bで堆積したシリコン酸化膜上にホトレジストパタ
ーンを作り、これをマスクとして層間絶縁層906をエ
ッチングする。エッチングはCF4とH2ガスを用いたR
IE(ReacriveIon Etching)法によった。ここで、多
層部分では、引き出し配線908に積層された相関絶縁
層はそのままにして、その上に更に、工程−a,bを繰
り返して配線と相関絶縁層を多層化し、最上層の絶縁層
のみパターニングを施す。(c2)は2層の(c3)は
3層構造を示している。また駆動回路を接続する基板端
部分の絶縁層も除去しておき、この部分で各層を共通化
しておくこともできる(図17)。
Step-c (FIGS. 10 (c1), (c2),
(C3) In order to form the interlayer insulating layer 906 only under the upper wiring, a photoresist pattern is formed on the silicon oxide film deposited in step-b, and the interlayer insulating layer 906 is etched using this as a mask. For etching, R using CF4 and H2 gas is used.
According to the IE (Reacrive Ion Etching) method. Here, in the multi-layer portion, the correlation insulating layer laminated on the lead-out wiring 908 is left as it is, and the wirings and the correlation insulating layer are multilayered by further repeating steps-a and b, and only the uppermost insulating layer is formed. Pattern. (C2) shows a two-layer structure, and (c3) shows a three-layer structure. It is also possible to remove the insulating layer at the end portion of the substrate to which the drive circuit is connected and share each layer in this portion (FIG. 17).

【0056】工程−d(図11(d)) その後、素子電極905と素子電極間ギャップGとなる
べきパターンをホトセンサレジスト(RD−2000N
−41 日立化成社製)形成し、真空蒸着法により、熱
さ50AのTi厚さ1000AのNiを順次堆積した。
ホトレジストパターンを有機溶剤で溶解し、Ni/Ti
堆積膜をリフトオフし、素子電極間ギャップGを有する
素子電極905を形成した。ここでは素子電極間ギャッ
プを2μmとした。
Step-d (FIG. 11 (d)) After that, a pattern to be the device electrode 905 and the device electrode gap G is formed with a photosensor resist (RD-2000N).
-41 made by Hitachi Chemical Co., Ltd.), and Ni having a heat thickness of 50 A and a Ti thickness of 1000 A was sequentially deposited by a vacuum evaporation method.
Dissolve the photoresist pattern with an organic solvent, and use Ni / Ti
The deposited film was lifted off to form an element electrode 905 having an element electrode gap G. Here, the gap between the device electrodes is 2 μm.

【0057】工程−e(図11(e)) 素子電極905の上に上配線のホストレジストパターン
を形成した後、熱さ50AのTi、厚さ500AのAu
を順次真空蒸着によりリフトオフにより不要の部分を除
去して、上配線903を形成した。
Step-e (FIG. 11E) After forming a host resist pattern for the upper wiring on the device electrode 905, Ti having a heat of 50 A and Au having a thickness of 500 A are formed.
Then, unnecessary portions were removed by lift-off in order by vacuum vapor deposition to form upper wiring 903.

【0058】工程−f(図11(f)) 素子間ギャップGおよびこの近傍に開口を有するように
膜厚1000AのCr膜909を真空蒸着により堆積・
パターニングし、その上に有機Pd(ccp4230
奥野製薬(株)社製)をスピンナーにより回転塗布、焼
成してPd微粒子からなる電子放出部形成用薄膜904
を形成する。
Step-f (FIG. 11 (f)) A Cr film 909 having a film thickness of 1000 A is deposited by vacuum evaporation so as to have an inter-device gap G and an opening in the vicinity thereof.
After patterning, organic Pd (ccp4230
Okuno Seiyaku Co., Ltd.) spin coated with a spinner and baked to form an electron emission portion forming thin film 904 made of Pd particles.
To form.

【0059】工程−g(図12(g1),(g2),
(g3)) Cr膜909及び焼成後の電子放出部形成用薄膜904
を酸エッチャントによりウェットエッチングして所望の
パターンを形成した。工程−cから工程gは最上層に対
して施されるもので、工程−gの結果を、1層の場合を
(g1)に、2層の場合を(g2)に、3層の場合を
(g3)に示す。
Step-g (FIGS. 12 (g1), (g2),
(G3)) Cr film 909 and thin film 904 for forming an electron emission portion after firing
Was wet-etched with an acid etchant to form a desired pattern. Steps-c to g are performed on the uppermost layer. The results of step-g are as follows: (g1) for one layer, (g2) for two layers, and three layers. It shows in (g3).

【0060】以上の工程により同一基板上に多層の下配
線902、層間絶縁層906、上配線903、および素
子電極905、電子放出部形成用薄膜904などを形成
し、SCEの単純マトリクス配線基板を作製した。なお
上記工程は薄膜、フォトリングラフィ、エッチング等の
技術を用いた例であるが、配線形成技術である印刷など
を用いてもよく、その他種々の技術によってもよい。
Through the above steps, a multilayer lower wiring 902, an interlayer insulating layer 906, an upper wiring 903, an element electrode 905, an electron emission portion forming thin film 904, etc. are formed on the same substrate, and a SCE simple matrix wiring substrate is formed. It was made. Although the above steps are examples using thin film, photolinography, etching, and other techniques, printing, which is a wiring forming technique, may be used, and various other techniques may be used.

【0061】また、各部材の材料に自由度があり、例え
ば配線材料は通常電極材として使用されるものであれば
よく、Au,Ag,Cu,Al,Ni,W,Ti,Cr
などが挙げられる。層間絶縁層906もシリコン酸化膜
の他にMgO,TiO2,Ta2O5,Al2O3およびこ
れらの積層物、混合物などが挙げられる。また素子電極
905は先に挙げた配線材料以外にも導電性を有するも
のを用いてよい。
Further, there is a degree of freedom in the material of each member, and for example, the wiring material may be one normally used as an electrode material, such as Au, Ag, Cu, Al, Ni, W, Ti, Cr.
And so on. As the interlayer insulating layer 906, other than the silicon oxide film, MgO, TiO2, Ta2O5, Al2O3, and a laminate or mixture thereof can be used. Further, as the element electrode 905, one having conductivity other than the wiring materials mentioned above may be used.

【0062】次に図3において、上述のようにして電子
放出素子を作製して基板301の5mm上方に、フェース
プレート310(ガラス基板307の内面に蛍光膜30
8とメタルバック309が形成されて構成される)を支
持枠303を介し配置し、リアプレート302の接合部
にフリットガラスを塗布し、大気中あるいは窒素雰囲気
中で400℃ないし500℃で10分以上焼成すること
で封着した。またリアプレート302への基板301の
固定もフリットガラスで行った。304は電子放出部、
305、306はそれぞれ行方向及び列方向の素子電極
である。上述の基板に設けられた引き出し配線は、容器
外端子Dx1ないしDxmまたはDy1ないしDynと
接続される。
Next, referring to FIG. 3, the electron-emitting device is manufactured as described above, and the face plate 310 (the fluorescent film 30 is formed on the inner surface of the glass substrate 307) 5 mm above the substrate 301.
8 and a metal back 309 are formed) are arranged via a support frame 303, frit glass is applied to the joint portion of the rear plate 302, and the temperature is 400 ° C. to 500 ° C. for 10 minutes in the air or a nitrogen atmosphere. It was sealed by firing as above. The frit glass was also used to fix the substrate 301 to the rear plate 302. 304 is an electron emitting portion,
305 and 306 are element electrodes in the row direction and the column direction, respectively. The lead wires provided on the above-mentioned substrate are connected to the terminals Dx1 to Dxm or Dy1 to Dyn outside the container.

【0063】本実施例では上述の如く、フェースプレー
ト310、支持枠303、リアプレート302で外囲器
311を構成したが、リアプレート302は主に基板3
01の強度を補強する目的で設けられるため、基板30
1自体で十分な強度を持つ場合は別体のリアプレート3
02は不要であり、基板301に直接支持枠303を封
着し、フェースプレート310、支持枠303、基板3
01にて外囲器311を構成しても良い。
In this embodiment, the face plate 310, the support frame 303, and the rear plate 302 constitute the envelope 311 as described above, but the rear plate 302 is mainly the substrate 3.
01 is provided for the purpose of reinforcing the strength of the substrate 30.
Separate rear plate 3 if 1 itself has sufficient strength
02 is unnecessary, the support frame 303 is directly sealed to the substrate 301, and the face plate 310, the support frame 303, and the substrate 3 are attached.
The envelope 311 may be configured with 01.

【0064】蛍光膜308は、モノクロームの場合は蛍
光体のみからなるが、カラーの蛍光膜の場合は、蛍光体
の配列によりブラックストライプあるいはブラックマト
リクスなどと呼ばれる黒色導伝材と蛍光体で構成され
る。
In the case of monochrome, the fluorescent film 308 is composed of only the phosphor, but in the case of a color fluorescent film, it is composed of a black conductive material called a black stripe or a black matrix depending on the arrangement of the phosphor and a phosphor. It

【0065】ブラックストライプ、ブラックマトリクス
が設けられる目的は、カラー表示の場合必要となる三原
色蛍光体の、各蛍光体間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜308における
外光反射によるコントラストの低下を抑制することであ
る。本実施例では蛍光体はストライプ形状を採用し、先
にブラックストライプを形成し、その間隙部に各色蛍光
体を塗布し、蛍光膜308を作製した。ブラックストラ
イプの材料として通常良くもちいられている黒鉛を主成
分とする材料を用いたが、導伝性があり、光りの通過及
び反射が少ない材料であれあばこれに限るものではな
い。
The purpose of providing the black stripes and the black matrix is to make the color mixture of the three primary color phosphors, which is necessary for color display, different from each other by making the portions of the three primary color phosphors different from each other to be inconspicuous. This is to suppress a decrease in contrast due to reflection of external light at 308. In this embodiment, the fluorescent material has a stripe shape, a black stripe is first formed, and the fluorescent material of each color is applied to the gaps to form the fluorescent film 308. As a material for the black stripe, a material containing graphite as a main component, which is usually well used, was used, but the material is not limited to this as long as it is a material having conductivity and little light passage and reflection.

【0066】ガラス基板307に蛍光体を塗布する方法
はモノクロームの場合は沈殿法や印刷法が用いられる
が、カラーである本実施例では、スラリー法を用いた。
カラーの場合にも印刷法を用いても同等の塗布膜が得ら
れる。
As a method for applying the phosphor to the glass substrate 307, a precipitation method or a printing method is used in the case of monochrome, but a slurry method is used in this embodiment of color.
Even in the case of color, the same coating film can be obtained by using the printing method.

【0067】また、蛍光膜308内面側には通常メタル
バック309が設けられる。メタルバックの目的は、蛍
光体の発光のうち内面側への光をフェースプレート31
0側へ鏡面反射することにより輝度を向上すること、電
子ビーム加速電圧を印加するための電極として作用する
こと、外囲器内で発生した負イオンの衝突によるダメー
ジからの蛍光体の保護等である。
A metal back 309 is usually provided on the inner surface of the fluorescent film 308. The purpose of the metal back is to allow the light emitted from the phosphor to the inner surface side to be emitted from the face plate 31.
Improves brightness by specular reflection to the 0 side, acts as an electrode for applying an electron beam accelerating voltage, protects the phosphor from damage due to collision of negative ions generated in the envelope, etc. is there.

【0068】メタルバックは、蛍光膜作製後、蛍光膜の
内面側表面の平滑化処理(通常フィルミングと呼ばれ
る)を行い、その後Alを真空蒸着することで作製し
た。
The metal back was produced by producing a phosphor film, smoothing the inner surface of the phosphor film (usually called filming), and then vacuum-depositing Al.

【0069】フェースプレート310には、更に蛍光膜
308の導伝性を高めるため、蛍光膜308の外面側に
透明電極(不図示)が設けられる場合もあるが、本実施
例では、メタルバックのみで十分な導伝性が得られたの
で省略した。
The face plate 310 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 308 in order to further enhance the conductivity of the fluorescent film 308, but in this embodiment, only a metal back is provided. Since sufficient conductivity was obtained with, it was omitted.

【0070】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
At the time of performing the above-mentioned sealing, in the case of color, the phosphors of the respective colors have to correspond to the electron-emitting devices, so that sufficient alignment is performed.

【0071】以上の様にして完成したガラス容器内の雰
囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dx1ないし
DxmとDy1ないしDynを通じ素子電極405、4
06(図4参照)間に電圧を印加し、前述のフォーミン
グを行って、電子放出部304を形成し電子放出素子を
作製した。
The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals Dx1 to Dxm and Dy1 to Dyn. Through the element electrodes 405, 4
06 (see FIG. 4), a voltage was applied, and the above-mentioned forming was performed to form the electron-emitting portion 304, thereby manufacturing the electron-emitting device.

【0072】フォーミングパルスVformは、図13に示
すパルス波形で、T1を1msec、T2を10msec、ピー
ク電圧を5Vとし、フォーミング処理は約1×10-6to
rrの真空雰囲気下で60秒間行った。
The forming pulse Vform has a pulse waveform shown in FIG. 13, in which T1 is 1 msec, T2 is 10 msec, the peak voltage is 5 V, and the forming process is about 1 × 10 -6 to.
It was performed for 60 seconds in a vacuum atmosphere of rr.

【0073】このように作製された電子放出部は、パラ
ジウム元素を主成分とする微粒子が分散配置された状態
となり、その微粒子の平均粒径は30Aであった。
The electron-emitting portion thus produced was in a state in which fine particles containing palladium element as a main component were dispersed and arranged, and the average particle diameter of the fine particles was 30A.

【0074】以上のようにして全てのSCE素子のフォ
ーミングが終了後、最後に10-6torr程度の真空度で、
不図示の排気管をガスバーナーで熱することで溶着し、
外囲器の封止を行った。
After the forming of all SCE elements is completed as described above, finally, with a vacuum degree of about 10 -6 torr,
Weld by heating the exhaust pipe (not shown) with a gas burner,
The envelope was sealed.

【0075】最後に封止後の真空度を維持するために、
ゲッター処理を行った。これは封止を行う直前あるいは
封止後に、抵抗過熱あるいは高周波過熱などの過熱法に
より、画像形成パネル内の所定の位置(不図示)に配置
されたゲッターを加熱し、蒸着膜を形成する処理であ
る。ゲッターは通常Ba等が主成分であり、該蒸着膜の
吸着作用により、真空度を維持するものである。
Finally, in order to maintain the degree of vacuum after sealing,
Getter processing was performed. This is a process of heating a getter arranged at a predetermined position (not shown) in an image forming panel by a heating method such as resistance heating or high frequency heating immediately before or after sealing to form a vapor deposition film. Is. The getter usually has Ba or the like as a main component, and maintains the degree of vacuum by the adsorption action of the vapor deposition film.

【0076】以上のように完成した本発明の画像形成パ
ネルにおいて、各電子放出素子には、容器外端子Dx1
ないしDxm、Dy1ないしDynを通じ、電圧を印加
することにより、電子放出させ、高圧端子Hvを通じ、
メタルバック309、あるいは透明電極(不図示)に数
kV以上の高圧を印加し、電子ビームを加速し、蛍光膜
308に衝突させ、励起・発光させることで画像を表示
した。
In the image forming panel of the present invention completed as described above, each electron-emitting device has a terminal Dx1 outside the container.
Through Dxm and Dy1 through Dyn, electrons are emitted by applying a voltage, and through the high voltage terminal Hv,
An image was displayed by applying a high voltage of several kV or more to the metal back 309 or a transparent electrode (not shown), accelerating the electron beam, causing the electron beam to collide with the fluorescent film 308, and exciting and emitting light.

【0077】以上述べた構成は、画像形成パネルを作成
する上で必要な概略構成であり、例えば各部材の材料な
ど、詳細な部分は上述内容に限られるものではなく、画
像形成パネルの用途に適するよう適宜選択する。
The structure described above is a schematic structure necessary for producing the image forming panel, and the detailed parts such as the materials of the respective members are not limited to the above contents, but are applicable to the use of the image forming panel. Choose as appropriate.

【0078】このような構成により、一様な電子放出を
行うことのできる電子源を実現でき、また、発光パター
ンによる輝度分布特性が一様で変化の全く無い良好な画
質の画像形成パネルが得られる。
With such a structure, an electron source capable of uniform electron emission can be realized, and an image forming panel having a uniform brightness distribution characteristic by a light emission pattern and having no change can be obtained. To be

【0079】また、フォーミング時においても、配線抵
抗によるフォーミング電圧の低下が防止できるため、各
素子を均一にフォーミングできる。
Further, even during forming, since the forming voltage can be prevented from lowering due to the wiring resistance, each element can be formed uniformly.

【0080】<画像形成装置への応用>次に上記構成の
画像形成パネルを応用した画像形成装置について説明す
る。
<Application to Image Forming Apparatus> Next, an image forming apparatus to which the image forming panel having the above structure is applied will be described.

【0081】図14は、前記説明のディスプレイパネル
に、たとえばテレビジョン放送をはじめとする種々の画
像情報源より提供される画像情報を表示できるように構
成した表示装置の一例を示すための図である。図中12
00はディスプレイパネル、1201はディスプレイパ
ネルの駆動回路、1202はディスプレイコントロー
ラ、1203はマルチプレクサ、1204はデコーダ、
1205は入出力インターフェース回路、1206はC
PU、1207は画像生成回路、1208および120
9および1210は画像メモリインターフェース回路、
1211は画像入力インターフェース回路、1212お
よび1213はTV信号受信回路、1214は入力部で
ある。
FIG. 14 is a diagram showing an example of a display device configured to display image information provided from various image information sources such as television broadcasting on the display panel described above. is there. 12 in the figure
00 is a display panel, 1201 is a display panel drive circuit, 1202 is a display controller, 1203 is a multiplexer, 1204 is a decoder,
1205 is an input / output interface circuit, 1206 is C
PU, 1207 is an image generation circuit, 1208 and 120.
9 and 1210 are image memory interface circuits,
Reference numeral 1211 is an image input interface circuit, 1212 and 1213 are TV signal receiving circuits, and 1214 is an input unit.

【0082】(なお、本図においては、テレビジョンを
はじめとする各入力信号の音声成分に関する処理回路や
スピーカなどは省略している。) 以下、画像信号の流れに沿って各部の機能を説明してゆ
く。
(It should be noted that in this figure, a processing circuit and a speaker related to the audio component of each input signal such as a television are omitted.) Hereinafter, the function of each section will be described along the flow of the image signal. Do it.

【0083】まず、TV信号受信回路1213は、たと
えば電波や空間光通信などのような無線伝送系を用いて
伝送されるTV画像信号を受信する為の回路である。受
信するTV信号の方式は特に限られるものではなく、た
とえば、NTSC方式,PAL方式,SECAM方式な
どの諸方式でもよい。また、これよりさらに多数の走査
線よりなるTV信号(たとえばMUSE方式をはじめと
するいわゆる高品位TV)は、大面積化や大画素数化に
適した前記ディスプレイパネルの利点を生かすのに好適
な信号源である。TV信号受信回路1213で受信され
たTV信号は、デコーダ1214に出力される。
First, the TV signal receiving circuit 1213 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The system of the TV signal to be received is not particularly limited, and for example, various systems such as NTSC system, PAL system and SECAM system may be used. Further, a TV signal (for example, a so-called high-definition TV such as the MUSE system) including a larger number of scanning lines than this is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. It is a signal source. The TV signal received by the TV signal receiving circuit 1213 is output to the decoder 1214.

【0084】また、TV信号受信回路1212は、たと
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるTV画像信号を受信するための回
路である。前記TV信号受信回路1213と同様に、受
信するTV信号の方式は特に限られるものではなく、ま
た本回路で受信されたTV信号もデコーダ1204に出
力される。
The TV signal receiving circuit 1212 is a circuit for receiving a TV image signal transmitted by using a wired transmission system such as a coaxial cable or an optical fiber. Similar to the TV signal receiving circuit 1213, the system of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 1204.

【0085】また、画像入力インターフェース回路12
11は、たとえばTVカメラや画像読み取りスキャナな
どの画像入力装置から供給される画像信号を取り込むた
めの回路で、取り込まれた画像信号はデコーダ1204
に出力される。
Further, the image input interface circuit 12
Reference numeral 11 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is a decoder 1204.
Is output to.

【0086】また、画像メモリインターフェース回路1
210は、ビデオテープレコーダ(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ1204に出力される。
Further, the image memory interface circuit 1
210 is a video tape recorder (hereinafter abbreviated as VTR)
The circuit for fetching the image signal stored in is output to the decoder 1204.

【0087】また、画像メモリインターフェース回路1
209は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ1204に出力される。
Further, the image memory interface circuit 1
Reference numeral 209 is a circuit for capturing the image signal stored in the video disc, and the captured image signal is output to the decoder 1204.

【0088】また、画像メモリインターフェース回路1
208は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ12
04に出力される。
Further, the image memory interface circuit 1
Reference numeral 208 denotes a circuit for capturing an image signal from a device that stores still image data, such as a so-called still image disc. The captured still image data is decoded by the decoder 12
It is output to 04.

【0089】また、入出力インターフェース回路120
5は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのはもちろんのこと、場合によっ
ては本表示装置の備えるCPU1206と外部との間で
制御信号や数値データの入出力などを行うことも可能で
ある。
Further, the input / output interface circuit 120
Reference numeral 5 is a circuit for connecting the present display device to an external computer, a computer network, or an output device such as a printer. It is of course possible to input / output image data and character / graphic information, and in some cases, input / output control signals and numerical data between the CPU 1206 of the display device and the outside.

【0090】また、画像生成回路1207は、前記入出
力インターフェース回路1205を介して外部から入力
される画像データや文字・図形情報や、あるいはCPU
1206より出力される画像データや文字・図形情報に
もとづき表示用画像データを生成するための回路であ
る。本回路の内部には、たとえば画像データや文字・図
形情報を蓄積するための書き換え可能メモリや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリや、画像処理を行うためのプロセッサなどを
はじめとして画像の生成に必要な回路が組み込まれてい
る。
Further, the image generation circuit 1207 is provided with image data, character / graphic information, or CPU which is externally input through the input / output interface circuit 1205.
This is a circuit for generating display image data based on image data and character / graphic information output from 1206. Inside this circuit, for example, a rewritable memory for accumulating image data and character / graphic information, a read-only memory in which an image pattern corresponding to a character code is stored, a processor for performing image processing, etc. And the circuits necessary for image generation are incorporated.

【0091】本回路により生成された表示用画像データ
は、デコーダ1204に出力されるが、場合によっては
前記入出力インターフェース回路1205を介して外部
のコンピュータネットワークやプリンタに出力すること
も可能である。
The display image data generated by this circuit is output to the decoder 1204, but in some cases, it can be output to an external computer network or printer via the input / output interface circuit 1205.

【0092】また、CPU1206は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。
Further, the CPU 1206 mainly performs operations related to operation control of the display device and generation, selection and editing of a display image.

【0093】たとえば、マルチプレクサ1203に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。また、その際に
は表示する画像信号に応じてディスプレイパネルコント
ローラ1202に対して制御信号を発生し、画面表示周
波数や走査方法(たとえばインターレースかノンインタ
ーレースか)や一画面の走査線の数など表示装置の動作
を適宜制御する。
For example, a control signal is output to the multiplexer 1203 to appropriately select or combine image signals to be displayed on the display panel. At that time, a control signal is generated to the display panel controller 1202 in accordance with the image signal to be displayed, and the screen display frequency, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines in one screen, etc. are displayed. The operation of the device is controlled appropriately.

【0094】また、前記画像生成回路1207に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路1205を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。
Image data or character / graphic information is directly output to the image generation circuit 1207, or an external computer or memory is accessed via the input / output interface circuit 1205 to generate image data or character / figure information. Enter graphic information.

【0095】なお、CPU1206は、むろんこれ以外
の目的の作業にも関わるものであって良い。たとえば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。
It should be noted that the CPU 1206 may of course be involved in work for purposes other than this. For example,
It may be directly related to the function of generating and processing information, such as a personal computer or a word processor.

【0096】あるいは、前述したように入出力インター
フェース回路1205を介して外部のコンピュータネッ
トワークと接続し、たとえば数値計算などの作業を外部
機器と協同して行っても良い。
Alternatively, as described above, the input / output interface circuit 1205 may be connected to an external computer network to perform work such as numerical calculation in cooperation with an external device.

【0097】また、入力部1214は、前記CPU12
06に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、たとえばキーボードやマ
ウスのほか、ジョイスティック、バーコードリーダ、音
声認識装置など多様な入力機器を用いる事が可能であ
る。
The input unit 1214 is the CPU 12
A user inputs commands, programs, data, etc. at 06. For example, various input devices such as a keyboard, a mouse, a joystick, a bar code reader, and a voice recognition device can be used.

【0098】また、デコーダ1204は、前記1207
ないし1213より入力される種々の画像信号を3原色
信号、または輝度信号とI信号,Q信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ1204は内部に画像メモリを備えるのが望まし
い。これは、たとえばMUSE方式方式をはじめとし
て、逆変換するに際して画像メモリを必要とするような
テレビ信号を扱うためである。また、画像メモリを備え
る事により、静止画の表示が容易になる、あるいは前記
画像生成回路1207およびCPU1206と協同して
画像の間引き、補間,拡大,合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。
Further, the decoder 1204 has the above-mentioned 1207.
Is a circuit for reverse-converting various image signals input from Nos. 1213 to 3 primary color signals or luminance signals and I signals and Q signals. It is desirable that the decoder 1204 has an image memory therein, as indicated by a dotted line in the figure. This is for handling a television signal that requires an image memory for reverse conversion, including the MUSE system. Further, the provision of the image memory makes it easy to display a still image, or facilitates image processing and editing including image thinning, interpolation, enlargement, and synthesis in cooperation with the image generation circuit 1207 and the CPU 1206. This is because the advantage of being able to do it is born.

【0099】また、マルチプレクサ1203は、前記C
PU1206より入力される制御信号にもとづき表示画
像を適宜選択するものである。すなわち、マルチプレク
サ1203はデコーダ1204から入力される逆変換さ
れた画像信号のうちから所望の画像信号を選択して駆動
回路1201に出力する。その場合には、一画面表示時
間内で画像信号を切り替えて選択することにより、いわ
ゆる多画面テレビのように、一画面を複数の領域に分け
て領域によって異なる画像を表示することも可能であ
る。
Further, the multiplexer 1203 uses the C
The display image is appropriately selected based on the control signal input from the PU 1206. That is, the multiplexer 1203 selects a desired image signal from the inversely converted image signals input from the decoder 1204 and outputs it to the drive circuit 1201. In that case, by switching and selecting image signals within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .

【0100】また、ディスプレイパネルコントローラ1
202は、前記CPU1206より入力される制御信号
にもとづき駆動回路1201の動作を制御するための回
路である。
Also, the display panel controller 1
Reference numeral 202 is a circuit for controlling the operation of the drive circuit 1201 based on a control signal input from the CPU 1206.

【0101】まず、ディスプレイパネルの基本的な動作
に関わるものとして、たとえばディスプレイパネルの駆
動用電源(図示せず)の動作シーケンスを制御するため
の信号を駆動回路1201に対して出力する。
First, regarding the basic operation of the display panel, for example, a signal for controlling the operation sequence of a power source (not shown) for driving the display panel is output to the drive circuit 1201.

【0102】また、ディスプレイパネルの駆動方法に関
わるものとして、たとえば画面表示周波数や走査方法
(たとえばインターレースかノンインターレースか)を
制御するための信号を駆動回路1201に対して出力す
る。
Further, regarding the driving method of the display panel, a signal for controlling the screen display frequency and the scanning method (for example, interlace or non-interlace) is output to the drive circuit 1201.

【0103】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路1201に対して出力する場
合もある。
In some cases, a control signal relating to image quality adjustment such as brightness, contrast, color tone and sharpness of a display image may be output to the drive circuit 1201.

【0104】また、駆動回路1201は、ディスプレイ
パネル1200に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ1203から入力される
画像信号と、前記ディスプレイパネルコントローラ12
02より入力される制御信号にもとづいて動作するもの
である。
The drive circuit 1201 is a circuit for generating a drive signal to be applied to the display panel 1200, and the image signal input from the multiplexer 1203 and the display panel controller 12 are used.
It operates on the basis of a control signal inputted from 02.

【0105】以上、各部の機能を説明したが、図14に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル1
200に表示する事が可能である。すなわち、テレビジ
ョン放送をはじめとする各種の画像信号はデコーダ12
04において逆変換された後、マルチプレクサ1203
において適宜選択され、駆動回路1201に入力され
る。一方、ディスプレイコントローラ1202は、表示
する画像信号に応じて駆動回路1201の動作を制御す
るための制御信号を発生する。駆動回路1201は、上
記画像信号と制御信号にもとづいてディスプレイパネル
1200に駆動信号を印加する。これにより、ディスプ
レイパネル1200において画像が表示される。これら
の一連の動作は、CPU1206により統括的に制御さ
れる。
The functions of the respective parts have been described above. With the configuration illustrated in FIG. 14, the display panel 1 displays image information input from various image information sources in this display device.
It is possible to display at 200. That is, various image signals such as television broadcasts are transmitted to the decoder 12
After inverse conversion in 04, multiplexer 1203
Are selected as appropriate in (1) and input to the drive circuit 1201. On the other hand, the display controller 1202 generates a control signal for controlling the operation of the drive circuit 1201 according to the image signal to be displayed. The drive circuit 1201 applies a drive signal to the display panel 1200 based on the image signal and the control signal. As a result, the image is displayed on the display panel 1200. A series of these operations is controlled by the CPU 1206 as a whole.

【0106】また、本表示装置においては、前記デコー
ダ1204に内蔵する画像メモリや、画像生成回路12
07およびCPU1206が関与することにより、単に
複数の画像情報の中から全多久したものを表示するだけ
でなく、表示する画像情報に対して、たとえば拡大,縮
小,回転,移動,エッジ強調,間引き,補間,色変換,
画像の縦横比変換などをはじめとする画像処理や、合
成,消去,接続,入れ換え,はめ込みなどをはじめとす
る画像編集を行う事も可能である。また、本実施例の説
明では特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。
Further, in this display device, the image memory built in the decoder 1204 and the image generation circuit 12 are provided.
Due to the involvement of the CPU 07 and the CPU 1206, not only is it possible to display a long-lasting image from a plurality of pieces of image information, but also enlargement, reduction, rotation, movement, edge enhancement, thinning, Interpolation, color conversion,
It is also possible to perform image processing such as image aspect ratio conversion, and image editing such as composition, deletion, connection, replacement, and fitting. Further, although not particularly mentioned in the description of the present embodiment, a dedicated circuit for processing and editing voice information may be provided as in the above-mentioned image processing and image editing.

【0107】したがって、本表示装置は、テレビジョン
放送の表示機器,テレビ会議の端末機器,画像の編集機
器,コンピュータの端末機器,ワードプロセッサをはじ
めとする事務用端末機器,ゲーム機などの機能を一台で
兼ね備えることが可能で、産業用あるいは民生用として
極めて応用範囲が広い。しかも、ディスプレイパネルの
薄形化が容易なため、装置の奥行きを小さくすることが
できる。それに加えて、大画面化が容易で輝度が高く視
野角特性にも優れるため、臨場感あふれる画像を視認性
良く表示する事が可能である。
Therefore, the present display device has functions of a display device for television broadcasting, a terminal device for video conference, an image editing device, a computer terminal device, an office terminal device such as a word processor, and a game machine. It can be combined with a stand, and has a very wide range of applications for industrial or consumer use. Moreover, since the display panel can be easily thinned, the depth of the device can be reduced. In addition, it is possible to display a highly realistic image with good visibility because it is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics.

【0108】[0108]

【他の実施例】第1実施例では配線を多層化している
が、当然ながら同一平面内で分離した配線パターン(図
2)を用いても同様の効果が得られる。
Other Embodiments In the first embodiment, the wiring is multi-layered, but naturally the same effect can be obtained by using wiring patterns (FIG. 2) separated in the same plane.

【0109】また、隣接する素子を同一グループとする
グループ分けの例を示したが、必ずしもこれに限定され
るものではなく、例えば2つおきに同一グループとして
3つのグループに分けるといったグループ分けを行って
も同様の効果が得られる。
Also, an example of grouping in which adjacent elements are made into the same group has been shown, but the present invention is not necessarily limited to this. For example, every other group is divided into three groups as the same group. However, the same effect can be obtained.

【0110】図16は梯子型配列の素子について、2つ
おきにある素子を1つのグループとしてa,b,cの3
グループに分けた例を示す図である。図16(a)はそ
の上面図であり、共通配線902の間に薄膜904が形
成されている。この薄膜に電子放出部が含まれている。
共通配線902は基板上に3層に重ねられており、各層
は相関絶縁層906によって絶縁されている。
FIG. 16 shows a ladder-type array of three elements a, b, and c with every second element as one group.
It is a figure which shows the example divided into groups. FIG. 16A is a top view thereof, and a thin film 904 is formed between the common wirings 902. This thin film contains an electron emitting portion.
The common wiring 902 is laminated in three layers on the substrate, and each layer is insulated by the correlation insulating layer 906.

【0111】図16(b)はグループaの素子のa−
a’断面図である。グループaの素子は最上層の配線に
接続されている。図16(c)はグループbのb−b’
断面図で、中間の配線に接続されている。図16(d)
はグループcのc−c’断面図で、最下層の配線に接続
されている。
FIG. 16B shows a- of the elements of group a.
It is an a'sectional view. The elements of group a are connected to the uppermost wiring. FIG. 16C shows bb ′ of group b.
In cross section, it is connected to the middle wiring. FIG. 16 (d)
Is a sectional view taken along the line cc 'of the group c, which is connected to the wiring of the lowermost layer.

【0112】このように配線することで1つの配線に接
続されている素子の数が減少するため、給電端子から離
れた位置の素子の放出電荷が、電圧降下によって低下す
ることを防止できる。また、これを画像表示装置に応用
すれば、各素子に対応する画素の輝度が、給電端子から
離れるほど低下することを防止できる。
By wiring in this way, the number of elements connected to one wiring is reduced, so that it is possible to prevent the emitted charges of the elements located away from the power supply terminal from being lowered by the voltage drop. Further, if this is applied to an image display device, it is possible to prevent the luminance of the pixel corresponding to each element from decreasing as the distance from the power supply terminal increases.

【0113】また、図16のように構成された電子源を
カラー表示装置に応用すれば、各配線ごとのグループを
各カラーコンポーネントに対応させてカラー表示を行う
ことができる。例えば、図16の3つのグループをそれ
ぞれ赤,緑,青の信号に対応させ、各グループの素子に
対応する蛍光体をそれぞれ赤,緑,青とし、各配線に独
立して給電する。このようにすれば、例えば各色の蛍光
体の特性差を補正するために、各色に対応する素子グル
ープ毎に素子電圧を変えることも容易にできる。
When the electron source configured as shown in FIG. 16 is applied to a color display device, color display can be performed by associating a group for each wiring with each color component. For example, the three groups in FIG. 16 are made to correspond to red, green, and blue signals respectively, and the phosphors corresponding to the elements of each group are made red, green, and blue, respectively, and power is independently supplied to each wiring. With this configuration, it is possible to easily change the element voltage for each element group corresponding to each color in order to correct the characteristic difference between the phosphors of each color.

【0114】[0114]

【発明の効果】以上説明したように本発明の電子源は、
電子放出量の分布が通電素子パターンに依存しないとい
う効果を得ることができ、また、フォーミング時に均一
なフォーミングが可能であるという効果を得ることがで
きる。
As described above, the electron source of the present invention is
The effect that the distribution of the amount of electron emission does not depend on the energization element pattern can be obtained, and the effect that uniform forming is possible at the time of forming can be obtained.

【0115】またそれを応用した画像形成装置は、輝度
にばらつきがなく、表示品位が高いという効果を奏す
る。
Further, the image forming apparatus to which it is applied has an effect that there is no variation in luminance and the display quality is high.

【図面の簡単な説明】[Brief description of drawings]

【図1】電子源基板の基本構成を示す平面図および断面
図である。
FIG. 1 is a plan view and a sectional view showing a basic configuration of an electron source substrate.

【図2】電子源基板の別の構成を示す平面図である。FIG. 2 is a plan view showing another configuration of the electron source substrate.

【図3】単純マトリクス配線SCEを用いた画像形成パ
ネルの構成を示す斜視断面図である。
FIG. 3 is a perspective sectional view showing a configuration of an image forming panel using a simple matrix wiring SCE.

【図4】SCE単素子の構成を示す図である。FIG. 4 is a diagram showing a configuration of an SCE single element.

【図5】単純マトリクス配線SCEを示す図である。FIG. 5 is a diagram showing a simple matrix wiring SCE.

【図6】SCE単素子の作製行程を示す図である。FIG. 6 is a diagram showing a manufacturing process of an SCE single element.

【図7】SCE特性測定計を示す図である。FIG. 7 is a diagram showing an SCE characteristic measuring instrument.

【図8】SCE特性を示す図である。FIG. 8 is a diagram showing SCE characteristics.

【図9】マトリクス配線された電子源基板の断面図であ
る。
FIG. 9 is a cross-sectional view of a matrix-sourced electron source substrate.

【図10】マトリクス配線SCEの作製行程を示す図で
ある。
FIG. 10 is a diagram showing a manufacturing process of a matrix wiring SCE.

【図11】マトリクス配線SCEの作製行程を示す図で
ある。
FIG. 11 is a diagram showing a manufacturing process of a matrix wiring SCE.

【図12】マトリクス配線SCEの作製行程を示す図で
ある。
FIG. 12 is a diagram showing a manufacturing process of a matrix wiring SCE.

【図13】フォーミングパルス形状を示す図である。FIG. 13 is a diagram showing a forming pulse shape.

【図14】画像形成装置の構成を示す図である。FIG. 14 is a diagram showing a configuration of an image forming apparatus.

【図15】従来のSCE単素子の構成を示す図である。FIG. 15 is a diagram showing a configuration of a conventional SCE single element.

【図16】他の実施例の電子源基板の構成を示す図であ
る。
FIG. 16 is a diagram showing a configuration of an electron source substrate of another example.

【図17】実施例の電子源基板において、配線を共通化
した構成を示す断面図である。
FIG. 17 is a cross-sectional view showing a configuration in which wiring is shared in the electron source substrate of the example.

【符号の説明】[Explanation of symbols]

301 基板 302 リアプレート 303 支持枠 304 電子放出部 305 行方向配線 306 列方向配線 307 ガラス基板 308 蛍光膜 309 メタルバック 310 フェースプレート 311 外囲器 401 絶縁性基板 402 電子放出部形成用薄膜 403 電子放出部 404 電子放出部を含む薄膜 405 電極 406 電極 730 電流計 731 電源 732 電流計 733 電源 734 アノード電極 901 絶縁性基板 902 下配線 903 上配線 904 電子放出部形成用薄膜 905 素子電極 906 層間絶縁層 301 Substrate 302 Rear Plate 303 Support Frame 304 Electron Emitting Section 305 Row Direction Wiring 306 Column Direction Wiring 307 Glass Substrate 308 Fluorescent Film 309 Metal Back 310 Face Plate 311 Envelope 401 Insulating Substrate 402 Electron Emitting Section Forming Film 403 Electron Emission Part 404 thin film including electron emission part 405 electrode 406 electrode 730 ammeter 731 power supply 732 ammeter 733 power supply 734 anode electrode 901 insulating substrate 902 lower wiring 903 upper wiring 904 electron emission portion forming thin film 905 device electrode 906 interlayer insulating layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01J 1/30 Z 31/15 C 37/073 // H01L 21/027 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01J 1/30 Z 31/15 C 37/073 // H01L 21/027

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 2電極の電位差で駆動される複数の冷陰
極電子放出素子を行列状に配設して成る電子源であっ
て、 各行において前記素子の一方の電極を所定グループごと
に接続する行配線と、 該行配線に所定電圧を印加する印加手段と、 前記素子の他方の電極に電圧を印加する手段と、を備え
ることを特徴とする電子源。
1. An electron source in which a plurality of cold cathode electron-emitting devices driven by a potential difference between two electrodes are arranged in a matrix, and one electrode of the device is connected in each row in each predetermined group. An electron source comprising: a row wiring; an applying unit that applies a predetermined voltage to the row wiring; and a unit that applies a voltage to the other electrode of the element.
【請求項2】 前記各グループごとの行配線は、互いに
絶縁層を隔てて積層されて成ることを特徴とする請求項
1記載の電子源。
2. The electron source according to claim 1, wherein the row wiring for each group is laminated with an insulating layer interposed therebetween.
【請求項3】 前記各グループごとの行配線は、同一面
内に平行に設けられて成ることを特徴とする請求項1記
載の電子源。
3. The electron source according to claim 1, wherein the row wirings for each of the groups are provided in parallel in the same plane.
【請求項4】 前記各グループごとの行配線は互いに接
続され、前記印加手段は該接続箇所から所定電圧を各配
線に印加することを特徴とする請求項2又は3記載の電
子源。
4. The electron source according to claim 2, wherein the row wirings of each group are connected to each other, and the applying unit applies a predetermined voltage to each wiring from the connecting portion.
【請求項5】 前記所定グループの各々は、各行に含ま
れる電子放出素子を、所定数おきにまとめて構成される
ことを特徴とする請求項1乃至4いずれかに記載の電子
源。
5. The electron source according to claim 1, wherein each of the predetermined groups is configured by collecting electron-emitting devices included in each row at a predetermined number.
【請求項6】 前記冷陰極電子源は表面伝導型放出素子
であることを特徴とする請求項1乃至5いずれかに記載
の電子源。
6. The electron source according to claim 1, wherein the cold cathode electron source is a surface conduction electron-emitting device.
【請求項7】 前記表面伝導型放出素子は、微粒子から
成る電子放出部を含むことを特徴とする請求項6記載の
電子源。
7. The electron source according to claim 6, wherein the surface conduction electron-emitting device includes an electron emitting portion made of fine particles.
【請求項8】 2電極の電位差で駆動される複数の冷陰
極電子放出素子を行列状に配設して成る電子源を用い、
画像信号に基づいて画像形成する画像形成装置であっ
て、 各行において前記素子の一方の電極を所定グループごと
に接続する行配線と、 該行配線に所定電圧を印加する印加手段と、 前記素子の他方の電極に、前記画像信号に応じた信号を
印加する手段と、 前記冷陰極電子放出素子より放出される電子の電荷に応
じた画像を形成する手段と、を備えることを特徴とする
画像形成装置。
8. An electron source comprising a plurality of cold cathode electron-emitting devices arranged in a matrix, which are driven by a potential difference between two electrodes,
An image forming apparatus for forming an image based on an image signal, comprising row wirings for connecting one electrode of the element in each row for each predetermined group, application means for applying a predetermined voltage to the row wirings, and An image forming method comprising: a means for applying a signal corresponding to the image signal to the other electrode; and a means for forming an image according to the charge of electrons emitted from the cold cathode electron-emitting device. apparatus.
【請求項9】 前記各グループごとの行配線は、互いに
絶縁層を隔てて積層されて成ることを特徴とする請求項
8記載の画像形成装置。
9. The image forming apparatus according to claim 8, wherein the row wirings for each group are laminated with an insulating layer interposed therebetween.
【請求項10】 前記各グループごとの行配線は、同一
面内に平行に設けられて成ることを特徴とする請求項9
記載の画像形成装置。
10. The row wiring for each group is provided in parallel in the same plane.
The image forming apparatus described.
【請求項11】 前記各グループごとの行配線は互いに
接続され、前記印加手段は該接続箇所から所定電圧を各
配線に印加することを特徴とする請求項9又は10記載
の画像形成装置。
11. The image forming apparatus according to claim 9, wherein the row wirings of each group are connected to each other, and the applying unit applies a predetermined voltage to each wiring from the connection point.
【請求項12】 前記所定グループの各々は、各行に含
まれる電子放出素子を、所定数おきにまとめて構成され
ることを特徴とする請求項8乃至11いずれかに記載の
画像形成装置。
12. The image forming apparatus according to claim 8, wherein each of the predetermined groups is configured by collecting electron-emitting devices included in each row at a predetermined number.
【請求項13】 前記冷陰極電子源は表面伝導型放出素
子であることを特徴とする請求項8乃至13いずれかに
記載の画像形成装置。
13. The image forming apparatus according to claim 8, wherein the cold cathode electron source is a surface conduction electron-emitting device.
【請求項14】 前記表面伝導型放出素子は、微粒子か
ら成る電子放出部を含むことを特徴とする請求項13記
載の画像形成装置。
14. The image forming apparatus according to claim 13, wherein the surface conduction electron-emitting device includes an electron emitting portion made of fine particles.
【請求項15】 前記所定グループは、カラー画像を構
成する色要素にそれぞれ対応することを特徴とする請求
項12記載の画像形成装置。
15. The image forming apparatus according to claim 12, wherein each of the predetermined groups corresponds to a color element forming a color image.
JP11491194A 1994-05-27 1994-05-27 Electron source and image forming device using it Withdrawn JPH07320665A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11491194A JPH07320665A (en) 1994-05-27 1994-05-27 Electron source and image forming device using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11491194A JPH07320665A (en) 1994-05-27 1994-05-27 Electron source and image forming device using it

Publications (1)

Publication Number Publication Date
JPH07320665A true JPH07320665A (en) 1995-12-08

Family

ID=14649721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11491194A Withdrawn JPH07320665A (en) 1994-05-27 1994-05-27 Electron source and image forming device using it

Country Status (1)

Country Link
JP (1) JPH07320665A (en)

Similar Documents

Publication Publication Date Title
JP3416266B2 (en) Electron emitting device, method of manufacturing the same, and electron source and image forming apparatus using the electron emitting device
US5760538A (en) Electron beam apparatus and image forming apparatus
JP3044435B2 (en) Electron source and image forming apparatus
US6555957B1 (en) Electron beam apparatus and image-forming apparatus
JP3167072B2 (en) Image forming device
JPH08315723A (en) Electron beam generator and image forming device using it
JPH07181911A (en) Multiple electron beam source and its driving method, and image forming device using the same
JP3402751B2 (en) Electron source, method of manufacturing the same, and image forming apparatus using the electron source
JPH07272616A (en) Electron source and image forming device
US6246178B1 (en) Electron source and image forming apparatus using the electron source
JP3416261B2 (en) Forming method of electron source
USRE40103E1 (en) Electron beam apparatus and image forming apparatus
JP2909702B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3287699B2 (en) Electron beam device and image forming device
JPH08250032A (en) Electron beam generating device, image forming device and supporting spacer
JP3517474B2 (en) Electron beam generator and image forming apparatus
JPH07320665A (en) Electron source and image forming device using it
JP2866312B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2872591B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3586085B2 (en) Image forming apparatus and display device for television broadcasting
JP3728271B2 (en) Electron emitting device, electron source, and method of manufacturing image forming apparatus
JPH11329216A (en) Electron beam generating device, image forming device, and manufacture thereof
JPH07320632A (en) Electron source and image forming apparatus using thereof
JPH1064406A (en) Electron-emitting element and image-forming device
JPH07326287A (en) Electron emission part forming method, multiple cold cathode electron source, and image display device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731