JPH07318965A - Display device - Google Patents

Display device

Info

Publication number
JPH07318965A
JPH07318965A JP13518694A JP13518694A JPH07318965A JP H07318965 A JPH07318965 A JP H07318965A JP 13518694 A JP13518694 A JP 13518694A JP 13518694 A JP13518694 A JP 13518694A JP H07318965 A JPH07318965 A JP H07318965A
Authority
JP
Japan
Prior art keywords
guard ring
display device
drive circuit
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13518694A
Other languages
Japanese (ja)
Other versions
JP3208997B2 (en
Inventor
Yoshiko Nakayama
佳子 中山
Toshiichi Maekawa
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13518694A priority Critical patent/JP3208997B2/en
Publication of JPH07318965A publication Critical patent/JPH07318965A/en
Application granted granted Critical
Publication of JP3208997B2 publication Critical patent/JP3208997B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To absorb the electrostatic damage of a display device in a manufacturing process. CONSTITUTION:The display device is provided with a panel structure provided with a drive substrate 1, a counter substrate and an electrooptical substance layer held between both substrates. A pixel array part 2 and a drive circuit part are accumulated and formed on the drive substrate 1. The drive circuit part is separated into a vertical drive circuit 3 and a horizontal drive circuit 4. A conductive guard ring belt 5 is formed so as to surround the pixel array part 2 and the drive circuit part. Terminal parts 6 for connecting with the outside are arranged on the outside of the guard ring belt 5. Wiring 7 are formed for connecting the outside terminal parts 6 to the inside drive circuit part while traversing the guard ring belt 5. The guard ring belt 5 is provided with small area parts 9 and large area parts 10 electrically separated each other by slits 8. The small area parts 9 attain a role as buffer areas for electrostatic charge by interposing between the large area parts 10 and the wiring 7.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリクス型
の表示装置に関する。より詳しくは、基板に集積形成さ
れた画素アレイ部と駆動回路部とを囲むガードリング帯
の構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type display device. More specifically, the present invention relates to a structure of a guard ring band that surrounds a pixel array section and a driving circuit section that are integrated and formed on a substrate.

【0002】[0002]

【従来の技術】図4を参照して従来の表示装置の一般的
な構成を簡潔に説明する。図示する様に、表示装置は駆
動基板101と対向基板102と両者の間に保持された
電気光学物質層103とを備えたパネル構造を有する。
電気光学物質層103としては液晶材料等が広く用いら
れている。駆動基板101には画素アレイ部104と駆
動回路部とが集積形成されている。駆動回路部は垂直駆
動回路105と水平駆動回路106とに分かれている。
又、駆動基板101の周辺部上端には外部接続用の端子
部107が形成されている。端子部107は配線108
を介して垂直駆動回路105及び水平駆動回路106に
接続している。
2. Description of the Related Art A general structure of a conventional display device will be briefly described with reference to FIG. As shown, the display device has a panel structure including a driving substrate 101, a counter substrate 102, and an electro-optical material layer 103 held between the driving substrate 101 and the counter substrate 102.
A liquid crystal material or the like is widely used as the electro-optical material layer 103. A pixel array section 104 and a drive circuit section are integrally formed on the drive substrate 101. The drive circuit section is divided into a vertical drive circuit 105 and a horizontal drive circuit 106.
A terminal portion 107 for external connection is formed on the upper end of the peripheral portion of the drive substrate 101. The terminal portion 107 is the wiring 108
It is connected to the vertical drive circuit 105 and the horizontal drive circuit 106 via.

【0003】[0003]

【発明が解決しようとする課題】図5は駆動基板の平面
パタン図である。一般に、駆動基板の表面には周辺部に
沿って導電性のガードリング帯109が形成されてお
り、内側の画素アレイ部及び駆動回路部(図示せず)を
囲んでいる。ガードリング帯109の外側に配置した端
子部107a,107b,107cと内側の駆動回路部
とを互いに接続する為、ガードリング帯109を横切る
様に配線108a,108b,108cがパタニング形
成されている。ガードリング帯109は窓枠状に形成さ
れており、一対の駆動基板と対向基板とを互いに接着す
るシール領域に沿って設けられている。ガードリング帯
109はアルミニウム等の金属膜からなり画素アレイ部
を縁取る様に外部入射光を遮光している。又、配線10
8a,108b,108cの段差を埋める様に配設さ
れ、シール領域に沿って駆動基板表面を平坦化してい
る。
FIG. 5 is a plan view of a drive substrate. In general, a conductive guard ring band 109 is formed along the peripheral portion on the surface of the driving substrate and surrounds the inner pixel array portion and the driving circuit portion (not shown). In order to connect the terminal portions 107a, 107b, 107c arranged outside the guard ring band 109 and the inner drive circuit portion to each other, the wirings 108a, 108b, 108c are formed so as to cross the guard ring band 109. The guard ring band 109 is formed in the shape of a window frame, and is provided along the seal region that bonds the pair of drive substrates and the counter substrate to each other. The guard ring band 109 is made of a metal film such as aluminum and shields external incident light so as to frame the pixel array portion. Also, the wiring 10
8a, 108b, and 108c are arranged so as to fill the steps, and the drive substrate surface is flattened along the seal region.

【0004】ガードリング帯109は絶縁性を有する駆
動基板の表面に電気的フローティング状態で形成されて
おり、静電気が帯電しやすい。ガードリング帯109は
比較的大面積であり、製造プロセス中に多量の静電気を
蓄積する。この為、隣接する配線108a,108cと
の間で製造プロセス中に放電が起り、周囲に静電ダメー
ジを及ぼしやすいという課題がある。例えば、ガードリ
ング帯109と配線108a,108cとの間の放電に
より、各配線に接続された入力保護回路の短絡破壊等が
生じる。静電ダメージは大面積を有するガードリング帯
109に隣接する配線108a,108cで生じやす
く、配線108bはそれほど影響を受けない。
The guard ring band 109 is formed in an electrically floating state on the surface of the drive substrate having an insulating property, and is easily charged with static electricity. The guard ring band 109 has a relatively large area and accumulates a large amount of static electricity during the manufacturing process. For this reason, there is a problem in that discharge occurs between the adjacent wirings 108a and 108c during the manufacturing process, and electrostatic damage is likely to occur in the surroundings. For example, the discharge between the guard ring band 109 and the wirings 108a and 108c causes short-circuit breakdown of the input protection circuit connected to each wiring. Electrostatic damage is likely to occur on the wirings 108a and 108c adjacent to the guard ring band 109 having a large area, and the wiring 108b is not so affected.

【0005】[0005]

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はガードリング帯の帯電に基づく外部
接続用端子周りの静電ダメージを防止する事を目的とす
る。かかる目的を達成する為に以下の手段を講じた。即
ち本発明にかかる表示装置は駆動基板と対向基板と両者
の間に保持された電気光学物質層とを備えたパネル構造
を基本とする。前記駆動基板には画素アレイ部と駆動回
路部とが集積形成されている。又、両者を囲む導電性の
ガードリング帯と、その外側に配置した外部接続用の端
子部も形成されている。さらに、ガードリング帯を横切
って外側の端子部を内側の駆動回路部に接続する配線が
形成されている。本発明の特徴事項として、前記ガード
リング帯はスリットによって互いに電気的に分離した小
面積部と大面積部とを有している。小面積部は大面積部
と配線との間に介在して、静電気の帯電に対する緩衝領
域としての役割を果たす。好ましくは、前記大面積部は
追加のスリットにより電気的に細分化されており、帯電
の分散化を図っている。本発明を具体化した態様では、
例えば前記電気光学物質層は液晶からなり、前記駆動基
板の表面は液晶の配向制御の為ラビング処理が施されて
いる。かかる構成において、前記小面積部は、少なくと
もラビング処理により該大面積部に帯電する静電気に対
して該配線を保護する緩衝領域としての役割を果たす。
SUMMARY OF THE INVENTION In view of the above-mentioned problems of the prior art, an object of the present invention is to prevent electrostatic damage around the external connection terminals due to the charging of the guard ring band. The following measures have been taken in order to achieve this object. That is, the display device according to the present invention is based on a panel structure including a drive substrate, a counter substrate, and an electro-optical material layer held between the drive substrate and the counter substrate. A pixel array unit and a drive circuit unit are formed integrally on the drive substrate. Further, a conductive guard ring band that surrounds both of them and a terminal portion for external connection arranged outside thereof are also formed. Further, wiring is formed across the guard ring band to connect the outer terminal portion to the inner drive circuit portion. As a feature of the present invention, the guard ring band has a small area portion and a large area portion electrically separated from each other by a slit. The small area portion is interposed between the large area portion and the wiring, and serves as a buffer area for electrostatic charge. Preferably, the large area portion is electrically subdivided by an additional slit to disperse the charge. In an embodiment embodying the present invention,
For example, the electro-optical material layer is made of liquid crystal, and the surface of the driving substrate is subjected to a rubbing treatment to control the alignment of the liquid crystal. In such a configuration, the small area portion plays a role as a buffer area that protects the wiring against at least static electricity charged in the large area portion by the rubbing process.

【0006】[0006]

【作用】本発明によれば、ガードリング帯はスリットに
よって小面積部と大面積部とに電気的に分離されてい
る。このスリットは外側の外部接続用端子部と内側の駆
動回路部とを互いに接続する配線の近傍に位置してお
り、この結果小面積部は大面積部と該配線との間に介在
する事になる。製造プロセス中にガードリング帯の大面
積部に帯電した静電気は隣接する小面積部に放電する
が、これを飛び超えて配線に放電する確率は極めて低く
なる。従って配線が静電ダメージを受ける惧れが顕著に
小さくなる。一方小面積部は放電により静電ダメージを
受ける事になるが、もともとフローティング状態にある
為表示装置の動作自体に悪影響を及ぼす事はない。即ち
小面積部はガードリング帯の大面積部に帯電する静電気
に対して外部接続用端子部周りの配線等を保護する緩衝
領域としての役割を果たす。
According to the present invention, the guard ring band is electrically separated into the small area portion and the large area portion by the slit. This slit is located in the vicinity of the wiring that connects the outside external connection terminal portion and the inside drive circuit portion to each other, so that the small area portion is interposed between the large area portion and the wiring. Become. The static electricity charged in the large area of the guard ring band during the manufacturing process is discharged to the adjacent small area, but the probability of jumping over this and discharging to the wiring is extremely low. Therefore, the possibility that the wiring is electrostatically damaged is significantly reduced. On the other hand, the small area portion is electrostatically damaged by the discharge, but since it is originally in a floating state, it does not adversely affect the operation itself of the display device. That is, the small area portion functions as a buffer area for protecting the wiring around the external connection terminal portion against static electricity charged in the large area portion of the guard ring band.

【0007】[0007]

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかる表示装置の一実
施例を示す模式的な平面図である。一般に表示装置は駆
動基板と対向基板と両者の間に保持された電気光学物質
層とを備えたパネル構造を有している。図1では本発明
の理解を容易にする為、特に駆動基板1の平面パタンの
みを示している。駆動基板1には画素アレイ部2と、駆
動回路部とが集積形成されている。駆動回路部は垂直駆
動回路3と水平駆動回路4とを含んでいる。又、駆動基
板1の周辺に沿って導電性のガードリング帯5がパタニ
ング形成されている。ガードリング帯5は窓枠形状を有
しており画素アレイ部2や駆動回路部(3,4)を囲む
様にパタニングされている。ガードリング帯5はアルミ
ニウムもしくはアルミニウム合金等の金属膜からなり、
画素アレイ部2の周辺を遮光している。又、電気的には
絶縁性を有する駆動基板1の上でフローティング状態に
ある。ガードリング帯5の外側上部には外部接続用の端
子部6が複数個形成されている。加えて、ガードリング
帯5を横切って外側の端子部6を内側の駆動回路部
(3,4)に接続する配線7も形成されている。図では
模式的に5個の端子部6とこれに対応する5本の配線7
とが表わされているが、実際には10個以上の端子部6
が設けられ、垂直駆動回路3や水平駆動回路4に対して
所定の電源電圧、クロック信号、ビデオ信号等を供給で
きる様にしている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic plan view showing an embodiment of a display device according to the present invention. Generally, a display device has a panel structure including a driving substrate, a counter substrate, and an electro-optical material layer held between the driving substrate and the counter substrate. In order to facilitate understanding of the present invention, FIG. 1 particularly shows only the plane pattern of the drive substrate 1. A pixel array section 2 and a drive circuit section are integrally formed on the drive substrate 1. The drive circuit section includes a vertical drive circuit 3 and a horizontal drive circuit 4. Further, a conductive guard ring band 5 is patterned along the periphery of the drive substrate 1. The guard ring band 5 has a window frame shape and is patterned so as to surround the pixel array section 2 and the drive circuit sections (3, 4). The guard ring band 5 is made of a metal film such as aluminum or aluminum alloy,
The periphery of the pixel array section 2 is shielded from light. Further, it is in a floating state on the drive substrate 1 which is electrically insulating. A plurality of terminal portions 6 for external connection are formed on the outer upper portion of the guard ring band 5. In addition, a wiring 7 is formed across the guard ring band 5 to connect the outer terminal portion 6 to the inner drive circuit portion (3, 4). In the figure, five terminal portions 6 and five corresponding wires 7 are schematically shown.
Are shown, but in reality, 10 or more terminal portions 6
Is provided so that a predetermined power supply voltage, a clock signal, a video signal, etc. can be supplied to the vertical drive circuit 3 and the horizontal drive circuit 4.

【0008】図示する様に個々の配線7はガードリング
帯5を横切る様に設けられており、各配線7の通路に沿
ってガードリング帯5は分断されている。この部分で
は、分断されたガードリング帯5が配線7の段差を埋め
ており、駆動基板1の表面を平坦化している。
As shown in the drawing, each wiring 7 is provided so as to cross the guard ring band 5, and the guard ring band 5 is divided along the path of each wiring 7. In this portion, the divided guard ring band 5 fills the step of the wiring 7 and flattens the surface of the drive substrate 1.

【0009】本発明の特徴事項として、ガードリング帯
5はスリット8によって互いに電気的に分離した小面積
部9と大面積部10とを有している。小面積部9は大面
積部10と配線7との間に介在しており、静電気の帯電
に対する緩衝領域としての役割を果たす。即ち製造プロ
セス中でガードリング帯5の大面積部10に帯電した静
電気は隣接する小面積部9に向って容易に放電するが、
これを飛び超えて配線7に放電する確率が極端に低くな
る。この為端子部6周りの静電ダメージを顕著に防ぐ事
が可能になる。例えば、端子部6に対応して設けられる
入力保護回路の短絡故障等を効果的に防げる。一方、小
面積部9に対して大面積部10からの放電により静電ダ
メージが加わるが、この小面積部9はもともとフローテ
ィング状態にあり、駆動基板1の動作に悪影響を及ぼす
事はない。なお、図から容易に理解される様に、複数個
の配線7のうち、ガードリング帯5に最も近い両端の2
本が静電ダメージを受けやすく、ガードリング帯5から
遠い中央に位置する3本の配線7はもともと静電ダメー
ジを受ける確率が低い。この為、両側に位置する2本の
配線7に対する緩衝領域として、本例では2個の小面積
部9が左端側及び右端側に設けられている。即ち、本発
明では少なくとも2個の小面積部9を設ける事が必須の
構成要件となっている。
As a feature of the present invention, the guard ring band 5 has a small area portion 9 and a large area portion 10 electrically separated from each other by a slit 8. The small area portion 9 is interposed between the large area portion 10 and the wiring 7, and serves as a buffer area for electrostatic charging. That is, in the manufacturing process, the static electricity charged on the large area portion 10 of the guard ring band 5 is easily discharged toward the adjacent small area portion 9,
The probability of jumping over this and discharging to the wiring 7 becomes extremely low. Therefore, it is possible to remarkably prevent electrostatic damage around the terminal portion 6. For example, it is possible to effectively prevent a short circuit failure or the like of the input protection circuit provided corresponding to the terminal portion 6. On the other hand, electrostatic discharge is applied to the small area portion 9 by the discharge from the large area portion 10. However, the small area portion 9 is originally in a floating state and does not adversely affect the operation of the drive substrate 1. As can be easily understood from the figure, the two wirings 7 at both ends closest to the guard ring band 5 among the plurality of wirings 7 are provided.
The book is susceptible to electrostatic damage, and the three wirings 7 located in the center far from the guard ring zone 5 are originally less likely to be electrostatically damaged. Therefore, in this example, two small area portions 9 are provided on the left end side and the right end side as buffer regions for the two wirings 7 located on both sides. That is, in the present invention, it is essential to provide at least two small area portions 9.

【0010】参考の為、画素アレイ部2の構成を説明す
る。図示する様に、画素アレイ部2には行状のゲートラ
イン11と列状のデータライン12が互いに交差する様
に配列している。各ゲートライン11とデータライン1
2との交点に薄膜トランジスタ13が形成されている。
又画素電極14も形成されている。各薄膜トランジスタ
13のゲート電極は対応するゲートライン11に接続さ
れ、ソース電極は対応するデータライン12に接続さ
れ、ドレイン電極は対応する画素電極14に接続してい
る。行状のゲートライン11は垂直駆動回路3に接続さ
れる一方、列状のデータライン12は水平駆動回路4に
接続している。垂直駆動回路3は外部接続用の端子部6
から供給されるクロック信号に応じて動作し、ゲートラ
イン11を線順次走査する。これにより、薄膜トランジ
スタ13が行毎に導通する。一方水平駆動回路4は外部
接続用端子部6から供給されるクロック信号に応じて動
作し、同じく外部接続用端子部6から供給されるビデオ
信号を各データライン12にサンプリングする。サンプ
リングされたビデオ信号は導通状態にある薄膜トランジ
スタ13を介して画素電極14に書き込まれ、所望の画
像表示が行なわれる。
For reference, the structure of the pixel array section 2 will be described. As shown in the figure, in the pixel array section 2, row-shaped gate lines 11 and column-shaped data lines 12 are arranged so as to intersect with each other. Each gate line 11 and data line 1
A thin film transistor 13 is formed at the intersection with the line 2.
The pixel electrode 14 is also formed. The gate electrode of each thin film transistor 13 is connected to the corresponding gate line 11, the source electrode is connected to the corresponding data line 12, and the drain electrode is connected to the corresponding pixel electrode 14. The row-shaped gate lines 11 are connected to the vertical driving circuit 3, while the column-shaped data lines 12 are connected to the horizontal driving circuit 4. The vertical drive circuit 3 has a terminal portion 6 for external connection.
The gate line 11 is line-sequentially scanned by operating in accordance with a clock signal supplied from. As a result, the thin film transistors 13 are turned on for each row. On the other hand, the horizontal drive circuit 4 operates in response to a clock signal supplied from the external connection terminal section 6, and samples the video signal also supplied from the external connection terminal section 6 to each data line 12. The sampled video signal is written in the pixel electrode 14 via the thin film transistor 13 in the conductive state, and desired image display is performed.

【0011】図2は本発明にかかる表示装置の他の実施
例を示す模式的な平面図である。基本的な構成は、図1
に示した実施例と同様であり、対応する部分には対応す
る参照番号を付して理解を容易にしている。異なる点
は、ガードリング帯5の大面積部10が、追加のスリッ
ト15により電気的に細分化されている事であり、帯電
の分散化を図っている。本例では、略コの字状の大面積
部10が、4本の追加スリット15により5分割されて
いる。これにより、細分化された個々の大面積部10に
蓄積される静電荷の絶対量が小さくなる為、静電ダメー
ジも低減化できる。
FIG. 2 is a schematic plan view showing another embodiment of the display device according to the present invention. The basic configuration is shown in Figure 1.
Similar to the embodiment shown in FIG. 6, corresponding parts are designated by corresponding reference numerals to facilitate understanding. The different point is that the large area portion 10 of the guard ring band 5 is electrically subdivided by the additional slits 15 to disperse the charging. In this example, the large U-shaped large area portion 10 is divided into five by four additional slits 15. As a result, the absolute amount of electrostatic charge accumulated in each of the large-sized subdivided large-area portions 10 becomes small, so that electrostatic damage can be reduced.

【0012】図3は、本発明にかかる表示装置の断面構
造を表わしている。図示する様に、表示装置は下側の駆
動基板1と上側の対向基板21と両者の間に保持された
電気光学物質層22とからなるパネル構造を有してい
る。電気光学物質層22としてはツイストネマティック
配向した液晶等が広く用いられている。駆動基板1と対
向基板21はシール材23により互いに接合されてい
る。前述した様に駆動基板1の内表面には画素アレイ部
と駆動回路部と両者を囲むガードリング帯5とが形成さ
れている。図では、画素アレイ部に含まれる1個の薄膜
トランジスタ13と対応する画素電極14のみを示して
いる。一方対向基板21の内表面には対向電極24が形
成されている。
FIG. 3 shows a sectional structure of a display device according to the present invention. As shown, the display device has a panel structure including a lower drive substrate 1, an upper counter substrate 21, and an electro-optical material layer 22 held between the two. As the electro-optical material layer 22, twisted nematic liquid crystal or the like is widely used. The drive substrate 1 and the counter substrate 21 are bonded to each other by a sealing material 23. As described above, on the inner surface of the drive substrate 1, the pixel array section, the drive circuit section, and the guard ring band 5 surrounding the both are formed. In the drawing, only one pixel electrode 14 corresponding to one thin film transistor 13 included in the pixel array portion is shown. On the other hand, a counter electrode 24 is formed on the inner surface of the counter substrate 21.

【0013】薄膜トランジスタ13は所定の形状にパタ
ニングされた半導体薄膜25を素子領域とし、その上に
ゲート絶縁膜26を介してゲート電極Gがパタニング形
成されている。このゲート電極Gは図1に示したゲート
ライン11の一部からなる。かかる構成を有する薄膜ト
ランジスタ13は層間絶縁膜27により被覆されてい
る。この層間絶縁膜27の上に画素電極14がパタニン
グ形成され、薄膜トランジスタ13のドレイン領域と連
通している。又データライン12も形成されており、薄
膜トランジスタ13のソース領域に連通している。
The thin film transistor 13 has a semiconductor thin film 25, which is patterned in a predetermined shape, as an element region, and a gate electrode G is patterned on the semiconductor thin film 25 via a gate insulating film 26. The gate electrode G comprises a part of the gate line 11 shown in FIG. The thin film transistor 13 having such a configuration is covered with the interlayer insulating film 27. The pixel electrode 14 is patterned on the interlayer insulating film 27 and communicates with the drain region of the thin film transistor 13. The data line 12 is also formed and communicates with the source region of the thin film transistor 13.

【0014】駆動基板1の周辺に沿って内側の画素アレ
イ部等を囲む様にガードリング帯5が窓枠状にパタニン
グ形成されている。ガードリング帯5はアルミニウムや
アルミニウム合金等の金属膜からなり層間絶縁膜27の
上に成膜されている。電気的にはフローティング状態に
あり容易に静電気が帯電する。例えば、電気光学物質層
22として液晶材料を用いた場合、駆動基板1の内表面
は液晶の配向制御の為ラビング処理が施される。このラ
ビング処理は綿布等で基板表面を一定方向に摩擦するも
のであり、大量の静電気が発生しガードリング帯5に蓄
積される。この点に鑑み、本発明ではガードリング帯5
を前述した様に小面積部と大面積部に分けている。小面
積部は外部接続用端子に結線した配線と大面積部との間
に介在する。ラビング処理により大面積部に帯電した多
量の静電気は小面積部に放電され、配線に対する静電ダ
メージを防止している。なお、製造プロセス中における
静電気の帯電原因はラビング処理に限られるものではな
く、あらゆる帯電に対して本ガードリング帯に設けられ
た小面積部は有効な緩衝領域を構成する。
A guard ring band 5 is formed in a window frame pattern so as to surround the inner pixel array portion along the periphery of the drive substrate 1. The guard ring band 5 is made of a metal film such as aluminum or aluminum alloy and is formed on the interlayer insulating film 27. It is electrically floating and easily charged with static electricity. For example, when a liquid crystal material is used for the electro-optical material layer 22, the inner surface of the drive substrate 1 is subjected to a rubbing process for controlling the alignment of the liquid crystal. In this rubbing process, a cotton cloth or the like is used to rub the substrate surface in a certain direction, and a large amount of static electricity is generated and accumulated in the guard ring band 5. In view of this point, in the present invention, the guard ring band 5 is used.
Is divided into a small area portion and a large area portion as described above. The small area portion is interposed between the wiring connected to the external connection terminal and the large area portion. A large amount of static electricity charged in the large area portion by the rubbing process is discharged to the small area portion to prevent electrostatic damage to the wiring. The cause of static electricity charging during the manufacturing process is not limited to the rubbing treatment, and the small area portion provided in the guard ring zone constitutes an effective buffer area for all kinds of electrification.

【0015】[0015]

【発明の効果】以上説明した様に、本発明によれば、ガ
ードリング帯がスリットによって互いに電気的に分離し
た小面積部と大面積部とを有しており、小面積部は大面
積部と接続配線との間に介在して静電気の帯電に対する
緩衝領域としての役割を果たす。これにより、製造プロ
セス中ガードリング帯に帯電する静電気に対して接続配
線周りを効果的に保護する事が可能になり、製造歩留り
の大幅な改善が達成できる。
As described above, according to the present invention, the guard ring band has the small area portion and the large area portion electrically separated from each other by the slit, and the small area portion is the large area portion. It acts as a buffer region for static electricity due to being interposed between the wiring and the connection wiring. As a result, it is possible to effectively protect the periphery of the connection wiring against static electricity charged in the guard ring band during the manufacturing process, and it is possible to achieve a significant improvement in manufacturing yield.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかる表示装置の一実施例を示す模式
的な平面図である。
FIG. 1 is a schematic plan view showing an embodiment of a display device according to the present invention.

【図2】本発明にかかる表示装置の他の実施例を示す模
式的な平面図である。
FIG. 2 is a schematic plan view showing another embodiment of the display device according to the present invention.

【図3】本発明にかかる表示装置のパネル構造を示す模
式的な断面図である。
FIG. 3 is a schematic sectional view showing a panel structure of a display device according to the present invention.

【図4】一般的な表示装置の構成を示す模式的な斜視図
である。
FIG. 4 is a schematic perspective view showing a configuration of a general display device.

【図5】従来の表示装置のパタン構成例を示す模式的な
平面図である。
FIG. 5 is a schematic plan view showing a pattern configuration example of a conventional display device.

【符号の説明】[Explanation of symbols]

1 駆動基板 2 画素アレイ部 3 垂直駆動回路 4 水平駆動回路 5 ガードリング帯 6 端子部 7 配線 8 スリット 9 小面積部 10 大面積部 11 ゲートライン 12 データライン 13 薄膜トランジスタ 14 画素電極 15 追加スリット 21 対向基板 22 電気光学物質層 23 シール材 24 対向電極 1 Drive Substrate 2 Pixel Array Part 3 Vertical Drive Circuit 4 Horizontal Drive Circuit 5 Guard Ring Band 6 Terminal Part 7 Wiring 8 Slit 9 Small Area Part 10 Large Area Part 11 Gate Line 12 Data Line 13 Thin Film Transistor 14 Pixel Electrode 15 Additional Slit 21 Facing Substrate 22 Electro-optical material layer 23 Sealing material 24 Counter electrode

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 駆動基板と対向基板と両者の間に保持さ
れた電気光学物質層とを備えたパネル構造を有し、前記
駆動基板には画素アレイ部と、駆動回路部と、両者を囲
む導電性のガードリング帯と、その外側に配置した外部
接続用の端子部と、該ガードリング帯を横切って外側の
端子部を内側の駆動回路部に接続する配線とが形成され
ている表示装置であって、 前記ガードリング帯はスリットによって互いに電気的に
分離した小面積部と大面積部とを有しており、 前記小面積部は該大面積部と該配線との間に介在して静
電気の帯電に対する緩衝領域になる事を特徴とする表示
装置。
1. A panel structure comprising a driving substrate, a counter substrate, and an electro-optical material layer held between the driving substrate and the counter substrate, wherein the driving substrate surrounds a pixel array portion, a driving circuit portion, and both. A display device in which a conductive guard ring band, a terminal portion for external connection arranged outside the guard ring band, and a wiring that crosses the guard ring band and connects the outer terminal portion to the inner drive circuit portion are formed. The guard ring band has a small area portion and a large area portion electrically separated from each other by a slit, and the small area portion is interposed between the large area portion and the wiring. A display device that is a buffer area against static electricity.
【請求項2】 前記大面積部は追加のスリットにより電
気的に細分化されており帯電の分散化を図る事を特徴と
する請求項1記載の表示装置。
2. The display device according to claim 1, wherein the large area portion is electrically subdivided by an additional slit to disperse the charge.
【請求項3】 前記電気光学物質層は液晶からなり、前
記駆動基板の表面は液晶の配向制御の為ラビング処理が
施され、前記小面積部は少なくともラビング処理により
該大面積部に帯電する静電気に対して該配線を保護する
緩衝領域になる事を特徴とする請求項1記載の表示装
置。
3. The electro-optical material layer is made of liquid crystal, the surface of the drive substrate is subjected to a rubbing treatment to control the alignment of the liquid crystal, and the small area portion is at least electrostatically charged to the large area portion by the rubbing treatment. The display device according to claim 1, wherein the display device is a buffer region for protecting the wiring.
JP13518694A 1994-05-24 1994-05-24 Display device Expired - Lifetime JP3208997B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13518694A JP3208997B2 (en) 1994-05-24 1994-05-24 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13518694A JP3208997B2 (en) 1994-05-24 1994-05-24 Display device

Publications (2)

Publication Number Publication Date
JPH07318965A true JPH07318965A (en) 1995-12-08
JP3208997B2 JP3208997B2 (en) 2001-09-17

Family

ID=15145853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13518694A Expired - Lifetime JP3208997B2 (en) 1994-05-24 1994-05-24 Display device

Country Status (1)

Country Link
JP (1) JP3208997B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350137B1 (en) * 1998-06-29 2002-08-24 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
JP2006126618A (en) * 2004-10-29 2006-05-18 Toshiba Matsushita Display Technology Co Ltd Display apparatus
US7333172B1 (en) 1995-12-21 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having plurality of conductive layers between a substrate and sealing member and insulated by insulating film

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333172B1 (en) 1995-12-21 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having plurality of conductive layers between a substrate and sealing member and insulated by insulating film
US7394516B2 (en) 1995-12-21 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a particular conductive layer
US7956978B2 (en) 1995-12-21 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device having a particular conductive layer
US8194224B2 (en) 1995-12-21 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having particular conductive layers
US8665411B2 (en) 1995-12-21 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having particular conductive layer
US9316880B2 (en) 1995-12-21 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR100350137B1 (en) * 1998-06-29 2002-08-24 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
JP2006126618A (en) * 2004-10-29 2006-05-18 Toshiba Matsushita Display Technology Co Ltd Display apparatus

Also Published As

Publication number Publication date
JP3208997B2 (en) 2001-09-17

Similar Documents

Publication Publication Date Title
KR100289483B1 (en) Liquid crystal display
US6587165B2 (en) Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof
US20090231532A1 (en) Display device
US6724444B2 (en) Liquid crystal display device
KR101373500B1 (en) Liquid crystal panel with a preventing function of static electricity
KR960035088A (en) Active matrix type display device
JP2000019556A (en) Liquid crystal display device
US6326641B1 (en) Liquid crystal display device having a high aperture ratio
US6384878B1 (en) Liquid crystal display having an electrostatic protection circuit
EP0412831B1 (en) An active matrix board
US5825439A (en) Array substrate for display
JPH086056A (en) Liquid crystal display device and its manufacture
US6429910B1 (en) Liquid crystal display device and method for repairing breakage of circuit lines thereof
JP3816270B2 (en) Liquid crystal display
JPH10123574A (en) Active matrix substrate
JP3208997B2 (en) Display device
US7009676B1 (en) Structure of a pad in a liquid crystal display device and a method for manufacturing thereof
JP3208998B2 (en) Display device
JP3752824B2 (en) Method for manufacturing active matrix substrate device, active matrix substrate device, and electro-optical panel including the same
JPH0980480A (en) Liquid crystal display device
JPH05232511A (en) Manufacture of active matrix type liquid crystal display device
JPH0950044A (en) Active matrix display device
KR20080048725A (en) In-plane switching mode liquid crystal display device
JPH11101985A (en) Liquid crystal display device
KR100303447B1 (en) LCD with static electricity protection circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term