JPH07312861A - Dc-dc converter - Google Patents
Dc-dc converterInfo
- Publication number
- JPH07312861A JPH07312861A JP10125494A JP10125494A JPH07312861A JP H07312861 A JPH07312861 A JP H07312861A JP 10125494 A JP10125494 A JP 10125494A JP 10125494 A JP10125494 A JP 10125494A JP H07312861 A JPH07312861 A JP H07312861A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input voltage
- power supply
- current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＤＣ−ＤＣコンバータ、
特に過電流保護手段を具備したＤＣ−ＤＣコンバータに
関するものである。The present invention relates to a DC-DC converter,
In particular, it relates to a DC-DC converter equipped with overcurrent protection means.
【０００２】[0002]
【従来の技術】従来のＤＣ−ＤＣコンバータは、図３に
示すように、直流電源１と、１次〜３次巻線２a、２b、
２cを有するトランス２と、直流電源１の両端に接続さ
れたトランス２の１次巻線２aとスイッチング素子とし
てのトランジスタ３の直列回路と、トランス２の２次巻
線２bに整流平滑回路４を介して接続された負荷５と、
トランス２の３次巻線２cの電圧により動作しかつトラ
ンジスタ３のベース端子（制御端子）に制御信号を付与
してトランジスタ３をオン・オフ制御する制御回路６
と、直流電源１の一端と制御回路６の電源端子６aとの
間に接続された起動用抵抗７と、トランジスタ３に流れ
る電流を該電流に対応した電圧として検出する電流検出
用抵抗８（電流検出手段）と、入力電圧ＶINに対応した
電圧を検出する入力電圧検出手段９と、電流検出用抵抗
８により検出された電圧と入力電圧検出手段９により検
出された電圧とを関係づけるための抵抗１１と、電流検
出用抵抗８と抵抗１１との合成電圧値が制限電流値に対
応した電圧値以上になったときにトランジスタ３に流れ
る電流を制限する過電流保護手段１０とを備えている。
また、１２は出力整流ダイオード、１３は出力平滑コン
デンサ、１４は制御電源用ダイオード、１５は制御電源
用コンデンサ、１６は第１の基準電源、１７はオペアン
プ（演算増幅器）、１８、１９はフォトカプラを構成す
る発光ダイオード及び受光トランジスタを示す。過電流
保護手段１０は、オペアンプ２０と第４の基準電源２１
とから構成されている。更に、制御回路６内には、Ｒ-
Ｓフリップフロップ２２、三角波発振器２３、ＰＷＭ
（パルス幅変調）コンパレータ２４、第３の基準電源２
５及びＮＯＲゲート２６で構成され、トランジスタ３の
ベース端子（制御端子）に制御パルス信号を付与するＰ
ＷＭ制御手段２７が設けられている。また、２８は第２
の基準電源、２９は直列抵抗を示す。入力電圧検出手段
９は、定電圧素子としてのツェナダイオード３０及び直
列抵抗３１から成り、直流電源１の一端と抵抗１１との
間に接続されている。2. Description of the Related Art A conventional DC-DC converter, as shown in FIG. 3, includes a DC power source 1 and primary to tertiary windings 2a, 2b,
A transformer 2 having 2c, a series circuit of a primary winding 2a of the transformer 2 connected to both ends of a DC power source 1 and a transistor 3 as a switching element, and a rectifying / smoothing circuit 4 in a secondary winding 2b of the transformer 2. A load 5 connected via
A control circuit 6 that operates by the voltage of the tertiary winding 2c of the transformer 2 and applies a control signal to the base terminal (control terminal) of the transistor 3 to control the transistor 3 to turn on / off.
And a start-up resistor 7 connected between one end of the DC power source 1 and the power supply terminal 6a of the control circuit 6, and a current detecting resistor 8 (current that detects the current flowing through the transistor 3 as a voltage corresponding to the current). (Detection means), input voltage detection means 9 for detecting a voltage corresponding to the input voltage V IN , and the voltage detected by the current detection resistor 8 and the voltage detected by the input voltage detection means 9 are related to each other. The resistor 11 and the overcurrent protection unit 10 that limits the current flowing through the transistor 3 when the combined voltage value of the current detection resistor 8 and the resistor 11 becomes equal to or higher than the voltage value corresponding to the limiting current value. .
Further, 12 is an output rectifying diode, 13 is an output smoothing capacitor, 14 is a control power supply diode, 15 is a control power supply capacitor, 16 is a first reference power supply, 17 is an operational amplifier (operational amplifier), 18 and 19 are photocouplers. 2 shows a light emitting diode and a light receiving transistor which constitute The overcurrent protection means 10 includes an operational amplifier 20 and a fourth reference power source 21.
It consists of and. Further, in the control circuit 6, R-
S flip-flop 22, triangular wave oscillator 23, PWM
(Pulse width modulation) comparator 24, third reference power supply 2
5 and a NOR gate 26, which gives a control pulse signal to the base terminal (control terminal) of the transistor 3.
WM control means 27 is provided. 28 is the second
Of the reference power source, and 29 indicates a series resistance. The input voltage detection means 9 is composed of a Zener diode 30 as a constant voltage element and a series resistor 31, and is connected between one end of the DC power supply 1 and the resistor 11.
【０００３】上記の構成において、直流電源１より起動
用抵抗７を介して制御回路６の電源端子６aに電圧が印
加されると、制御回路６内のＰＷＭ制御手段２７が動作
を開始し、トランジスタ３のベース端子に制御パルス信
号が付与される。これにより、トランジスタ３はオン・
オフ動作を開始し、トランス２の１次巻線２aに直流電
源１の電圧を断続的に印加して交流電圧を発生する。ト
ランス２の１次巻線２aに発生した交流電圧により、２
次巻線２bに降圧又は昇圧された交流電圧が誘起され
る。これと同時に、トランス２の３次巻線２cにも交流
電圧が誘起され、この交流電圧は制御電源用ダイオード
１４及び制御電源用コンデンサ１５により整流及び平滑
され、電源端子６aを通して制御回路６に直流電圧が供
給される。トランス２の２次巻線２bに誘起された交流
電圧は整流平滑回路４の出力整流ダイオード１２及び出
力平滑コンデンサ１３により整流及び平滑され、負荷５
に降圧又は昇圧された直流電圧が供給される。オペアン
プ１７は、負荷５に供給される直流電圧を第１の基準電
源１６の電圧Ｖ1と比較し、その比較出力に応じてフォ
トカプラの発光ダイオード１８を発光させる。これによ
り、フォトカプラの受光トランジスタ１９に制御電流が
流れ、受光トランジスタ１９の出力がＰＷＭコンパレー
タ２４にて第３の基準電源２５の電圧Ｖ3及び三角波発
振器２３の鋸歯状波電圧と比較されてトランジスタ３の
ベース端子に付与する制御パルス信号のパルス幅が制御
される。これにより、負荷５に供給される直流電圧が一
定に保持される。In the above structure, when a voltage is applied to the power supply terminal 6a of the control circuit 6 from the DC power supply 1 through the starting resistor 7, the PWM control means 27 in the control circuit 6 starts operating and the transistor A control pulse signal is applied to the base terminal of No. 3. This turns on transistor 3.
The off operation is started, and the voltage of the DC power supply 1 is intermittently applied to the primary winding 2a of the transformer 2 to generate an AC voltage. 2 due to the AC voltage generated in the primary winding 2a of the transformer 2.
A stepped down or stepped up AC voltage is induced in the secondary winding 2b. At the same time, an AC voltage is induced in the tertiary winding 2c of the transformer 2, and this AC voltage is rectified and smoothed by the control power supply diode 14 and the control power supply capacitor 15, and the direct current is supplied to the control circuit 6 through the power supply terminal 6a. Voltage is supplied. The AC voltage induced in the secondary winding 2b of the transformer 2 is rectified and smoothed by the output rectifying diode 12 and the output smoothing capacitor 13 of the rectifying and smoothing circuit 4, and the load 5
The step-down or step-up DC voltage is supplied to. The operational amplifier 17 compares the DC voltage supplied to the load 5 with the voltage V 1 of the first reference power source 16 and causes the light emitting diode 18 of the photocoupler to emit light according to the comparison output. As a result, a control current flows through the light receiving transistor 19 of the photocoupler, the output of the light receiving transistor 19 is compared with the voltage V 3 of the third reference power source 25 and the sawtooth wave voltage of the triangular wave oscillator 23 by the PWM comparator 24, and the transistor is compared. The pulse width of the control pulse signal applied to the base terminal 3 is controlled. As a result, the DC voltage supplied to the load 5 is kept constant.
【０００４】トランジスタ３に流れる電流は、電流検出
用抵抗８によりその電流に対応した電圧として検出され
る。電流検出用抵抗８により検出された電圧は、抵抗１
１を通して入力電圧検出手段９により検出された電圧と
合成される。この合成値は、オペアンプ２０により制限
電流値に対応した電圧を与える第４の基準電源２１の電
圧Ｖ4と比較される。負荷５が過負荷状態になり、トラ
ンジスタ３に流れる電流が増大すると、電流検出用抵抗
８の電圧と抵抗１１の電圧との合成値が第４の基準電源
２１の電圧値より高くなる。これにより、オペアンプ２
０の出力は高レベルとなり、Ｒ-Ｓフリップフロップ２
２のセット端子に高レベル信号が印加されてＲ-Ｓフリ
ップフロップ２２の出力信号が高レベルとなる。Ｒ-Ｓ
フリップフロップ２２の出力信号が高レベルになると、
ＮＯＲゲート２６の出力は低レベルとなり、トランジス
タ３がオフ状態となる。また、Ｒ-Ｓフリップフロップ
２２のリセット端子には、三角波発振器２３の鋸歯状波
信号が印加され、この鋸歯状波信号により１周期毎にＲ
-Ｓフリップフロップ２２がリセットされる。以上によ
り、トランジスタ３に流れる電流が制限され、過負荷状
態でのトランジスタ３の保護が可能となる。図４(Ａ)〜
(Ｅ)は、それぞれＮＯＲゲート２６の出力信号波形（図
３のｆ点）、ＰＷＭコンパレータ２４の出力信号波形
（図３のｄ点）、Ｒ-Ｓフリップフロップ２２の出力信
号波形（図３のｅ点）、三角波発振器２３の鋸歯状波信
号波形（図３のａ点）、トランジスタ３のコレクタ電流
波形を示す。また、図４(Ｄ)において符号ｂ及び符号ｃ
の波形は、それぞれ受光トランジスタ１９の出力電圧波
形（図３のｂ点）、第３の基準電源の電圧Ｖ3の波形
（図３のｃ点）を示し、ｔDはデッドタイム、即ちＲ-Ｓ
フリップフロップ２２のリセット期間を示す。The current flowing through the transistor 3 is detected by the current detecting resistor 8 as a voltage corresponding to the current. The voltage detected by the current detection resistor 8 is the resistance 1
1 is combined with the voltage detected by the input voltage detecting means 9. This combined value is compared with the voltage V 4 of the fourth reference power supply 21 which gives a voltage corresponding to the limiting current value by the operational amplifier 20. When the load 5 becomes overloaded and the current flowing through the transistor 3 increases, the combined value of the voltage of the current detection resistor 8 and the voltage of the resistor 11 becomes higher than the voltage value of the fourth reference power supply 21. As a result, the operational amplifier 2
The output of 0 becomes high level and RS flip-flop 2
A high level signal is applied to the set terminal of No. 2 and the output signal of the RS flip-flop 22 becomes high level. R-S
When the output signal of the flip-flop 22 becomes high level,
The output of the NOR gate 26 becomes low level, and the transistor 3 is turned off. Further, the sawtooth wave signal of the triangular wave oscillator 23 is applied to the reset terminal of the RS flip-flop 22.
-S flip-flop 22 is reset. As described above, the current flowing through the transistor 3 is limited, and the transistor 3 can be protected in the overload state. 4 (A)-
(E) shows the output signal waveform of the NOR gate 26 (point f in FIG. 3), the output signal waveform of the PWM comparator 24 (point d in FIG. 3), and the output signal waveform of the RS flip-flop 22 (see FIG. 3). The point e), the sawtooth wave signal waveform of the triangular wave oscillator 23 (point a in FIG. 3), and the collector current waveform of the transistor 3 are shown. In addition, reference numeral b and reference numeral c in FIG.
Waveforms indicate the output voltage waveform of the light receiving transistor 19 (point b in FIG. 3) and the waveform of the voltage V 3 of the third reference power source (point c in FIG. 3), respectively, and t D is the dead time, that is, R- S
The reset period of the flip-flop 22 is shown.
【０００５】一般に、フライバック型のＤＣ−ＤＣコン
バータにおいては、負荷電流を一定に制限する場合、１
次側のスイッチング電流は入力電圧により変化するた
め、制限電流値を入力電圧に応じて補正する必要があ
る。図３の回路では、ツェナダイオード３０及び直列抵
抗３１で構成された入力電圧検出手段９により、その補
正を行っている。このため、入力電圧ＶINがツェナダイ
オード３０のブレークダウン電圧を越えたとき、ツェナ
ダイオード３０が導通状態となり、入力電圧ＶINの変化
に対して負荷電流を一定に制限することができる。ま
た、ツェナダイオード３０のブレークダウン電圧を適当
に選択することにより、補正を開始する電圧を設定する
ことができる。Generally, in a flyback DC-DC converter, when the load current is limited to a constant value, 1
Since the switching current on the secondary side changes depending on the input voltage, it is necessary to correct the limiting current value according to the input voltage. In the circuit of FIG. 3, the correction is performed by the input voltage detection means 9 composed of the Zener diode 30 and the series resistance 31. Therefore, when the input voltage V IN exceeds the breakdown voltage of the Zener diode 30, the Zener diode 30 becomes conductive, and the load current can be limited to a constant value with respect to the change of the input voltage V IN . Further, by appropriately selecting the breakdown voltage of the Zener diode 30, the voltage for starting the correction can be set.
【０００６】[0006]
【発明が解決しようとする課題】ところで、図３のＤＣ
−ＤＣコンバータでは、直流電源１の電圧、即ち入力電
圧ＶINが高い場合、入力電圧検出手段９を構成するツェ
ナダイオード３０及び直列抵抗３１での電圧降下が大き
くなるので、入力電圧検出手段９における消費電力が非
常に大きい欠点があった。また、一般には商用交流を整
流平滑したものを直流電源１として使用することが多い
ため、直流電源１の電圧は例えば１００〜２４０Ｖ程度
と高い場合が多い。そのため、ツェナダイオード３０の
定格が例えば１００Ｖ以上のものを使用しなければなら
ないので、ツェナダイオードとしては一般的ではなく、
高価なものとなる欠点があった。By the way, the DC shown in FIG.
In the -DC converter, when the voltage of the DC power supply 1, that is, the input voltage V IN is high, the voltage drop in the Zener diode 30 and the series resistor 31 forming the input voltage detecting means 9 becomes large. There was a drawback that the power consumption was very large. Further, in general, a rectified and smoothed commercial AC is often used as the DC power supply 1, so that the voltage of the DC power supply 1 is often high, for example, about 100 to 240V. Therefore, it is necessary to use the Zener diode 30 having a rating of, for example, 100 V or more, which is not a general Zener diode.
It had the drawback of being expensive.
【０００７】そこで、本発明は入力電圧検出手段におけ
る消費電力を低減できるＤＣ−ＤＣコンバータを提供す
ることを目的とする。Therefore, an object of the present invention is to provide a DC-DC converter capable of reducing the power consumption in the input voltage detecting means.
【０００８】[0008]
【課題を解決するための手段】本発明によるＤＣ−ＤＣ
コンバータは、直流電源と、複数の巻線を有するトラン
スと、前記直流電源の両端に接続された前記トランスの
１次巻線とスイッチング素子との直列回路と、前記トラ
ンスの２次巻線に整流平滑回路を介して接続された負荷
と、前記スイッチング素子の制御端子に制御信号を付与
して前記スイッチング素子をオン・オフ制御する制御回
路と、前記直流電源の一端と前記制御回路の電源端子と
の間に接続された起動用抵抗と、前記スイッチング素子
に流れる電流を該電流に対応した電圧として検出する電
流検出手段と、入力電圧に対応した電圧を検出する入力
電圧検出手段と、前記電流検出手段により検出された前
記電圧と前記入力電圧検出手段により検出された前記電
圧との合成値が制限電流値に対応した電圧値以上になっ
たときに前記スイッチング素子に流れる電流を制限する
過電流保護手段とを備えている。このＤＣ−ＤＣコンバ
ータでは、前記起動用抵抗に対して直列に前記入力電圧
検出手段を接続している。図示の実施例では、前記入力
電圧検出手段は定電圧素子及び抵抗を含む。また、本発
明による他のＤＣ−ＤＣコンバータは、直流電源と、複
数の巻線を有するトランスと、前記直流電源の両端に接
続された前記トランスの１次巻線とスイッチング素子と
の直列回路と、前記トランスの２次巻線に整流平滑回路
を介して接続された負荷と、前記スイッチング素子の制
御端子に制御信号を付与して前記スイッチング素子をオ
ン・オフ制御する制御回路と、前記直流電源の一端と前
記制御回路の電源端子との間に接続された起動用抵抗
と、前記スイッチング素子に流れる電流を該電流に対応
した電圧として検出する電流検出手段と、入力電圧に対
応した電圧を検出する入力電圧検出手段と、前記電流検
出手段により検出された前記電圧が制限電流値に対応し
た電圧以上になったときに前記スイッチング素子に流れ
る電流を制限する過電流保護手段とを備え、前記制限電
流値は前記入力電圧検出手段の検出出力に応じて変化す
る。このＤＣ−ＤＣコンバータでは、前記起動用抵抗に
対して直列に前記入力電圧検出手段を接続している。図
示の他の実施例では、前記入力電圧検出手段は定電圧素
子及び抵抗を含む。DC-DC according to the present invention
The converter includes a DC power supply, a transformer having a plurality of windings, a series circuit of a primary winding of the transformer connected to both ends of the DC power supply and a switching element, and a rectifier on a secondary winding of the transformer. A load connected through a smoothing circuit, a control circuit for applying a control signal to the control terminal of the switching element to turn on / off the switching element, one end of the DC power supply, and a power supply terminal of the control circuit A starting resistor connected between the switching element, a current detecting means for detecting a current flowing through the switching element as a voltage corresponding to the current, an input voltage detecting means for detecting a voltage corresponding to an input voltage, and the current detecting means. When the combined value of the voltage detected by the means and the voltage detected by the input voltage detecting means becomes equal to or higher than the voltage value corresponding to the limiting current value, the switch And a overcurrent protection means for limiting the current flowing through the quenching device. In this DC-DC converter, the input voltage detecting means is connected in series to the starting resistor. In the illustrated embodiment, the input voltage detecting means includes a constant voltage element and a resistor. Another DC-DC converter according to the present invention includes a DC power supply, a transformer having a plurality of windings, and a series circuit including a primary winding of the transformer connected to both ends of the DC power supply and a switching element. A load connected to a secondary winding of the transformer via a rectifying / smoothing circuit, a control circuit for applying a control signal to a control terminal of the switching element to control ON / OFF of the switching element, and the DC power supply A start-up resistor connected between one end of the control circuit and the power supply terminal of the control circuit, a current detection unit that detects a current flowing through the switching element as a voltage corresponding to the current, and a voltage corresponding to the input voltage. Input voltage detecting means for controlling the current flowing through the switching element when the voltage detected by the current detecting means becomes equal to or higher than the voltage corresponding to the limiting current value. A overcurrent protection means for limited, the limiting current value changes in accordance with the detection output of the input voltage detecting means. In this DC-DC converter, the input voltage detecting means is connected in series to the starting resistor. In another embodiment shown, the input voltage detecting means includes a constant voltage element and a resistor.
【０００９】[0009]
【作用】起動用抵抗に対して直列に入力電圧検出手段を
接続することにより、入力電圧検出手段での電圧降下は
入力電圧から起動用抵抗での電圧降下分を差し引いた値
となる。したがって、入力電圧検出手段での電圧降下が
小さくなるので、入力電圧検出手段における消費電力を
低減することができる。By connecting the input voltage detecting means in series to the starting resistor, the voltage drop in the input voltage detecting means becomes a value obtained by subtracting the voltage drop in the starting resistor from the input voltage. Therefore, the voltage drop in the input voltage detecting means is reduced, so that the power consumption in the input voltage detecting means can be reduced.
【００１０】[0010]
【実施例】以下、本発明によるＤＣ−ＤＣコンバータの
２つの実施例を図１及び図２に基づいて説明する。但
し、これらの図面では図３に示す箇所と同一の部分には
同一の符号を付し、その説明を省略する。本発明の実施
例のＤＣ−ＤＣコンバータは、図１に示すように、図３
の回路の起動用抵抗７と制御回路６の電源端子６aとの
間に分圧用抵抗３２を直列に挿入し、起動用抵抗７と分
圧用抵抗３２との接続点に入力電圧検出手段９を接続し
たものである。その他の構成は図３の回路と同一であ
る。また、通常時及び過負荷時の基本的な動作は、前述
の図３の回路における動作と同様であるので、説明は省
略する。上記の構成において、入力電圧ＶINは起動用抵
抗７及び分圧用抵抗３２により分圧される。このため、
入力電圧検出手段９で検出される電圧は起動用抵抗７及
び分圧用抵抗３２により分圧された電圧であるから、入
力電圧ＶINよりも低くかつ入力電圧ＶINに比例する。こ
れにより、入力電圧検出手段９での電圧降下が小さくな
るので、入力電圧検出手段９における消費電力を低減す
ることができる。したがって、入力電圧検出手段９のツ
ェナダイオード３０の定格は小さい一般的なもので良
く、直列抵抗３１も小型でかつ安価なものを使用でき
る。また、起動時以外の動作時には、起動用抵抗７を入
力電圧検出手段９の直列抵抗として有効に利用できる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Two embodiments of a DC-DC converter according to the present invention will be described below with reference to FIGS. However, in these drawings, the same parts as those shown in FIG. 3 are designated by the same reference numerals, and the description thereof will be omitted. The DC-DC converter according to the embodiment of the present invention, as shown in FIG.
The voltage dividing resistor 32 is inserted in series between the starting resistor 7 of the circuit and the power supply terminal 6a of the control circuit 6, and the input voltage detecting means 9 is connected to the connection point between the starting resistor 7 and the voltage dividing resistor 32. It was done. Other configurations are the same as those of the circuit of FIG. Further, since the basic operation at the normal time and at the time of overload is the same as the operation in the circuit of FIG. 3 described above, the description thereof will be omitted. In the above configuration, the input voltage V IN is divided by the starting resistor 7 and the voltage dividing resistor 32. For this reason,
Voltage detected by the input voltage detecting means 9 from a voltage divided by the starting resistor 7 and dividing resistors 32, and proportional to the input voltage V IN less than the input voltage V IN. As a result, the voltage drop in the input voltage detecting means 9 becomes small, so that the power consumption in the input voltage detecting means 9 can be reduced. Therefore, the zener diode 30 of the input voltage detecting means 9 may be a general one having a small rating, and the series resistor 31 may be small and inexpensive. Further, during the operation other than the start-up, the start-up resistor 7 can be effectively used as the series resistance of the input voltage detecting means 9.
【００１１】また、本発明の他の実施例のＤＣ−ＤＣコ
ンバータは、図２に示すように、図１の回路の電流検出
用抵抗８、抵抗１１、オペアンプ２０及び第４の基準電
源２１の接続を一部変更し、入力電圧検出手段９を図１
の回路と同様に接続したものである。その他の構成は図
１の回路と同一である。通常時の動作については、図１
又は図３の回路における動作と同様であるので、説明は
省略する。上記の構成において、電流検出用抵抗８によ
り検出された電圧は、入力電圧検出手段９により検出さ
れた電圧及び第４の基準電源２１の電圧Ｖ4の合成値と
オペアンプ２０により比較される。したがって、制限電
流値に対応する前記合成値は入力電圧検出手段９の検出
電圧に応じて変化させることができる。負荷５が過負荷
状態になり、トランジスタ３に流れる電流が増大する
と、過電流保護手段１０が作動され、電流検出用抵抗８
の電圧が入力電圧検出手段９の電圧及び第４の基準電源
２１の基準電圧Ｖ4の合成値より高くなる。このとき、
オペアンプ２０の出力が高レベルとなり、Ｒ-Ｓフリッ
プフロップ２２の出力信号が低レベルから高レベルとな
り、ＮＯＲゲート２６の出力が低レベルとなるから、ト
ランジスタ３がオフ状態となる。これにより、トランジ
スタ３に流れる電流が制限される。また、入力電圧ＶIN
は図１の回路と同様に起動用抵抗７及び分圧用抵抗３２
により分圧されるので、入力電圧検出手段９の検出電圧
は入力電圧ＶINよりも低くかつ入力電圧ＶINの電圧に比
例する。このため、入力電圧検出手段９での電圧降下が
小さくなり、入力電圧検出手段９での消費電力が減少す
るので、図２の回路においても図１の回路と同様な効果
を得ることができる。A DC-DC converter according to another embodiment of the present invention, as shown in FIG. 2, includes a current detecting resistor 8, a resistor 11, an operational amplifier 20 and a fourth reference power source 21 in the circuit of FIG. Part of the connection is changed and the input voltage detecting means 9 is shown in FIG.
It is connected in the same manner as the circuit of. Other configurations are the same as those of the circuit of FIG. For normal operation, see Figure 1.
Alternatively, since the operation is similar to that of the circuit of FIG. 3, description thereof will be omitted. In the above configuration, the voltage detected by the current detecting resistor 8 is compared by the operational amplifier 20 with the combined value of the voltage detected by the input voltage detecting means 9 and the voltage V 4 of the fourth reference power supply 21. Therefore, the combined value corresponding to the limited current value can be changed according to the detection voltage of the input voltage detection means 9. When the load 5 becomes overloaded and the current flowing through the transistor 3 increases, the overcurrent protection means 10 is activated and the current detection resistor 8
Is higher than the combined value of the voltage of the input voltage detecting means 9 and the reference voltage V 4 of the fourth reference power supply 21. At this time,
Since the output of the operational amplifier 20 becomes high level, the output signal of the RS flip-flop 22 becomes high level from low level, and the output of the NOR gate 26 becomes low level, the transistor 3 is turned off. This limits the current flowing through the transistor 3. Also, the input voltage V IN
Is the starting resistor 7 and the voltage dividing resistor 32 as in the circuit of FIG.
Since the divided by the detected voltage of the input voltage detection means 9 is proportional to and the voltage of the input voltage V IN less than the input voltage V IN. Therefore, the voltage drop in the input voltage detecting means 9 becomes small and the power consumption in the input voltage detecting means 9 decreases, so that the circuit of FIG. 2 can also obtain the same effect as the circuit of FIG.
【００１２】本発明の実施態様は前記の実施例に限定さ
れず種々の変更が可能である。例えば上記の実施例では
スイッチング素子としてバイポーラ形トランジスタを使
用した例を示したが、ＭＯＳ-ＦＥＴ（ＭＯＳ型電界効
果トランジスタ）、Ｊ-ＦＥＴ（接合型電界効果トラン
ジスタ）、ＳＣＲ（逆阻止３端子サイリスタ）等の他の
スイッチング素子を使用してもよい。また、上記の実施
例ではＲ-Ｓフリップフロップ２２のリセット信号とし
て三角波発振器２３の鋸歯状波信号を使用したが、リセ
ット信号を発生する回路を個別に設けてもよい。この場
合は三角波発振器２３の出力として鋸歯状波信号の他に
通常の三角波信号も使用できる。The embodiment of the present invention is not limited to the above embodiment, and various modifications can be made. For example, in the above embodiment, an example in which a bipolar type transistor is used as a switching element is shown, but a MOS-FET (MOS type field effect transistor), a J-FET (junction type field effect transistor), an SCR (reverse blocking 3-terminal thyristor). ) And other switching elements may be used. Although the sawtooth wave signal of the triangular wave oscillator 23 is used as the reset signal of the RS flip-flop 22 in the above embodiment, a circuit for generating the reset signal may be separately provided. In this case, an ordinary triangular wave signal can be used as the output of the triangular wave oscillator 23 in addition to the sawtooth wave signal.
【００１３】[0013]
【発明の効果】本発明によれば、入力電圧検出手段での
電圧降下が小さくなるので、入力電圧検出手段における
消費電力を低減することができる。このため、入力電圧
検出手段が定電圧素子及び抵抗を含む場合、定電圧素子
の定格は小さい一般的なもので良く、抵抗での電力損失
も極めて少ないので、小型でかつ安価なものを使用でき
る利点がある。According to the present invention, since the voltage drop in the input voltage detecting means becomes small, the power consumption in the input voltage detecting means can be reduced. Therefore, when the input voltage detecting means includes a constant voltage element and a resistor, the rated value of the constant voltage element may be a general one, and the power loss in the resistor is extremely small, so that a small and inexpensive one can be used. There are advantages.
【図１】 本発明によるＤＣ−ＤＣコンバータの実施例
を示す電気回路図FIG. 1 is an electric circuit diagram showing an embodiment of a DC-DC converter according to the present invention.
【図２】 本発明の他の実施例を示す電気回路図FIG. 2 is an electric circuit diagram showing another embodiment of the present invention.
【図３】 従来のＤＣ−ＤＣコンバータを示す電気回路
図FIG. 3 is an electric circuit diagram showing a conventional DC-DC converter.
【図４】 図３の回路の各部の電圧及び電流を示す波形
図FIG. 4 is a waveform diagram showing the voltage and current of each part of the circuit of FIG.
１．．．直流電源、２．．．トランス、２a．．．１次
巻線、２b．．．２次巻線、２c．．．３次巻線、
３．．．トランジスタ（スイッチング素子）、４．．．
整流平滑回路、５．．．負荷、６．．．制御回路、６
a．．．電源端子、７．．．起動用抵抗、８．．．電流
検出用抵抗（電流検出手段）、９．．．入力電圧検出手
段、１０．．．過電流保護手段、１１．．．抵抗、２
７．．．ＰＷＭ制御手段、３０．．．ツェナダイオード
（定電圧素子）、３１．．．直列抵抗、３２．．．分圧
用抵抗1. ． ． DC power supply, 2. ． ． Transformer, 2a. ． ． Primary winding, 2b. ． ． Secondary winding, 2c. ． ． Tertiary winding,
3. ． ． Transistor (switching element), 4. ． ．
Rectifying and smoothing circuit, 5. ． ． Load, 6. ． ． Control circuit, 6
a. ． ． Power supply terminal, 7. ． ． Start-up resistor, 8. ． ． Current detection resistor (current detection means), 9. ． ． Input voltage detecting means, 10. ． ． Overcurrent protection means, 11. ． ． Resistance, 2
7. ． ． PWM control means, 30. ． ． Zener diode (constant voltage element), 31. ． ． Series resistance, 32. ． ． Resistor for voltage division
Claims (4)
スと、前記直流電源の両端に接続された前記トランスの
１次巻線とスイッチング素子との直列回路と、前記トラ
ンスの２次巻線に整流平滑回路を介して接続された負荷
と、前記スイッチング素子の制御端子に制御信号を付与
して前記スイッチング素子をオン・オフ制御する制御回
路と、前記直流電源の一端と前記制御回路の電源端子と
の間に接続された起動用抵抗と、前記スイッチング素子
に流れる電流を該電流に対応した電圧として検出する電
流検出手段と、入力電圧に対応した電圧を検出する入力
電圧検出手段と、前記電流検出手段により検出された前
記電圧と前記入力電圧検出手段により検出された前記電
圧との合成値が制限電流値に対応した電圧値以上になっ
たときに前記スイッチング素子に流れる電流を制限する
過電流保護手段とを備えたＤＣ−ＤＣコンバータにおい
て、 前記起動用抵抗に対して直列に前記入力電圧検出手段を
接続したことを特徴とするＤＣ−ＤＣコンバータ。1. A DC power supply, a transformer having a plurality of windings, a series circuit of a primary winding of the transformer and a switching element connected to both ends of the DC power supply, and a secondary winding of the transformer. A load connected through a rectifying / smoothing circuit to the control circuit, a control circuit that applies a control signal to the control terminal of the switching element to control the switching element to turn on / off, one end of the DC power supply, and a power supply for the control circuit. A start-up resistor connected between a terminal, a current detecting means for detecting a current flowing through the switching element as a voltage corresponding to the current, an input voltage detecting means for detecting a voltage corresponding to an input voltage, and When the combined value of the voltage detected by the current detection means and the voltage detected by the input voltage detection means becomes equal to or higher than the voltage value corresponding to the limited current value, the switch A DC-DC converter provided with an overcurrent protection means for limiting a current flowing through a ching element, wherein the input voltage detection means is connected in series to the starting resistor.
抵抗を含む「請求項１」に記載のＤＣ−ＤＣコンバー
タ。2. The DC-DC converter according to claim 1, wherein the input voltage detecting means includes a constant voltage element and a resistor.
スと、前記直流電源の両端に接続された前記トランスの
１次巻線とスイッチング素子との直列回路と、前記トラ
ンスの２次巻線に整流平滑回路を介して接続された負荷
と、前記スイッチング素子の制御端子に制御信号を付与
して前記スイッチング素子をオン・オフ制御する制御回
路と、前記直流電源の一端と前記制御回路の電源端子と
の間に接続された起動用抵抗と、前記スイッチング素子
に流れる電流を該電流に対応した電圧として検出する電
流検出手段と、入力電圧に対応した電圧を検出する入力
電圧検出手段と、前記電流検出手段により検出された前
記電圧が制限電流値に対応した電圧以上になったときに
前記スイッチング素子に流れる電流を制限する過電流保
護手段とを備え、 前記制限電流値は前記入力電圧検出手段の検出出力に応
じて変化するＤＣ−ＤＣコンバータにおいて、 前記起動用抵抗に対して直列に前記入力電圧検出手段を
接続したことを特徴とするＤＣ−ＤＣコンバータ。3. A DC power supply, a transformer having a plurality of windings, a series circuit of a primary winding of the transformer and a switching element connected to both ends of the DC power supply, and a secondary winding of the transformer. A load connected through a rectifying / smoothing circuit to the control circuit, a control circuit that applies a control signal to the control terminal of the switching element to control the switching element to turn on / off, one end of the DC power supply, and a power supply for the control circuit. A start-up resistor connected between a terminal, a current detecting means for detecting a current flowing through the switching element as a voltage corresponding to the current, an input voltage detecting means for detecting a voltage corresponding to an input voltage, and An overcurrent protection unit for limiting a current flowing through the switching element when the voltage detected by the current detection unit becomes equal to or higher than a voltage corresponding to a limit current value, In the DC-DC converter in which the limiting current value changes according to the detection output of the input voltage detecting means, the input voltage detecting means is connected in series to the starting resistor. .
抵抗を含む「請求項３」に記載のＤＣ−ＤＣコンバー
タ。4. The DC-DC converter according to claim 3, wherein the input voltage detecting means includes a constant voltage element and a resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10125494A JP3475415B2 (en) | 1994-05-16 | 1994-05-16 | DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10125494A JP3475415B2 (en) | 1994-05-16 | 1994-05-16 | DC-DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07312861A true JPH07312861A (en) | 1995-11-28 |
| JP3475415B2 JP3475415B2 (en) | 2003-12-08 |
Family
ID=14295783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10125494A Expired - Fee Related JP3475415B2 (en) | 1994-05-16 | 1994-05-16 | DC-DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475415B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005168292A (en) * | 2003-12-02 | 2005-06-23 | Hyundai Motor Co Ltd | Inrush current preventing circuit of dc/dc converter |
| JP2011254640A (en) * | 2010-06-02 | 2011-12-15 | Fdk Corp | Isolated switching power supply |
| US8711579B2 (en) | 2010-07-21 | 2014-04-29 | Sony Corporation | Switching power supply apparatus with overcurrent limiting and prolonged holding time |
-
1994
- 1994-05-16 JP JP10125494A patent/JP3475415B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005168292A (en) * | 2003-12-02 | 2005-06-23 | Hyundai Motor Co Ltd | Inrush current preventing circuit of dc/dc converter |
| JP4559201B2 (en) * | 2003-12-02 | 2010-10-06 | 現代自動車株式会社 | Inrush current prevention circuit for DC / DC converter |
| JP2011254640A (en) * | 2010-06-02 | 2011-12-15 | Fdk Corp | Isolated switching power supply |
| US8711579B2 (en) | 2010-07-21 | 2014-04-29 | Sony Corporation | Switching power supply apparatus with overcurrent limiting and prolonged holding time |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3475415B2 (en) | 2003-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
| JP3517849B2 (en) | DC power supply | |
| JP3475415B2 (en) | DC-DC converter | |
| US6717826B2 (en) | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit | |
| JP3033085B2 (en) | Step-down DC-DC converter | |
| JP4403663B2 (en) | DC / DC converter | |
| JP3427280B2 (en) | Ringing choke converter with synchronous control | |
| JP2551190B2 (en) | Switching power supply circuit | |
| JPH0336222Y2 (en) | ||
| JP2799749B2 (en) | Control method of buck-boost converter circuit | |
| JP3027284B2 (en) | Switching power supply | |
| US20240048046A1 (en) | High efficiency boost power factor correction circuit having shared pin and conversion control circuit thereof | |
| JP2600224Y2 (en) | Switching power supply | |
| JP3436463B2 (en) | Switching power supply | |
| JP3456833B2 (en) | Switching power supply | |
| JP2010130881A (en) | Switching power circuit | |
| JPH0749539Y2 (en) | Switching power supply | |
| JPH07312871A (en) | D.c. power supply | |
| JPH04299061A (en) | Power supply | |
| JPH11136933A (en) | Switching power unit | |
| JP2001292572A (en) | Switching power supply | |
| JPH0866038A (en) | Switching power supply | |
| JPH0474929B2 (en) | ||
| JPH07222440A (en) | Switching power supply | |
| JPH05252744A (en) | Power circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20070926 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |