JPH07311787A - Method and device for generating data for graphic processing of integrated circuit masking pattern - Google Patents

Method and device for generating data for graphic processing of integrated circuit masking pattern

Info

Publication number
JPH07311787A
JPH07311787A JP6128096A JP12809694A JPH07311787A JP H07311787 A JPH07311787 A JP H07311787A JP 6128096 A JP6128096 A JP 6128096A JP 12809694 A JP12809694 A JP 12809694A JP H07311787 A JPH07311787 A JP H07311787A
Authority
JP
Japan
Prior art keywords
cell
data
cells
trapezoidal
overlapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6128096A
Other languages
Japanese (ja)
Inventor
Seiji Yamazaki
清司 山崎
Hisako Oikawa
久子 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP6128096A priority Critical patent/JPH07311787A/en
Publication of JPH07311787A publication Critical patent/JPH07311787A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain data having general applicability capable of reducing the data to be handled by using rectangular data and trapezoidal data which are zone information monopolized by an obtained cell. CONSTITUTION:The hierarchical structure of cells is extracted from layout data for integrated circuit design, cell structure data are generated and recorded and cell extension judgement is performed (F). For hierarchized cells which are not turned into extension cells, the data inside all the cells judged as the extension cells among the cells cited by the cell and layout graphics inside the cell are divided into trapezoids and converted as the data inside the present cell. When the cited cell is the hierarchized cell which is not the extension cell, the instance zone of the cell is converted as the rectangular data (G). Then, overlapping data information which is the overlapping of the data and the cell and the overlapping of the cited cells each other is obtained (H), an area monopolized by the cell which does not interfere the other cells and graphics is obtained and the zone information is added to a trapezoidal data file as the rectangular data (I).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マスクパターンの図形
演算方法及び演算装置、特に集積回路のレイアウト検証
や電子線露光装置に用いられるデータのデータ変換に利
用される演算方法と装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mask pattern graphic calculation method and calculation device, and more particularly to a calculation method and calculation device used for layout verification of an integrated circuit and data conversion of data used in an electron beam exposure apparatus. is there.

【0002】[0002]

【従来の技術】従来、集積回路のマスクパターンデータ
は、固有のパターンデータと引用セル情報を含むセル参
照データで構成されるセルと呼ばれるデータ構造の集合
からなっており、セル参照データによる階層構造を持っ
ていた。(以後、このような構成からなるデータをセル
構造データと言う。) この階層の最上位のセルはルートセルと呼ばれLSIチ
ップに対応する。そして、セル参照データをパターンデ
ータに置き換えることを展開と言うが、従来は、階層構
造を用いずに全セルのパターンデータをルートセルに展
開後レイアウト検証や電子線露光データの変換などを行
っていた。近年、LSIは年々大規模化し、マスクパタ
ーンを構成する図形数は数億を越える程の規模になって
きているが、DRAMに代表されるように超大規模なL
SIにはレイアウトデータに規則性があり、LSI設計
データはそれほど大きい訳ではない。なぜなら、同じセ
ルを繰り返し配置するようにしてレイアウト設計を行う
からである。ところが、これら大規模なLSIデータの
図形処理を行う為には、やはりルートセルに全ての図形
を展開しなければならず、処理時間が長大化するだけで
なく、あまりにもデータ量が膨大なため、コンピュータ
の記憶装置に入りきらない等の問題があった。
2. Description of the Related Art Conventionally, mask pattern data of an integrated circuit is composed of a set of data structures called cells which are composed of unique pattern data and cell reference data including cited cell information. I had. (Hereinafter, data having such a structure is referred to as cell structure data.) The highest cell in this hierarchy is called a root cell and corresponds to an LSI chip. Then, replacing the cell reference data with the pattern data is called expansion, but conventionally, after the pattern data of all cells was expanded to the root cell without using a hierarchical structure, layout verification and conversion of electron beam exposure data were performed. . In recent years, the scale of LSIs has been increasing year by year, and the number of figures forming a mask pattern has exceeded hundreds of millions.
The layout data of the SI has regularity, and the LSI design data is not so large. This is because the layout design is performed by repeatedly arranging the same cells. However, in order to perform graphic processing of these large-scale LSI data, it is necessary to expand all the graphics in the root cell as well, which not only prolongs the processing time but also causes an enormous amount of data. There was a problem that it could not fit in the storage device of the computer.

【0003】[0003]

【発明が解決しようとする課題】上記のように、大規模
なLSIデータの図形処理に伴い、全てのセル内のデー
タをルートセルに展開しなくても図形処理が可能で、且
つ、図形変形を伴わないで、正しい演算結果がえられる
ような方法が強く求められるようになってきて、後述す
る処理例のように、この要望に応えた演算方法も提案さ
れてきた。しかしながら、その為に必要な汎用性のある
データを準備する方法、及び、演算処理においてデータ
量できるだけ少なくできる、汎用性のあるデータを準備
する方法は未だ提案されていなかった。本発明は、この
ような状況のもと、全てのセル内のデータを全てルート
セルに展開しなくても図形処理が可能で、且つ、図形の
変形が伴わないで演算処理ができる処理用のデータを提
供しようとするものである。更に、上記処理において、
扱うデータ量をできるだけ少なくするような、汎用性の
あるデータを提供しようとするものである。
As described above, with the graphic processing of large-scale LSI data, the graphic processing can be performed without expanding the data in all cells to the root cell, and the graphic transformation can be performed. Along with this, there has been a strong demand for a method that can obtain a correct calculation result without any attendance, and a calculation method that meets this demand has also been proposed, such as a processing example described later. However, a method of preparing general-purpose data necessary for that purpose and a method of preparing general-purpose data that can reduce the data amount in arithmetic processing as much as possible have not been proposed yet. Under the circumstances, the present invention can perform graphic processing without expanding all the data in all cells to the root cell, and the data for processing that can perform arithmetic processing without deformation of the graphic. Is to provide. Furthermore, in the above processing,
It aims to provide general-purpose data that minimizes the amount of data handled.

【0004】[0004]

【課題を解決するための手段】本発明の集積回路マスク
パターンの図形処理用データの生成方法は、集積回路マ
スクパターンの階層構造を利用した図形処理用データを
生成する方法であって、少なくとも、(A)集積回路設
計用レイアウトデータからセルの階層構造を抽出し、セ
ルの固有パターンデータとセル参照データからなるセル
構造データを生成、記録する工程と、(B)抽出したセ
ル構造データのパターン情報に基づいて、全てのセル内
パターンデータを台形分割して、セル内データとして変
換し、台形データを作成する工程、(C)得られた台形
データと抽出したセル構造データの引用セル情報から、
セルとパターンデータとの重なりと引用セル同志の重な
りである、重なりデータ情報を求める工程と、(D)
(C)にて得られた重なりデータ情報に基づいて、各セ
ルの、他セルと図形に干渉しない、そのセル専有の専有
領域であるハードゾーンを各セル毎に求め、このセル専
有のゾーン情報を矩形データとして、前記台形データ作
成工程にて得られた台形データと併せて図形処理用デー
タとして記録しておく工程、を有するものである。又、
本発明の集積回路マスクパターンの図形処理用データの
生成方法は、集積回路マスクパターンの階層構造を利用
した図形処理用データを生成する方法であって、少なく
とも、(E)集積回路設計用レイアウトデータからセル
の階層構造を抽出し、セルの固有パターンデータとセル
参照データからなるセル構造データを生成、記録する工
程と、(F)得られたセル構造データに基づいて、ルー
トセルからボトムセルに向かって、セルとセルの重なり
を判断し、その重なりの判断から、セル単位で階層化処
理が可能なセルについては階層化セルとし、セル単位で
階層化処理が不可能なセルを展開セルとする、各セル毎
のセル単位での階層化処理の可否判定する工程と、
(G)ルートセルからボトムセルに向かって、階層化処
理の可否判定の結果、展開セルとならなかった階層化セ
ルについては、セル内レイアウト図形とそのセルが引用
しているセルの中で、展開セル判定が下されている全て
のセル内データを台形分割して、自セル内データとして
変換し、引用しているセルが展開セルでない階層化セル
の場合は、そのセルのインスタンスゾーンを矩形データ
として変換する、台形生成工程と、(H)ルートセルか
らボトムセルに向かって、セル単位で、(G)で得られ
た台形データを入力し、該データとセル構造データの引
用セル情報から、該データとセルの重なりと引用セル同
志の重なりである重なりデータ情報を求める工程と、
(I)(F)にて得られた重なりデータ情報に基づい
て、各セルの、他セルと図形に干渉しない、そのセル専
有の専有領域であるハードゾーンを、各セル毎に求め、
このセル専有のゾーン情報を矩形データとして、前記台
形データ作成工程にて得られた台形データと併せて図形
処理用データとして記録しておく工程、を有するもので
ある。そして、上記における、各セル毎のセル単位での
階層化処理の可否を判定する工程が、順に、(a)セル
情報を管理しているセル構造データよりルートセルから
ボトムセルに向かって展開マークがついていないセルを
抽出する第一段階と、(b)(a)により抽出したセル
が引用しているセルの中で、展開マークの付いていない
セルを抽出セルに配置したときのセルゾーン矩形を登録
する第二段階と、(c)登録されたセルゾーン矩形デー
タ間の重なりを判定する第三段階と、(d)一方のセル
が他方のセルを包含している場合、包含している側のセ
ルに展開マークをつけ、一方のセルが他方のセルを包含
していない場合、セルの重ならない領域が所定量以上あ
るか否かの判断を行い、所定量以下の場合、登録セルに
展開マークを付ける第四の段階と、を有し、(d)で、
展開セルとしてマークされたセルが1個以上で、且つ、
同じ抽出セルを所定数処理対象としたかどうかの判断を
行い、所定数以下であれば、(b)〜(d)を繰り返
し、同様に全てのセルを抽出するまで、(a)〜(d)
を繰り返すことを特徴とするものである。
A method of generating graphic processing data of an integrated circuit mask pattern according to the present invention is a method of generating graphic processing data using a hierarchical structure of an integrated circuit mask pattern, and at least: (A) A step of extracting a cell hierarchical structure from the integrated circuit design layout data, generating and recording cell structure data composed of cell unique pattern data and cell reference data, and (B) a pattern of the extracted cell structure data. Based on the information, the process of dividing all the in-cell pattern data into trapezoids and converting them as in-cell data to create trapezoidal data, (C) From the obtained trapezoidal data and the quoted cell information of the extracted cell structure data ,
(D) a step of obtaining overlapping data information, which is the overlapping of the cell and the pattern data and the overlapping of the cited cells.
Based on the overlapping data information obtained in (C), a hard zone, which is an exclusive area of each cell that does not interfere with other cells and figures, is obtained for each cell, and the zone information of this cell exclusive Is recorded as rectangular data together with the trapezoidal data obtained in the trapezoidal data creating step, and is recorded as graphic processing data. or,
A method of generating graphic processing data of an integrated circuit mask pattern according to the present invention is a method of generating graphic processing data using a hierarchical structure of an integrated circuit mask pattern, and at least (E) integrated circuit design layout data. Extracting the hierarchical structure of cells from the cell, generating and recording cell structure data composed of cell unique pattern data and cell reference data, and (F) based on the obtained cell structure data, from the root cell to the bottom cell. , Determining the overlap between cells, and from the determination of the overlap, the cells that can be hierarchically processed in cell units are hierarchical cells, and the cells that cannot be hierarchically processed in cell units are expansion cells, A step of determining whether or not a layering process can be performed on a cell-by-cell basis for each cell,
(G) From the root cell to the bottom cell, as for the hierarchized cell that has not become the expanded cell as a result of the hierarchization processing determination, the expanded cell in the in-cell layout figure and the cell quoted by the cell All the in-cell data that have been judged are divided into trapezoids and converted as the in-cell data, and if the referenced cell is a hierarchical cell that is not an expanded cell, the instance zone of that cell is converted to rectangular data. The trapezoidal generation step of converting, and (H) from the root cell to the bottom cell, the trapezoidal data obtained in (G) is input in cell units, and the data and the quoted cell information of the cell structure data are used to obtain the data. The process of obtaining the overlapping data information, which is the overlapping of the cell and the quoted cell,
(I) Based on the overlapping data information obtained in (F), a hard zone, which is an exclusive region of each cell that does not interfere with other cells and figures, is obtained for each cell,
This cell-exclusive zone information is recorded as rectangular data together with the trapezoidal data obtained in the trapezoidal data creating step as graphic processing data. Then, in the above-described step of determining whether or not the layering process can be performed on a cell-by-cell basis for each cell, in order from (a) cell structure data that manages cell information, an expansion mark is attached from the root cell toward the bottom cell. Register the cell zone rectangle when the cells without expansion marks are placed in the extracted cells in the first step of extracting the cells that are not extracted and in the cells cited by the cells extracted in (b) and (a). The second step, (c) the third step of determining the overlap between the registered cell zone rectangle data, and (d) when one cell includes the other cell, the including side cell is If the expansion mark is put and one cell does not include the other cell, it is judged whether the non-overlapping area of the cell is more than a predetermined amount, and if it is less than the predetermined amount, the expansion mark is put to the registered cell. Fourth It has a step, and in (d),
One or more cells marked as expanded cells, and
It is judged whether or not a predetermined number of the same extracted cells are processed, and if the number is equal to or less than the predetermined number, (b) to (d) are repeated, and (a) to (d) until all cells are similarly extracted. )
It is characterized by repeating.

【0005】本発明の集積回路マスクパターンの図形処
理用データの生成装置は、集積回路マスクパターンの階
層構造を利用した図形処理用データを生成する装置であ
って、少なくとも、(1)集積回路設計用レイアウトデ
ータからセルの階層構造を抽出する抽出手段と、(2)
抽出手段により抽出されたセルの固有パターンデータと
セル参照データからなるセル構造データを記録する記録
手段と、(3)抽出したセル構造データのパターン情報
に基づいて、全てのセル内パターンデータを台形分割し
て、セル内データとして変換し、台形データを作成する
台形データ作成手段と、(4)台形データ作成手段によ
り得られた台形データと抽出したセル構造データの引用
セル情報から、セルとパターンデータとの重なりと引用
セル同志の重なりである、重なりデータ情報を求める重
なり情報抽出手段と、(5)重なり情報抽出手段にて得
られた重なりデータ情報に基づいて、各セルの、他セル
と図形に干渉しない、そのセル専有の専有領域を求め
て、各セルの毎のセル専有のゾーン作成するセル専有の
ゾーン作成手段と、(6)台形データ作成手段により得
られた台形データと、セル専有のゾーン作成手段により
得られたセル専有のゾーン情報を矩形データとを、台形
データファイルとして記録しておく記録手段とを有する
ことを特徴とするものである。そして、又、本発明の集
積回路マスクパターンの図形処理用データの生成装置
は、集積回路マスクパターンの階層構造を利用した図形
処理用データを生成する装置であって、少なくとも、
(1)集積回路設計用レイアウトデータからセルの階層
構造を抽出する抽出手段と、(2)抽出手段により抽出
されたセルの固有パターンデータとセル参照データから
なるセル構造データを記録する記録手段と、(3)得ら
れたセル構造データに基づいて、ルートセルからボトム
セルに向かって、セルとセルの重なりを判定し、その重
なりの判定から、セル単位で階層化処理が可能なセルに
ついては階層化セルとし、セル単位で階層化処理が不可
能なセルを展開セルとする、各セル毎のセル単位での階
層化処理の可否を判定する判定手段と、(4)判定手段
により得られた判定結果に基づいて、展開セルとならな
かった階層化セルについて、セル内レイアウト図形とそ
のセルが引用しているセルの中で、展開セル判定が下さ
れている全てのセル内データを台形分割して、自セル内
データとして変換し、引用しているセルが展開セルでな
い階層化セルの場合は、そのセルのインスタンスゾーン
を矩形データとして変換する、台形生成手段と、(5)
台形生成手段により得られた台形データを入力し、ルー
トセルからボトムセルに向かって、セル単位で、該デー
タとセル構造データの引用セル情報から、該データとセ
ルの重なりと引用セル同志の重なりである重なりデータ
情報を求める重なりデータ情報抽出手段と、(6)重な
りデータ情報抽出手段にて得られた重なりデータ情報に
基づいて、各セルの、他セルと図形に干渉しない、その
セル専有の専有領域を求めて、各セルのセル専有のゾー
ン作成するセル専有のゾーン作成手段と、(7)台形デ
ータ作成手段により得られた台形データと、セル専有の
ゾーン作成手段により得られたセル専有のゾーン情報で
ある矩形データとを、台形データファイルとして記録し
ておく記録手段とを有するものである。尚、上記におい
てセルのインスタンスゾーンとは矩形データにより表さ
れる面付けゾーンを意味する。
An apparatus for generating graphic processing data of an integrated circuit mask pattern according to the present invention is an apparatus for generating graphic processing data utilizing a hierarchical structure of an integrated circuit mask pattern, and at least (1) integrated circuit design Means for extracting a hierarchical structure of cells from the layout data for use, (2)
Recording means for recording cell structure data composed of cell specific pattern data and cell reference data extracted by the extracting means, and (3) trapezoidal pattern data in all cells based on the pattern information of the extracted cell structure data. A cell and a pattern are obtained from the trapezoidal data creating means that divides and converts as in-cell data to create trapezoidal data, and (4) the trapezoidal data obtained by the trapezoidal data creating means and the quoted cell information of the extracted cell structure data. Overlapping information extracting means for obtaining overlapping data information, which is the overlapping of data and overlapping of cited cells, and (5) based on the overlapping data information obtained by the overlapping information extracting means, with other cells of each cell. A cell-proprietary zone creating means for creating a cell-proprietary zone for each cell by obtaining a cell-proprietary proprietary area that does not interfere with the figure, 6) Having a recording unit for recording the trapezoidal data obtained by the trapezoidal data creating unit and the rectangular data of the cell-exclusive zone information obtained by the cell-exclusive zone creating unit as a trapezoidal data file. It is a feature. An integrated circuit mask pattern graphic processing data generating device of the present invention is a device for generating graphic processing data using a hierarchical structure of an integrated circuit mask pattern,
(1) Extracting means for extracting the cell hierarchical structure from the integrated circuit design layout data, and (2) Recording means for recording the cell structure data composed of the cell unique pattern data and the cell reference data extracted by the extracting means. (3) On the basis of the obtained cell structure data, from the root cell to the bottom cell, it is determined whether or not cells overlap with each other. From the determination of the overlap, hierarchization is performed for cells that can be hierarchized on a cell-by-cell basis. A determination unit that determines whether or not the layering process can be performed on a cell-by-cell basis for each cell in which cells are cells and cells that cannot be layered on a cell-by-cell basis are expansion cells. Based on the result, for the hierarchical cells that did not become expanded cells, all the cells for which expanded cell determination has been made in the layout figure in the cell and the cells cited by that cell Trapezoidal division of the internal data, converting it as internal cell data, and if the cell being quoted is a hierarchical cell that is not an expanded cell, converts the instance zone of that cell as rectangular data, and trapezoid generation means ( 5)
By inputting the trapezoidal data obtained by the trapezoidal generation means, from the root cell to the bottom cell, cell by cell, from the cited cell information of the data and the cell structure data, the overlapping of the data and the cell and the overlapping of the cited cells are shown. Overlapping data information extracting means for obtaining overlapping data information, and (6) based on the overlapping data information obtained by the overlapping data information extracting means, a proprietary area of each cell that does not interfere with other cells and figures and is occupied by the cell Cell-exclusive zone creating means for creating a cell-exclusive zone of each cell, (7) trapezoidal data obtained by the trapezoidal data creating means, and cell-exclusive zone obtained by the cell-exclusive zone creating means The rectangular data, which is the information, is recorded as a trapezoidal data file. In the above description, the cell instance zone means an imposition zone represented by rectangular data.

【0006】本発明の集積回路マスクパターンの図形処
理用データの生成方法により、作成されるデータ(台形
データのデータベース)は、図形の拡大、縮小処理を行
う幾何演算や、異なるマスクバターン間における、論理
演算、位相演算などにも使用可能なデータである。ここ
で得られた各セルのハードゾーンを表す矩形データ及び
台形パターンデータを用いて、マスクパターンデータに
より表される集積回路用マスクパターンの拡大ないし縮
小の幾何演算を行う場合の処理の1例を挙げる。この処
理は、ボトムアップで、セル単位に、以下の〜の処
理を順に行なうことにより、集積回路マスクパターンデ
ータの演算理処理を該データによってあらわされる、図
形が処理の前後で変形することなくできるものである。 先ず、ボトムアップで、セル単位に、上記ハードゾー
ン枠から所定の幅縮小して得られたゾーン枠ともとのセ
ル枠との間の領域内にあるデータを上位セルに展開し、
該セルを引用する上位のセル領域から該セルとのパター
ンデータの重なりを除く為の、所定領域かなるカットゾ
ーンを表す矩形データを上位セルに展開して、該セル固
有パターンデータを含む展開データを作成する。 次いで、作成された展開データを、座標の順に読み込
み、データが通常のパターンデータかカットゾーンを表
す矩形データかを判断し、通常のパターンデータならば
幾何演算処理工程に渡し、カットゾーンを表す矩形デー
タならば以下に示す処理を行う補正処理工程に渡す。 そして、前記通常のパターンデータに対して幾何演算
処理を行い幾何演算処理データを作成し、この幾何演算
処理データを補正処理工程に渡す。 補正処理工程では、処理セルに下位のセルがある場合
には、上記幾何演算処理データと各セルのカットゾーン
を表す矩形データとを用い、論理差演算を行い、幾何演
算処理データからカットゾーン領域に位置するデータを
除去した論理差演算処理データを作成し、下位のセルが
ない場合には、上記幾何演算処理データを論理差演算処
理データとする。そして、この論理差演算処理データに
対し、上位のセルがある場合には、各セルの上位セルの
カットゾーンに対応する領域を表す矩形データを用い、
論理積演算を行い、この領域以外に位置するデータを除
去した論理積演算処理データを作成し、上位のセルがな
い場合には、前記論理差演算理処理データをそのまま論
理積演算処理データとする。 そして得られた論理積演算処理データを出力する。 尚、拡大ないし縮小の幾何演算の際の拡大幅又は縮小幅
を21/2 倍した値をサイズ量とした場合、上記ハードゾ
ーン枠から所定の幅縮小して得られたゾーン枠ともとの
セル枠との間の領域を、ハードゾーン枠を内側にサイズ
量の2倍縮めたゾーン枠とセル枠との間の領域とし、カ
ットゾーンの最外周を表すカットゾーン枠を、ハードゾ
ーン枠を内側にサイズ量分縮めた枠とすると、処理する
データ量を最少とすることができる。
The data (data base of trapezoidal data) created by the method for generating data for graphic processing of an integrated circuit mask pattern according to the present invention includes geometric operations for enlarging and reducing a graphic, and between different mask patterns. This data can also be used for logical operations, phase operations, etc. Using the rectangular data and the trapezoidal pattern data representing the hard zone of each cell obtained here, an example of the processing for performing the geometric operation of enlarging or reducing the mask pattern for the integrated circuit represented by the mask pattern data I will give you. This process is bottom-up, and the following processes (1) to (3) are sequentially performed on a cell-by-cell basis, whereby arithmetic processing of integrated circuit mask pattern data can be performed without the graphics being deformed before and after the processing. It is a thing. First, in bottom-up, in cell units, expand the data in the area between the zone frame and the original cell frame obtained by reducing the specified width from the hard zone frame to the upper cell,
Expanded data including the cell-specific pattern data by expanding rectangular data representing a cut zone consisting of a predetermined area in the upper cell to remove the overlap of pattern data with the cell from the upper cell area that cites the cell To create. Next, the created expanded data is read in the order of coordinates, and it is judged whether the data is normal pattern data or rectangular data representing a cut zone. If it is normal pattern data, it is passed to the geometric calculation processing step, and the rectangular shape representing the cut zone is read. If it is data, it is passed to the correction processing step that performs the processing described below. Then, geometric calculation processing is performed on the normal pattern data to create geometric calculation processing data, and this geometric calculation processing data is passed to the correction processing step. In the correction processing step, when there is a subordinate cell in the processing cell, the geometrical operation processing data and the rectangular data representing the cut zone of each cell are used to perform a logical difference operation, and the geometrical operation processing data is used to determine the cut zone area. The logical difference calculation processing data is created by removing the data located in the area. If there is no lower cell, the geometric calculation processing data is set as the logical difference calculation processing data. Then, with respect to this logical difference calculation processing data, when there is a higher-order cell, rectangular data representing an area corresponding to the cut zone of the higher-order cell of each cell is used,
A logical product operation is performed, and logical product operation processing data is created by removing data located outside this area. If there is no higher-order cell, the logical difference operation processing data is directly used as the logical product operation processing data. . Then, the obtained AND operation processing data is output. If the size amount is a value obtained by multiplying the enlargement width or the reduction width by 2 1/2 in the geometric calculation of enlargement or reduction, the zone frame obtained by reducing the predetermined width from the hard zone frame is originally used. The area between the cell frame and the cell frame is the area between the zone frame that is twice the size of the hard zone frame and the cell frame, and the cut zone frame that represents the outermost circumference of the cut zone is the hard zone frame. If the frame is internally reduced by the size amount, the amount of data to be processed can be minimized.

【0007】[0007]

【作用】本発明の集積回路マスクパターンの図形処理用
データの生成方法は、このような構成にすることによ
り、階層処理可となったセル単位に演算を行えば、全セ
ルのパターンデータをルートセルに展開せずとも、従来
の、全セルのパターンデータをルートセルに展開した場
合と同じ演算結果が得られるようにした、汎用のデータ
の提供を可能とするものである。本発明の集積回路マス
クパターンの図形処理用データの生成方法は、マスクバ
ターンデータのセル構造データに基づいて、ルートセル
からボトムセルに向かって、セルとセルの重なりを判定
し、その重なりの判定から、セル単位で階層化処理が可
能なセルについては階層化セルとし、セル単位で階層化
処理が不可能なセルを展開セルとする、各セル毎のセル
単位での階層化処理の可否を判定する工程を設けている
が、この工程は、階層化処理の量を調整するものであ
り、演算処理において扱うデータをできるだけ少なくで
き、その後の図形処理時間の短縮化を可能としており、
大規模集積回路マスクパターンに対応する処理データ量
の少量化を可能としている。結局、本発明の集積回路マ
スクパターンの図形処理用データの生成方法により得ら
れたハードゾーンを表す矩形データと台形データを用い
て処理することにより、大規模集積回路用のマスクパタ
ーンデータの図形演算を実用レベルでできるものとして
いる。
According to the method for generating the graphic processing data of the integrated circuit mask pattern of the present invention, the pattern data of all cells can be converted into the root cell by performing the operation in units of cells which can be hierarchically processed. It is possible to provide general-purpose data that can obtain the same calculation result as in the case where the pattern data of all cells is expanded to the root cell without expanding the pattern data to. The method for generating the graphic processing data of the integrated circuit mask pattern of the present invention is based on the cell structure data of the mask pattern data, from the root cell toward the bottom cell, determining the overlap between cells and cells, and determining the overlap, For cells that can be hierarchically processed on a cell-by-cell basis, consider them as hierarchical cells, and use cells that cannot be hierarchically processed on a cell-by-cell basis as expanded cells. Although a process is provided, this process adjusts the amount of layering processing, the data handled in the arithmetic processing can be reduced as much as possible, and the subsequent graphic processing time can be shortened.
It is possible to reduce the amount of processing data corresponding to a large-scale integrated circuit mask pattern. After all, by performing processing using the rectangular data and the trapezoidal data representing the hard zone obtained by the method for generating the graphic processing data of the integrated circuit mask pattern of the present invention, the graphic calculation of the mask pattern data for the large scale integrated circuit. Can be done at a practical level.

【0008】[0008]

【実施例】本発明の実施例1を以下、図にそって説明す
る。図2は本発明実施例1の処理の工程を表した図であ
り、図3は実施例1の要部であるセル判定(展開セル判
定)工程のフローチャートである。図4は、実施例1の
要部であるセル専有ゾーンの設定する工程のフローチャ
ートである。先ず、集積回路設計用レイアウトデータか
らセルの階層構造を抽出し、(セルの固有パターンデー
タとセル参照データからなる)セル構造データを生成
し、記録する。(E)
Embodiment 1 of the present invention will be described below with reference to the drawings. FIG. 2 is a diagram showing the process steps of the first embodiment of the present invention, and FIG. 3 is a flowchart of the cell determination (expanded cell determination) process, which is the main part of the first embodiment. FIG. 4 is a flowchart of a process of setting a cell exclusive zone, which is a main part of the first embodiment. First, a hierarchical structure of cells is extracted from the layout data for designing an integrated circuit, cell structure data (consisting of cell unique pattern data and cell reference data) is generated and recorded. (E)

【0009】次いで、セル毎にセル単位での階層化処理
が不可能なセルを展開セルとする、セル展開判定(展開
セル判定)を行う(F)が、これについては図3のフロ
ーチャートを基に説明する。先ず、セル情報を管理して
いるセル構造データよりルートセルからボトムセルに向
かってセル展開マークがついていないセルを抽出する。
(a) 次いで、(a)により抽出したセルが引用しているセル
の中で、セル展開マークの付いていないセルを抽出セル
に配置したときのセルゾーン矩形を登録した(b)後、
登録されたセルゾーン矩形データ間の重なりを判定す
る。(c) 次いで、重なりを判定の結果、一方のセルが他方のセル
を包含している場合、包含している側のセルに展開マー
クをつけ、一方のセルが他方のセルを包含していない場
合、セルの重ならない部分(セルの専有領域)が所定量
N%以上あるか否かの判断を行い、所定量N%以下の場
合、登録セルに展開マークを付ける。(d) 上記(d)で、展開セルとしてマークされたセルが1個
以上で、且つ、同じ抽出セルを所定数M回注目したかど
うかの判断を行い、所定数M回以下であれば、上記
(b)〜(d)を繰り返し、同様に全てのセルを抽出す
るまで、(a)〜(d)を繰り返す。(e) 上記の、セルの階層化の可否を判定する工程において、
一方の図形が他方を包含している場合、包含している側
のセルに展開マークをつける処理、及び、一方のセルが
他方のセルを包含していない場合、セルの重ならない部
分(セルの専有領域)が所定量以上あるか否かの判断を
行い、所定量以下の場合、登録セルに展開マークを付け
る処理は、いずれも、階層セルを判定されるセルの数を
増やす為の処理である。
Next, a cell expansion determination (expansion cell determination) is performed (F) in which a cell that cannot be hierarchized on a cell-by-cell basis is used as an expansion cell (F), which is based on the flowchart of FIG. Explained. First, cells having no cell expansion mark are extracted from the root cell toward the bottom cell from the cell structure data that manages cell information.
(A) Next, after registering a cell zone rectangle when a cell without a cell expansion mark is placed in the extracted cell among the cells quoted by the cell extracted in (a), (b),
The overlap between the registered cell zone rectangle data is determined. (C) Next, if one cell includes the other cell as a result of determining the overlap, an expansion mark is attached to the cell on the including side, and one cell does not include the other cell. In this case, it is determined whether or not there is a predetermined amount N% or more of the non-overlapping portion of the cells (cell exclusive area). If the predetermined amount N% or less, the expansion mark is added to the registered cell. (D) In (d) above, it is determined whether or not the number of cells marked as expanded cells is one or more and the same extracted cell is focused a predetermined number M times. The above (b) to (d) are repeated, and similarly, (a) to (d) are repeated until all cells are extracted. (E) In the above step of determining whether or not cells can be hierarchized,
When one figure contains the other, the process of putting the expansion mark on the containing cell, and when one cell does not contain the other, the non-overlapping parts of the cells (cell (Exclusive area) is greater than or equal to a predetermined amount, and if it is less than or equal to a predetermined amount, the process of adding the expansion mark to the registered cell is a process for increasing the number of cells for which hierarchical cells are determined. is there.

【0010】上記(A)で抽出されたセルの階層構造は
図5に示されるセル構造であったとして、更に、具体的
に、この場合のセル判定(展開セル判定)(F)を説明
する。図5はルートからボトムセルまでの引用情報に基
づいて、セル階層構造を示したもので、図2に示すセル
構造データより取り出したものである。ここでは、図5
に示すように、セルAはセルXを引用しており、セルB
は、セルC、セルDを引用しており、そしてセルCとセ
ルDはセルYを引用している。このセルの情報ではルー
トからボトムに向かったセルの順番は、R、A、B、
X、C、D、Yとなる。
Given that the hierarchical structure of cells extracted in (A) above is the cell structure shown in FIG. 5, the cell determination (expanded cell determination) (F) in this case will be described more specifically. . FIG. 5 shows a cell hierarchical structure based on the citation information from the root to the bottom cell, which is extracted from the cell structure data shown in FIG. Here, FIG.
, Cell A references cell X and cell B
Refers to cells C and D, and cells C and D refer to cell Y. In this cell information, the order of cells from the root to the bottom is R, A, B,
X, C, D, Y.

【0011】先ず、ルートセルRを注目すると、図6
(イ)に示すように、引用するセルAとセルBであり、
これらのセルゾーン矩形データを登録し、その重なりを
判定する。この重なりは、この場合、図6(ロ)に示す
ようであり、引用するセルAがセルBを包含しているの
で、包含している側のセルAを階層化セルでない展開セ
ルとして判定する。次にセルRでのセル判定において、
展開セルが発生した為、再び注目セルをセルRとして、
セル判定が行われるが、展開セルを発見した場合にはそ
の下の引用している展開セルでないセルを参照する。こ
の為セルRが引用しているセルは、セルBとセルXとな
り、その配置は図7となる。図7に示すように、セルB
とセルXには重なり部分がない為、セルB、セルX共階
層化セルとなり、セルRでのセル判定処理を終了する。
First, focusing attention on the root cell R, FIG.
As shown in (a), cell A and cell B to be quoted are
These cell zone rectangle data are registered and the overlap is determined. In this case, this overlap is as shown in FIG. 6B. Since the cell A to be quoted includes the cell B, the cell A on the inclusion side is determined to be an expanded cell that is not a hierarchical cell. . Next, in the cell determination in cell R,
Since the expansion cell has occurred, the cell of interest is again designated as cell R,
Although cell determination is performed, when an expanded cell is found, the cell below which is not the expanded cell quoted is referred to. Therefore, the cells quoted by the cell R are the cell B and the cell X, and their arrangement is as shown in FIG. As shown in FIG. 7, cell B
Since cell X does not have an overlapping portion, cell B and cell X become a co-hierarchical cell, and the cell determination processing in cell R ends.

【0012】次の注目セルは、Aであるが、セルAは展
開セルとなっている為、ここでのセル判定は行わない。
The next cell of interest is A, but since cell A is a developed cell, cell determination is not performed here.

【0013】次いで、セルBを注目すると、セルCとセ
ルDを引用しており、セルCとセルDは図8に示すよう
に重なっている。セルCとセルDの重なりについては、
例えば、図9(イ)のようにして計算して、入り込み幅
MIN(Lw、Hw)を求め、入り込み幅がMIN(L
w、Hw)=Lwの場合、図9(ロ)のようにして、セ
ルの重ならない部分の領域(セル専有領域)を求める。
これより、セルCとセルD共にセル専有領域が所定値
(N%)以下なので展開セルとして判定する。次に、展
開セルとして判定されたセルCとセルDが引用するセル
YをセルCとセルDを透過してみる(図10(イ))
と、図10(ロ)に示すようになり、これらのセルゾー
ンは重なり合っていないので、セルYは展開セルとはな
らない。ここでセルBのセル判定は終了する。
Next, paying attention to the cell B, the cell C and the cell D are cited, and the cell C and the cell D are overlapped as shown in FIG. Regarding the overlap between cell C and cell D,
For example, calculation is performed as shown in FIG. 9A to obtain the entering width MIN (Lw, Hw), and the entering width is MIN (L
In the case of w, Hw) = Lw, an area (cell exclusive area) of a portion where cells do not overlap is obtained as shown in FIG.
From this, the cell exclusive area of both the cell C and the cell D is equal to or less than the predetermined value (N%), so that it is determined as the expanded cell. Next, let cell C and cell D, which are determined as expanded cells, be transparent through cell C and cell D (FIG. 10A).
Then, as shown in FIG. 10B, since these cell zones do not overlap with each other, the cell Y is not the expansion cell. Here, the cell determination of the cell B ends.

【0014】次に、セルXを注目すると、その下に引用
されているセルは存在しないので、セルXのセル判定は
終了する。
Next, when attention is paid to the cell X, there is no cell quoted therebelow, so that the cell determination of the cell X ends.

【0015】続いて、セルCを注目するとセルCは展開
セルとなっている為、セル判定は行わない。
Next, when attention is paid to the cell C, the cell determination is not performed because the cell C is the expanded cell.

【0016】続く、セルDも同様である。The same applies to the subsequent cell D.

【0017】最後にセルYを注目セルとすると、その下
に引用するセルは存在しないので、セルYの判定は行わ
ない。
Finally, when the cell Y is the target cell, there is no cell to be quoted below it, so that the cell Y is not judged.

【0018】以上により、全セルについてセルの展開判
定を行ったが、その結果は図11(イ)に示すように、
〇印のセルは、そのセル単位で処理可能な階層化セルで
あり、×印のセルはそのセル単位で処理不可能で、、パ
ターンデータをその上位のセルに台形変換して展開して
いく展開セルとなる。図11(ロ)は、その配置を図示
したものである。
As described above, the cell expansion judgment is performed for all cells. The result is as shown in FIG.
The cells marked with ◯ are hierarchical cells that can be processed in the unit of cells, and the cells marked with × cannot be processed in the unit of cells, and the pattern data is trapezoidally converted into the cells above it and expanded. It becomes an expansion cell. FIG. 11B shows the arrangement.

【0019】上記(F)の工程により、得られたセル判
定結果に基づいて、展開セルとならなかった階層化セル
について、セル内レイアウト図形とそのセルが引用して
いるセルの中で、展開セル判定が下されている全てのセ
ル内データを台形分割して、自セル内データとして変換
し、引用しているセルが展開セルでない階層化セルの場
合は、そのセルのインスタンス(面付け)ゾーンを矩形
データとして変換する。(G)
In the step (F), based on the cell determination result obtained, the hierarchized cells that have not become expanded cells are expanded in the in-cell layout figure and the cells cited by the cells. All cell data for which cell judgment has been made is trapezoidally divided and converted as the data in its own cell, and if the referenced cell is a hierarchical cell that is not an expanded cell, an instance of that cell (imposition) Convert zones as rectangular data. (G)

【0020】次いで、ルートセルからボトムセルに向か
って、セル単位で、(G)で得られた台形データを入力
し、該データとセル構造データの引用セル情報から、該
データとセルの重なりと引用セル同志の重なりである重
なりデータ情報を求め(H)、(H)にて得られた重な
りデータ情報に基づいて、各セルの、他セルと図形に干
渉しない、そのセル専有の専有領域を求めて、各セルの
毎のセル専有のゾーン作成し、ここで得られたセル専有
のゾーン情報を矩形データとして、台形データータファ
イルに付加しておく。(I)
Next, from the root cell to the bottom cell, the trapezoidal data obtained in (G) is input on a cell-by-cell basis, and based on the quoted cell information of the data and the cell structure data, the overlap between the data and the cell and the quoted cell. (H) The overlapped data information which is the overlap of the comrades is obtained, and based on the overlapped data information obtained in (H), the exclusive area of each cell, which does not interfere with other cells and figures, is obtained. , A cell-exclusive zone is created for each cell, and the cell-exclusive zone information obtained here is added to the trapezoidal data file as rectangular data. (I)

【0021】図4は本発明の実施例の要部である展開ハ
ードゾーン設定工程のフローチャートであるが、ここで
の処理で扱うレイアウトパターンデータは図12に示さ
れるセル構造であるとし、図4を参照にしながら、具体
的にこの処理を説明する。図12はルートセルからボト
ムセルまでの引用情報からのセル構造を示したもので、
図2に示すセル構造データより取り出したものである。
先ず、全てのセルのセル入り込み幅(縦横)を0に設定
しておく。ここでセル入り込み幅とは各セルの他セルと
の重なり幅及び図形との重なり幅である。図12は、ル
ートセルR1がセルA1を2回引用し、セルA1がセル
B1とセルC1を引用しており、引用される一方のセル
A1は90°回転していることを意味している。ここ
で、ルートセルからボトムセルに向かってセル展開マー
クが付いていないセルの抽出を行う。このセル構造では
ルートからボトムにむかったセルの順番は、R1、A
1、B1、C1となる。
FIG. 4 is a flow chart of the expansion hard zone setting step which is the main part of the embodiment of the present invention. It is assumed that the layout pattern data handled in this processing has the cell structure shown in FIG. This process will be specifically described with reference to FIG. FIG. 12 shows the cell structure from the reference information from the root cell to the bottom cell.
It is extracted from the cell structure data shown in FIG.
First, the cell-entry width (vertical and horizontal) of all cells is set to 0. Here, the cell entering width is the overlapping width of each cell with other cells and the overlapping width with a figure. In FIG. 12, the root cell R1 refers to the cell A1 twice, the cell A1 refers to the cell B1 and the cell C1, and it means that the one cell A1 referred to is rotated by 90 °. Here, the cells without the cell expansion mark are extracted from the root cell toward the bottom cell. In this cell structure, the order of cells from the root to the bottom is R1, A
It becomes 1, B1, and C1.

【0022】最初にルートセルR1を注目セルとする。
ルートセルのセル専有領域(ハードゾーン)は、引用す
る全てのセルを含んだ領域である。図13は、セルA1
と図形a、bの重なりを表している。セルA1の一方は
90°回転されている。セルA1と図形aとの重なりを
求めるが、図14に示すようにして、セル入り込み幅a
wとその方向が求められるので、図形aの入り込み幅を
セルA1の入り込み幅として更新する。この場合図13
の回転されていないセルA1の入り込み幅は、横方向に
図形aの入り込み幅awに更新される。次に90°回転
させたセルA1と図形bの重なりをもとめるが、入り込
み幅の求め方は、同様に、図14に示すようにして、図
13の回転させたセルには横方向に図形bの入り込み幅
bwが求められる。しかし、セルA1は90°回転され
て配置されているため、セルA1の入り込み幅bwは縦
方向の入り込み幅となる。これより、セルA1のセル専
有領域は図16に示すように、元のセルA1から横方
向、縦方向の入り込み幅aw、bw分をそれぞれ、図形
両側から縮小した領域となる。尚、セルA1ないしセル
A1を90°回転させたセルA1が、多数の図形と重な
りがある場合には、図15に示すようにして、その入り
こ込み幅を更新する。
First, the root cell R1 is set as a target cell.
The cell exclusive area (hard zone) of the root cell is an area including all cells to be cited. FIG. 13 shows a cell A1.
Represents the overlap of the figures a and b. One of the cells A1 is rotated 90 °. The overlap between the cell A1 and the figure a is calculated, but as shown in FIG.
Since w and its direction are obtained, the entry width of the figure a is updated as the entry width of the cell A1. In this case, FIG.
The entry width of the non-rotated cell A1 is updated in the horizontal direction to the entry width aw of the graphic a. Next, the overlap between the cell A1 rotated by 90 ° and the figure b is determined, and the method of determining the entering width is the same as that shown in FIG. Entry width bw of is calculated. However, since the cell A1 is rotated by 90 ° and arranged, the entry width bw of the cell A1 is the entry width in the vertical direction. As a result, as shown in FIG. 16, the cell exclusive area of the cell A1 is an area in which the widths aw and bw of the original cell A1 in the horizontal and vertical directions are reduced from both sides of the figure. When the cell A1 or the cell A1 obtained by rotating the cell A1 by 90 ° overlaps with a large number of figures, the indentation width is updated as shown in FIG.

【0023】次に、セルA1に注目する。セルA1の専
有領域として前記で求めた、縦方向、横方向への入り込
み幅分元のセルゾーンから縮小した領域をセルA1のハ
ードゾーンとして、矩形データでもとめる。ここで求め
たハードゾーンは、注目セルをルートからボトムの順に
セルを注目してそれぞれのセル引用部で図形とセル、セ
ルとセルの入り込みを求め、その最大値を更新している
ことから、セル構造がどのように複雑であっても、セル
A1を注目した時点でセルA1を引用する全てのセルと
の干渉チエックが終了しているはずであるから、セルA
1の入り込み幅分縮小したセル専有領域はそのセル固有
のデータであり、他の全ての図形と干渉することはな
い。セルA1は、セルB1、セルC1を引用しており、
セルB1とセルC1は重なっている。(図17) セルB1とセルC1の入り込み幅分セル領域の両側を縮
小した領域は、図17の斜線部のようになる。このセル
B1とセルC1の入り込み幅の求め方は、図13に示す
セルと図形の重なりを、セルとセルの重なりに置き換え
て考えれば良く、図14のようにして、計算する。しか
しながら、図17に示すように、セルC1は、セルA1
のセル専有領域(ハードゾーン)との重なりが表されて
おり、セルC1の入り込み幅を変更する必要がある。こ
の、セルA1のハードゾーンとセルC1の入り込み幅
は、例えば、図18に示されている計算方法により求
め、セルC1の横方向の入り込み幅を更新する。
Next, pay attention to the cell A1. An area obtained by reducing the cell width of the original width of the cell A1 which is obtained as the exclusive area of the cell A1 is used as the hard zone of the cell A1 and the rectangular data is also determined. The hard zone obtained here focuses attention on cells from the root to the bottom of the cell of interest, finds the figure and the cell, the entry of the cell and the cell in each cell quotation part, and updates the maximum value, No matter how complicated the cell structure is, the interference check with all the cells that refer to the cell A1 should be completed when the cell A1 is focused on.
The cell exclusive area reduced by the entry width of 1 is data unique to the cell and does not interfere with all other figures. Cell A1 refers to cell B1 and cell C1,
The cell B1 and the cell C1 overlap. (FIG. 17) An area in which both sides of the cell area are reduced by the width of the cell B1 and the cell C1 is as shown by the shaded area in FIG. The method of determining the intrusion width of the cells B1 and C1 may be considered by replacing the cell-to-figure overlap shown in FIG. 13 with the cell-to-cell overlap, and is calculated as shown in FIG. However, as shown in FIG. 17, cell C1 is
The overlapping width with the cell-occupying area (hard zone) is represented, and it is necessary to change the entering width of the cell C1. The hard zone of the cell A1 and the entering width of the cell C1 are obtained by, for example, the calculation method shown in FIG. 18, and the entering width in the lateral direction of the cell C1 is updated.

【0024】次にセルB1を注目セルとする。セルB1
への、入り込み幅縮小した矩形領域をセルB1のセル専
有領域(ハードゾーン)とする。セルB1が引用してい
るセルはないので、セルB1の処理はこれで終了する。
Next, the cell B1 is set as a target cell. Cell B1
The rectangular area having a reduced width is set as the cell exclusive area (hard zone) of the cell B1. Since there is no cell quoted by the cell B1, the processing of the cell B1 ends here.

【0025】セルC1を注目セルとした場合も、セルB
1と同様にセル専有領域(ハードゾーン)を設定する。
Even when the cell C1 is the cell of interest, the cell B
As in the case of 1, the cell exclusive area (hard zone) is set.

【0026】このようにして、ルートセルからボトムセ
ルに向かって、セルを注目し、引用しているセルと図
形、セルとセル、引用セルと注目セル自身のハードゾー
ンとの重なりを求めていけば、各セル専有領域をもとめ
ることができ、セル単位で図形演算を行っても、ここで
求めた専有領域(ハードゾーン)内の演算結果は、保証
される。専有領域(ハードゾーン)設定の処理結果を示
すのが図19である。
In this way, by paying attention to the cell from the root cell toward the bottom cell, and finding the overlap between the quoted cell and the figure, the cell and the cell, and the hard zone of the quoted cell and the noted cell itself, Each cell exclusive area can be obtained, and even if a graphic operation is performed in cell units, the operation result in the exclusive area (hard zone) obtained here is guaranteed. FIG. 19 shows the processing result of the exclusive area (hard zone) setting.

【0027】尚、実施例1の図形処理用データの生成方
法における生成装置の概略図を図示したものが、図20
に示すものである。
FIG. 20 is a schematic diagram of a generating device in the method of generating graphic processing data according to the first embodiment.
It is shown in.

【0028】次いで実施例2を挙げる。本発明の実施例
2を以下、図にそって説明する。図1は本発明実施例2
の処理の工程を表した図である。先ず、実施例1と同様
に、集積回路設計用レイアウトデータからセルの階層構
造を抽出し、(セルの固有パターンデータとセル参照デ
ータからなる)セル構造データを生成し、記録する。
(A) 次いで、抽出したセル構造データのパターン情報に基づ
いて、全てのセル内パターンデータを台形分割して、セ
ル内データとして変換し、台形データを作成し(B)、
得られた台形データと抽出したセル構造データの引用セ
ル情報から、セルとパターンデータとの重なりと引用セ
ル同志の重なりである、重なりデータ情報を求める。
(C) そして、実施例1と同様にして、各セルの毎のセル専有
領域(ハードゾーン)を設定し、ここで得られたセル専
有のゾーン情報を矩形データとして、台形データファイ
ルに付加しておく。(D)
Next, Example 2 will be described. A second embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a second embodiment of the present invention.
It is a figure showing the process of the process of. First, as in the first embodiment, the cell hierarchical structure is extracted from the integrated circuit design layout data, and the cell structure data (consisting of the cell unique pattern data and the cell reference data) is generated and recorded.
(A) Next, based on the pattern information of the extracted cell structure data, all the in-cell pattern data are trapezoidally divided and converted as in-cell data to create trapezoidal data (B),
From the obtained trapezoidal data and the quoted cell information of the extracted cell structure data, the overlapped data information, which is the overlap between the cell and the pattern data and the overlap between the quoted cells, is obtained.
(C) Then, in the same manner as in the first embodiment, a cell exclusive area (hard zone) is set for each cell, and the cell exclusive zone information obtained here is added to the trapezoidal data file as rectangular data. Keep it. (D)

【0029】尚、実施例2の図形処理用データの生成方
法における生成装置の概略図を図示したものが、図20
に示すものである。
FIG. 20 is a schematic diagram of a generating device in the method of generating graphic processing data according to the second embodiment.
It is shown in.

【0030】上記のように実施例1、実施例2で得られ
た各セルの毎セル専有領域(ハードゾーン)と台形パタ
ーンデータは、セル単位で階層化処理を利用した演算処
理を可能とする、実施例1ではセル判定工程を設けてお
り、これは処理するデータについて、できるだけ、セル
単位で階層化処理できるものを増やし、マスクパターン
データにより表される図形の幾何演算を行う際の全体の
処理するデータ量を減らそうとするものである。勿論、
実施例2でも、それなりの効果はある。
As described above, the cell-exclusive area (hard zone) and trapezoidal pattern data of each cell obtained in the first and second embodiments enables the arithmetic processing using the hierarchization processing on a cell-by-cell basis. In the first embodiment, a cell determination step is provided. This is to increase the number of data to be processed that can be hierarchically processed on a cell-by-cell basis as much as possible, and to perform the entire geometric calculation of a figure represented by mask pattern data. It tries to reduce the amount of data to be processed. Of course,
The second embodiment also has some effects.

【0031】[0031]

【発明の効果】本発明の集積回路マスクパターンの図形
処理用データの生成方法により、得られたセル専有のゾ
ーン情報である矩形データと台形データを用いることに
より、汎用的に、図形演算をセル単位処理で行えるもの
としている。結局、大規模集積回路のマスクパターンデ
ータの図形演算処理を実用レベルで可能にするものであ
り、これにより、半導体素子の高集積度化、小型化に伴
う、フオトマスクの微細化、高集積度化要求対応できる
ものとしている。
By using the rectangular data and the trapezoidal data which are the zone information exclusively for the cells obtained by the method for generating the graphic processing data of the integrated circuit mask pattern according to the present invention, the graphic calculation can be performed on the cell for general purpose. It can be done by unit processing. After all, it enables graphic operation processing of mask pattern data of a large-scale integrated circuit at a practical level, which enables miniaturization and high integration of photomasks in accordance with higher integration and miniaturization of semiconductor elements. It is supposed to be able to meet requests.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例2の工程を表す図FIG. 1 is a diagram showing a process of Example 2 of the present invention.

【図2】本発明の実施例1の工程を表す図FIG. 2 is a diagram showing a process of Example 1 of the present invention.

【図3】本発明の実施例1における展開セル判定工程の
フローチャート
FIG. 3 is a flowchart of an expanded cell determination process according to the first embodiment of the present invention.

【図4】本発明の実施例における専有領域(ハードゾー
ン)設定工程のフローチャート
FIG. 4 is a flowchart of an exclusive area (hard zone) setting process in the embodiment of the present invention.

【図5】本発明の実施例1のセル判定工程を説明に使用
されたレイアウトパターンデータのセル構造を示す図
FIG. 5 is a diagram showing a cell structure of layout pattern data used for explaining a cell determination step according to the first embodiment of the present invention.

【図6】注目セルをセルRとした場合のセル判定を説明
する為の図
FIG. 6 is a diagram for explaining cell determination when a cell of interest is a cell R.

【図7】再度注目セルをセルRとした場合のセル判定を
説明する為の図
FIG. 7 is a diagram for explaining cell determination when the target cell is set to the cell R again.

【図8】注目セルをセルBとした場合のセル判定を説明
する為の図
FIG. 8 is a diagram for explaining cell determination when the cell of interest is cell B.

【図9】入り込み幅を説明する為の図FIG. 9 is a diagram for explaining the entering width.

【図10】再度注目セルをセルBとした場合のセル判定
を説明する為の図
FIG. 10 is a diagram for explaining cell determination when the cell of interest is cell B again.

【図11】全セルについてセルの展開判定結果図FIG. 11: Cell expansion determination result diagram for all cells

【図12】本発明の実施例1における専有領域(ハード
ゾーン)設定工程を説明するに使用されたレイアウトパ
ターンデータのセル構造を示す図
FIG. 12 is a diagram showing a cell structure of layout pattern data used for explaining an exclusive area (hard zone) setting step in Embodiment 1 of the present invention.

【図13】図形とセルゾーンとの重なり具合を示す図FIG. 13 is a diagram showing a degree of overlap between a figure and a cell zone.

【図14】入り込み幅を説明する為の図FIG. 14 is a diagram for explaining the entering width.

【図15】入り込み幅算出のフローチャートFIG. 15 is a flowchart for calculating the entering width.

【図16】セル専有ゾーンの設定を説明する為の図FIG. 16 is a diagram for explaining setting of a cell exclusive zone.

【図17】入り込み幅を説明する為の図FIG. 17 is a diagram for explaining the entering width.

【図18】入り込み幅の算出方法を説明するための図FIG. 18 is a diagram for explaining a calculation method of a penetration width.

【図19】専有領域(ハードゾーン)設定処理結果図FIG. 19: Exclusive area (hard zone) setting processing result diagram

【図20】本発明の実施例2の装置機能概略図FIG. 20 is a schematic diagram of a device function according to a second embodiment of the present invention.

【図21】本発明の実施例1の装置機能概略図FIG. 21 is a schematic view of a device function according to the first embodiment of the present invention.

【符号の説明】[Explanation of symbols]

R、A、B、X、C、D、Y セル a、b 図形 R1、A2、B2、C2 セル aw、bw 入り込み幅 W 横方向入り込み幅 h 縦方向入り込み幅 AS セル名 BT 図形名 AH ハードゾーン BS セルゾーン R, A, B, X, C, D, Y cells a, b figures R1, A2, B2, C2 cells aw, bw entry width W horizontal entry width h vertical entry width AS cell name BT figure name AH hard zone BS cell zone

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 集積回路マスクパターンの階層構造を利
用した図形処理用データを生成する方法であって、少な
くとも、 (A)集積回路設計用レイアウトデータからセルの階層
構造を抽出し、セルの固有パターンデータとセル参照デ
ータからなるセル構造データを生成、記録する工程と、 (B)抽出したセル構造データのパターン情報に基づい
て、全てのセル内パターンデータを台形分割して、セル
内データとして変換し、台形データを作成する工程、 (C)得られた台形データと抽出したセル構造データの
引用セル情報から、セルとパターンデータとの重なりと
引用セル同志の重なりである、重なりデータ情報を求め
る工程と、 (D)(C)にて得られた重なりデータ情報に基づい
て、各セルの、他セルと図形に干渉しない、そのセル専
有の専有領域であるハードゾーンを各セル毎に求め、こ
のセル専有のゾーン情報を矩形データとして、前記台形
データ作成工程にて得られた台形データと併せて図形処
理用データとして記録しておく工程、とを有することを
特徴とする集積回路マスクパターンの図形処理用データ
の生成方法。
1. A method for generating graphic processing data using a hierarchical structure of an integrated circuit mask pattern, comprising: (A) extracting a hierarchical structure of cells from layout data for integrated circuit design, A step of generating and recording cell structure data composed of pattern data and cell reference data, and (B) trapezoidally dividing all the in-cell pattern data based on the pattern information of the extracted cell structure data to obtain the in-cell data. Step of converting and creating trapezoidal data, (C) From the obtained trapezoidal data and the quoted cell information of the extracted cell structure data, the overlapping data information, which is the overlap between the cell and the pattern data and the overlap between the quoted cells, is obtained. Based on the process of obtaining and the overlapping data information obtained in (D) and (C), the cell exclusive A step of obtaining a hard zone which is an exclusive area of each cell for each cell, and recording the zone information of this cell exclusive as rectangular data together with the trapezoidal data obtained in the trapezoidal data creating step as graphic processing data. , And a method of generating data for graphic processing of an integrated circuit mask pattern, which comprises:
【請求項2】 集積回路マスクパターンの階層構造を利
用した図形処理用データを生成する方法であって、少な
くとも、 (E)集積回路設計用レイアウトデータからセルの階層
構造を抽出し、セルの固有パターンデータとセル参照デ
ータからなるセル構造データを生成、記録する工程と、 (F)得られたセル構造データに基づいて、ルートセル
からボトムセルに向かって、セルとセルの重なりを判断
し、その重なりの判断から、セル単位で階層化処理が可
能なセルについては階層化セルとし、セル単位で階層化
処理が不可能なセルを展開セルとする、各セル毎のセル
単位での階層化処理の可否判定する工程と、 (G)ルートセルからボトムセルに向かって、階層化処
理の可否判定の結果、展開セルとならなかった階層化セ
ルについては、セル内レイアウト図形とそのセルが引用
しているセルの中で、展開セル判定が下されている全て
のセル内データを台形分割して、自セル内データとして
変換し、引用しているセルが展開セルでない階層化セル
の場合は、そのセルのインスタンスゾーンを矩形データ
として変換する、台形生成工程と、 (H)ルートセルからボトムセルに向かって、セル単位
で、(G)で得られた台形データを入力し、該データと
セル構造データの引用セル情報から、該データとセルの
重なりと引用セル同志の重なりである重なりデータ情報
を求める工程と、 (I)(H)にて得られた重なりデータ情報に基づい
て、各セルの、他セルと図形に干渉しない、そのセル専
有の専有領域であるハードゾーンを、各セル毎に求め、
このセル専有のゾーン情報を矩形データとして、前記台
形データ作成工程にて得られた台形データと併せて図形
処理用データとして記録しておく工程、を有することを
特徴とする集積回路マスクパターンの図形処理用データ
の生成方法。
2. A method for generating graphic processing data using a hierarchical structure of an integrated circuit mask pattern, comprising: (E) extracting a hierarchical structure of cells from the layout data for integrated circuit design, and uniquely identifying the cells. The step of generating and recording cell structure data composed of pattern data and cell reference data, and (F) determining the cell-cell overlap from the root cell toward the bottom cell based on the obtained cell structure data, and overlapping them. Judging from the above, cells that can be hierarchically processed in cell units are hierarchized cells, and cells that cannot be hierarchically processed in cell units are expanded cells. (G) From the root cell to the bottom cell, the hierarchization cells that have not become expansion cells as a result of the hierarchization processing feasibility determination are In the layout figure and the cells referenced by that cell, all the data in the cells that have been expanded cell judgment are divided into trapezoids and converted as the in-cell data, and the quoted cells are expanded. In the case of a hierarchical cell that is not a cell, a trapezoid generation process of converting the instance zone of the cell as rectangular data, and (H) trapezoidal data obtained in (G) in cell units from the root cell to the bottom cell The step of inputting and obtaining the overlapping data information, which is the overlapping of the data and the cell and the overlapping of the cited cells, from the quoted cell information of the data and the cell structure data; and the overlapping data obtained in (I) and (H). Based on the information, for each cell, the hard zone, which is the exclusive area of the cell that does not interfere with other cells and figures, is obtained for each cell.
A pattern of an integrated circuit mask pattern, characterized in that the zone information exclusive to the cell is recorded as rectangular data together with the trapezoidal data obtained in the trapezoidal data creating step as graphic processing data. How to generate data for processing.
【請求項3】 請求項2における、各セル毎のセル単位
での階層化処理の可否を判定する工程が、順に、 (a)セル情報を管理しているセル構造データよりルー
トセルからボトムセルに向かって展開マークがついてい
ないセルを抽出する第一段階と、 (b)(a)により抽出したセルが引用しているセルの
中で、展開マークの付いていないセルを抽出セルに配置
したときのセルゾーン矩形を登録する第二段階と、 (c)登録されたセルゾーン矩形データ間の重なりを判
定する第三段階と、 (d)一方のセルが他方のセルを包含している場合、包
含している側のセルに展開マークをつけ、一方のセルが
他方のセルを包含していない場合、セルの重ならない領
域が所定量以上あるか否かの判断を行い、所定量以下の
場合、登録セルに展開マークを付ける第四の段階と、を
有し、(d)で、展開セルとしてマークされたセルが1
個以上で、且つ、同じ抽出セルを所定数処理対象とした
かどうかの判断を行い、所定数以下であれば、(b)〜
(d)を繰り返し、同様に全てのセルを抽出するまで、
(a)〜(d)を繰り返すことを特徴とする集積回路マ
スクパターンの図形処理用データの生成方法。
3. The step of determining whether or not the hierarchization process can be performed on a cell-by-cell basis for each cell according to claim 2, is performed in order from (a) cell structure data managing cell information to a root cell to a bottom cell. The first step of extracting cells without expansion marks and (b) of the cells quoted by the cells extracted in (a) without expansion marks are placed in the extraction cells. A second step of registering the cell zone rectangle, (c) a third step of determining the overlap between the registered cell zone rectangle data, and (d) if one cell includes the other cell, include If the expansion mark is attached to the cell on the side where one cell does not include the other cell, it is judged whether the area where the cells do not overlap is more than a predetermined amount, and if it is less than the predetermined amount, the registered cell Expand mark on Has a fourth step of applying, to at (d), it is marked cell as expanded cells 1
It is determined whether or not a predetermined number or more of the same extracted cells have been processed, and if the number is equal to or less than the predetermined number, (b) to
Repeat (d) until all cells are extracted in the same way.
A method for generating data for graphic processing of an integrated circuit mask pattern, characterized in that (a) to (d) are repeated.
【請求項4】 集積回路マスクパターンの階層構造を利
用した図形処理用データを生成する装置であって、少な
くとも、 (1)集積回路設計用レイアウトデータからセルの階層
構造を抽出する抽出手段と、 (2)抽出手段により抽出されたセルの固有パターンデ
ータとセル参照データからなるセル構造データを記録す
る記録手段と、 (3)抽出したセル構造データのパターン情報に基づい
て、全てのセル内パターンデータを台形分割して、セル
内データとして変換し、台形データを作成する台形デー
タ作成手段と、 (4)台形データ作成手段により得られた台形データと
抽出したセル構造データの引用セル情報から、セルとパ
ターンデータとの重なりと引用セル同志の重なりであ
る、重なりデータ情報を求める重なり情報抽出手段と、 (5)重なり情報抽出手段にて得られた重なりデータ情
報に基づいて、各セルの、他セルと図形に干渉しない、
そのセル専有の専有領域を求めて、各セルのセル専有の
ゾーン作成するセル専有のゾーン作成手段と、 (6)台形データ作成手段により得られた台形データ
と、セル専有のゾーン作成手段により得られたセル専有
のゾーン情報である矩形データとを、台形データファイ
ルとして記録しておく記録手段とを有することを特徴と
する集積回路マスクパターンの図形処理用データの生成
装置。
4. An apparatus for generating graphic processing data using a hierarchical structure of an integrated circuit mask pattern, comprising: (1) extracting means for extracting a cell hierarchical structure from integrated circuit design layout data; (2) recording means for recording cell structure data composed of cell unique pattern data and cell reference data extracted by the extracting means; and (3) all in-cell patterns based on the pattern information of the extracted cell structure data. The trapezoidal data is divided into trapezoidal data and is converted into in-cell data to create trapezoidal data. (4) From the trapezoidal data obtained by the trapezoidal data creating means and the quoted cell information of the extracted cell structure data, Overlapping information extraction means for obtaining overlapping data information, which is the overlapping of cells and pattern data and the overlapping of quoted cells, and (5) Based on the obtained overlapping data information obtained by the overlap information extraction means, for each cell, it does not interfere with other cells and the figure,
The cell-exclusive area is obtained and the cell-exclusive zone creating means for creating the cell-exclusive zone of each cell is obtained. (6) The trapezoidal data obtained by the trapezoidal data creating means and the cell-exclusive zone creating means are obtained. Recording device for recording the rectangular data which is the zone information exclusively for the cells as a trapezoidal data file, and a device for generating data for graphic processing of an integrated circuit mask pattern.
【請求項5】 集積回路マスクパターンの階層構造を利
用した図形処理用データを生成する装置であって、少な
くとも、 (1)集積回路設計用レイアウトデータからセルの階層
構造を抽出する抽出手段と、 (2)抽出手段により抽出されたセルの固有パターンデ
ータとセル参照データからなるセル構造データを記録す
る記録手段と、 (3)得られたセル構造データに基づいて、ルートセル
からボトムセルに向かって、セルとセルの重なりを判定
し、その重なりの判定から、セル単位で階層化処理が可
能なセルについては階層化セルとし、セル単位で階層化
処理が不可能なセルを展開セルとする、各セル毎のセル
単位での階層化処理の可否を判定する判定手段と、 (4)判定手段により得られた判定結果に基づいて、展
開セルとならなかった階層化セルについて、セル内レイ
アウト図形とそのセルが引用しているセルの中で、展開
セル判定が下されている全てのセル内データを台形分割
して、自セル内データとして変換し、引用しているセル
が展開セルでない階層化セルの場合は、そのセルのイン
スタンスゾーンを矩形データとして変換する、台形生成
手段と、 (5)台形生成手段により得られた台形データを入力
し、ルートセルからボトムセルに向かって、セル単位
で、該データとセル構造データの引用セル情報から、該
データとセルの重なりと引用セル同志の重なりである重
なりデータ情報を求める重なりデータ情報抽出手段と、 (6)重なりデータ情報抽出手段にて得られた重なりデ
ータ情報に基づいて、各セルの、他セルと図形に干渉し
ない、そのセル専有の専有領域を求めて、各セルのセル
専有のゾーン作成するセル専有のゾーン作成手段と、 (7)台形データ作成手段により得られた台形データ
と、セル専有のゾーン作成手段により得られたセル専有
のゾーン情報である矩形データとを、台形データファイ
ルとして記録しておく記録手段とを有することを特徴と
する集積回路マスクパターンの図形処理用データの生成
装置。
5. An apparatus for generating graphic processing data using a hierarchical structure of an integrated circuit mask pattern, comprising: (1) extracting means for extracting a hierarchical structure of cells from integrated circuit design layout data; (2) recording means for recording cell structure data composed of cell unique pattern data and cell reference data extracted by the extracting means; (3) based on the obtained cell structure data, from the root cell toward the bottom cell, Determine the overlap between cells and cells, and from the determination of the overlap, consider cells that can be hierarchically processed in cell units as hierarchical cells, and cells that cannot be hierarchically processed in cell units as expanded cells. Based on the judgment means for judging whether or not the hierarchization processing can be performed on a cell-by-cell basis for each cell, and (4) the judgment result obtained by the judgment means, the cell does not become an expanded cell. For layered cells, in the cell layout figure and the cells referenced by that cell, all in-cell data for which expanded cell determination has been made are trapezoidally divided and converted as in-cell data and quoted. If the cell being processed is a hierarchical cell that is not an expanded cell, the trapezoid generating means for converting the instance zone of the cell into rectangular data and (5) the trapezoidal data obtained by the trapezoidal generating means are input and Overlapping data information extraction means for obtaining, for each cell, the overlapping data information, which is the overlapping of the data and the cell and the overlapping of the cited cells, from the quoted cell information of the data and the cell structure data toward the bottom cell, (6) Based on the overlapping data information obtained by the overlapping data information extraction means, the exclusive area of each cell that does not interfere with other cells and figures is determined. Cell-exclusive zone creating means for creating a cell-exclusive zone of each cell, (7) trapezoidal data obtained by the trapezoidal data creating means, and cell-exclusive zone information obtained by the cell-exclusive zone creating means. An apparatus for generating graphic processing data of an integrated circuit mask pattern, comprising: recording means for recording certain rectangular data as a trapezoidal data file.
JP6128096A 1994-05-19 1994-05-19 Method and device for generating data for graphic processing of integrated circuit masking pattern Pending JPH07311787A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6128096A JPH07311787A (en) 1994-05-19 1994-05-19 Method and device for generating data for graphic processing of integrated circuit masking pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6128096A JPH07311787A (en) 1994-05-19 1994-05-19 Method and device for generating data for graphic processing of integrated circuit masking pattern

Publications (1)

Publication Number Publication Date
JPH07311787A true JPH07311787A (en) 1995-11-28

Family

ID=14976303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6128096A Pending JPH07311787A (en) 1994-05-19 1994-05-19 Method and device for generating data for graphic processing of integrated circuit masking pattern

Country Status (1)

Country Link
JP (1) JPH07311787A (en)

Similar Documents

Publication Publication Date Title
JP3996620B2 (en) Proximity effect correction feature generation method for lithographic mask patterns
US5682323A (en) System and method for performing optical proximity correction on macrocell libraries
US6282696B1 (en) Performing optical proximity correction with the aid of design rule checkers
US5705301A (en) Performing optical proximity correction with the aid of design rule checkers
US7356788B2 (en) Method and apparatus for data hierarchy maintenance in a system for mask description
JP4510118B2 (en) Optical proximity effect correction method and apparatus, optical proximity effect verification method and apparatus, exposure mask manufacturing method, optical proximity effect correction program, and optical proximity effect verification program
US20050204327A1 (en) Layout data verification method, mask pattern verification method and circuit operation verification method
JP5024141B2 (en) Pattern data creation method, program for creating the pattern data, and medium containing the program
JP3871949B2 (en) Mask data creation apparatus and mask data creation method
US7669158B2 (en) Method and system for semiconductor design hierarchy analysis and transformation
JP2006053248A (en) Method for creating design pattern data, method for creating mask pattern data, method for manufacturing mask, and method and program for manufacturing semiconductor device
JP4852263B2 (en) Semiconductor device manufacturing method and semiconductor device chip pattern correction program
JPH11184064A (en) Photomask pattern design apparatus and design method as well as record medium recording photomask pattern design program
JP2000260879A (en) Layout-design support apparatus and computer-readable recording medium
US5526279A (en) Nested overlap removal for physical design data using frames
JPH10153851A (en) Exposure data correcting method, exposure method, photomask, semiconductor device, exposure data correcting device, exposure device and manufacturing equipment for semiconductor device
JPH10239826A (en) Device and method for designing photomask pattern
JPH07311787A (en) Method and device for generating data for graphic processing of integrated circuit masking pattern
JP3418768B2 (en) Arithmetic processing method of integrated circuit mask pattern data
JPH04211112A (en) Writing data forming method, data converter and converting method
JP5499761B2 (en) Exposure method and semiconductor device manufacturing method
JP4181205B2 (en) Optical proximity correction method
JP4074329B2 (en) Optical proximity correction method
JP4503154B2 (en) Drawing data creation method and apparatus
JP2000348084A (en) Data processing method for pattern one-shot electron- beam exposure and pattern one-shot electron-beam exposure system

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030311