JPH07311568A - Method and device for outputting image - Google Patents

Method and device for outputting image

Info

Publication number
JPH07311568A
JPH07311568A JP6102980A JP10298094A JPH07311568A JP H07311568 A JPH07311568 A JP H07311568A JP 6102980 A JP6102980 A JP 6102980A JP 10298094 A JP10298094 A JP 10298094A JP H07311568 A JPH07311568 A JP H07311568A
Authority
JP
Japan
Prior art keywords
data
image
frame memory
image data
length value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6102980A
Other languages
Japanese (ja)
Inventor
Tetsuya Okawa
哲也 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sega Corp
Original Assignee
Sega Enterprises Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sega Enterprises Ltd filed Critical Sega Enterprises Ltd
Priority to JP6102980A priority Critical patent/JPH07311568A/en
Priority to TW083108748A priority patent/TW376495B/en
Priority to US08/440,826 priority patent/US5784074A/en
Publication of JPH07311568A publication Critical patent/JPH07311568A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To provide a method and a device for image outputting which can output high quality images with high resolution while using a small capacity frame memory. CONSTITUTION:A CPU 1 writes the image data stored in a ROM 2 or that obtained by computing the data in the ROM 2 using a program stored in the ROM 2 into a frame memory 6. In this case, the image data is composed of length value and color data. The image data written into the frame memory 6 is converted into an image display signal for each pixel based on the length value and the color data by a data developer 11. This signal is outputted to an image display device 14 through a video signal generating means 13.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、画像出力方法およびそ
の方法を実現するのに適した画像出力装置に関するもの
で、特に、画像データを圧縮した状態でフレームメモリ
に書き込み、このフレームメモリ上の圧縮データを展開
してディスプレイなどの表示手段に表示することによ
り、フレームメモリの使用量の減少を可能とする技術に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image output method and an image output apparatus suitable for implementing the method, and more particularly to writing image data in a frame memory in a compressed state on the frame memory. The present invention relates to a technique for reducing the amount of use of a frame memory by expanding compressed data and displaying it on a display unit such as a display.

【0002】[0002]

【従来の技術】テレビゲーム機やパーソナルコンピュー
タなどに使用される画像出力装置としては、例えば、特
開平4−291424号公報、特開平4−45488号
公報、特開平5−57062号公報、特開平5−324
784号公報に記載のように、従来から各種のものが提
案されている。
2. Description of the Related Art Image output devices used for video game machines, personal computers, etc. are disclosed in, for example, JP-A-4-291424, JP-A-4-45488, JP-A-5-57062, and JP-A-5-57062. 5-324
As described in Japanese Patent No. 784, various types have been conventionally proposed.

【0003】これらの従来技術は、基本的には、図5に
示すような構成を有している。すなわち、図5におい
て、91は装置全体を制御するCPU、92はゲームプ
ログラム並びに画像データが格納されているROM、9
3はI/Oポート94を介して前記CPU91に接続さ
れたコントロールパッドなどのコマンド入力手段、95
は前記CPU91を画像出力装置側に接続するためのC
PUインターフェースである。画像出力装置は、CPU
91によって制御されるメモリスワップスイッチ96、
画像データを1フレームづつ蓄積するフレームメモリ9
7、およびフレームメモリ97上の画像データを水平・
垂直同期信号に同期して読み出してRGB信号として出
力するビデオディスプレイプロセッサ(VDP)98を
備えており、その出力側はCRTなどの表示用ディスプ
レイ99に接続されている。
These prior arts basically have a structure as shown in FIG. That is, in FIG. 5, 91 is a CPU that controls the entire apparatus, 92 is a ROM that stores a game program and image data, and 9
Reference numeral 3 is a command input means such as a control pad connected to the CPU 91 through an I / O port 94, and 95.
C for connecting the CPU 91 to the image output device side
It is a PU interface. The image output device is a CPU
Memory swap switch 96 controlled by 91,
Frame memory 9 for accumulating image data frame by frame
7 and the image data on the frame memory 97
A video display processor (VDP) 98 that reads out in synchronization with a vertical synchronizing signal and outputs as an RGB signal is provided, and its output side is connected to a display 99 such as a CRT.

【0004】このような構成を有する従来の画像出力装
置において、CPU91は、ROM92に格納されたゲ
ームプログラムを実行すると共に、プログラムの実行に
伴ってディスプレイ99の表示画面に表示させるべき静
止画あるいは動画の画像データを、CPUインターフェ
イス95およびメモリスワップスイッチ96を介してフ
レームメモリ97に書き込む。このフレームメモリ97
に書き込まれた画像データは、VDP98からの水平・
垂直同期信号に同期して読み出された後、VDP96の
D/Aコンバータによってアナログ信号に変換され、デ
ィスプレイ99にRGB信号として入力され画面表示さ
れる。
In the conventional image output device having such a configuration, the CPU 91 executes the game program stored in the ROM 92 and, at the same time as the program is executed, a still image or a moving image to be displayed on the display screen of the display 99. Of the image data is written in the frame memory 97 via the CPU interface 95 and the memory swap switch 96. This frame memory 97
The image data written in the
After being read in synchronization with the vertical synchronizing signal, it is converted into an analog signal by the D / A converter of the VDP 96, input as an RGB signal to the display 99 and displayed on the screen.

【0005】ところで、この種の従来の画像出力装置に
おいて、ディスプレイ99に画像を表示させるための画
像データは、ビットマップ方式によって一画面分づつフ
レームメモリ97上に書き込まれていた。例えば、図6
(A)に示すように、ディスプレイ99の表示画面にお
ける画素数を25とし、かつ、この表示画面が色Aと色
Bとによって構成されているとする。その場合、従来技
術では、図6(B)に示すように、フレームメモリ97
上においてもディスプレイ99の表示画面の各画素に一
対一に対応させた状態で、各画素毎にその位置と色とが
記録されていた。
In the conventional image output device of this type, the image data for displaying the image on the display 99 is written in the frame memory 97 for each screen by the bitmap method. For example, in FIG.
As shown in (A), it is assumed that the number of pixels on the display screen of the display 99 is 25, and that this display screen is composed of color A and color B. In that case, in the conventional technique, as shown in FIG.
Also in the above, the position and the color of each pixel are recorded in a state of corresponding one-to-one to each pixel of the display screen of the display 99.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うにディスプレイ99のすべての画素に対応してフレー
ムメモリ97上に画像データを書き込むことは、フレー
ムメモリ容量の増大は避けられない欠点があった。特
に、最近のテレビゲーム機をはじめとするコンピュータ
においては、ディスプレイの解像度が向上し、1画面当
たりの画素数が増大しているため、これに合わせて必要
とするフレームメモリ容量も増大する。
However, the writing of image data on the frame memory 97 corresponding to all the pixels of the display 99 has an inevitable drawback of increasing the frame memory capacity. Particularly in recent computers such as video game machines, the resolution of the display is improved and the number of pixels per screen is increased, so that the required frame memory capacity is also increased.

【0007】また、このようにフレームメモリ97上に
ROM92側の画像データを書き込む従来技術では、表
示画面上の画像を拡大・縮小、回転、変形または移動す
る場合であっても、ROM92に保存されている変形後
の画像を表す画像データや、ROM92に保存されてい
るデータを基に演算して求めた変形後の画像に対応する
画像データと、既に書き込まれているフレームメモリ9
7上のデータとを書き換える必要がある。しかし、この
ようなデータの書き換えは、CPU91の負担になると
共に、画像の表示速度の向上を妨げる原因となる。
Further, in the conventional technique for writing the image data on the side of the ROM 92 in the frame memory 97 as described above, even when the image on the display screen is enlarged / reduced, rotated, transformed or moved, it is stored in the ROM 92. The image data representing the transformed image, the image data corresponding to the transformed image obtained by calculation based on the data stored in the ROM 92, and the frame memory 9 already written.
It is necessary to rewrite the above data. However, such rewriting of data imposes a burden on the CPU 91 and hinders the improvement of the image display speed.

【0008】さらに、プログラム自体の長大化や画像を
構成する表示色数や解像度の増加に伴い、ROM92に
記憶されるデータ量も増大していることから、この記憶
データを圧縮してROM92に記憶する技術も種々知ら
れている。このようなデータの圧縮手段の一つとして、
ランレングス法がある。このランレングス法は、ディス
プレイ99の画面上に同一の色を有する画素を連続して
表示する場合、その色データと連続する画素数(同一の
色データが連続する長さ)として把握することにより、
すべての画素毎に色データを保存する場合に比較してデ
ータ量を圧縮するものである。
Further, since the amount of data stored in the ROM 92 also increases with the lengthening of the program itself and the increase in the number of display colors and the resolution of images, this stored data is compressed and stored in the ROM 92. Various techniques are known. As one of the means for compressing such data,
There is a run length method. In the run-length method, when pixels having the same color are continuously displayed on the screen of the display 99, the number of pixels continuous with the color data (length of continuous same color data) is grasped. ,
The amount of data is compressed as compared with the case where color data is stored for every pixel.

【0009】しかし、従来の画像出力装置では、ランレ
ングス法などの手法でROM92に記憶されている圧縮
データを、データ展開装置を利用して1画面分のビット
マップ式の画像データに展開し、この展開された画像デ
ータをフレームメモリ97に書き込んでいた。そのた
め、ROM92上に保存するデータ量は少なくても、フ
レームメモリ97としては圧縮されていない画像データ
を処理する場合と同様の容量が必要であり、メモリ容量
の削減にはならなかった。
However, in the conventional image output device, the compressed data stored in the ROM 92 is expanded into a one-screen bitmap image data by using the data expansion device by a method such as the run length method. The expanded image data was written in the frame memory 97. Therefore, even if the amount of data stored in the ROM 92 is small, the frame memory 97 needs to have the same capacity as when processing uncompressed image data, and the memory capacity cannot be reduced.

【0010】特に、画像の変形や回転を行う場合に、デ
ータが圧縮されたままでは計算が複雑となり、CPUに
負担がかかることから、従来では、圧縮されたデータは
一旦ビットマップに展開してから、フレームメモリに書
き込んでいた。しかし、画像の回転や変形は、画像デー
タのすべてを対象とするものではなく、画像の一部分に
限られることが多いのにもかかわらず、圧縮されたデー
タのすべてをビットマップに展開していたため、どうし
てもフレームメモリ容量が大きくなっていた。
In particular, when the image is deformed or rotated, the calculation becomes complicated if the data remains compressed and the CPU is burdened. Therefore, conventionally, the compressed data is once expanded into a bitmap. I was writing to the frame memory. However, since the image rotation and transformation do not cover all of the image data and are often limited to a part of the image, all of the compressed data was expanded to bitmap. , The frame memory capacity was inevitably large.

【0011】本発明は上記のような従来技術の欠点を解
決するために提案されたもので、その第1の目的は、少
ない容量のフレームメモリを使用しながら、解像度の高
い高品位な画像を出力することのできる画像出力方法を
提供することにある。
The present invention has been proposed to solve the above-mentioned drawbacks of the prior art. The first object of the present invention is to produce a high-quality image with high resolution while using a frame memory with a small capacity. An object is to provide an image output method capable of outputting.

【0012】本発明の第2の目的は、画像データ中のレ
ングス値を変更するだけの簡単な手段で、フレームメモ
リ上の画像データを書き換えることなく、表示する画像
を容易に変更することができる画像出力方法を提供する
ことにある。
A second object of the present invention is to simply change the length value in the image data, and the image to be displayed can be easily changed without rewriting the image data in the frame memory. An object is to provide an image output method.

【0013】本発明の第3の目的は、画像の変形や回転
などの処理を行う場合にためにビットマップ方式の画像
表示が必要な場合には、処理を必要とする画像のみを対
象として、ビットマップ方式と同様に個々の画素毎にデ
ータを表示することのできる画像出力方法を提供するこ
とにある。
A third object of the present invention is to target only the image which requires the processing when the image display of the bit map system is necessary for performing the processing such as the deformation and rotation of the image. An object of the present invention is to provide an image output method capable of displaying data for each pixel similarly to the bitmap method.

【0014】本発明の第4の目的は、前記請求項1記載
の画像出力方法を簡単な構成で実現することのできる画
像出力装置を提供することにある。
A fourth object of the present invention is to provide an image output device capable of realizing the image output method according to claim 1 with a simple structure.

【0015】本発明の第5の目的は、フレームメモリか
ら読み込んだ画像データを、そのレングス値と色データ
に基づいて画像表示信号に展開するために適したデータ
展開手段を提供することにある。
A fifth object of the present invention is to provide a data expanding means suitable for expanding the image data read from the frame memory into an image display signal based on the length value and the color data.

【0016】本発明の第6の目的は、フレームメモリか
ら読み込んだ画像データによって表示される画像を簡単
な手段で変形することのできる画像出力装置を提供する
ことにある。
A sixth object of the present invention is to provide an image output device capable of transforming an image displayed by image data read from a frame memory by a simple means.

【0017】[0017]

【課題を解決するための手段】上記の目的を達成するた
めに、請求項1の画像出力方法は、画像表示装置の走査
方向に沿って同一の色データの画素が連続する画素数を
示すレングス値と色データとによって前記画像データを
構成し、この画像データをフレームメモリ上に書き込
み、前記水平・垂直同期信号のタイミングに合わせて前
記フレームメモリ上の画像データを読み込み、この画像
データを構成するレングス値と色データに基づいて前記
画像表示装置に画像を表示することを特徴とする。
In order to achieve the above object, an image output method according to a first aspect of the present invention is a length indicating the number of consecutive pixels of the same color data in the scanning direction of an image display device. The image data is configured by the value and the color data, the image data is written in the frame memory, the image data in the frame memory is read in time with the timing of the horizontal / vertical synchronization signal, and the image data is configured. An image is displayed on the image display device based on the length value and the color data.

【0018】請求項2の画像出力方法は、フレームメモ
リに書き込まれたレングス値と色データとを有する画像
データを読み込み、この画像データ中のレングス値を変
化させることにより、画像表示装置に表示する画像の変
形を行うことを特徴とする。
According to a second aspect of the image output method, the image data having the length value and the color data written in the frame memory is read, and the length value in the image data is changed to display it on the image display device. The feature is that the image is deformed.

【0019】請求項3の画像出力方法は、一画面分の画
像データの一部または全部について、同一の色を持った
画素が連続して複数個表示される場合に、レングス値を
1とした画像データを同一の色の画素数分連続してフレ
ームメモリに書き込むことを特徴とする。
According to the image output method of claim 3, the length value is set to 1 when a plurality of pixels having the same color are continuously displayed for a part or all of the image data for one screen. It is characterized in that the image data is continuously written into the frame memory by the number of pixels of the same color.

【0020】請求項4の画像出力装置は、水平・垂直同
期信号によって制御されるラスター走査方式の画像表示
装置と、画像表示装置の走査方向に沿って同一の色デー
タの画素が連続する画素数を示すレングス値と色データ
とによって画像データを構成し、この画像データを書き
込むフレームメモリと、前記画像表示装置を制御する水
平・垂直同期信号発生部と、この水平・垂直同期信号の
タイミングに合わせて前記フレームメモリ上の画像デー
タを読み出しを制御するメモリコントローラと、前記フ
レームメモリから読み出された画像データを構成するレ
ングス値と色データに基づいて、そのレングス値の画素
数分色データを出力するデータ展開手段と、このデータ
展開手段によって得られた画像表示信号を前記画像表示
装置に出力するビデオ信号発生手段とを備えていること
を特徴とする。
An image output device according to a fourth aspect of the present invention is a raster scanning type image display device controlled by a horizontal / vertical synchronizing signal, and a pixel number in which pixels of the same color data are continuous along the scanning direction of the image display device. The image data is configured by the length value and the color data indicating, and the frame memory for writing the image data, the horizontal / vertical synchronization signal generating unit for controlling the image display device, and the timing of the horizontal / vertical synchronization signal are adjusted. Based on the length value and the color data forming the image data read from the frame memory, the color controller outputs color data for the number of pixels of the length value. Data expansion means for outputting the image display signal obtained by the data expansion means to the image display device. Characterized in that it includes a Oh signal generating means.

【0021】請求項5の画像出力装置は、前記データ展
開手段が、フレームメモリから出力された画像データの
レングス値をカウントするレングスカウンタと、前記レ
ングスカウンタのカウンタ動作中画像データの色データ
を出力するデータラッチ回路とから構成されていること
を特徴とする。
According to another aspect of the image output device of the present invention, the data expanding means outputs a length counter for counting the length value of the image data output from the frame memory, and color data of the image data during counter operation of the length counter. And a data latch circuit that operates.

【0022】請求項6の画像出力装置は、前記データ展
開手段が、フレームメモリから読み込んだ画像データ中
のレングス値の変更手段を備えていることを特徴とす
る。
An image output apparatus according to a sixth aspect of the present invention is characterized in that the data expansion means includes means for changing the length value in the image data read from the frame memory.

【0023】[0023]

【作用】以上のような構成を有する請求項1の発明で
は、フレームメモリに書き込まれる画像データは、画像
データはビットマップに展開されることなく、レングス
値と色データとに圧縮された状態でフレームメモリに書
き込まれる。そのため、同一の色データによって表示さ
れる画素が連続して表示される場合には、この画像デー
タを書き込むフレームメモリの容量が連続する画素数が
多いほど削減される。
According to the first aspect of the present invention having the above-mentioned structure, the image data written in the frame memory is compressed into the length value and the color data without expanding the image data into the bit map. Written to frame memory. Therefore, when pixels displayed by the same color data are continuously displayed, the capacity of the frame memory for writing the image data is reduced as the number of continuous pixels increases.

【0024】請求項2の発明では、フレームメモリから
読み出した画像データのレングス値を変更すると、画面
上に表示される同一の色の画素数が変化する。そのた
め、フレームメモリ上に書き込まれている画像データの
内容を変更しなくても、画像表示装置に表示する画像を
変形することができる。
According to the second aspect of the invention, when the length value of the image data read from the frame memory is changed, the number of pixels of the same color displayed on the screen changes. Therefore, the image displayed on the image display device can be transformed without changing the content of the image data written in the frame memory.

【0025】請求項3の発明では、同一の色データを持
つ画素が連続する場合であっても、そのレングス値を1
とすることにより、ビットマップ方式と同様に個々の画
素ごとにデータを処理することができる。
According to the third aspect of the invention, even when pixels having the same color data are consecutive, the length value is set to 1
By doing so, the data can be processed for each individual pixel as in the bitmap method.

【0026】請求項4の発明では、CPUはROM内に
入っているプログラムにより、ROM内の画像データあ
るいはROM内のデータを演算して得られた結果の画像
データをフレームメモリに書き込む。この場合、画像デ
ータは、レングス値と色データとから構成されている。
そのため、例えば、図6(A)に示すようなカラーAと
カラーBとから成る画素数が25の表示画面において、
フレームメモリには、図6(C)に示すように、同一の
色が連続する画素数であるレングス値とその画素の色を
示す信号のみが書き込まれる。その結果、図6(B)の
ビットマップ配置の場合に画素数分の25必要であった
メモリ容量が、本発明の場合には18に削減される。
According to the fourth aspect of the invention, the CPU writes the image data in the ROM or the image data obtained as a result of calculating the data in the ROM to the frame memory by the program stored in the ROM. In this case, the image data is composed of the length value and the color data.
Therefore, for example, in a display screen with 25 pixels composed of color A and color B as shown in FIG.
As shown in FIG. 6C, only a length value, which is the number of pixels in which the same color is continuous, and a signal indicating the color of the pixel are written in the frame memory. As a result, the memory capacity required for the number of pixels of 25 in the case of the bitmap arrangement of FIG. 6B is reduced to 18 in the case of the present invention.

【0027】前記のようにフレームメモリに書き込まれ
た画像データは、メモリコントローラの作用により、水
平・垂直同期信号のタイミングに合わせてフレームメモ
リから読み出される。この画像データは、レングス値と
色データとで構成されそのままではCRTなどの画像表
示装置に画像を表示することはできない。そこで、本発
明においては、データ展開手段により、この画像データ
をそのレングス値と色データとに基づいて個々の画素ご
との画像表示信号に変換した後、この画像表示信号をビ
デオエンコーダーのようなビデオ信号発生手段を介して
画像表示装置に出力する。
The image data written in the frame memory as described above is read out from the frame memory at the timing of the horizontal / vertical synchronizing signals by the action of the memory controller. The image data is composed of the length value and the color data, and the image cannot be displayed on an image display device such as a CRT as it is. Therefore, in the present invention, the image data is converted into an image display signal for each pixel based on the length value and the color data by the data expansion means, and then the image display signal is converted into a video signal such as a video encoder. It is output to the image display device via the signal generating means.

【0028】請求項5の発明では、フレームメモリから
読み込まれた画像データがデータ展開手段に送られる
と、データ展開手段は、画像データの持つレングス値を
レングスカウンタに、色データをデータラッチ回路に取
り込む。データラッチ回路からは、水平・垂直同期信号
のタイミングに合わせて、1画素分づつ色データがビデ
オ信号発生手段に出力される。レングスカウンタは、デ
ータラッチ回路から1画素分づつ色データが出力される
毎にレングス値の減算カウントを行う。その結果、レン
グス値に相当する画素数だけデータラッチ回路から色デ
ータが出力される。
According to the fifth aspect of the present invention, when the image data read from the frame memory is sent to the data expanding means, the data expanding means stores the length value of the image data in the length counter and the color data in the data latch circuit. take in. From the data latch circuit, the color data for each pixel is output to the video signal generating means at the timing of the horizontal / vertical synchronizing signal. The length counter subtracts and counts the length value each time color data is output from the data latch circuit for each pixel. As a result, color data is output from the data latch circuit by the number of pixels corresponding to the length value.

【0029】請求項6の発明では、データ展開手段に設
けられたレングス値の変更手段により、フレームメモリ
から読み込まれた画像データ中のレングス値を変更す
る。すると、データ展開手段から出力される同一の色デ
ータを有する画素数が変更されることになるので、フレ
ームメモリに書き込まれている画像データを変更するこ
となく、画像表示装置には異なった画像を表示すること
ができる。
According to the invention of claim 6, the length value changing means provided in the data expanding means changes the length value in the image data read from the frame memory. Then, since the number of pixels having the same color data output from the data expansion means is changed, different images are displayed on the image display device without changing the image data written in the frame memory. Can be displayed.

【0030】[0030]

【実施例】以下、図面を参照して、本発明の一実施例を
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0031】(1)実施例の構成 図1において、1はCPU、2はプログラムや画像デー
タなどのデータを記憶するROM、3はI/Oポート4
を介して前記CPU1に接続されたコマンド入力手段、
20は本発明の画像出力手段とCPU側とを接続するた
めのインターフェイスである。
(1) Configuration of the Embodiment In FIG. 1, 1 is a CPU, 2 is a ROM for storing data such as programs and image data, and 3 is an I / O port 4.
Command input means connected to the CPU 1 via
Reference numeral 20 is an interface for connecting the image output means of the present invention and the CPU side.

【0032】5はメモリスワップスイッチで、このメモ
リスワップスイッチは、本実施例において複数設けられ
たフレームメモリ6,6を切り替えるためのものであ
る。7はVDPで、このVDP7は、フレームメモリ6
からの画像データの読み出しを制御するメモリコントロ
ーラ8、CRTなどの画像表示装置およびメモリコント
ローラ8に水平・垂直同期信号を出力する水平・垂直同
期信号発生部9、フレームメモリ6,6上から読み込む
画像データのアドレスを指示するアドレスポインタ1
0、フレームメモリ6,6から読み込んだ画像データの
展開部11、D/Aコンバータ12およびビデオ信号発
生手段13を備えている。このビデオ信号発生手段13
が、VDP7の外部に設けられた画像表示装置14に接
続されている。
Reference numeral 5 is a memory swap switch, and this memory swap switch is for switching a plurality of frame memories 6 and 6 provided in this embodiment. 7 is a VDP, and this VDP 7 is a frame memory 6
An image to be read from the memory controller 8 for controlling the reading of the image data from the camera, an image display device such as a CRT, and a horizontal / vertical synchronizing signal generator 9 for outputting the horizontal / vertical synchronizing signal to the memory controller 8 and the frame memories 6 and 6. Address pointer 1 that points to the address of the data
0, a development unit 11 for image data read from the frame memories 6 and 6, a D / A converter 12 and a video signal generating means 13. This video signal generating means 13
Are connected to the image display device 14 provided outside the VDP 7.

【0033】データ展開部11は、画像データ中のレン
グス値を取り込むレングスカウンタ15、レングスカウ
ンタ15の値を検出するレングスコンパレータ16、お
よび画像データ中の色データを取り込んでこれを水平・
垂直同期信号のタイミングに合わせて出力するデータラ
ッチ回路17を備えている。
The data expansion unit 11 takes in the length counter 15 for taking in the length value in the image data, the length comparator 16 for detecting the value of the length counter 15, and the color data in the image data for horizontal and horizontal reading.
The data latch circuit 17 is provided for outputting in synchronization with the timing of the vertical synchronizing signal.

【0034】前記VDP7におけるデータ展開部11の
出力側にはカラーパレット18が接続され、データ展開
部11とカラーパレット18の間には、データ展開部1
1によって展開された画像データを、データ展開部11
から直接D/Aコンバータ12に出力するか、カラーパ
レット18を介してD/Aコンバータ12に出力するか
を選択するためのスイッチ19が設けられている。
A color palette 18 is connected to the output side of the data expanding section 11 in the VDP 7, and a data expanding section 1 is provided between the data expanding section 11 and the color palette 18.
The image data expanded by 1 is transferred to the data expansion unit 11
A switch 19 is provided for selecting whether to directly output from the D / A converter 12 to the D / A converter 12 or to output to the D / A converter 12 via the color palette 18.

【0035】(2)実施例の作用 前記のような構成を有する本実施例の作用を、図2のフ
レームメモリのアドレスに書き込まれる画像データの構
成図、および図3のフローチャートに従って説明する。
(2) Operation of Embodiment The operation of this embodiment having the above-mentioned configuration will be described with reference to the block diagram of the image data written in the address of the frame memory of FIG. 2 and the flowchart of FIG.

【0036】まず、CPU1は、CD−ROMやROM
カートリッジなどのROM2からプログラムを読み出し
て実行すると共に、これに含まれる画像データをCPU
インターフェイス5を介してフレームメモリ6に書き込
む。この場合の画像データは、レングス値と色データと
から構成されるもので、そのままの形でROM2に記憶
されていても良いし、表示画像がポリゴンを利用した3
D画像のような場合には、ROM2内のデータを元に演
算したデータであっても良い。また、CPU1に接続さ
れているコマンド入力手段3によって与えられたコマン
ドに基づき、ROM2内に記憶されているデータを演算
処理したものでも良い。
First, the CPU 1 is a CD-ROM or ROM.
The program is read from the ROM 2 such as a cartridge and executed, and the image data included in the program is read by the CPU.
Writing to the frame memory 6 via the interface 5. The image data in this case is composed of the length value and the color data, and may be stored in the ROM 2 as it is, or the display image may use polygons.
In the case of a D image, it may be data calculated based on the data in the ROM 2. Further, the data stored in the ROM 2 may be processed based on the command given by the command input means 3 connected to the CPU 1.

【0037】このフレームメモリ6に書き込まれる画像
データは、図2(A)に示すような画像表示装置のn番
目のラインのデータを例に取ると、フレームメモリ6上
には図2(B)に示すような形で画像データが書き込ま
れる。すなわち、フレームメモリ6のアドレスmにはラ
インnの1番目の画素n0を示す色データAと、その色
データの連続する画素数1を示すレングス値0が書き込
まれ、次のアドレスm+1には、ラインnの2番目およ
び3番目の画素n1,n2として、その色データBと連
続する画素数2を示すレングス値1が書き込まれる。以
下同様に、フレームメモリ6の各アドレスには、各ライ
ンの画素についてそのレングス値と色データが書き込ま
れる。
The image data written in the frame memory 6 is, for example, the data of the n-th line of the image display device as shown in FIG. The image data is written in the form shown in. That is, the color data A indicating the first pixel n0 of the line n and the length value 0 indicating the number of consecutive pixels 1 of the color data are written in the address m of the frame memory 6, and the next address m + 1 is written in As the second and third pixels n1 and n2 of the line n, the length value 1 indicating the number of pixels 2 continuous with the color data B is written. Similarly, at each address of the frame memory 6, the length value and the color data of the pixel of each line are written.

【0038】CPU1によるフレームメモリ6,6への
画像データの書き込みは、CPU1に制御されるメモリ
スワップスイッチ5を切り替えることによって、2つあ
るフレームメモリ6,6のいずれに書き込みを行うかが
決定される。なお、CPU1によるデータの書き込み側
になっていないフレームメモリは、VDP7によるデー
タの読み出しに使用される。このようにメモリスワップ
スイッチ5を使用したデュアルモードタイプのフレーム
メモリを使用することで、画像データの読み書きを同時
に行うことができる。
When the image data is written in the frame memories 6 and 6 by the CPU 1, the memory swap switch 5 controlled by the CPU 1 is switched to determine which of the two frame memories 6 and 6 is to be written. It The frame memory that is not on the data writing side by the CPU 1 is used for reading data by the VDP 7. By using the dual mode type frame memory using the memory swap switch 5 as described above, it is possible to read and write image data at the same time.

【0039】フレームメモリ6に画像データが書き込ま
れた後は、CPU1はメモリスワップスイッチ5を制御
して、データを書き込んだフレームメモリ6をVDP7
に接続する。VDP7の水平・垂直同期信号発生部9
は、ビデオ信号発生手段13に対して画像表示信号生成
用の水平・垂直同期信号を出力すると同時に、メモリコ
ントローラ8に対して、これから表示を行う画素につい
ての画像表示装置14上の水平および垂直位置を知らせ
ている。メモリコントローラ8は、この水平・垂直同期
信号に基づいて、フレームメモリ6の該当するアドレス
に書き込まれている画像データを読み出す。
After the image data is written in the frame memory 6, the CPU 1 controls the memory swap switch 5 to set the frame memory 6 in which the data is written to VDP7.
Connect to. Horizontal / vertical sync signal generator 9 of VDP 7
Outputs the horizontal / vertical synchronizing signals for generating the image display signal to the video signal generating means 13, and at the same time, to the memory controller 8, the horizontal and vertical positions on the image display device 14 of the pixel to be displayed. Is informed. The memory controller 8 reads the image data written in the corresponding address of the frame memory 6 based on the horizontal / vertical synchronization signal.

【0040】すなわち、図3のフローチャートに示すよ
うに、まず、メモリコントローラ8によって、フレーム
メモリ6のベースアドレスがアドレスポインタ10にセ
ットされると共に、ラインの先頭の画素から表示するこ
とを示すために水平解像度を示すカウンタがN=0に設
定される(ステップ1)。続いて、アドレスポインタ1
0にセットされたフレームメモリ6のアドレスから画像
データが読み出されるが、この画像データの内、レング
ス値のデータはレングスカウンタ15に、色データはデ
ータラッチ回路17に取り込まれる(ステップ2)。水
平・垂直同期信号発生部9から送られてくる1画素毎の
表示信号に従い、データラッチ回路17内の1画素分の
色データがD/Aコンバータ12に出力される(ステッ
プ3)。
That is, as shown in the flow chart of FIG. 3, first, the memory controller 8 sets the base address of the frame memory 6 in the address pointer 10 and indicates that the display is performed from the first pixel of the line. A counter indicating horizontal resolution is set to N = 0 (step 1). Then address pointer 1
The image data is read from the address of the frame memory 6 set to 0. Among the image data, the length value data is fetched by the length counter 15 and the color data is fetched by the data latch circuit 17 (step 2). The color data for one pixel in the data latch circuit 17 is output to the D / A converter 12 according to the display signal for each pixel sent from the horizontal / vertical synchronizing signal generator 9 (step 3).

【0041】この場合、画像信号を構成する色データの
構造に応じて、スイッチ19が切り替えられる。すなわ
ち、色データがビデオ信号発生手段13でそのまま利用
できるものであるときは、データラッチ回路17からの
出力が色データとして直接D/Aコンバータ12に出力
される。また、データラッチ回路17から出力される色
データがカラーパレット18のアドレスを示すものであ
る場合には、カラーパレット18からは入力されたアド
レスに対応するカラーデータがD/Aコンバータ12に
出力される。
In this case, the switch 19 is switched according to the structure of the color data forming the image signal. That is, when the color data can be directly used by the video signal generating means 13, the output from the data latch circuit 17 is directly output to the D / A converter 12 as color data. When the color data output from the data latch circuit 17 indicates the address of the color palette 18, the color data corresponding to the input address is output from the color palette 18 to the D / A converter 12. It

【0042】このようにして、データラッチ回路17か
ら1画素分の色データが出力されると、水平解像度を示
すカウンタは1つ加算され(ステップ3のN=N+
1)、Nが水平解像度の値に達し、1ライン分の画素す
べてが表示されるまで色データの出力が行われる(ステ
ップ4)。すなわち、データラッチ回路17から1画素
分のデータが出力される毎に、レングスカウンタ15の
内容はレングスコンパレータ16によって”0”かどう
か判定される(ステップ5)。判定の結果が”0”でな
い場合には、同一の色の画素を続いて表示する必要があ
るので、レングスカウンタ15に取り込まれているレン
グス値が減算カウントされ(ステップ6)、再びステッ
プ3に戻ってデータラッチ回路17からの色データの出
力が繰り返される。
In this way, when the color data for one pixel is output from the data latch circuit 17, the counter indicating the horizontal resolution is incremented by one (N = N + in step 3).
1), N reaches the value of horizontal resolution, and color data is output until all pixels for one line are displayed (step 4). That is, every time one pixel of data is output from the data latch circuit 17, the content of the length counter 15 is judged by the length comparator 16 to be "0" (step 5). If the determination result is not "0", it is necessary to continuously display pixels of the same color, so the length value taken into the length counter 15 is decremented (step 6), and the process returns to step 3. Then, the output of the color data from the data latch circuit 17 is repeated.

【0043】一方、同一の色データを持つ画素がレング
ス値に相当する数だけ出力されると、レングスカウンタ
15の出力が”0”になるので、アドレスポインタ10
をインクリメントして(ステップ7)、フレームメモリ
6から次の画像データを読み込んで、レングスカウンタ
15のレングス値とデータラッチ回路17の色データを
更新する(ステップ2)。
On the other hand, when the pixels having the same color data are output by the number corresponding to the length value, the output of the length counter 15 becomes "0", so that the address pointer 10
Is incremented (step 7), the next image data is read from the frame memory 6, and the length value of the length counter 15 and the color data of the data latch circuit 17 are updated (step 2).

【0044】以下、同様にして、データラッチ回路17
からレングス値に相当する画素数分の同一色の色データ
がD/Aコンバータ12に出力される。D/Aコンバー
タ12では、この色データがアナログRGB信号に変換
され、更に、このアナログRGB信号と水平・垂直同期
信号がビデオ信号発生装置13において複合されて画像
表示信号が生成され、画像表示装置14に出力される。
Thereafter, in the same manner, the data latch circuit 17
From the above, color data of the same color for the number of pixels corresponding to the length value is output to the D / A converter 12. In the D / A converter 12, the color data is converted into an analog RGB signal, and the analog RGB signal and the horizontal / vertical synchronizing signals are further combined in the video signal generator 13 to generate an image display signal. It is output to 14.

【0045】(3)実施例の効果 以上の通り、本実施例によれば、図2のフレームメモリ
上のデータ構造図から明らかなように、同一色の画素が
連続する場合に、画像データを書き込むフレームメモリ
の容量を削減することができる。特に、ゲームやビジネ
スプログラムに使用される画像には、背景部分のように
同一色の画素が連続するものが多いため、通常のビット
マップ方式による書き込みに比較してメモリ容量は格段
に少なくて済む。
(3) Effect of Embodiment As described above, according to this embodiment, as is clear from the data structure diagram on the frame memory in FIG. 2, when the pixels of the same color are consecutive, the image data is The capacity of the frame memory to be written can be reduced. In particular, many images used for games and business programs have continuous pixels of the same color, such as the background portion, so the memory capacity is much smaller than writing by the normal bitmap method. .

【0046】一方、同一色の画素が連続する場合でも、
レングス値を1とすることで、ビットマップと同様に個
々の画素を1つの画像データとして処理することも可能
である。そのため、フレームメモリに書き込む1画面中
で、回転などの変形を要する特定の部分のみについて
は、そのレングス値を1としてビットマップと同様に取
り扱い、他の部分では連続する同一色の画素数に対応し
たレングス値とすることにより、変形などに要する演算
処理の簡便化とフレームメモリ容量の削減との両方の効
果を同時に達成できる。
On the other hand, even when pixels of the same color are continuous,
By setting the length value to 1, it is possible to process each pixel as one image data as in the case of the bitmap. Therefore, in one screen written in the frame memory, only the specific portion that needs to be deformed such as rotation is treated as a bitmap with the length value set to 1, and the other portions correspond to the number of consecutive pixels of the same color. By setting the length value as described above, it is possible to simultaneously achieve the effects of both simplification of the arithmetic processing required for deformation and the like and reduction of the frame memory capacity.

【0047】(4)他の実施例 本発明は前記のような実施例に限定されるものではな
く、図4に示すように、フレームメモリ6からのレング
ス値データを取り込むレングスカウンタ15の前段に、
CPU1によって制御されるレングス値変更手段21を
設けることもできる。このレングス値変更手段21によ
ってフレームメモリ6から読み出された画像データのレ
ングス値を変更すれば、データラッチ回路17から出力
される同一色の画素数を自由に変更できるので、フレー
ムメモリ6の書き換えを行わずに、画像表示装置14に
表示する画像を変形することができる。
(4) Other Embodiments The present invention is not limited to the above-described embodiments, and as shown in FIG. 4, it is provided at the front stage of the length counter 15 for fetching the length value data from the frame memory 6. ,
A length value changing means 21 controlled by the CPU 1 may be provided. By changing the length value of the image data read from the frame memory 6 by the length value changing means 21, the number of pixels of the same color output from the data latch circuit 17 can be changed freely, so that the frame memory 6 can be rewritten. The image displayed on the image display device 14 can be deformed without performing.

【0048】[0048]

【発明の効果】以上のように本発明によれば、フレーム
メモリに書き込む画像データをレングス値と色データと
から構成することによって、フレームメモリの小容量化
が可能で、しかも画像の変形や回転などの処理をCPU
に負担をかけることなく迅速に行うことのできる画像出
力方法および装置を提供することができる。
As described above, according to the present invention, since the image data to be written in the frame memory is composed of the length value and the color data, the capacity of the frame memory can be reduced and the image can be deformed or rotated. CPU processing
It is possible to provide an image output method and an image output method that can be quickly performed without burdening the user.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る画像出力装置の一実施例を示すブ
ロック図。
FIG. 1 is a block diagram showing an embodiment of an image output device according to the present invention.

【図2】図1の実施例における表示画像とフレームメモ
リ上における画像データの構造を示す図。
FIG. 2 is a diagram showing a structure of a display image and image data on a frame memory in the embodiment of FIG.

【図3】図1の実施例におけるデータ展開部11の作用
を説明するフローチャート。
FIG. 3 is a flowchart illustrating the operation of a data expansion unit 11 in the embodiment of FIG.

【図4】本発明の他の実施例を示すブロック図。FIG. 4 is a block diagram showing another embodiment of the present invention.

【図5】従来の画像出力装置の一例を示すブロック図。FIG. 5 is a block diagram showing an example of a conventional image output device.

【図6】表示画像と、そのデータを書き込むフレームメ
モリとの関係を示す図。
FIG. 6 is a diagram showing a relationship between a display image and a frame memory in which the data is written.

【符号の説明】[Explanation of symbols]

1…CPU 2…ROM 3…コマンド入力手段 4…I/Oポート 5…メモリスワップスイッチ 6…フレームメモリ 7…ビデオディスプレイプロセッサ(VDP) 8…メモリコントローラ 9…水平・垂直同期信号発生部 10…アドレスポインタ 11…データ展開部 12…D/Aコンバータ 13…ビデオ信号発生手段 14…画像表示手段(CRT) 15…レングスカウンタ 16…レングスコンパレータ 17…データラッチ回路 18…カラーパレット 19…スイッチ 20…CPUインターフェイス 21…レングス値変更手段 1 ... CPU 2 ... ROM 3 ... Command input means 4 ... I / O port 5 ... Memory swap switch 6 ... Frame memory 7 ... Video display processor (VDP) 8 ... Memory controller 9 ... Horizontal / vertical sync signal generator 10 ... Address Pointer 11 ... Data expansion unit 12 ... D / A converter 13 ... Video signal generating means 14 ... Image display means (CRT) 15 ... Length counter 16 ... Length comparator 17 ... Data latch circuit 18 ... Color palette 19 ... Switch 20 ... CPU interface 21 ... Length value changing means

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G09G 5/36 530 W 9471−5G ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location G09G 5/36 530 W 9471-5G

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】水平・垂直同期信号によって制御されるラ
スター走査方式の画像表示装置を備え、この画像表示装
置に一画面単位で表示するための画像データをフレーム
メモリ上に書き込み、このフレームメモリからの読み出
した画像データに基づいて、前記画像表示装置に画像を
表示する画像出力方法において、 画像表示装置の走査方向に沿って同一の色データの画素
が連続する画素数を示すレングス値と色データとによっ
て前記画像データを構成し、 この画像データをフレームメモリ上に書き込み、前記水
平・垂直同期信号のタイミングに合わせて前記フレーム
メモリ上の画像データを読み込み、この画像データを構
成するレングス値と色データに基づいて前記画像表示装
置に画像を表示することを特徴とする画像出力方法。
1. A raster scanning type image display device controlled by horizontal / vertical synchronizing signals, wherein image data for displaying on a screen-by-screen basis in the image display device is written in a frame memory, and the image data is written from the frame memory. In the image output method for displaying an image on the image display device based on the read image data, the length value and the color data indicating the number of consecutive pixels of the same color data along the scanning direction of the image display device. The image data is formed by and the image data is written in the frame memory, the image data in the frame memory is read in synchronization with the timing of the horizontal / vertical synchronization signals, and the length value and the color forming the image data are read. An image output method comprising displaying an image on the image display device based on data.
【請求項2】フレームメモリに書き込まれたレングス値
と色データとを有する画像データを読み込み、この画像
データ中のレングス値を変化させることにより、画像表
示装置に表示する画像の変形を行うことを特徴とする請
求項1記載の画像出力方法。
2. An image displayed on an image display device is deformed by reading image data having a length value and color data written in a frame memory and changing the length value in the image data. The image output method according to claim 1, which is characterized in that.
【請求項3】一画面分の画像データの一部または全部に
ついて、同一の色を持った画素が連続して複数個表示さ
れる場合に、レングス値を1とした画像データを同一の
色の画素数分連続してフレームメモリに書き込むことを
特徴とする請求項1記載の画像出力方法。
3. When a plurality of pixels having the same color are continuously displayed for a part or all of the image data for one screen, the image data having a length value of 1 is displayed in the same color. The image output method according to claim 1, wherein the number of pixels is continuously written in the frame memory.
【請求項4】水平・垂直同期信号によって制御されるラ
スター走査方式の画像表示装置と、 画像表示装置の走査方向に沿って同一の色データの画素
が連続する画素数を示すレングス値と色データとによっ
て画像データを構成し、この画像データを書き込むフレ
ームメモリと、 前記画像表示装置を制御する水平・垂直同期信号発生部
と、この水平・垂直同期信号のタイミングに合わせて前
記フレームメモリ上の画像データを読み出しを制御する
メモリコントローラと、前記フレームメモリから読み出
された画像データを構成するレングス値と色データに基
づいて、そのレングス値の画素数分色データを出力する
データ展開手段と、このデータ展開手段によって得られ
た画像表示信号を前記画像表示装置に出力するビデオ信
号発生手段とを備えていることを特徴とする画像出力装
置。
4. A raster scanning type image display device controlled by horizontal / vertical synchronizing signals, and a length value and color data indicating the number of consecutive pixels of the same color data along the scanning direction of the image display device. The image data is configured by and a frame memory for writing the image data, a horizontal / vertical synchronization signal generation unit for controlling the image display device, and an image on the frame memory according to the timing of the horizontal / vertical synchronization signal. A memory controller for controlling the reading of data; a data expanding means for outputting color data corresponding to the number of pixels of the length value based on the length value and the color data constituting the image data read from the frame memory; Video signal generating means for outputting the image display signal obtained by the data expanding means to the image display device. An image output apparatus characterized by there.
【請求項5】前記データ展開手段が、フレームメモリか
ら出力された画像データのレングス値をカウントするレ
ングスカウンタと、前記レングスカウンタのカウンタ動
作中画像データの色データを出力するデータラッチ回路
とから構成されていることを特徴とする請求項4記載の
画像出力装置。
5. The data expanding means comprises a length counter for counting a length value of image data output from a frame memory, and a data latch circuit for outputting color data of image data during counter operation of the length counter. The image output device according to claim 4, which is provided.
【請求項6】前記データ展開手段が、フレームメモリか
ら読み込んだ画像データ中のレングス値の変更手段を備
えていることを特徴とする請求項4または請求項5記載
の画像出力装置。
6. The image output apparatus according to claim 4 or 5, wherein said data expanding means comprises means for changing a length value in the image data read from the frame memory.
JP6102980A 1994-05-17 1994-05-17 Method and device for outputting image Withdrawn JPH07311568A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6102980A JPH07311568A (en) 1994-05-17 1994-05-17 Method and device for outputting image
TW083108748A TW376495B (en) 1994-05-17 1994-09-22 Method and device for outputting image
US08/440,826 US5784074A (en) 1994-05-17 1995-05-15 Image output system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6102980A JPH07311568A (en) 1994-05-17 1994-05-17 Method and device for outputting image

Publications (1)

Publication Number Publication Date
JPH07311568A true JPH07311568A (en) 1995-11-28

Family

ID=14341883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6102980A Withdrawn JPH07311568A (en) 1994-05-17 1994-05-17 Method and device for outputting image

Country Status (1)

Country Link
JP (1) JPH07311568A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8840470B2 (en) 2008-02-27 2014-09-23 Sony Computer Entertainment America Llc Methods for capturing depth data of a scene and applying computer actions
US8961313B2 (en) 2009-05-29 2015-02-24 Sony Computer Entertainment America Llc Multi-positional three-dimensional controller
US9573056B2 (en) 2005-10-26 2017-02-21 Sony Interactive Entertainment Inc. Expandable control device via hardware attachment
US10099147B2 (en) 2004-08-19 2018-10-16 Sony Interactive Entertainment Inc. Using a portable device to interface with a video game rendered on a main display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10099147B2 (en) 2004-08-19 2018-10-16 Sony Interactive Entertainment Inc. Using a portable device to interface with a video game rendered on a main display
US9573056B2 (en) 2005-10-26 2017-02-21 Sony Interactive Entertainment Inc. Expandable control device via hardware attachment
US8840470B2 (en) 2008-02-27 2014-09-23 Sony Computer Entertainment America Llc Methods for capturing depth data of a scene and applying computer actions
US8961313B2 (en) 2009-05-29 2015-02-24 Sony Computer Entertainment America Llc Multi-positional three-dimensional controller

Similar Documents

Publication Publication Date Title
JPH08202318A (en) Display control method and its display system for display device having storability
JPH09212146A (en) Address generation device and picture display device
JPH07306671A (en) Image data transfer device
JPH07104722A (en) Image display system
KR19990007345A (en) Graphic processing unit and graphic processing method
JPH07311568A (en) Method and device for outputting image
US20070296728A1 (en) Image Processing Device, Image Processing System, Image Processing Method, Computer Program, and Semiconductor Device
JP3481913B2 (en) Image processing device
US5784074A (en) Image output system and method
JPH06180569A (en) Image processor
JP4124015B2 (en) Image display device
JP3862976B2 (en) Display mechanism
JP3729187B2 (en) Image display device
JP2897820B2 (en) Auxiliary display device
JPH09222874A (en) Image display processor
JPH06124189A (en) Image display device and image display control method
JP3985451B2 (en) Image processing apparatus and image display apparatus
JPH08129356A (en) Display device
JP2820068B2 (en) Image data synthesis display device
JP2005128689A (en) Image drawing device
JP3039283B2 (en) Image processing method and apparatus
JP3514763B2 (en) Scroll screen display circuit
JPH07160862A (en) Frame memory reading circuit
JP2599045B2 (en) Vertical expansion circuit
JP3264941B2 (en) Image display control method and apparatus

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731