JPH0730335A

JPH0730335A - 電子デバイス

Info

Publication number: JPH0730335A
Application number: JP6048125A
Authority: JP
Inventors: Charles Rydel; リデルシャルル
Original assignee: Valeo Electronique SA
Current assignee: Valeo Electronique SA
Priority date: 1993-03-19
Filing date: 1994-03-18
Publication date: 1995-01-31
Also published as: DE69418245T2; DE69418245D1; FR2702898A1; US5440261A; EP0618675A1; FR2702898B1; EP0618675B1

Abstract

(57)【要約】（修正有）【目的】電子デバイスの電流消費量を低減させる。【構成】ステージ１および１′は、正電圧源ターミナ
ル１３と、低電圧電源ターミナル１４との間に接続され
ている。第２ステージ１′の負電圧または、ゼロ電圧電
源ターミナル１０は、正電圧電源ターミナル１１に接続
され、負電圧電源ターミナル１２は、負電圧電源ターミ
ナル１４に接続されている。信号がない場合における電
子デバイスの等価電源抵抗を、第１ステージ１に対して
は、ターミナル１１と１２との間のＲ１とし、第２ステ
ージ１′に対しては、ターミナル９と１０との間のＲ２
とし、Ｕａを、電子デバイスのターミナル１３と１４と
の間の直流電源電圧とすれば、消費電力は、Ｐ＝Ｕａ２
／（Ｒ１＋Ｒ２）と表すことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電力消費量を低減する
ようになっている少なくとも２つの電子ステージを有す
る電子デバイスに関する。

【０００２】

【従来の技術】従来、入力信号を電子デバイスの設計目
的に適した出力信号に変換する変換機能を実行するよう
に、電子デバイスのステージを互いに接続することは知
られている。

【０００３】各ステージは、正電圧直流電源ラインと負
電圧直流電源ラインの間に接続され、これら２つの電源
ラインは、電子デバイスの種々のステージに対し共通な
ものとなっている。

【０００４】しかしながら従来技術におけるこのような
回路配列は、多数のステージを含む際に特定の直流電源
電圧で作動するには、直流電源からの大電流を消費す
る。特に、このような大電流の消費は、この電子デバイ
スを自動車に取り付け、バッテリーから電源電圧を消費
する場合、バッテリーは、時間と共に放電するので、現
実の欠点となり得る。

【０００５】限られた容量の電源、例えば乾電池また
は、蓄電池または、ソーラー電池などのバッテリーから
電気エネルギーを消費するポータブル電子デバイスの場
合、このような欠点がある。

【０００６】この結果、遠隔無線送信機からの信号を受
信するよう待機し続けなければならないリモコンの受信
機を含んでいる場合のように、電子デバイスが連続して
待機するようになっている場合に、欠点は、より深刻で
ある。これに関連して、かかる場合、受信機のすくなく
とも一部は、制御信号の到来を常時検出できるように、
常時給電されていなければならない。

【０００７】本発明は、従来技術の上記欠点を克服する
ための新規な手段を提供することにある。

【０００８】本発明によれば、少なくとも２つのステー
ジ（１、１’）を備え、各ステージは、入力ターミナル
（５、７）と信号出力ターミナル（６、８）と電圧電源
ターミナル（１１、１２；９、１０）とを有するタイプ
の電子デバイスであって、前記ステージ（１、１’）の
電源ターミナルは、電子デバイスの２つの電源ターミナ
ル（１３、１４）の間に直列に接続されており、前記ス
テージ（１、１’）の信号入力ターミナルおよび出力タ
ーミナル（５、６、７、８）は、カスケード状に接続さ
れていることを特徴としている。

【０００９】添付図面を参照して、下記の本発明の好ま
しい実施例の詳細な説明を読めば、本発明の更に別の特
徴および利点がより明らかとなると思う。

【００１０】

【実施例】図１は、本発明の電子デバイスの第１実施例
を基本的に示す図である。この電子デバイスの主要部
は、第１ステージ１と第２ステージ１’であり、各ステ
ージは、信号入力ターミナル５および７と、信号入力タ
ーミナル５および７、更に信号出力ターミナル６および
８をそれぞれ有し、更に高電圧、すなわち正電圧用の直
流電源ターミナル９および１１、および低電圧、すなわ
ち負電圧用の直流電源ターミナル１０および１２とを有
する。

【００１１】符号ｅで示される電子デバイス自体の信号
入力ターミナルは、ライン２を介して、第１ステージ１
の信号入力ターミナル５に接続されている。この第１ス
テージ１の信号出力ターミナル６は、ライン３を介し
て、第２ステージ１’の信号入力ターミナル７に接続さ
れている。第２ステージ１’の信号出力ターミナル８
は、ライン４を介して、電子デバイス自体の信号出力タ
ーミナルｓに接続されている。

【００１２】このような回路配列では、ステージ１およ
び１’は、（ｅにおいて受信される信号から見れば）カ
スケード状に接続されている。ステージ１および１’
は、電子デバイスの第１の高電圧、すなわち正電圧電源
ターミナル１３と、電子デバイスの第２の低電圧電源タ
ーミナル１４との間に直列に接続されている。

【００１３】第２ステージ１’は、その正電圧電源ター
ミナル９を介して、電子デバイスの高電圧、すなわち正
電圧電源ターミナル１３に接続されている。同様に、第
２ステージ１’の負電圧または、ゼロ電圧電源ターミナ
ル１０は、第１ステージ１の正電圧電源ターミナル１１
に接続されている。第１ステージ１の負電圧電源ターミ
ナル１２は、電子デバイス自体の低電圧すなわち負電圧
電源ターミナル１４に接続されている。

【００１４】例えば信号がない場合における電子デバイ
スの等価電源抵抗を、第１ステージ１に対しては、ター
ミナル１１と１２との間のＲ１として示し、第２ステー
ジ１’に対しては、ターミナル９と１０との間のＲ２と
して示し、Ｕａを、電子デバイスのターミナル１３と１
４との間の直流電源電圧とすれば、消費電力は、Ｐ＝Ｕ
ａ2／（Ｒ１＋Ｒ２）と表すことができることに注目さ
れたい。

【００１５】従来技術によれば、第１ステージ１および
第２ステージ１’のそれぞれの正電圧電源ターミナル１
１および９の双方は、正電圧電源１３に接続され、一
方、２つのステージのそれぞれの負電圧電源ターミナル
１２および１０は、電子デバイスの負電圧電源１４に共
通に接続されることになる。この場合、消費電力は、増
加し、これをＰ＝Ｕａ2／Ｒ１＋Ｕａ2／Ｒ２と表すこと
ができる。

【００１６】本明細書に記載した本発明の回路配列で
は、最大直流電圧にあるターミナルと最小直流電圧にあ
るターミナルとの間の電圧差が、各ステージに関し電子
デバイスの適当な分極化を可能とするのに十分大きいこ
とを条件に、ステージの数を増加できる。

【００１７】図１に示す電子デバイスにおいては、Ｋ１
およびＫ２をステージ１および１’のそれぞれの伝達関
数とし、Ｅ（ｐ）およびＳ（ｐ）を全体としての電子デ
バイスの入力信号ｅおよび出力信号ｓのラプラス変換で
あるとすれば、発生される出力信号は、Ｓ（ｐ）＝Ｋ１
×Ｋ２Ｅ（ｐ）と表すことができる。

【００１８】本明細書に記載の電子デバイスは、特にス
テージ１および１’がアンプまたは、フィルタまたは、
これら２つのタイプの回路の組み合わせである場合に適
用できる。

【００１９】図２は、ｅにおいて受信される信号から見
て、電子デバイスの３つのステージがカスケード状に接
続されている実施例を示す。これらステージは、番号１
５、１６および１７によりそれぞれ示されており、電源
ライン１３と１４との間に直列に取り付けられている。

【００２０】先に述べたように、電子デバイスの信号入
力ターミナルｅは、適当なラインを介して、第１ステー
ジ１５の入力ターミナル１８に接続されており、第１ス
テージの出力ターミナル１９は、第２ステージ１６の入
力ターミナル２０に接続されている。第２ステージ１６
の出力ターミナル２１は、最終ステージ１７の入力ター
ミナル２２に接続されている。最終ステージ１７の出力
ターミナル２３は、電子デバイスの出力信号ターミナル
ｓに接続されている。

【００２１】第３ステージ１７の正電圧電源ターミナル
２４は、全体としての電子デバイスの電源ターミナル１
３に接続されており、第３ステージ１７の負電圧電源タ
ーミナル２５は、第２ステージ１６の正電圧電源ターミ
ナル２６に接続されている。第２ステージ１６の負電圧
電源ターミナル２５は、第１ステージ１５の正電圧電源
ターミナル２８に接続されている。第１ステージ１５の
負電圧電源ターミナル２９は、全体としての電子デバイ
スの負（または、ゼロ）電圧電源ターミナル１４に接続
されている。

【００２２】このように、直列に接続できるステージの
数は、限られており、このような数の制限は、各ステー
ジが必要とする分極化電圧の最小値に依存している。現
在では、特にＭＯＳタイプの部品を使用することによ
り、わずか３ボルト、時々は、それ以下の大きさにでき
る直流分極電圧で作動させることが可能である。更に、
例えば２４ボルトの大きさにできる直流高電圧Ｕａを使
用することにより、図１および図２に示す回路配列と同
じように、多数の電子デバイスをカスケード状に接続す
ることも完全に可能である。

【００２３】次に、図１に示す電子デバイスと共に使用
するようになっている補助手段を示す図３を参照する。
この回路配列では、ステージ１および１’は、電圧アン
プとみなされる。これらステージは、図１に示すように
接続されており、これらの直流電源への接続は、これ以
上説明しない。

【００２４】図３に示される回路配列を用いると、電子
デバイスの出力信号の少なくとも一つのパラメータに補
正をすることが可能である。特に本明細書で後に明らか
となるように、この回路配列を用いれば、接続ライン３
０を介して、第２ステージ１’の出力端における出力信
号ｓを検出することにより、自動利得補正を行うことが
容易に可能である。

【００２５】図２において、上記した補助手段は、検出
回路３１を含み、この検出回路からの出力信号は、自動
利得補正手段の信号発生器３２を制御する。この信号発
生器３２は、信号入力パスｅにおける加算器３４にライ
ン３３を介して接続されている。入力信号ｅは、例えば
加算器３４のうちの正入力ターミナル（図３において＋
と表示されている）に送られるが、自動利得補正手段か
らの出力信号は、加算器３４のうちの（図３において−
と表示されている）負入力ターミナルに送られる。

【００２６】後で述べる図３に示す特定の実施例におい
ては、自動利得補正は、負モードで作動する。

【００２７】ある実施例では、出力信号ｓのパスバンド
の一部のみにわたって自動補正が実施される。この実施
例では、バンドパスフィルタが用いられ、このバンドパ
スフィルタは、出力信号の一部に限って自動補正が限定
できるようにする手段として作動するように、ライン３
０に挿入される。この補正は、信号の振幅の一部に限
り、または、出力信号の他の特性に適用されることが明
らかとなろう。

【００２８】次に、電子デバイスにおいて、カスケード
状に接続されるステージのうちの一つの電気パラメータ
を自動補正するための別の回路を示す図４を参照する。
これに関連して、トランジスタまたは、同様の種類の電
子デバイスを含む電気ステージの一つの電気パラメー
タ、例えば出力電圧または、利得または、パスバンド
は、入力電流を変えることにより調節できることは、当
業者には、一般に知られていることである。このこと
は、特に自動利得補正に関係するケースについてあて
は、まる。

【００２９】図１に示す回路においては、例えばステー
ジＫ１およびＫ２が増幅トランジスタを含んでいる場
合、ステージＫ２のトランジスタにおける電流を減少す
るには、これに対応して、ステージＫ１におけるトラン
ジスタ内の電流を減少するだけで十分である。

【００３０】図１における接続ライン３からの出力信号
を受け、検出出力信号４２を発生するレベル検出手段４
０により電流を変えることができる。この出力信号４２
は、電流源４１を制御する。電流源４１は、高電圧（ま
たは、正電圧）電源ライン１３（図１参照）と、トラン
ジスタＱ１上の電流の加算点Ａとの間に電流源４１が接
続されている。

【００３１】図４の回路を用いて自動利得補正を行いた
い場合、電源からの電流量を増加し、よって電圧Ｖｅを
増加しさえすればよい。電圧Ｖｂは、固定されたままで
あるので、トランジスタＱ１内の、従って更にトランジ
スタＱ２内のコレクタ電流は、減少する。これに関連
し、トランジスタＱ１およびＱ２を有する増幅ステージ
は、図１におけるステージＫ１およびＫ２にそれぞれ対
応することが理解されよう。

【００３２】図４は、図３を参照して上で説明した補助
手段内で実行される補正と同じような上記自動利得補正
を示す。

【００３３】図４に示す電子デバイスは、自動利得補正
回路を含む。この電子デバイスは、その所定ステージ
１’の出力信号レベルＢを検出するための検出手段４０
を含んでいる。この所定のステージについての制限は、
上記所定ステージは、電子デバイスの入力すなわち前ス
テージであってはならないということである。この入力
端は、制御可能な電流源４１の制御電極４２に接続され
る。かかる制御可能な電流源は、トランジスタを使って
容易に製造できる。この電流源の出力端は、加算器３４
の第２入力端（図３において−と表示されている）に接
続され、加算器３４は、自動利得補正を適用すべき第１
増幅ステージ１の入力端に接続されている。自動利得補
正をプログラム方法に従い、例えばパスバンドに従い、
補正手段は、この前ステージ１における電流を減少し、
従って出力ステージ１’の出力電圧は減少する。

【図面の簡単な説明】

【図１】本発明の電子デバイスの第１実施例を示す回路
図である。

【図２】本発明の電子デバイスの第２実施例を示す別の
回路図である。

【図３】図１の実施例の変形例を示す。

【図４】図３の電子デバイスにおけるステージのうちの
少なくとも一つに対し電気パラメータを制御するための
自動手段を示す回路図である。

【符号の説明】

１第１ステージ１’ 第２ステージ２、３、４ライン５、７信号入力ターミナル６、８信号出力ターミナル９、１１高電圧直流電源ターミナル１０、１２低電圧直流電源ターミナル１３高電圧電源ターミナル１４低電圧電源ターミナル１５、１６、１７ステージ１８入力ターミナル１９出力ターミナル２０入力ターミナル２２入力ターミナル２３出力ターミナル２４正電圧電源ターミナル２５負電圧電源ターミナル２６正電圧電源ターミナル２８正電圧電源ターミナル２９負電圧電源ターミナル３０接続ライン３１検出回路３２信号発生器３４加算器４０レベル検出手段４１電流源４２検出出力信号

Claims

【特許請求の範囲】

【請求項１】少なくとも２つのステージ（１、１’）
を備え、各ステージは、入力ターミナル（５、７）と信
号出力ターミナル（６、８）と電圧電源ターミナル（１
１、１２；９、１０）とを有するタイプの電子デバイス
であって、前記ステージ（１、１’）の電源ターミナルは、デバイ
スの２つの電源ターミナル（１３、１４）の間に直列に
接続されており、前記ステージ（１、１’）の信号入力
ターミナルおよび出力ターミナル（５、６、７、８）
は、カスケード状に接続されていることを特徴とする電
子デバイス。
【請求項２】前記ステージは、フィルタおよび／また
は、アンプを含むことを特徴とする請求項１記載のデバ
イス。
【請求項３】各ステージは、少なくともそのステージ
の分極化電圧に等しい分極化電圧を受けるようになって
いることを特徴とする請求項１または、２記載のデバイ
ス。
【請求項４】検出回路（３１）の入力端に供給される
出力信号（ｓ）を取り込む補正手段を含み、検出回路
は、加算器（３４）に接続された補正回路（３２）を制
御するようになっており、加算器は、前ステージ（１）
のうちの少なくとも一つの入力ターミナルに接続されて
いることを特徴とする請求項１記載のデバイス。
【請求項５】出力信号（ｓ）のパスバンドの一部のみ
に自動補正を行うための手段（例えばバンドパスフィル
タ）を、前記補正手段により構成される信号パス上に含
むことを特徴とする請求項４記載のデバイス。
【請求項６】前記補正は、ネガティブタイプであるこ
とを特徴とする請求項４記載のデバイス。
【請求項７】デバイスのうちの所定ステージ（１’）
の出力信号（Ｂ）のレベルを検出するためのレベル検出
手段（４０）を含み、このレベル検出手段の出力端は、
制御可能な電流源（４１）の制御電極（４２）に接続さ
れており、電流源の出力端は、自動利得補正を行う前ス
テージ（１）の入力端に配置された加算器（３４）の入
力端（−）に接続されており、前記前ステージ（１）内
の電流が減少され、従って出力ステージ（１’）の出力
電圧レベルも減少されるような回路配列になっているこ
とを特徴とする請求項４記載のデバイス。