JPH07302909A - Manufacture of bottom gate type thin film transistor - Google Patents
Manufacture of bottom gate type thin film transistorInfo
- Publication number
- JPH07302909A JPH07302909A JP9441094A JP9441094A JPH07302909A JP H07302909 A JPH07302909 A JP H07302909A JP 9441094 A JP9441094 A JP 9441094A JP 9441094 A JP9441094 A JP 9441094A JP H07302909 A JPH07302909 A JP H07302909A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- thin film
- film transistor
- silicon particles
- gate type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、液晶表示装置のスイ
ッチング素子などに使用して好適な薄膜トランジスタ、
特に電気的特性を改善したボトム・ゲート型薄膜トラン
ジスタの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor suitable for use as a switching element of a liquid crystal display device,
In particular, it relates to a method for manufacturing a bottom gate type thin film transistor having improved electrical characteristics.
【０００２】[0002]
【従来の技術】液晶表示装置（ＬＣＤ）などにはマトリ
ックス状に配列された複数の画素に対するスイッチング
素子として薄膜トランジスタ（ＴＦＴ）が用いられてい
る。2. Description of the Related Art A thin film transistor (TFT) is used as a switching element for a plurality of pixels arranged in a matrix in a liquid crystal display (LCD) or the like.
【０００３】この薄膜トランジスタとしては周知のよう
にトップ・ゲート型とボトム・ゲート型がある。トップ
・ゲート型薄膜トランジスタは最表面にゲート電極層が
配されるのに対し、ボトム・ゲート型薄膜トランジスタ
はゲート電極層が埋め込み式の構造となっている。As is well known, the thin film transistor includes a top gate type and a bottom gate type. The top gate type thin film transistor has a gate electrode layer on the outermost surface, whereas the bottom gate type thin film transistor has a structure in which the gate electrode layer is embedded.
【０００４】ボトム・ゲート型薄膜トランジスタ１０の
一例を図５に示す。同図において、１２はガラス基板で
あり、ガラス基板１２の上面にはゲート電極層１４が被
着形成されると共に、ゲート電極層１４を覆うようにＳ
ｉＯ2，ＳｉＮｘなどのゲート絶縁膜１６が被着形成さ
れる。このゲート絶縁膜１６を介してゲート電極層１４
と対向するように薄膜半導体層２０が被着形成される。
半導体としてはポリシリコンやアモールファスシリコン
などが使用される。An example of the bottom gate type thin film transistor 10 is shown in FIG. In the figure, reference numeral 12 is a glass substrate, and a gate electrode layer 14 is adhered and formed on the upper surface of the glass substrate 12, and S is formed so as to cover the gate electrode layer 14.
A gate insulating film 16 such as iO 2 or SiNx is deposited and formed. The gate electrode layer 14 is formed through the gate insulating film 16.
A thin-film semiconductor layer 20 is deposited and formed so as to face the.
Polysilicon, amorphous silicon, or the like is used as the semiconductor.
【０００５】半導体層２０の左右両面側にはオーミック
コンタクトをとるためのシリコンドープ層２２を介して
一対の電極層２４，２６が被着形成される。一方の電極
層２４がドレイン電極であるとすれば、他方の電極層２
６はソース電極として使用される。A pair of electrode layers 24 and 26 are formed on the left and right sides of the semiconductor layer 20 with a silicon doped layer 22 for ohmic contact therebetween. If one electrode layer 24 is the drain electrode, the other electrode layer 2
6 is used as a source electrode.
【０００６】[0006]
【発明が解決しようとする課題】ところで、ゲート絶縁
膜１６の上面に被着形成される薄膜の半導体層２０はこ
れを結晶化する必要があるため、通常図６に示すような
レーザアニール法を用いる。同図のように重力の方向を
下向きの矢印ａで示したとき、重力とは反対方向の上側
に半導体層２０が、重力と同じ方向である下側にガラス
基板１２がくるように配置されると共に、重力の上方向
より例えばレーザ光が照射されて、半導体層２０のアニ
ール化が行なわれる。By the way, since the thin semiconductor layer 20 deposited on the upper surface of the gate insulating film 16 needs to be crystallized, the laser annealing method as shown in FIG. 6 is usually used. To use. As shown in the figure, when the direction of gravity is indicated by a downward arrow a, the semiconductor layer 20 is arranged on the upper side opposite to the direction of gravity, and the glass substrate 12 is arranged on the lower side in the same direction as gravity. At the same time, the semiconductor layer 20 is annealed by being irradiated with, for example, a laser beam from the upward direction of gravity.
【０００７】レーザを照射すると半導体層２０が溶融
し、溶融したシリコンなどの半導体のうち、図７に示す
ように小さいサイズの結晶（小さなシリコン粒子（グレ
イン）３０ｂ）は下の方向つまりゲート絶縁膜１６の界
面側に沈み、反対に大きく育った（成長した）大きなサ
イズの結晶（大きなシリコン粒子３０ａ）は上の方向つ
まり一対の電極層２４，２６側の界面に素早く浮かび上
がる。When the laser is irradiated, the semiconductor layer 20 is melted, and among semiconductors such as melted silicon, small-sized crystals (small silicon particles (grains) 30b) as shown in FIG. 7 are directed downward, that is, the gate insulating film. The large-sized crystals (large silicon particles 30a) that have settled on the interface side of 16 and have grown (grown) on the other hand quickly rise to the upper direction, that is, on the interface between the pair of electrode layers 24 and 26.
【０００８】そのため、ボトム・ゲート型の薄膜トラン
ジスタ１０の場合にはゲート絶縁膜１６とは反対側の結
晶化が進み、逆にゲート絶縁膜１６側の結晶化が遅れる
ので、半導体層２０が一様には結晶化されず、ゲート絶
縁膜１６側の結晶化が充分に行われない領域が存在する
ことになる。この結晶化のアンバランスは薄膜トランジ
スタ１０の電気的特性に影響を及ぼしている。Therefore, in the case of the bottom gate type thin film transistor 10, crystallization on the side opposite to the gate insulating film 16 progresses, and conversely, crystallization on the gate insulating film 16 side delays, so that the semiconductor layer 20 is uniform. Therefore, there is a region on the gate insulating film 16 side that is not crystallized and is not sufficiently crystallized. This imbalance in crystallization affects the electrical characteristics of the thin film transistor 10.
【０００９】ドレイン・ソース間の電極層２４，２６を
流れる電流（電子若しくは正孔）は図５の矢印ｂで示す
ようにゲート絶縁膜１６の界面近くを流れることが知ら
れている。電流の速度（移動度）μはシリコン粒子の大
きさに依存し、シリコン粒子が大きい方が移動度μが大
きくなる。図６のような製法で薄膜トランジスタ１０を
形成した場合には、ゲート絶縁膜１６側の結晶化が不充
分で、小さなシリコン粒子３０ｂが集積されている可能
性が高いので電子の移動度μは一般に低い。つまり電気
的特性が悪い。移動度μは、μ＝５０〜１００位であ
る。因みに、トップ・ゲート型の薄膜トランジスタの移
動度μは、μ＝１００〜２００位である。It is known that a current (electrons or holes) flowing through the drain-source electrode layers 24 and 26 flows near the interface of the gate insulating film 16 as shown by an arrow b in FIG. The current velocity (mobility) μ depends on the size of the silicon particles, and the larger the silicon particles, the larger the mobility μ. When the thin film transistor 10 is formed by the manufacturing method as shown in FIG. 6, the crystallization of the gate insulating film 16 side is insufficient, and it is highly possible that small silicon particles 30b are integrated. Low. That is, the electrical characteristics are poor. The mobility μ is μ = 50 to 100. Incidentally, the mobility μ of the top gate type thin film transistor is μ = 100 to 200.
【００１０】そこで、この発明はこのような従来の課題
を解決したものであって、移動度μを大きくして電気的
特性を改善できる特にボトム・ゲート型の薄膜トランジ
スタの製造方法を提案するものである。Therefore, the present invention solves the above-mentioned conventional problems, and proposes a method of manufacturing a bottom-gate type thin film transistor which can improve the electrical characteristics by increasing the mobility μ. is there.
【００１１】[0011]
【課題を解決するための手段】上述の課題を解決するた
め、この発明においては、ボトム・ゲート型の薄膜トラ
ンジスタを製造するに当たり、基板上に形成された半導
体層をアニール処理して結晶化するに際し、基板側から
半導体層に向かうように引力がかけられると共に、その
状態で半導体層側よりレーザが照射されて半導体層をア
ニール処理してこの半導体層の結晶化が行われるように
なされたことを特徴とするものである。In order to solve the above problems, according to the present invention, in manufacturing a bottom gate type thin film transistor, a semiconductor layer formed on a substrate is annealed and crystallized. In this state, an attractive force is applied from the substrate side toward the semiconductor layer, and in that state, laser is irradiated from the semiconductor layer side to anneal the semiconductor layer to crystallize the semiconductor layer. It is a feature.
【００１２】[0012]
【作用】図１のように矢印ａで示す重力方向に対し、重
力に逆らう側（上側）にガラス基板１２が、重力と同じ
側（下側）に半導体層２０が位置するようにした状態で
半導体層２０側からレーザを照射してアニール処理を行
なうことによって半導体層２０の結晶化が行なわれる。As shown in FIG. 1, the glass substrate 12 is positioned on the side (upper side) against the gravity and the semiconductor layer 20 is positioned on the same side (lower side) as to the direction of gravity indicated by the arrow a. The semiconductor layer 20 is crystallized by irradiating a laser from the semiconductor layer 20 side and performing an annealing process.
【００１３】そうすると、上述したと同じ理由で、溶融
した半導体であるシリコン結晶のうち大きく成長した大
きなシリコン粒子３０ａは素早く浮かび上がるので、重
力とは反対方向に移動して集積し、小さなシリコン粒子
３０ｂは下側（重力と同じ方向）に沈む（図２参照）。
シリコン粒子が浮かび上がる側はゲート絶縁膜１６側で
あるので、ゲート絶縁膜１６の界面側にはいずれも大き
なシリコン粒子３０ａが集積していることになる。ドレ
イン・ソース間の電極層２４，２６間に電流を流したと
きには大きなシリコン粒子３０ａが集積されたゲート絶
縁膜１６側の界面を電流が流れる。大きなシリコン粒子
３０ａ側を電流が流れると電子の移動度μが改善され
る。つまり薄膜トランジスタ１０の電気特性が改善され
る。Then, for the same reason as described above, the large grown large silicon particles 30a of the melted semiconductor silicon crystals quickly rise, and thus move in the direction opposite to the direction of gravity and accumulate to form the small silicon particles 30b. Sinks downward (in the same direction as gravity) (see Figure 2).
Since the side on which the silicon particles float up is the gate insulating film 16 side, it means that large silicon particles 30a are accumulated on the interface side of the gate insulating film 16. When a current is passed between the drain-source electrode layers 24 and 26, a current flows through the interface on the gate insulating film 16 side where the large silicon particles 30a are integrated. When a current flows on the side of the large silicon particles 30a, the electron mobility μ is improved. That is, the electrical characteristics of the thin film transistor 10 are improved.
【００１４】[0014]
【実施例】続いて、この発明に係るボトム・ゲート型薄
膜トランジスタの製造方法について、図面を参照して詳
細に説明する。Next, a method of manufacturing a bottom gate type thin film transistor according to the present invention will be described in detail with reference to the drawings.
【００１５】この発明に係るボトム・ゲート型の薄膜ト
ランジスタは従来と同じ構造であって、図５に示した従
来例と同じく基板１２としてはガラス基板が使用され、
このガラス基板１２の所定位置にはゲート電極層１４の
電極が被着形成され、このゲート電極層１４を覆うよう
にしてゲート絶縁膜１６が被着形成され、そしてその上
面に薄膜構成の半導体層２０が被着形成されることは従
来と同様である。半導体層２０としてはポリシリコンや
アモールファスシリコンなどが使用されることも従来と
同じである。したがって薄膜トランジスタ１０の構造は
図５に示す従来例を参照してその説明は割愛する。The bottom gate type thin film transistor according to the present invention has the same structure as the conventional one, and a glass substrate is used as the substrate 12 as in the conventional example shown in FIG.
An electrode of the gate electrode layer 14 is adhered and formed on a predetermined position of the glass substrate 12, and a gate insulating film 16 is adhered and formed so as to cover the gate electrode layer 14, and a semiconductor layer having a thin film structure is formed on the upper surface thereof. The deposition of 20 is the same as in the conventional case. As in the conventional case, polysilicon, amorphous silicon, or the like is used as the semiconductor layer 20. Therefore, the structure of the thin film transistor 10 will not be described with reference to the conventional example shown in FIG.
【００１６】この発明はこの半導体層２０が形成された
段階で半導体層２０の結晶化が行なわれる。According to the present invention, the semiconductor layer 20 is crystallized when the semiconductor layer 20 is formed.
【００１７】図１はこの結晶化処理の説明図であって、
重力の方向を従来と同じく矢印ａのように定めたとき、
重力に逆らう上側にはガラス基板１２が位置し、重力と
同じ方向となる下側には半導体層２０が位置するように
薄膜トランジスタ１０が配置される。この配置関係を保
持して半導体層２０側からレーザが照射されて半導体層
２０がアニール処理される。FIG. 1 is an explanatory view of this crystallization treatment,
When the direction of gravity is set as in the conventional arrow a,
The thin film transistor 10 is arranged such that the glass substrate 12 is positioned on the upper side against gravity and the semiconductor layer 20 is positioned on the lower side in the same direction as gravity. The semiconductor layer 20 is annealed by irradiating a laser from the semiconductor layer 20 side while maintaining this positional relationship.
【００１８】レーザが照射されて半導体層２０の半導体
（シリコン）が溶融されるとシリコン粒子の移動が起き
る。溶融した半導体であるシリコン結晶のうち大きく成
長したサイズの大きなシリコン粒子３０ａは素早く浮か
び上がるので、重力とは反対方向に移動して集積し、サ
イズの小さなシリコン粒子３０ｂは下側（重力と同じ方
向）に沈む（図２参照）。When the semiconductor (silicon) in the semiconductor layer 20 is melted by being irradiated with a laser, the silicon particles move. Since large-sized large-sized silicon particles 30a of the melted semiconductor silicon crystals quickly float up, they move in the direction opposite to gravity and accumulate, and small-sized silicon particles 30b move downward (in the same direction as gravity). ) (See FIG. 2).
【００１９】サイズの大きなシリコン粒子３０ａが浮か
び上がる側はゲート絶縁膜１６側であるので、ゲート絶
縁膜１６の界面側にはいずれも大きなサイズのシリコン
粒子３０ａが集積していることになる。上述したように
ドレイン・ソース間の電極層２４，２６間に電流を流し
たときにはサイズの大きなシリコン粒子３０ａが集積さ
れたゲート絶縁膜１６側の界面を電流が流れる。サイズ
の大きなシリコン粒子３０ａ側を電流が流れると電子の
移動度μが改善される。つまり薄膜トランジスタ１０の
電気特性が改善される。Since the side on which the large-sized silicon particles 30a float up is the gate insulating film 16 side, the large-sized silicon particles 30a are all accumulated on the interface side of the gate insulating film 16. As described above, when a current is passed between the drain-source electrode layers 24 and 26, a current flows through the interface on the side of the gate insulating film 16 where the large-sized silicon particles 30a are integrated. When a current flows on the side of the large-sized silicon particle 30a, the electron mobility μ is improved. That is, the electrical characteristics of the thin film transistor 10 are improved.
【００２０】従来方法により製造された薄膜トランジス
タ１０の移動度μは、μ＝５０〜１００程度であるが、
この発明方法によると実験によれば、μ＝１００〜２０
０程度まで改善される。この数値はトップ・ゲート型薄
膜トランジスタの移動度とほぼ同じ数値である。Although the mobility μ of the thin film transistor 10 manufactured by the conventional method is about μ = 50 to 100,
According to the method of the present invention, according to experiments, μ = 100 to 20
It will be improved to about 0. This value is almost the same as the mobility of the top gate type thin film transistor.
【００２１】半導体層２０を溶融するレーザアニール処
理は半導体層２０の上面に一対の電極層２４，２６を形
成した図５のような工程を経たのちに行なってもよい。The laser annealing treatment for melting the semiconductor layer 20 may be performed after the step as shown in FIG. 5 in which the pair of electrode layers 24 and 26 are formed on the upper surface of the semiconductor layer 20.
【００２２】図１に示すようなレーザアニールを行なう
ための製造装置としては図３あるいは図４に示すような
ものが考えられる。図３に示す製造装置４０はＸＹテー
ブル４２を有し、その下面の所定位置にはレーザアニー
ル化するためのチャンバー４４が設けられる。チャンバ
ー４４内は真空にしてもよければ、窒素ガスを封入して
もよいしあるいはまた大気と同じでもよい。As a manufacturing apparatus for performing the laser annealing as shown in FIG. 1, the one shown in FIG. 3 or FIG. 4 can be considered. The manufacturing apparatus 40 shown in FIG. 3 has an XY table 42, and a chamber 44 for laser annealing is provided at a predetermined position on the lower surface thereof. The chamber 44 may be evacuated, may be filled with nitrogen gas, or may be the same as the atmosphere.
【００２３】チャンバー４４の内部に存在するＸＹテー
ブル４２の下面（載置面）４２ａにはこの面にガラス基
板１２を密着させた状態、つまり半導体層２０が外部に
露呈するように載置される。この載置状態で半導体層２
０にレーザを照射することによって半導体層２０に対す
るレーザアニール処理が行なわれる。４６はレーザ透過
用の石英ガラスであり、５０はレーザ源（エキシマレー
ザ、レーザダイオードなどのレーザ光源）である。重力
は矢印ａの方向に作用する。The glass substrate 12 is closely attached to the lower surface (mounting surface) 42a of the XY table 42 existing inside the chamber 44, that is, the semiconductor layer 20 is mounted so as to be exposed to the outside. . In this mounted state, the semiconductor layer 2
The laser annealing process is performed on the semiconductor layer 20 by irradiating the laser light on 0. Reference numeral 46 is quartz glass for laser transmission, and 50 is a laser source (laser light source such as excimer laser or laser diode). Gravity acts in the direction of arrow a.
【００２４】このように構成された製造装置４０でレー
ザ源５０から出射したレーザをミラー５２で反射させな
がら半導体層２０に照射すれば、アニール化された半導
体層２０内では溶融したシリコン粒子が移動して上述し
たと同じような構造の薄膜トランジスタ１０を得ること
ができる。When the semiconductor device 20 is irradiated with the laser emitted from the laser source 50 in the manufacturing apparatus 40 having the above structure while being reflected by the mirror 52, the melted silicon particles move in the annealed semiconductor layer 20. Thus, the thin film transistor 10 having the same structure as described above can be obtained.
【００２５】図４は製造装置４０の他の例を示すもので
あり、本例では引力となる重力の代わりに遠心力を利用
している。そのため同図のように回転軸５２の一端に回
転棒５４が取り付けられ、その先端に載置板５６が垂直
となるように取り付けられている。載置板５６には図３
と同じく半導体層２０が外側となるようにガラス基板１
２が載置固定される。載置板５６と対向する位置には図
３と同様なレーザ源５０が配置される。FIG. 4 shows another example of the manufacturing apparatus 40. In this example, centrifugal force is used instead of gravity, which is an attractive force. Therefore, as shown in the figure, a rotary rod 54 is attached to one end of the rotary shaft 52, and a mounting plate 56 is attached to the tip of the rotary rod 54 so as to be vertical. The mounting plate 56 is shown in FIG.
Like the glass substrate 1 so that the semiconductor layer 20 is on the outside.
2 is placed and fixed. A laser source 50 similar to that shown in FIG. 3 is arranged at a position facing the mounting plate 56.
【００２６】さて、この構成において、回転軸５２を所
定速度で回転させればガラス基板１２にはその回転速度
で決まる遠心力が作用するので、この遠心力が半導体層
２０に対して重力と同じように作用する。したがってこ
の状態でレーザを半導体層２０に照射すれば図３と同じ
ように半導体層２０に対するレーザアニール処理を実現
できる。回転速度を速くすれば重力以上の遠心力を得る
ことができるので、浮かび上がるシリコン粒子の速度が
速く、しかも結晶の成長も速くなると考えられるので、
サイズの大きなシリコン粒子をゲート絶縁膜１６の界面
側により一層集積できるし、アニール時間も短縮でき
る。In this structure, when the rotating shaft 52 is rotated at a predetermined speed, a centrifugal force determined by the rotating speed acts on the glass substrate 12, and this centrifugal force is the same as gravity on the semiconductor layer 20. Acts like. Therefore, if the semiconductor layer 20 is irradiated with the laser in this state, the laser annealing process for the semiconductor layer 20 can be realized as in FIG. If the rotation speed is increased, centrifugal force more than gravity can be obtained, so that the speed of floating silicon particles is high, and it is considered that the growth of crystals is also high.
Silicon particles having a large size can be further integrated on the interface side of the gate insulating film 16, and the annealing time can be shortened.
【００２７】上述した実施例はこの発明をＬＣＤ用薄膜
トランジスタに適用したが、ボトム・ゲート型薄膜トラ
ンジスタであればこれら以外の用途に使用される薄膜ト
ランジスタにも本発明方法を適用でき、それによって電
気的特性を改善できるから、上述したレーザアニール処
理はＬＣＤ用薄膜トランジスタに限られるものではな
い。Although the present invention is applied to the thin film transistor for LCD in the above-mentioned embodiments, the method of the present invention can be applied to the thin film transistor used for other applications as long as it is a bottom gate type thin film transistor, so that the electrical characteristics can be improved. Therefore, the laser annealing process described above is not limited to LCD thin film transistors.
【００２８】[0028]
【発明の効果】以上説明したように、この発明では、ボ
トム・ゲート型の薄膜トランジスタを製造するに当た
り、基板上に形成された半導体層をアニール処理して結
晶化するに際し、基板側から半導体層に向かうように引
力がかけられると共に、その状態で半導体層側よりレー
ザが照射して半導体層をアニール処理することによって
半導体層の結晶化を行うようにしたものである。As described above, according to the present invention, in manufacturing a bottom gate type thin film transistor, when the semiconductor layer formed on the substrate is annealed and crystallized, the semiconductor layer is changed from the substrate side to the semiconductor layer. The semiconductor layer is crystallized by applying an attractive force toward the semiconductor layer and irradiating a laser from the semiconductor layer side in this state to anneal the semiconductor layer.
【００２９】これによれば、電流が流れる側に比較的サ
イズの大きなシリコン粒子を集積させることができるの
で、これによって電子の移動度μを大きくすることがで
きるようになり、薄膜トランジスタの電気特性を従来よ
りも大幅に改善できる。これによって、このボトム・ゲ
ート型薄膜トランジスタをトップ・ゲート型と同程度の
電気的特性を付与することができる。According to this, since silicon particles having a relatively large size can be accumulated on the side where the current flows, the mobility μ of electrons can be increased, and the electrical characteristics of the thin film transistor can be improved. It can be greatly improved compared to the past. As a result, this bottom gate type thin film transistor can be provided with the same electrical characteristics as those of the top gate type.
【００３０】そのため、この発明は電流の速度（移動
度）μの速いトランジスタとして要求されるＬＣＤ用薄
膜トランジスタなどに適用して極めて好適である。Therefore, the present invention is extremely suitable for application to an LCD thin film transistor or the like which is required as a transistor having a high current speed (mobility) μ.
【図１】この発明に係る薄膜トランジスタの一例を示す
一部の工程断面図である。FIG. 1 is a partial process cross-sectional view showing an example of a thin film transistor according to the present invention.
【図２】この発明に係る薄膜トランジスタの一例を示す
一部のレーザアニール処理の断面図である。FIG. 2 is a sectional view of a part of laser annealing treatment showing an example of the thin film transistor according to the present invention.
【図３】この発明に係る薄膜トランジスタ用製造装置の
一例を示す要部の概念図である。FIG. 3 is a conceptual diagram of a main part showing an example of a thin-film transistor manufacturing apparatus according to the present invention.
【図４】この発明に係る薄膜トランジスタ用製造装置の
他の例を示す要部の概念図である。FIG. 4 is a conceptual diagram of a main part showing another example of the thin-film transistor manufacturing apparatus according to the present invention.
【図５】従来の薄膜トランジスタの一例を示す断面図で
ある。FIG. 5 is a cross-sectional view showing an example of a conventional thin film transistor.
【図６】従来の薄膜トランジスタの一例を示す一部の工
程断面図である。FIG. 6 is a partial process cross-sectional view showing an example of a conventional thin film transistor.
【図７】レーザアニール処理による結晶化の説明図であ
る。FIG. 7 is an explanatory diagram of crystallization by laser annealing treatment.
１０ 薄膜トランジスタ １２ ガラス基板 １４ ゲート電極層 １６ ゲート絶縁膜 ２０ 半導体層 ２４，２６ 電極層 ４０ 製造装置 10 Thin Film Transistor 12 Glass Substrate 14 Gate Electrode Layer 16 Gate Insulating Film 20 Semiconductor Layers 24, 26 Electrode Layer 40 Manufacturing Equipment
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｒ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 27/12 R
Claims (3)
製造するに当たり、基板上に形成された半導体層をアニ
ール処理して結晶化するに際し、 上記基板側から半導体層に向かうように引力がかけられ
ると共に、その状態で上記半導体層側よりレーザが照射
されて上記半導体層をアニール処理してこの半導体層の
結晶化が行われるようになされたことを特徴とするボト
ム・ゲート型薄膜トランジスタの製造方法。1. In manufacturing a bottom-gate thin film transistor, when a semiconductor layer formed on a substrate is annealed and crystallized, an attractive force is applied from the substrate side toward the semiconductor layer, and A method for manufacturing a bottom-gate thin film transistor, characterized in that in this state, laser is irradiated from the semiconductor layer side to anneal the semiconductor layer to crystallize the semiconductor layer.
モールファスシリコンが使用されたことを特徴とする請
求項１記載のボトム・ゲート型薄膜トランジスタの製造
方法。2. The method for manufacturing a bottom gate type thin film transistor according to claim 1, wherein polysilicon or amorphous silicon is used as the semiconductor layer.
とを特徴とする請求項１記載のボトム・ゲート型薄膜ト
ランジスタの製造方法。3. The method of manufacturing a bottom-gate thin film transistor according to claim 1, wherein the attractive force is gravity or centrifugal force.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9441094A JPH07302909A (en) | 1994-05-06 | 1994-05-06 | Manufacture of bottom gate type thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9441094A JPH07302909A (en) | 1994-05-06 | 1994-05-06 | Manufacture of bottom gate type thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07302909A true JPH07302909A (en) | 1995-11-14 |
Family
ID=14109482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9441094A Pending JPH07302909A (en) | 1994-05-06 | 1994-05-06 | Manufacture of bottom gate type thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07302909A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897381A (en) * | 1996-07-11 | 1999-04-27 | Lsi Logic Corporation | Method of forming a layer and semiconductor substrate |
| EP0984492A2 (en) * | 1998-08-31 | 2000-03-08 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising organic resin and process for producing semiconductor device |
| JP2006032926A (en) * | 2004-06-16 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | Laser processor, laser irradiating method and manufacturing method of semiconductor device |
-
1994
- 1994-05-06 JP JP9441094A patent/JPH07302909A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897381A (en) * | 1996-07-11 | 1999-04-27 | Lsi Logic Corporation | Method of forming a layer and semiconductor substrate |
| EP0984492A2 (en) * | 1998-08-31 | 2000-03-08 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising organic resin and process for producing semiconductor device |
| EP0984492A3 (en) * | 1998-08-31 | 2000-05-17 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising organic resin and process for producing semiconductor device |
| JP2006032926A (en) * | 2004-06-16 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | Laser processor, laser irradiating method and manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396966B1 (en) | Manufacturing Method of Thin Film Transistor Device | |
| JP3503427B2 (en) | Method for manufacturing thin film transistor | |
| US6794673B2 (en) | Plastic substrate for a semiconductor thin film | |
| US20050059222A1 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| KR100280171B1 (en) | Non-single-crystal semiconductor device (thin film transistor), liquid crystal display device using the same and manufacturing method thereof | |
| CN100356506C (en) | Crystal mask, amorphous silicon crystallization method and method of manufacturing array base plate using same | |
| US6627471B2 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| EP1102111A2 (en) | Liquid crystal display device having improved TFTs and a fabrication method thereof | |
| KR20030069779A (en) | Thin film transistor and method for manufacturing thereof | |
| JPH1098196A (en) | Active matrix type display device and its manufacture | |
| US7189665B2 (en) | Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device | |
| EP0459836A2 (en) | Method for fabricating thin-film transistors | |
| EP0646950B1 (en) | Method for processing a thin film | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| US7491972B1 (en) | Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device | |
| JP2779492B2 (en) | Thin film transistor device and method of manufacturing the same | |
| JPH07302909A (en) | Manufacture of bottom gate type thin film transistor | |
| JPH0650779B2 (en) | Thin film transistor device and manufacturing method thereof | |
| JPH07249778A (en) | Driver for display element and its fabrication | |
| JP2709376B2 (en) | Method for manufacturing non-single-crystal semiconductor | |
| JP2000183357A (en) | Thin film transistor and manufacture thereof | |
| US20020197829A1 (en) | Method of manufacturing polycrystalline film and semiconductor device | |
| JP3326650B2 (en) | Method for manufacturing semiconductor device | |
| JP3845566B2 (en) | Thin film semiconductor device, method for manufacturing the same, and electronic device including the device | |
| JP2003133328A (en) | Thin-film transistor and manufacturing method therefor |