JPH07297357A - Circuit for protecting semiconductor integrated circuit from overheat - Google Patents

Circuit for protecting semiconductor integrated circuit from overheat

Info

Publication number
JPH07297357A
JPH07297357A JP8951394A JP8951394A JPH07297357A JP H07297357 A JPH07297357 A JP H07297357A JP 8951394 A JP8951394 A JP 8951394A JP 8951394 A JP8951394 A JP 8951394A JP H07297357 A JPH07297357 A JP H07297357A
Authority
JP
Japan
Prior art keywords
circuit
output
temperature
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8951394A
Other languages
Japanese (ja)
Other versions
JP3386228B2 (en
Inventor
Jun Tanaka
純 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP08951394A priority Critical patent/JP3386228B2/en
Publication of JPH07297357A publication Critical patent/JPH07297357A/en
Application granted granted Critical
Publication of JP3386228B2 publication Critical patent/JP3386228B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To obtain an overheat protecting circuit, which is not erroneously operated under the state, that the operating temperature of an IC is in the vicinity of the starting temperature of overheat protecting operation. CONSTITUTION:A circuit for protecting an IC from overheat has a temperature monitoring circuit 1 for detecting the temperature of the IC, a monitored-result outputting circuit 2 for outputting the detected result of the temperature monitoring circuit 1, a discriminating circuit 3, which transmits only the output in a certain specified time among the outputs of the monitored result outputting circuit 2 to a signal generating circuit 4, and the signal generating circuit 4, which receives the signal from the discriminating circuit 3 and extends the output. Therefore, the discriminating circuit 3 prevents the overheat protection caused by the malfunction of the circuits 1 and 2 by excluding the output of the monitored-result outputting circuit 2, which is shorter than the specified time. The signal generating circuit 4 can set the temperature of the IC at the temperature which is further lower than the starting temperature of the overheat proteting operation by fixing the output for the specified time even if the temperature at which the overheat protecting operation is released is obtained. Since the overheat protecting state does not appear by the erroneous operation, the stable overheat protecting operation is performed even if the ICs are in the overcrowded mounting state.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体集積回路を過
熱から保護する回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for protecting a semiconductor integrated circuit from overheating.

【0002】[0002]

【従来の技術】図10は、従来の半導体集積回路(以下
ICともいう)を過熱から保護する回路の構成を示すブ
ロック図である。図10において、101はIC内に設
けられIC内の温度を検知するための温度モニタ回路、
102は温度モニタ回路101の出力に応じてIC内の
主要回路の動作を止めるため信号を出力する比較回路、
103は比較回路102の出力端子である。
2. Description of the Related Art FIG. 10 is a block diagram showing a structure of a conventional semiconductor integrated circuit (hereinafter also referred to as an IC) for protecting it from overheating. In FIG. 10, 101 is a temperature monitor circuit provided in the IC for detecting the temperature in the IC,
Reference numeral 102 denotes a comparison circuit that outputs a signal to stop the operation of the main circuit in the IC according to the output of the temperature monitor circuit 101,
103 is an output terminal of the comparison circuit 102.

【0003】次に、図11を参照しつつ図10に示した
従来のICを過熱から保護する回路の動作について説明
する。図11は過熱保護回路の動作を示す特性図であ
る。一般的にICを過熱から保護する回路の比較回路1
02は温度ヒステリシスを有している。これは、ICの
温度上昇によって過熱保護回路が動作すると、IC内の
主要回路が遮断状態になって電力消費が抑制されICの
温度が低下するが、もしも比較回路102が温度ヒステ
リシスを有しない場合は、温度低下後すぐに遮断状態が
解除されて電力消費状態となり、ICの温度が上昇して
再び過熱保護回路が動作して遮断状態となることをくり
返す現象、いわゆる熱的な発振状態になることがあるた
めである。
The operation of the circuit for protecting the conventional IC shown in FIG. 10 from overheating will now be described with reference to FIG. FIG. 11 is a characteristic diagram showing the operation of the overheat protection circuit. Generally, the comparison circuit 1 of the circuit that protects the IC from overheating
02 has temperature hysteresis. This is because when the overheat protection circuit operates due to an increase in the temperature of the IC, the main circuit in the IC is cut off, power consumption is suppressed and the temperature of the IC decreases, but if the comparison circuit 102 does not have temperature hysteresis. Is a phenomenon in which the cutoff state is released immediately after the temperature drops to enter the power consumption state, the temperature of the IC rises and the overheat protection circuit operates again to enter the cutoff state, a so-called thermal oscillation state. This is because it may happen.

【0004】図11において横軸はICの温度変化を表
し、縦軸は過熱保護回路の動作状態を表す。ICは通常
は図11中のP1で示されるヒステリシス領域外の温度
1で使用されるので、電源をオン,オフした場合に過
熱保護回路内の比較回路102が誤動作しても遮断がす
ぐに解除されるので支障はない。
In FIG. 11, the horizontal axis represents the temperature change of the IC, and the vertical axis represents the operating state of the overheat protection circuit. Since the IC is normally used at a temperature T 1 outside the hysteresis region shown by P 1 in FIG. 11, even if the comparison circuit 102 in the overheat protection circuit malfunctions when the power supply is turned on and off, the cutoff is immediate. There is no problem because it will be canceled.

【0005】また、通常温度からの温度上昇による遮断
動作は、温度がT1からT4に上昇した段階で図11中の
1からP4に状態が変化して、比較回路102が動作し
状態P5になってICの主要回路が遮断される。そし
て、温度が低下して温度Eの状態P8となり、遮断が解
除されて状態P2となる。ところが、ICの過密実装等
により放射効率が低下した状態ではIC温度が上昇し
て、通常使用温度T1よりも高い温度T3で使用すること
になる。この場合、過熱保護回路の動作状態は状態P3
にある。ここで、電源をオン,オフするような事態が生
じた場合に、過熱保護回路内の比較回路102が誤動作
すると主要回路が遮断状態になるが、使用温度がT3
あるため、一度遮断状態になると状態P7に移ってしま
うため、遮断状態が持続する結果となる。
Further, in the shut-off operation by the temperature rise from the normal temperature, the state changes from P 1 to P 4 in FIG. 11 when the temperature rises from T 1 to T 4 , and the comparison circuit 102 operates. In the state P 5 , the main circuit of the IC is cut off. Then, the temperature lowers to the state P 8 of the temperature E, and the interruption is released to the state P 2 . However, when the radiation efficiency is reduced due to over-packing of the IC, the IC temperature rises, and the IC is used at a temperature T 3 higher than the normal use temperature T 1 . In this case, the operating condition of the overheat protection circuit is P 3
It is in. Here, when the power supply is turned on or off, if the comparison circuit 102 in the overheat protection circuit malfunctions, the main circuit is cut off, but since the operating temperature is at T 3, it is once cut off. Then, the state P 7 shifts to the state P 7 , resulting in the continuation of the cutoff state.

【0006】[0006]

【発明が解決しようとする課題】従来の半導体集積回路
を過熱から保護する回路は以上のように構成されている
ので、温度ヒステリシス領域内の温度でICを使用する
と、電源のオン,オフにより誤動作が生じた場合は容易
に遮断状態が解除されないという問題があった。
Since the conventional circuit for protecting the semiconductor integrated circuit from overheating is configured as described above, if the IC is used at a temperature within the temperature hysteresis region, it malfunctions due to powering on and off. When the above occurs, there is a problem that the cutoff state is not easily released.

【0007】この発明は上記のような問題点を解決する
ためになされたもので、放熱効率が低下した高温条件下
において電源をオン,オフするような場合にも遮断状態
に陥らない過熱保護回路を得ることを目的とする。
The present invention has been made in order to solve the above problems, and an overheat protection circuit which does not fall into a cutoff state even when a power supply is turned on and off under a high temperature condition where heat radiation efficiency is lowered. Aim to get.

【0008】[0008]

【課題を解決するための手段】第1の発明に係る半導体
集積回路を過熱から保護する回路は、半導体集積回路の
所定の位置に設けられ該半導体集積回路の前記所定の位
置の温度が基準となる所定の温度を越えたか否かを検出
して検出結果を出力する温度検出手段と、所定時間続け
て与えられる前記温度検出手段の出力に限り、前記温度
検出手段の出力がなくなった後も前記温度検出手段の出
力を所定の期間延長して出力する信号出力手段とを備え
て構成される。
A circuit for protecting a semiconductor integrated circuit according to a first invention from overheating is provided at a predetermined position of the semiconductor integrated circuit, and the temperature at the predetermined position of the semiconductor integrated circuit is used as a reference. The temperature detection means that detects whether or not the temperature exceeds the predetermined temperature and outputs the detection result, and the output of the temperature detection means that is continuously given for a predetermined time is limited to the output of the temperature detection means. And a signal output means for extending the output of the temperature detecting means for a predetermined period and outputting the signal.

【0009】第2の発明に係る半導体集積回路を過熱か
ら保護する回路は、第1の発明の半導体集積回路を過熱
から保護する回路において、前記信号出力手段は、前記
温度検出手段の出力が所定時間続けて与えられているか
否かを判別する判別手段と、前記判別手段の判別結果に
応じて、前記温度検出手段の出力が前記判別手段の判別
後に継続している期間及び前記出力の終了後前記所定の
期間の間中、信号を生成して出力する信号生成手段とを
備えて構成される。
A circuit for protecting a semiconductor integrated circuit according to a second aspect of the invention from overheating is the circuit for protecting the semiconductor integrated circuit according to the first aspect of the invention from overheating, wherein the signal output means has a predetermined output of the temperature detecting means. A discriminating means for discriminating whether or not the time is continuously given, and a period during which the output of the temperature detecting means continues after the discrimination by the discriminating means and after the end of the output according to the discrimination result of the discriminating means. And a signal generating means for generating and outputting a signal during the predetermined period.

【0010】第3の発明に係る半導体集積回路を過熱か
ら保護する回路は、第2の発明の半導体集積回路を過熱
から保護する回路において、前記信号生成手段は、前記
半導体集積回路の外部に接続される容量に応じて前記所
定の期間の長さが調整可能なことを特徴とする。
A circuit for protecting a semiconductor integrated circuit according to a third invention from overheating is a circuit for protecting the semiconductor integrated circuit according to the second invention from overheating, wherein the signal generating means is connected to the outside of the semiconductor integrated circuit. The length of the predetermined period can be adjusted according to the capacity to be stored.

【0011】第4の発明に係る半導体集積回路を過熱か
ら保護する回路は、第2の発明の半導体集積回路を過熱
から保護する回路において、前記信号生成手段は、前記
半導体集積回路に内蔵された容量に応じて前記所定の期
間の長さが調整可能なことを特徴とする。
A circuit for protecting a semiconductor integrated circuit according to a fourth invention from overheating is the circuit for protecting the semiconductor integrated circuit according to the second invention from overheating, wherein the signal generating means is built in the semiconductor integrated circuit. The length of the predetermined period can be adjusted according to the capacity.

【0012】[0012]

【作用】第1の発明における信号出力手段の出力は、所
定時間続けて半導体集積回路の所定の位置の温度が基準
温度を越えている場合、少なくともその判断の後その基
準温度を越えている時及び基準温度より低くなってから
所定の期間の間、信号出力手段から出る。この信号出力
手段の出力に従って半導体集積回路の動作を制御するこ
とで、つまりこの出力が出ている期間だけ半導体集積回
路の少なくとも一部の回路動作を停止させることによっ
て発熱量を削減することで、半導体集積回路の過熱保護
を行うことができる。
The output of the signal output means in the first aspect of the present invention is such that when the temperature of the predetermined position of the semiconductor integrated circuit exceeds the reference temperature for a predetermined time continuously, at least after the judgment, the reference temperature is exceeded. And for a predetermined period after the temperature becomes lower than the reference temperature, the signal output means exits. By controlling the operation of the semiconductor integrated circuit according to the output of the signal output means, that is, by stopping the circuit operation of at least a part of the semiconductor integrated circuit only during the period when this output is being output, to reduce the heat generation amount, It is possible to protect the semiconductor integrated circuit from overheating.

【0013】例えば、半導体集積回路の動作温度が所定
の温度に近い場合でも、所定の温度以下の時には温度検
出手段の検出結果は常に半導体集積回路が所定の温度以
下であることを出力するので、信号出力手段が従来のよ
うに誤動作によって温度ヒステリシスループの動作停止
状態に移行して半導体集積回路の停止状態を維持し続け
るようなことはない。
For example, even when the operating temperature of the semiconductor integrated circuit is close to the predetermined temperature, when the temperature is lower than the predetermined temperature, the detection result of the temperature detecting means always outputs that the semiconductor integrated circuit is lower than the predetermined temperature. There is no case where the signal output means shifts to the operation stop state of the temperature hysteresis loop due to a malfunction as in the past and continues to maintain the stop state of the semiconductor integrated circuit.

【0014】第2の発明における判別手段は、温度検出
手段の出力が所定時間続けて与えられるか否かを判別す
る。そのため、所定時間続けて出力が与えられないとき
は、温度検出手段のその出力に対して応答しなくても済
むように出力時間に対して不感帯を設定することができ
る。
The discriminating means in the second invention discriminates whether or not the output of the temperature detecting means is continuously applied for a predetermined time. Therefore, when the output is not continuously given for a predetermined time, the dead zone can be set for the output time so that it is not necessary to respond to the output of the temperature detecting means.

【0015】また、信号生成手段は、所定時間続けて与
えられる温度検出手段の出力に対して、温度検出手段の
その出力が判別手段の判別後に継続している期間及び出
力の終了後所定の期間の間中、信号を生成して出力する
ので、信号出力手段は半導体集積回路の温度が所定の温
度以下になってから所定の期間しばらく信号を出力し続
けることができる。
Further, the signal generating means, with respect to the output of the temperature detecting means which is continuously given for a predetermined time, a period during which the output of the temperature detecting means continues after the discrimination by the discriminating means and a predetermined period after the end of the output. Since the signal is generated and output during the whole period, the signal output means can continue to output the signal for a predetermined period after the temperature of the semiconductor integrated circuit becomes lower than or equal to the predetermined temperature.

【0016】第3の発明における信号生成手段は、半導
体集積回路の外部に接続される容量に応じて所定の期間
の長さを調整可能なので、半導体集積回路の状態及び環
境等によって半導体集積回路の冷却される速度が異なる
場合、その冷却速度に応じて所定の期間を設定して個々
の半導体集積回路に応じた過熱保護回路を容易に実現す
ることができる。
Since the signal generating means in the third invention can adjust the length of the predetermined period according to the capacity connected to the outside of the semiconductor integrated circuit, the signal generation means of the semiconductor integrated circuit depends on the state and environment of the semiconductor integrated circuit. When the cooling rate is different, a predetermined period can be set according to the cooling rate to easily realize the overheat protection circuit corresponding to each semiconductor integrated circuit.

【0017】第4の発明における信号生成手段は、半導
体集積回路に内蔵された容量に応じて所定の期間の長さ
が調整可能なので、半導体集積回路の状態やその実装等
によって半導体集積回路の冷却される速度が異なる場
合、予めその冷却速度に応じて所定の期間を設定して半
導体集積回路に応じた過熱保護回路を容易に実現するこ
とができ、また、容量が半導体集積回路内に内蔵されて
いるので小型化が容易である。
In the signal generating means in the fourth aspect of the invention, the length of the predetermined period can be adjusted according to the capacity built in the semiconductor integrated circuit, so that the semiconductor integrated circuit can be cooled depending on the state of the semiconductor integrated circuit and its mounting. When the speeds are different, it is possible to easily realize the overheat protection circuit according to the semiconductor integrated circuit by setting a predetermined period according to the cooling speed in advance, and the capacity is built in the semiconductor integrated circuit. It is easy to downsize.

【0018】[0018]

【実施例】【Example】

<実施例1>以下この発明の第1実施例を図について説
明する。図1はこの発明の第1実施例による半導体集積
回路を過熱から保護する回路(以下過熱保護回路ともい
う)の構成を示すブロック図である。図1において、1
は半導体集積回路内に設けられ半導体集積回路の温度が
所定の温度より高いか否かを検出するための温度モニタ
回路、2は温度モニタ回路1のモニタ結果aに応じて出
力するモニタ結果出力回路、3はモニタ結果出力回路2
の出力bが所定の時間出力されたか否かを判別して所定
時間以上出力された信号に応じた出力cを出す判別回
路、4は判別回路3の出力cを所定の期間延長して出力
する信号生成回路である。
<First Embodiment> A first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a circuit (hereinafter, also referred to as an overheat protection circuit) for protecting a semiconductor integrated circuit from overheating according to a first embodiment of the present invention. In FIG. 1, 1
Is a temperature monitor circuit provided in the semiconductor integrated circuit for detecting whether or not the temperature of the semiconductor integrated circuit is higher than a predetermined temperature, and 2 is a monitor result output circuit for outputting according to the monitor result a of the temperature monitor circuit 1. 3 is a monitor result output circuit 2
Discriminating circuit 4 which discriminates whether or not the output b is output for a predetermined time and outputs an output c corresponding to the signal output for a predetermined time or longer. The discriminating circuit 4 extends the output c of the discriminating circuit 3 for a predetermined period and outputs it. It is a signal generation circuit.

【0019】次に、過熱保護回路の動作について説明す
る。図2は図1に示した過熱保護回路の各部の出力を示
すグラフである。図2において、aは温度モニタ回路1
の出力を示し、bはモニタ結果出力回路の出力を示し、
cは判別回路3の出力を示しdは信号生成回路の出力を
示す。温度モニタ回路1は、ICの温度が上昇すると出
力信号の値が低下する。
Next, the operation of the overheat protection circuit will be described. FIG. 2 is a graph showing the output of each part of the overheat protection circuit shown in FIG. In FIG. 2, a is a temperature monitor circuit 1.
, B shows the output of the monitor result output circuit,
c shows the output of the discrimination circuit 3 and d shows the output of the signal generation circuit. In the temperature monitor circuit 1, the value of the output signal decreases as the temperature of the IC increases.

【0020】モニタ結果出力回路2の出力bは、温度モ
ニタ回路1の出力aが基準温度を示す基準電圧を下回っ
たところで信号を反転し、逆に温度が下がってくると基
準温度より下がった点、すなわち温度モニタ回路1の出
力aが基準電圧を越えたことろで信号が復帰する。例え
ば、モニタ結果出力回路2の出力bが反転する点及び復
帰する点は、図2に示す点イ,ハ及び点ロ,ニである。
The output b of the monitor result output circuit 2 inverts the signal when the output a of the temperature monitor circuit 1 falls below the reference voltage indicating the reference temperature, and conversely falls below the reference temperature when the temperature falls. That is, the signal is restored when the output a of the temperature monitor circuit 1 exceeds the reference voltage. For example, the point at which the output b of the monitor result output circuit 2 is inverted and the point at which it is restored are points a and c and points b and d shown in FIG.

【0021】判別回路3は、モニタ結果出力回路2の出
力bの中で、ある一定時間反転状態を維持している信号
を、後段の信号生成回路4へ伝達する。例えば、図2の
点イ,ロの間にモニタ結果出力回路2が出力している信
号については、判別回路3で所定時間より短いと判断さ
れるため出力cには現れない。一方、点ハ,ニの間の信
号の場合、判別回路3で所定期間ハ〜ホより長いと判断
され、図2の点ホから判別回路3が信号出力を開始す
る。つまり、判別回路3は、モニタ結果出力回路2の信
号が所定期間td以上反転している時のみモニタ結果出
力回路2の信号を次段に伝える。
The discriminating circuit 3 transmits a signal in the output b of the monitor result output circuit 2, which is maintained in the inverted state for a certain period of time, to the signal generating circuit 4 in the subsequent stage. For example, the signal output by the monitor result output circuit 2 between points a and b in FIG. 2 does not appear in the output c because the determination circuit 3 determines that the signal is shorter than the predetermined time. On the other hand, in the case of the signal between points C and D, the discrimination circuit 3 determines that it is longer than the predetermined period C to E, and the discrimination circuit 3 starts signal output from the point E in FIG. That is, the determination circuit 3 transmits the signal of the monitor result output circuit 2 to the next stage only when the signal of the monitor result output circuit 2 is inverted for the predetermined period t d or more.

【0022】信号生成回路4は、判別回路3の信号を受
けて半導体集積回路内の必要な部分の動作を停止させる
ための信号dを生成して出力端子Yから出力する。そし
て、温度ヒステリシスをかけるかわりに、温度が基準温
度以下に下がっても一定時間点ニと点ヘとの間の時間だ
け出力を固定し、その後復帰するように働く。
The signal generation circuit 4 receives the signal from the discrimination circuit 3 and generates a signal d for stopping the operation of a necessary portion in the semiconductor integrated circuit and outputs it from the output terminal Y. Then, instead of applying temperature hysteresis, the output is fixed for a time between a certain time point d and a point to a certain time even if the temperature falls below the reference temperature, and then the output is restored.

【0023】図11でICチップ温度をもとに動作を考
える。まず、図2の点ハは、半導体集積回路が図11の
温度T4を持っていることを示している。この温度T4
超えるとはじめて判別回路3が働き、信号生成回路4は
判別回路3の出力を受けて半導体集積回路の過熱を防止
するための信号を出力する。信号生成回路4はICチッ
プ温度が下がって、温度T4以下になってもすぐには再
反転せず、あたかも温度がT3またはT3より低いT2
なって再反転する温度ヒステリシスを持つようにふるま
う。しかし、実際には時間により反転状態を維持してお
り、なおかつ、反転状態の維持は設定温度Cを超えて、
再び温度が下降し始めてから起こるので、従来例のよう
に常に温度ヒステリシスを持っているわけではない。そ
のため、図11のB点で電源オン/オフなどの動作をし
ても温度ヒステリシスによって誤ってIC内の回路を停
止させたままにするという従来例のような誤動作は見ら
れないことになる。
Consider the operation based on the IC chip temperature in FIG. First, point C in FIG. 2 indicates that the semiconductor integrated circuit has the temperature T 4 in FIG. Only when the temperature exceeds T 4 is the discrimination circuit 3 activated, and the signal generation circuit 4 receives the output of the discrimination circuit 3 and outputs a signal for preventing overheating of the semiconductor integrated circuit. The signal generation circuit 4 has a temperature hysteresis that does not immediately re-invert even when the temperature of the IC chip falls and becomes lower than the temperature T 4 and re-inverts as if the temperature becomes T 3 or T 2 lower than T 3. Act like this. However, in reality, the inversion state is maintained depending on time, and the inversion state is maintained over the set temperature C,
Since it occurs after the temperature starts to drop again, it does not always have temperature hysteresis as in the conventional example. Therefore, even if the power is turned on / off at the point B in FIG. 11, a malfunction such as the conventional example in which the circuit in the IC is erroneously kept stopped due to the temperature hysteresis is not seen.

【0024】図3は、この発明の第1実施例による半導
体集積回路を過熱から保護する回路の構成を示す回路図
である。温度モニタ回路1において、VrはICの温度
変化によらず正電極と負電極との間に所定の直流電圧を
発生する直流電圧源、R1は直流電圧源Vrの正電極に
接続した一方端と他方端とを有する抵抗、Q1は抵抗R
1の他方端に接続したベースと直流電圧源Vrの負電極
に接続したエミッタと一定の電流が供給されるコレクタ
とを有するNPNバイポーラトランジスタである。
FIG. 3 is a circuit diagram showing the structure of a circuit for protecting the semiconductor integrated circuit according to the first embodiment of the present invention from overheating. In the temperature monitor circuit 1, Vr is a DC voltage source that generates a predetermined DC voltage between the positive electrode and the negative electrode regardless of the temperature change of the IC, and R1 is one end connected to the positive electrode of the DC voltage source Vr. A resistor having the other end, Q1 is a resistor R
It is an NPN bipolar transistor having a base connected to the other end of 1, an emitter connected to the negative electrode of the DC voltage source Vr, and a collector to which a constant current is supplied.

【0025】モニタ結果出力回路2において、I1,I
2は電源電位Vccからそれぞれ所定の値に保たれた直
流電流を供給する定電流源、Q1は温度モニタ回路1と
共有するNPNバイポーラトランジスタ、Q2は定電流
源I1及びNPNバイポーラトランジスタQ1のコレク
タに接続したベースと直流電圧源Vrの負電極に接続し
たエミッタと定電流源I2に接続したコレクタとを有す
るNPNバイポーラトランジスタである。
In the monitor result output circuit 2, I1, I
2 is a constant current source for supplying a direct current maintained at a predetermined value from the power supply potential Vcc, Q1 is an NPN bipolar transistor shared with the temperature monitor circuit 1, Q2 is a collector of the constant current source I1 and the NPN bipolar transistor Q1. It is an NPN bipolar transistor having a connected base, an emitter connected to the negative electrode of a DC voltage source Vr, and a collector connected to a constant current source I2.

【0026】判別回路3において、Vsは正電極と負電
極との間に所定の直流電圧を発生する直流電圧源、R2
は直流電圧源Vsの正電極に接続した一方端と他方端と
を有する抵抗、R3は抵抗R2の他方端に接続した一方
端と直流電圧源Vrの負電極に接続した他方端とを有す
る抵抗、C1はNPNバイポーラトランジスタQ2のコ
レクタに接続した一方端と定電圧源Vrの負電極に接続
した他方端とを有するコンデンサ、COM1は抵抗R2
の他方端に接続した反転入力端子とコンデンサC1の一
方端に接続した非反転入力端子とを有し非反転入力端子
の電圧が反転入力端子の電圧より高くなると出力端子か
らハイレベル(電源電位Vcc)を出力する比較器であ
る。
In the discrimination circuit 3, Vs is a direct current voltage source for generating a predetermined direct current voltage between the positive electrode and the negative electrode, R2
Is a resistor having one end connected to the positive electrode of the DC voltage source Vs and the other end, and R3 is a resistor having one end connected to the other end of the resistor R2 and the other end connected to the negative electrode of the DC voltage source Vr. , C1 is a capacitor having one end connected to the collector of the NPN bipolar transistor Q2 and the other end connected to the negative electrode of the constant voltage source Vr, and COM1 is a resistor R2.
Has an inverting input terminal connected to the other end of the capacitor C1 and a non-inverting input terminal connected to one end of the capacitor C1, and when the voltage of the non-inverting input terminal becomes higher than the voltage of the inverting input terminal, a high level (power supply potential Vcc ) Output comparator.

【0027】信号生成回路4において、I3,I4は電
源電位Vccからそれぞれ所定の値に保たれた直流電流
を供給する定電流源、Q3は比較器COM1の出力端子
及び定電流源I3に接続したエミッタとNPNバイポー
ラトランジスタQ1のベースに接続した一つのコレクタ
と互いに接続したベース及び他のコレクタとを有するP
NPマルチコレクタトランジスタ、Q4はマルチコレク
タトランジスタQ3のベースに接続したベースと出力端
子Yに接続したコレクタと直流電圧源Vrの負電極に接
続したエミッタとを有するNPNバイポーラトランジス
タ、IN1は比較器COM1の出力端子に接続した入力
端子と出力端子とを有するインバータ、F1はインバー
タIN1の出力を入力する入力端子Dと比較器COM1
の出力端子に接続した入力端子RとクロックCK1を入
力する入力端子Tとを有し入力端子Rがハイレベルにな
ると初期状態となりまた入力端子Rがローレベルのとき
入力端子Tに入力するクロックCK1の立ち上がりで入
力端子Dの値をラッチして出力端子Qから出力するフリ
ップフロップ回路、F2はフリップフロップ回路F1の
出力端子Qに接続した入力端子DとクロックCK1を入
力する入力端子Tと比較器COM1の出力端子に接続し
た入力端子Rとを有しフリップフロップ回路F1と同じ
機能を持つフリップフロップ回路、F3は比較器COM
1の出力端子に接続した入力端子Rとフリップフロップ
回路F2の出力端子Qに接続した入力端子Dとクロック
CK1を入力する入力端子Tとを有しフリップフロップ
回路F1と同じ機能を持つフリップフロップ回路、IN
2はフリップフロップ回路F3の出力端子Qに接続した
入力端子と出力端子とを有するインバータ、Q5はイン
バータIN2の出力端子及び定電流源I4に接続したベ
ースと直流電圧源Vrの負電極に接続したエミッタと出
力端子Yに接続したコレクタとを有するNPNバイポー
ラトランジスタである。
In the signal generation circuit 4, I3 and I4 are constant current sources for supplying a direct current maintained at a predetermined value from the power supply potential Vcc, and Q3 is connected to the output terminal of the comparator COM1 and the constant current source I3. P having an emitter and one collector connected to the base of the NPN bipolar transistor Q1, and a base and another collector connected to each other
NP multi-collector transistor, Q4 is an NPN bipolar transistor having a base connected to the base of the multi-collector transistor Q3, a collector connected to the output terminal Y, and an emitter connected to the negative electrode of the DC voltage source Vr. IN1 is a comparator COM1. An inverter having an input terminal connected to the output terminal and an output terminal, F1 is an input terminal D for inputting the output of the inverter IN1, and a comparator COM1
Has an input terminal R connected to its output terminal and an input terminal T for inputting the clock CK1. When the input terminal R goes to a high level, the initial state is entered, and when the input terminal R is at a low level, the clock CK1 input to the input terminal T is input. Flip-flop circuit that latches the value of the input terminal D and outputs it from the output terminal Q at the rising edge of, F2 is an input terminal D connected to the output terminal Q of the flip-flop circuit F1, an input terminal T that inputs the clock CK1, and a comparator A flip-flop circuit having an input terminal R connected to the output terminal of COM1 and having the same function as the flip-flop circuit F1, F3 is a comparator COM
A flip-flop circuit having the same function as the flip-flop circuit F1 having an input terminal R connected to the output terminal of No. 1, an input terminal D connected to the output terminal Q of the flip-flop circuit F2, and an input terminal T for inputting the clock CK1. , IN
2 is an inverter having an input terminal connected to the output terminal Q of the flip-flop circuit F3 and an output terminal; Q5 is connected to the output terminal of the inverter IN2, the base connected to the constant current source I4, and the negative electrode of the DC voltage source Vr. It is an NPN bipolar transistor having an emitter and a collector connected to an output terminal Y.

【0028】次に、図3に示した半導体集積回路を過熱
から保護する回路の動作について説明する。温度モニタ
回路1では、直流電圧源Vrによって内部基準電圧Vr
が設定されている。トランジスタQ1のベースには抵抗
r1を介して基準電圧Vrが印加されているため、トラ
ンジスタQ1のベース・エミッタ間電圧VBEが温度とと
もに下がっていって電圧Vrより下がると、トランジス
タQ1が動作を開始する。
Next, the operation of the circuit for protecting the semiconductor integrated circuit shown in FIG. 3 from overheating will be described. In the temperature monitor circuit 1, the internal reference voltage Vr is generated by the DC voltage source Vr.
Is set. Since the reference voltage Vr is applied to the base of the transistor Q1 via the resistor r1, when the base-emitter voltage V BE of the transistor Q1 drops with temperature and drops below the voltage Vr, the transistor Q1 starts operating. To do.

【0029】そして、トランジスタQ1が動作を開始す
ることによって、モニタ結果出力回路2が動作を開始す
る。温度モニタ回路1のトランジスタQ1は温度モニタ
とモニタ結果の出力を生成する機能とを兼ね備えてい
る。温度が上がってトランジスタQ1がオンすると、ト
ランジスタQ2のベース電流が減少してトランジスタQ
2がオフするため、トランジスタQ2のコレクタに流れ
込んでいた電流I2は次段の判別回路3のコンデンサC
1に流れ込む。
When the transistor Q1 starts operating, the monitor result output circuit 2 starts operating. The transistor Q1 of the temperature monitor circuit 1 has both a temperature monitor and a function of generating an output of the monitor result. When the temperature rises and the transistor Q1 turns on, the base current of the transistor Q2 decreases and the transistor Q1
2 is turned off, the current I2 flowing into the collector of the transistor Q2 is the capacitor C of the discrimination circuit 3 in the next stage.
Flow into 1.

【0030】判別回路3では、コンデンサC1の一方端
の電圧が抵抗R3の一方端の電圧を越えると、比較器C
OM1の出力がハイレベルになる。このように、判別回
路3は、コンデンサC1の充電時間を利用して時間遅れ
dをつくり、この時間以上の間温度が上がっている時
のみ次段へ信号を伝えるようにしている。時間遅れtd
は数1で求められる。数1で、C1はコンデンサC1の
容量値、I2は定電流源I2の電流値、R2,R3は抵
抗値R2,R3の抵抗値、Vsは電源Vsの出力電圧を
示す。
In the discrimination circuit 3, when the voltage at one end of the capacitor C1 exceeds the voltage at one end of the resistor R3, the comparator C
The output of OM1 goes high. As described above, the determination circuit 3 uses the charging time of the capacitor C1 to create the time delay t d , and transmits the signal to the next stage only when the temperature rises for this time or longer. Time delay t d
Is calculated by the equation 1. In Equation 1, C1 indicates the capacitance value of the capacitor C1, I2 indicates the current value of the constant current source I2, R2 and R3 indicate the resistance values of R2 and R3, and Vs indicates the output voltage of the power supply Vs.

【0031】[0031]

【数1】 [Equation 1]

【0032】比較器COM1の出力がローレベルになる
と、信号生成回路4のトランジスタQ3は、そのエミッ
タ電圧がベース電圧に対して高くなり、エミッタからベ
ースに電流を流すと同時に、コレクタの電圧をトランジ
スタQ1のベースにフィードバックする。トランジスタ
Q3からトランジスタQ1へのフィードバック経路は、
トランジスタQ1の動作を安定させるためのものであ
る。定電流源I3からトランジスタQ3のエミッタに流
れる電流は、トランジスタQ4のベースに流れ、トラン
ジスタQ4をオンさせる。トランジスタQ4がオンする
ことによって、出力Yはローレベルになり、ICの所定
の部分は動作しなくなる。ICを過熱から保護するため
停止させるICの所定の部分は、電力消費が大きい部分
が好ましく、例えば、パワートランジスタなどが多く使
用されている電源部などが好ましい。
When the output of the comparator COM1 becomes low level, the emitter voltage of the transistor Q3 of the signal generating circuit 4 becomes higher than the base voltage, and a current flows from the emitter to the base, and at the same time, the collector voltage becomes the transistor. Feedback to the base of Q1. The feedback path from transistor Q3 to transistor Q1 is
This is for stabilizing the operation of the transistor Q1. The current flowing from the constant current source I3 to the emitter of the transistor Q3 flows to the base of the transistor Q4 and turns on the transistor Q4. When the transistor Q4 is turned on, the output Y becomes low level and a predetermined part of the IC does not operate. The predetermined portion of the IC that is stopped to protect the IC from overheating is preferably a portion that consumes a large amount of power, and for example, a power supply section in which power transistors and the like are often used.

【0033】フリップフロップ回路F1〜F3で構成さ
れているカウンターでは、比較器COM1の出力がハイ
レベルになると、フリップフロップ回路F1〜F3が全
てリセットされる。そのため、フリップフロップ回路F
3の出力Qはローレベルであり、トランジスタQ5のベ
ース電圧はローレベルとなるため、トランジスタQ5は
オフ状態を保つ。
In the counter composed of the flip-flop circuits F1 to F3, all the flip-flop circuits F1 to F3 are reset when the output of the comparator COM1 becomes high level. Therefore, the flip-flop circuit F
The output Q of 3 is at a low level, and the base voltage of the transistor Q5 is at a low level, so that the transistor Q5 is kept off.

【0034】次に、ICの温度が下がって過熱保護を解
除しても良い温度になると、トランジスタQ1がオフ
し、そのため、トランジスタQ2がオンする。このと
き、トランジスタQ2のベースには、定電流源I1の電
流が全て流れ込むためトランジスタQ2が引き抜ける電
流容量は、定電流源I2の供給する電流に比べて十分に
大きいため、コンデンサC1の蓄積電荷は急激に減少
し、定電流源I2によってコンデンサC1が充電される
時間に比べて十分に小さい時間でコンデンサC1の一方
端の電圧は抵抗R3の一方端の電圧より低くなる。
Next, when the temperature of the IC is lowered to a temperature at which the overheat protection can be released, the transistor Q1 is turned off, and therefore the transistor Q2 is turned on. At this time, since the current of the constant current source I1 entirely flows into the base of the transistor Q2, the current capacity that the transistor Q2 pulls out is sufficiently larger than the current supplied by the constant current source I2. The voltage sharply decreases and the voltage at one end of the capacitor C1 becomes lower than the voltage at one end of the resistor R3 in a time period sufficiently smaller than the time period during which the capacitor C1 is charged by the constant current source I2.

【0035】そして、比較器COM1の出力がローレベ
ルになると、トランジスタQ3がオフし、同時にトラン
ジスタQ4がオフする。また、このとき同時に、フリッ
プフロップ回路F1〜F3は入力端子Rがローレベルと
なるが、フリップフロップ回路F3の出力Qがローレベ
ルを保つ。そのため、インバータIN2の出力がハイレ
ベルになり、定電流源I4からの電流がトランジスタQ
5のベースに流入し、トランジスタQ5がオンすること
によって出力YをローレベルにしてICの動作を制限す
る。
When the output of the comparator COM1 becomes low level, the transistor Q3 turns off and at the same time the transistor Q4 turns off. At this time, at the same time, the input terminal R of the flip-flop circuits F1 to F3 becomes low level, but the output Q of the flip-flop circuit F3 maintains low level. Therefore, the output of the inverter IN2 becomes high level, and the current from the constant current source I4 changes to the transistor Q.
5 and the transistor Q5 is turned on to set the output Y to the low level to limit the operation of the IC.

【0036】さらに、クロックCK1の3周期分時間が
進むと、フリップフロップ回路F3の出力Qはローレベ
ルに変化するため、インバータIN2の出力がローレベ
ルになり、トランジスタQ5がオフすることによって出
力YがハイインピーダンするなるのでICの過熱保護が
解除される。
Further, when the time of three cycles of the clock CK1 advances, the output Q of the flip-flop circuit F3 changes to the low level, so that the output of the inverter IN2 becomes the low level and the transistor Q5 is turned off to output the output Y. Will be high impedance, so the IC overheat protection will be released.

【0037】このように、信号生成回路4は、温度が下
がって過熱保護が解除されても一定時間、過熱保護動作
を継続させるため、内部に遅延回路を備えている。そし
て、カウンターを構成しているフリップフロップ回路F
1〜F3は、判別回路3からの信号がローレベルになっ
て過熱保護動作に入る温度まで冷えても一定時間Q5を
オン状態にして出力端子が過熱保護動作状態を維持する
ように働く。このように、ある一定時間以上の過熱状態
で動作を開始し、過熱保護動作解除状態になってから一
定時間出力を固定するようにしたので、温度ヒステリシ
スループ内で誤動作をして出力にロックがかかるという
ことのない、精度のよい過熱保護回路を得ることができ
る。
As described above, the signal generation circuit 4 is internally provided with the delay circuit in order to continue the overheat protection operation for a certain time even if the temperature is lowered and the overheat protection is released. Then, the flip-flop circuit F forming the counter
1 to F3 work so that the output terminal maintains the overheat protection operation state by keeping Q5 in the ON state for a certain time even if the signal from the determination circuit 3 becomes low level and is cooled to a temperature at which the overheat protection operation starts. In this way, the operation is started in the overheat condition for a certain time or longer, and the output is fixed for a certain time after the overheat protection operation is released.Therefore, a malfunction occurs in the temperature hysteresis loop and the output is locked. It is possible to obtain an accurate overheat protection circuit that does not have such a problem.

【0038】なお、カウンターにおけるフリップフロッ
プ回路の段数はクロックの周波数や過熱保護動作の継続
時間の設定などに応じて増減させればよく、3段に限ら
ず、多くても少なくてもよい。
The number of flip-flop circuits in the counter may be increased or decreased according to the clock frequency or the setting of the duration of the overheat protection operation, and the number is not limited to three, and may be increased or decreased.

【0039】<実施例2>次に、この発明の第2実施例
によるICを過熱から保護する回路について説明する。
図4はこの発明の第2実施例によるICを過熱から保護
する回路の構成を示すブロック図である。図4におい
て、1〜3の符号で示したブロックは、図1に示した第
1実施例によるICを過熱から保護する回路の温度モニ
タ回路1、モニタ結果出力回路2及び判別回路3と同一
の機能を有するブロックであり、4aは判別回路3の出
力cを所定の期間延長して出力する信号生成回路、5は
信号生成回路4aの外部に接続されその容量によって信
号生成回路4aが延長する所定の期間の長さを調整する
ためのコンデンサである。
<Embodiment 2> Next, a circuit for protecting an IC according to a second embodiment of the present invention from overheating will be described.
FIG. 4 is a block diagram showing the structure of a circuit for protecting an IC from overheating according to the second embodiment of the present invention. 4, blocks denoted by reference numerals 1 to 3 are the same as the temperature monitor circuit 1, the monitor result output circuit 2 and the determination circuit 3 of the circuit for protecting the IC according to the first embodiment shown in FIG. 1 from overheating. Blocks having a function, 4a is a signal generation circuit that outputs the output c of the determination circuit 3 by extending it for a predetermined period, and 5 is connected to the outside of the signal generation circuit 4a and the signal generation circuit 4a extends by the capacity thereof. Is a capacitor for adjusting the length of the period.

【0040】図4の信号生成回路4aは、時間を決める
コンデンサ5を外付けとし、ICが基準温度以下になっ
てからさらに過熱保護状態を保つ時間をコンデンサ5の
容量の設定によって可変にしたものである。温度モニタ
回路1が設置されるICは、熱容量や放熱効率の違いに
よって温度の下がり方が異なる。そのため、単位時間当
たりの温度降下が大きいときは、過熱保護状態を保つ時
間を長くするようにコンデンサ5の容量を設定する。
In the signal generating circuit 4a of FIG. 4, the capacitor 5 for determining the time is externally attached, and the time for keeping the overheat protection state after the IC becomes lower than the reference temperature is made variable by setting the capacity of the capacitor 5. Is. In the IC in which the temperature monitor circuit 1 is installed, the way in which the temperature drops depends on the difference in heat capacity and heat dissipation efficiency. Therefore, when the temperature drop per unit time is large, the capacity of the capacitor 5 is set so that the time for maintaining the overheat protection state is lengthened.

【0041】図5は、図4に示した過熱保護回路の一例
を示す回路図である。温度モニタ回路1から判別回路3
までは、図3に示した第1実施例の過熱保護回路と同一
の構成である。信号生成回路4aタイマ部分にNAND
ゲートを2つ用いたマルチバイブレータを配設して延長
時間を設定するようにしている。
FIG. 5 is a circuit diagram showing an example of the overheat protection circuit shown in FIG. From the temperature monitor circuit 1 to the discrimination circuit 3
Up to the above, the configuration is the same as that of the overheat protection circuit of the first embodiment shown in FIG. NAND in the signal generation circuit 4a timer part
A multivibrator using two gates is arranged to set the extension time.

【0042】信号生成回路4aにおいて、I3,I4は
電源電位Vccからそれぞれ所定の値に保たれた直流電
流を供給する定電流源、Q3は比較器COM1の出力端
子及び定電流源I3に接続したエミッタとNPNバイポ
ーラトランジスタQ1のベースに接続した一つのコレク
タと互いに接続した他のコレクタとベースとを有するP
NPマルチコレクタトランジスタ、Q4はマルチコレク
タトランジスタQ3のベースに接続しベースと出力端子
Yに接続したコレクタと直流電圧源Vrの負電極に接続
したエミッタとを有するNPNバイポーラトランジス
タ、ND1は比較器COM1の出力端子に接続した一方
の入力端子と他方の入力端子と出力端子とを有する2入
力NANDゲート、C2は2入力NANDゲートND1
の出力端子に接続した一方端と他方端とを有するコンデ
ンサ、R4は電源電位Vccに接続した一方端と他方端
とを有する抵抗、R5はコンデンサC2の他方端に接続
した一方端と直流電圧源Vrの負電極に接続した他方端
とを有する抵抗、ND2はコンデンサC2の他方端に接
続した一方の入力端子と抵抗R4の他方端に接続した他
方の入力端子とNANDゲートND1の他方の入力端子
に接続した出力端子とを有する2入力NANDゲート、
IN3はNANDゲートND2の出力端子に接続した入
力端子と出力端子とを有するインバータ、Q5はインバ
ータIN3の出力端子及び定電流源I4に接続したベー
スと直流電圧源Vrの負電極に接続したエミッタと出力
端子Yに接続したコレクタとを有するNPNバイポーラ
トランジスタである。
In the signal generating circuit 4a, I3 and I4 are constant current sources for supplying a direct current kept at a predetermined value from the power supply potential Vcc, and Q3 is connected to the output terminal of the comparator COM1 and the constant current source I3. P having an emitter and one collector connected to the base of the NPN bipolar transistor Q1, and another collector and base connected to each other
NP multi-collector transistor, Q4 is an NPN bipolar transistor having a collector connected to the base of the multi-collector transistor Q3 and having a base connected to the output terminal Y, and an emitter connected to the negative electrode of the DC voltage source Vr. ND1 is a comparator COM1. A 2-input NAND gate having one input terminal connected to the output terminal and the other input terminal and an output terminal, C2 is a 2-input NAND gate ND1
, A capacitor having one end and the other end connected to the output terminal, R4 is a resistor having one end and the other end connected to the power supply potential Vcc, R5 is one end connected to the other end of the capacitor C2 and a DC voltage source A resistor having the other end connected to the negative electrode of Vr, ND2 is one input terminal connected to the other end of the capacitor C2, the other input terminal connected to the other end of the resistor R4, and the other input terminal of the NAND gate ND1. A two-input NAND gate having an output terminal connected to
IN3 is an inverter having an input terminal connected to the output terminal of the NAND gate ND2 and an output terminal, Q5 is an output terminal of the inverter IN3 and a base connected to the constant current source I4, and an emitter connected to the negative electrode of the DC voltage source Vr. It is an NPN bipolar transistor having a collector connected to the output terminal Y.

【0043】次に、図5に示したICを過熱から保護す
る回路の動作について説明する。トランジスタQ3及び
Q4の動作については、図3に示したICを過熱から保
護する回路と同様である。
Next, the operation of the circuit shown in FIG. 5 for protecting the IC from overheating will be described. The operation of the transistors Q3 and Q4 is the same as the circuit for protecting the IC from overheating shown in FIG.

【0044】ICの温度が過熱保護を必要とする基準温
度以上になると、比較器COM1の出力がハイレベルと
なり、従って、NANDゲートND1の入力が共にハイ
レベルとなるため、瞬間的に抵抗R5の一方端の電圧が
定電圧源Vrの負電極の電圧レベルよりもさらに低くな
る。その後しばらくすると、抵抗R5を通して供給され
る電荷によって抵抗R5の一方端の電圧は定電圧電源V
rに戻る。このときNANDゲートND2の入力端子
は、一方がローレベルで他方がハイレベルであるため、
NANDゲートND2の出力はハイレベルを維持する。
When the temperature of the IC becomes higher than the reference temperature requiring overheat protection, the output of the comparator COM1 becomes high level, and therefore the inputs of the NAND gate ND1 both become high level. The voltage at one end becomes even lower than the voltage level of the negative electrode of the constant voltage source Vr. After a while, the voltage at one end of the resistor R5 is changed to the constant voltage power source V by the charge supplied through the resistor R5.
Return to r. At this time, one of the input terminals of the NAND gate ND2 is at low level and the other is at high level.
The output of the NAND gate ND2 maintains high level.

【0045】次に、過熱保護の結果、ICの温度が基準
温度まで下がると、比較器COM1の出力はローレベル
になる。NANDゲートND1の入力端子の一方がロー
レベルになるため、NANDゲートND1の出力はハイ
レベルからローレベルに変化する。この変化によって、
抵抗R5の一方端の電圧は瞬間的にハイレベルに達し、
NANDゲートND2の出力はハイレベルからローレベ
ルに変化する。従って、インバータIN3の出力がハイ
レベルになり、トランジスタQ5がオンしてICの動作
を規制するため出力信号を出力端子Yから出力する。
Next, as a result of the overheat protection, when the temperature of the IC falls to the reference temperature, the output of the comparator COM1 becomes low level. Since one of the input terminals of the NAND gate ND1 becomes low level, the output of the NAND gate ND1 changes from high level to low level. By this change,
The voltage at one end of the resistor R5 momentarily reaches a high level,
The output of the NAND gate ND2 changes from high level to low level. Therefore, the output of the inverter IN3 becomes high level, the transistor Q5 is turned on, and the output signal is output from the output terminal Y to regulate the operation of the IC.

【0046】少し時間が経過してコンデンサC2の電荷
が抵抗R5を通って引き抜かれると、NANDゲートN
D2の入力は一方がローレベルになるため、NANDゲ
ートND2の出力がハイレベルに変化してトランジスタ
Q5はオフするので、過熱保護状態は解除される。
When the charge of the capacitor C2 is extracted through the resistor R5 after a short time, the NAND gate N
Since one of the inputs of D2 becomes low level, the output of the NAND gate ND2 changes to high level and the transistor Q5 turns off, so that the overheat protection state is released.

【0047】信号生成回路4aがICの過熱保護状態を
延長する時間はコンデンサC2の容量に比例しており、
外付けのコンデンサC2を調整することで、過熱保護動
作解除までの時間を調整することができる。
The time for which the signal generation circuit 4a extends the overheat protection state of the IC is proportional to the capacity of the capacitor C2.
By adjusting the externally attached capacitor C2, the time until the overheat protection operation is released can be adjusted.

【0048】<実施例3>図6に第3実施例による半導
体集積回路を過熱から保護する回路のブロック図を示
す。図6において、1〜3の符号で示したブロックは、
図1に示した第1実施例によるICを過熱から保護する
回路の温度モニタ回路1、モニタ結果出力回路2及び判
別回路3と同一の機能を有するブロックであり、4bは
判別回路3の出力cを所定の期間延長して出力する信号
生成回路、6は信号生成回路4bの外部に接続されその
容量によって信号生成回路4bが延長する所定の期間の
長さを調整するためのコンデンサである。
<Third Embodiment> FIG. 6 shows a block diagram of a circuit for protecting a semiconductor integrated circuit from overheating according to a third embodiment. In FIG. 6, blocks indicated by reference numerals 1 to 3 are
A block having the same function as the temperature monitor circuit 1, the monitor result output circuit 2 and the discrimination circuit 3 of the circuit for protecting the IC according to the first embodiment shown in FIG. 1 from the overheat, and 4b is an output c of the discrimination circuit 3. Is extended for a predetermined period and is output, and 6 is a capacitor that is connected to the outside of the signal generation circuit 4b and that adjusts the length of the predetermined period that the signal generation circuit 4b extends by the capacitance thereof.

【0049】図7は第3実施例による半導体集積回路を
過熱から保護する回路の構成を示す回路図である。図7
において、C3はNANDゲートND1の出力端子に接
続した一方端と抵抗R5の一方端に接続した他方端とを
有するコンデンサである。図7と図5とを比較すればわ
かるように、第3実施例による過熱保護回路と第2実施
例による過熱保護回路とは同じ回路構成である。図6に
示した過熱保護回路が図4に示した第2実施例の過熱保
護回路と異なる点は、第2実施例における信号生成回路
4aの所定の時間を可変にするためのコンデンサ5に信
号生成回路4b内へ内蔵したコンデンサ6を用いた点で
ある。
FIG. 7 is a circuit diagram showing the structure of a circuit for protecting the semiconductor integrated circuit according to the third embodiment from overheating. Figure 7
In the above, C3 is a capacitor having one end connected to the output terminal of the NAND gate ND1 and the other end connected to one end of the resistor R5. As can be seen by comparing FIGS. 7 and 5, the overheat protection circuit according to the third embodiment and the overheat protection circuit according to the second embodiment have the same circuit configuration. The overheat protection circuit shown in FIG. 6 is different from the overheat protection circuit of the second embodiment shown in FIG. 4 in that a signal is sent to a capacitor 5 for varying a predetermined time of a signal generation circuit 4a in the second embodiment. The point is that the capacitor 6 built in the generation circuit 4b is used.

【0050】半導体集積回路の集積度や放熱効果等の違
いによる半導体集積回路の冷却速度の違いに対してコン
デンサ6の容量を設定できるが、設定した後は過熱保護
動作解除までの時間は固定される。しかしコンデンサ6
を内蔵することで、外付け素子を削減したものである。
もちろん、回路全体の動作は第1,第2実施例と同一の
効果が期待できる。
Although the capacity of the capacitor 6 can be set in accordance with the difference in the cooling rate of the semiconductor integrated circuit due to the difference in the degree of integration of the semiconductor integrated circuit and the heat radiation effect, after the setting, the time until the overheat protection operation is released is fixed. It But capacitor 6
The external elements are reduced by incorporating.
Of course, the same effects as those of the first and second embodiments can be expected in the operation of the entire circuit.

【0051】<実施例4>図8は、この発明の第4実施
例による半導体集積回路を過熱から保護する回路の構成
を示す回路図である。図8において、1aは半導体集積
回路内に設けられ半導体集積回路の温度が所定の温度よ
り高いか否かを検出するための温度モニタ回路、2aは
温度モニタ回路1のモニタ結果に応じた信号を出力する
モニタ結果出力回路であり、その他符号3及び4で示し
たブロックは図1で示した判別回路3及び信号生成回路
4に相当する部分である。
<Fourth Embodiment> FIG. 8 is a circuit diagram showing a structure of a circuit for protecting a semiconductor integrated circuit according to a fourth embodiment of the present invention from overheating. In FIG. 8, 1a is a temperature monitor circuit provided in the semiconductor integrated circuit for detecting whether or not the temperature of the semiconductor integrated circuit is higher than a predetermined temperature, and 2a is a signal according to the monitoring result of the temperature monitor circuit 1. It is a monitor result output circuit for outputting, and the other blocks indicated by reference numerals 3 and 4 are portions corresponding to the discrimination circuit 3 and the signal generation circuit 4 shown in FIG.

【0052】温度モニタ回路1aにおいて、I5,I6
は電源電位Vccからそれぞれ所定の値に保たれた直流
電流を供給する定電流源、R6は接地電位点GNDに接
続した一方端と他方端とを有する抵抗、Q6は抵抗R6
の他方端に接続したベースと抵抗R6の一方端に接続し
たエミッタと定電流源I5に接続したコレクタとを有す
るNPNバイポーラトランジスタである。抵抗R6の両
端には直流電圧電源から電圧を供給される。
In the temperature monitor circuit 1a, I5, I6
Is a constant current source for supplying a direct current maintained at a predetermined value from the power supply potential Vcc, R6 is a resistor having one end and the other end connected to the ground potential point GND, and Q6 is a resistor R6
Is an NPN bipolar transistor having a base connected to the other end of the resistor, an emitter connected to one end of the resistor R6, and a collector connected to the constant current source I5. A voltage is supplied to both ends of the resistor R6 from a DC voltage power supply.

【0053】モニタ結果出力回路2aにおいて、Vr1
は接地電位GNDに接続した負電極と正電極とを有しI
Cの温度変化によらず所定の直流電圧を正負の電極間に
発生する直流電圧電源、R7は抵抗R6の他方端に接続
した一方端と他方端とを有する抵抗、R8は抵抗R7の
他方端に接続した一方端と直流電圧電源Vr1の正電極
に接続した他方端とを有する抵抗、Q7はトランジスタ
Q6のコレクタに接続したベースと定電流源I6に接続
したコレクタと接地電位GNDに接続したエミッタとを
有しコレクタから判別回路3に対して検出結果を出力す
るNPNバイポーラトランジスタ、R9は接地電位GN
Dに接続した一方端と他方端とを有する抵抗、Q8は抵
抗R9の他方端及び信号生成回路4に接続したベースと
抵抗R6の一方端に接続したエミッタと定電流源I5に
接続したコレクタとを有するNPNバイポーラトランジ
スタ、Q9は直流電圧電源Vr1の正電極に接続したエ
ミッタと抵抗R8の一方端に接続したコレクタとトラン
ジスタQ8のコレクタに接続したベースとを有するPN
Pバイポーラトランジスタ、R10はトランジスタQ9
のベース・エミッタ間に接続された抵抗である。信号生
成回路4からトランジスタQ8のベースにフィードバッ
クされる電圧は、温度モニタ回路1及びモニタ結果出力
回路2aの動作を安定させるための電圧である。
In the monitor result output circuit 2a, Vr1
Has a negative electrode connected to the ground potential GND and a positive electrode I
A DC voltage power source that generates a predetermined DC voltage between the positive and negative electrodes regardless of the temperature change of C, R7 is a resistor having one end connected to the other end of the resistor R6 and the other end, and R8 is the other end of the resistor R7. A resistor having one end connected to and the other end connected to the positive electrode of the DC voltage power supply Vr1, Q7 is a base connected to the collector of the transistor Q6, a collector connected to the constant current source I6, and an emitter connected to the ground potential GND. And an NPN bipolar transistor that outputs a detection result from the collector to the determination circuit 3, and R9 is a ground potential GN.
A resistor having one end and the other end connected to D, Q8 is the other end of the resistor R9, a base connected to the signal generating circuit 4, an emitter connected to one end of the resistor R6, and a collector connected to the constant current source I5. An NPN bipolar transistor having a transistor Q9, a PN having an emitter connected to the positive electrode of the DC voltage power supply Vr1, a collector connected to one end of the resistor R8, and a base connected to the collector of the transistor Q8.
P bipolar transistor, R10 is transistor Q9
It is a resistor connected between the base and emitter of. The voltage fed back from the signal generation circuit 4 to the base of the transistor Q8 is a voltage for stabilizing the operation of the temperature monitor circuit 1 and the monitor result output circuit 2a.

【0054】これは温度モニタ回路1a、モニタ結果出
力回路2aを内部基準電圧Vr1の抵抗分割値とトランジ
スタのベース・エミッタ間電圧VBEとを比較する方式に
変更したものである。このようにすることで、基準とな
る直流電圧源は一つにすることができる。
This is a modification of the temperature monitor circuit 1a and the monitor result output circuit 2a in which the resistance division value of the internal reference voltage V r1 is compared with the base-emitter voltage V BE of the transistor. By doing so, the reference DC voltage source can be made one.

【0055】なお、判別回路3と信号生成回路4はこれ
までの実施例のどの回路と組み合わせてもかまわない。
The discrimination circuit 3 and the signal generation circuit 4 may be combined with any of the circuits of the above embodiments.

【0056】<実施例5>図9は、この発明の第5実施
例による半導体集積回路を過熱から保護する回路の構成
を示す回路図である。図9において、1bは半導体集積
回路内に設けられ半導体集積回路の温度が所定の温度よ
り高いか否かを検出するための温度モニタ回路、2bは
温度モニタ回路1のモニタ結果に応じた信号を出力する
モニタ結果出力回路であり、温度モニタ回路1bはバン
ドギャップ型定電圧回路Ci1に設けられており、その
他符号3及び4で示したブロックは図1で示した判別回
路3及び信号生成回路4に相当する部分である。
<Fifth Embodiment> FIG. 9 is a circuit diagram showing a structure of a circuit for protecting a semiconductor integrated circuit according to a fifth embodiment of the present invention from overheating. In FIG. 9, 1b is a temperature monitor circuit provided in the semiconductor integrated circuit for detecting whether or not the temperature of the semiconductor integrated circuit is higher than a predetermined temperature, and 2b is a signal according to the monitoring result of the temperature monitor circuit 1. The temperature monitor circuit 1b is provided in the bandgap constant voltage circuit Ci1, and the other blocks indicated by reference numerals 3 and 4 are the determination circuit 3 and the signal generation circuit 4 shown in FIG. Is a part corresponding to.

【0057】バンドギャップ型定電圧回路Ci1におい
て、R11は一方端と電源電位Vccに接続した他方端
とを有する抵抗、Q10はエミッタと抵抗R11の他方
端に接続したコレクタ及びベースとを有しコレクタ・ベ
ース間でダイオードの機能を発揮するNPNバイポーラ
トランジスタ、Q11は電源電位Vccに接続したコレ
クタとトランジスタQ10のエミッタに接続したベース
とエミッタとを有し電源電位Vccからエミッタが接続
されるノードへ定電流を供給するためのNPNバイポー
ラトランジスタ、Q12はエミッタとトランジスタQ1
0のエミッタに接続したコレクタ及びベースとを有しコ
レクタ・ベース間でダイオードの機能を発揮するNPN
バイポーラトランジスタ、Q13はベースとトランジス
タQ12のエミッタに接続したエミッタと接地電位GN
Dに接続したコレクタとを有しベースに定電圧が与えら
れてエミッタ・コレクタ間に定電流を流すPNPバイポ
ーラトランジスタである。バンドギャップ型定電圧回路
Ci1の上記の部分は、トランジスタQ11を通して定
電流を供給する定電流回路部である。
In the bandgap constant voltage circuit Ci1, R11 has a resistor having one end and the other end connected to the power supply potential Vcc, and Q10 has an emitter and a collector and a base connected to the other end of the resistor R11. An NPN bipolar transistor that exhibits a diode function between bases, Q11 has a collector connected to the power supply potential Vcc and a base and emitter connected to the emitter of the transistor Q10, and is fixed from the power supply potential Vcc to a node to which the emitter is connected. NPN bipolar transistor for supplying current, Q12 is emitter and transistor Q1
NPN that has a collector and a base connected to the emitter of 0 and exhibits a diode function between the collector and the base
A bipolar transistor, Q13 is a base, an emitter connected to the emitter of the transistor Q12, and a ground potential GN.
A PNP bipolar transistor having a collector connected to D, a constant voltage being applied to the base, and a constant current flowing between the emitter and the collector. The above portion of the band gap type constant voltage circuit Ci1 is a constant current circuit unit that supplies a constant current through the transistor Q11.

【0058】また、バンドギャップ型定電圧回路Ci1
において、Q14はエミッタとトランジスタQ11のエ
ミッタに接続したコレクタ及びベースとを有しコレクタ
・ベース間でダイオードの機能を発揮するPNPバイポ
ーラトランジスタ、Q15はトランジスタQ11のエミ
ッタに接続したエミッタとトランジスタQ14のベース
及びコレクタに接続したベースとトランジスタQ13の
ベースに接続したコレクタとを有しトランジスタQ14
に流れる電流に比例した電流を流すPNPバイポーラト
ランジスタ、Q16はベースとトランジスタQ14のコ
レクタに接続したコレクタと接地電位GNDに接続した
エミッタとを有しトランジスタQ14に流れる電流を決
定するためのNPNバイポーラトランジスタ、R13は
一方端とトランジスタQ11のエミッタに接続した他方
端とを有する抵抗、Q19は抵抗R13の一方端及びト
ランジスタQ16のベースに接続したコレクタ及びベー
スと接地電位GNDに接続したエミッタとを有しトラン
ジスタQ16に流れる電流を決めるためのNPNバイポ
ーラトランジスタ、R12は一方端とトランジスタQ1
1に接続した他方端とを有する抵抗、Q18はエミッタ
と抵抗R12の一方端に接続したコレクタとトランジス
タQ19のベースに接続したベースとを有するNPNバ
イポーラトランジスタ、R14はトランジスタQ18の
エミッタに接続した一方端と接地電位GNDに接続した
他方端とを有する抵抗、Q17はトランジスタQ15の
コレクタに接続したコレクタと接地電位GNDに接続し
たエミッタとトランジスタQ18のコレクタに接続した
ベースとを有するNPNバイポーラトランジスタ、C4
はトランジスタQ13のベースに接続した一方端とトラ
ンジスタQ18のコレクタに接続した他方端とを有する
コンデンサである。
Further, the band gap type constant voltage circuit Ci1
In, Q14 is a PNP bipolar transistor which has an emitter and a collector and a base connected to the emitter of the transistor Q11 and exhibits a diode function between the collector and the base. Q15 is an emitter connected to the emitter of the transistor Q11 and a base of the transistor Q14. And a transistor Q14 having a base connected to the collector and a collector connected to the base of the transistor Q13.
, A PNP bipolar transistor for flowing a current proportional to the current flowing through the transistor, Q16 is an NPN bipolar transistor for determining the current flowing through the transistor Q14 having a base, a collector connected to the collector of the transistor Q14 and an emitter connected to the ground potential GND. , R13 has a resistor having one end and the other end connected to the emitter of the transistor Q11, Q19 has one end of the resistor R13 and a collector and base connected to the base of the transistor Q16, and an emitter connected to the ground potential GND. An NPN bipolar transistor for determining the current flowing through the transistor Q16, R12 is provided at one end and the transistor Q1.
A resistor having an opposite end connected to 1, a Q18 is an NPN bipolar transistor having an emitter and a collector connected to one end of a resistor R12, and a base connected to the base of a transistor Q19, and R14 is connected to an emitter of the transistor Q18. A resistor having an end and the other end connected to the ground potential GND, Q17 is an NPN bipolar transistor having a collector connected to the collector of the transistor Q15, an emitter connected to the ground potential GND, and a base connected to the collector of the transistor Q18, C4.
Is a capacitor having one end connected to the base of the transistor Q13 and the other end connected to the collector of the transistor Q18.

【0059】トランジスタQ17のベース・エミッタ間
電圧をVBE17とし、トランジスタQ19のベース・エミ
ッタ間電圧とトランジスタQ18のベース・エミッタ間
電圧との差をΔVBEとし、抵抗R12,R14の抵抗値
をr12,r14とし、トランジスタQ17のコレクタ
・エミッタ間に発生する電圧をEREFとすると、EREF
BE17+ΔVBE×r12/r14で与えられる。反転増
幅された増幅電圧ΔVBE×r12/r14がΔVBEと逆
極性であることから、抵抗値r12,r14を適当に選
べば、VBE17とΔVBE×r12/r14との温度変化は
互いにキャンセルすることができる。
The base-emitter voltage of the transistor Q17 is V BE17 , the difference between the base-emitter voltage of the transistor Q19 and the base-emitter voltage of the transistor Q18 is ΔV BE, and the resistance values of the resistors R12 and R14 are r12. , R14 and the voltage generated between the collector and emitter of the transistor Q17 is E REF , E REF =
It is given by V BE17 + ΔV BE × r12 / r14. Since the amplified voltage ΔV BE × r12 / r14 which is inverted and amplified is [Delta] V BE opposite polarity, if the resistance value r12, r14 suitably choose, temperature changes cancel each other between the V BE17 and ΔV BE × r12 / r14 can do.

【0060】しかし、トランジスタQ17のベース・エ
ミッタ間電圧VBE17がICの温度によって変化するた
め、それを基準電圧と比較することによってICの温度
が過熱保護を行わなければならない温度に達したか否か
を検出することができる。
However, since the base-emitter voltage V BE17 of the transistor Q17 changes depending on the temperature of the IC, by comparing it with the reference voltage, it is determined whether the temperature of the IC has reached a temperature at which overheat protection should be performed. Can be detected.

【0061】モニタ結果出力回路2bにおいて、I7、
I8は電源電位Vccからそれぞれ所定の値に保たれた
直流電流を供給する定電流源、R15はトランジスタQ
11のエミッタに接続した一方端と他方端とを有する抵
抗、R16は抵抗R15の他方端に接続した一方端と接
地電位GNDに接続した他方端とを有する抵抗、トラン
ジスタQ20は定電流源I7に接続したエミッタとトラ
ンジスタQ17のベースに接続したベースとコレクタと
を有するPNPバイポーラトランジスタ、Q21は定電
流源I7に接続したエミッタと抵抗R15の一方端に接
続したベースとコレクタとを有するPNPバイポーラト
ランジスタ、Q22はトランジスタQ20のコレクタに
接続されたコレクタ及びベースと接地電位GNDに接続
されたエミッタとを有するNPNバイポーラトランジス
タ、Q23はトランジスタQ21のコレクタに接続され
たコレクタとトランジスタQ22のベースに接続された
ベースと接地電位GNDに接続されたエミッタとを有す
るNPNバイポーラトランジスタ、トランジスタQ23
のコレクタに接続したベースと接地電位GNDに接続さ
れたエミッタと定電流源I8及び判別回路3に接続され
たコレクタとを有するNPNバイポーラトランジスタで
ある。
In the monitor result output circuit 2b, I7,
I8 is a constant current source for supplying a direct current maintained at a predetermined value from the power supply potential Vcc, and R15 is a transistor Q.
A resistor having one end connected to the emitter of 11 and the other end, R16 is a resistor having one end connected to the other end of the resistor R15 and the other end connected to the ground potential GND, and the transistor Q20 is a constant current source I7. A PNP bipolar transistor having a connected emitter and a base connected to the base of a transistor Q17 and a collector; Q21 a PNP bipolar transistor having an emitter connected to the constant current source I7 and a base and collector connected to one end of a resistor R15; Q22 is an NPN bipolar transistor having a collector and a base connected to the collector of the transistor Q20 and an emitter connected to the ground potential GND, and Q23 is a collector connected to the collector of the transistor Q21 and a base connected to the base of the transistor Q22. And ground potential NPN bipolar transistor having an emitter connected to ND, the transistor Q23
Is an NPN bipolar transistor having a base connected to the collector, an emitter connected to the ground potential GND, and a collector connected to the constant current source I8 and the discrimination circuit 3.

【0062】抵抗R16の一方端に発生してトランジス
タQ21のベースに与えられる電圧が過熱保護を開始す
る基準温度に対応する基準電圧である。抵抗R16には
トランジスタQ11から一定の電流が供給される。な
お、回路の動作を安定させるため、トランジスタQ21
のベースに信号生成回路4から出力に応じて所定の電圧
がフィードバックされる。
The voltage generated at one end of the resistor R16 and applied to the base of the transistor Q21 is the reference voltage corresponding to the reference temperature at which overheat protection is started. A constant current is supplied to the resistor R16 from the transistor Q11. In order to stabilize the operation of the circuit, the transistor Q21
A predetermined voltage is fed back to the base of the signal generation circuit 4 in accordance with the output.

【0063】ここに示した温度モニタ回路1b及びモニ
タ結果出力回路2bは、バンドギャップ型定電圧回路と
コンパレータの組み合わせ回路で構成したものである。
なお、この実施例も判別回路3と信号生成回路4はこれ
までの実施例のどの回路と組み合わせてもかまわない。
The temperature monitor circuit 1b and the monitor result output circuit 2b shown here are composed of a combination circuit of a band gap type constant voltage circuit and a comparator.
In this embodiment as well, the discrimination circuit 3 and the signal generation circuit 4 may be combined with any of the circuits of the previous embodiments.

【0064】[0064]

【発明の効果】以上のように請求項1記載の発明の半導
体集積回路を過熱から保護する回路によれば、所定時間
続けて与えられる温度検出手段の出力に限り、温度検出
手段の出力がなくなった後も前記温度検出手段の出力を
所定の期間延長して出力する信号出力手段を備えて構成
されているので、所定の時間以上の過熱状態で動作を開
始し、過熱保護動作解除状態になってから所定の期間出
力を固定することができるので、温度ヒステリシスルー
プを持っておらず、温度ヒステリシスループ内で誤動作
をして出力にロックがかかるということのない過熱保護
回路を得ることができるという効果がある。
As described above, according to the circuit for protecting the semiconductor integrated circuit of the invention described in claim 1 from overheating, the output of the temperature detecting means is lost only for the output of the temperature detecting means continuously given for a predetermined time. Since it is configured to include a signal output means for extending the output of the temperature detecting means for a predetermined period even after the output, the operation is started in the overheated state for a predetermined time or longer, and the overheat protection operation is released. Since the output can be fixed for a predetermined period after the start, it is possible to obtain an overheat protection circuit that does not have a temperature hysteresis loop and does not malfunction due to malfunction in the temperature hysteresis loop and lock the output. effective.

【0065】請求項2記載の発明の半導体集積回路を過
熱から保護する回路によれば、所定時間続けて温度検出
手段から出力が与えられないときは、判別手段によっ
て、温度検出手段の出力に対して応答しなくても済み、
半導体集積回路の温度が所定の温度以下になってから、
信号生成手段によって、所定の期間しばらく信号を出力
し続けることができ、温度ヒステリシスループ内で誤動
作をして出力にロックがかかるということのない過熱保
護回路を容易に構成することができるという効果があ
る。
According to the second aspect of the circuit for protecting the semiconductor integrated circuit from overheating, when the output from the temperature detecting means is not given for a predetermined time, the determining means determines the output of the temperature detecting means. I don't have to respond
After the temperature of the semiconductor integrated circuit drops below a specified temperature,
With the signal generation means, it is possible to continue to output a signal for a predetermined period of time, and it is possible to easily configure an overheat protection circuit that does not malfunction in the temperature hysteresis loop and lock the output. is there.

【0066】請求項3記載の発明の半導体集積回路を過
熱から保護する回路によれば、半導体集積回路の冷却速
度に応じて所定の期間を設定して個々の半導体集積回路
に応じた過熱保護を容易に行うことができるという効果
がある。
According to the circuit for protecting the semiconductor integrated circuit from overheating of the third aspect of the invention, a predetermined period is set according to the cooling rate of the semiconductor integrated circuit, and the overheat protection corresponding to each semiconductor integrated circuit is provided. The effect is that it can be easily performed.

【0067】請求項4記載の発明半導体集積回路を過熱
から保護する回路によれば、半導体集積回路に内蔵され
た容量に応じて所定の期間の長さが調整可能なため、所
定の機関を調整可能な小型を過熱から保護する回路が容
易に得られるという効果がある。
According to the fourth aspect of the present invention, in the circuit for protecting the semiconductor integrated circuit from overheating, the length of the predetermined period can be adjusted according to the capacity built in the semiconductor integrated circuit. The effect is to easily obtain a circuit that protects the possible small size from overheating.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の第1実施例による半導体集積回路
を過熱から保護する回路の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing a configuration of a circuit for protecting a semiconductor integrated circuit from overheating according to a first embodiment of the present invention.

【図2】 図1に示した過熱保護回路の動作を示すタイ
ミングチャートである。
FIG. 2 is a timing chart showing an operation of the overheat protection circuit shown in FIG.

【図3】 この発明の第1の実施例による半導体集積回
路を過熱から保護する回路の構成を示す回路図である。
FIG. 3 is a circuit diagram showing a configuration of a circuit for protecting the semiconductor integrated circuit from overheating according to the first embodiment of the present invention.

【図4】 この発明の第2実施例による半導体集積回路
を過熱から保護する回路の構成を示すブロック図であ
る。
FIG. 4 is a block diagram showing a configuration of a circuit for protecting a semiconductor integrated circuit from overheating according to a second embodiment of the present invention.

【図5】 図4に示した半導体集積回路を過熱から保護
する回路の構成の一例を示す回路図である。
5 is a circuit diagram showing an example of a configuration of a circuit for protecting the semiconductor integrated circuit shown in FIG. 4 from overheating.

【図6】 この発明の第3の実施例による半導体集積回
路を過熱から保護する回路の構成を示すブロック図であ
る。
FIG. 6 is a block diagram showing a configuration of a circuit for protecting a semiconductor integrated circuit from overheating according to a third embodiment of the present invention.

【図7】 図6に示した半導体集積回路を過熱から保護
する回路の構成の一例を示す回路図である。
7 is a circuit diagram showing an example of the configuration of a circuit for protecting the semiconductor integrated circuit shown in FIG. 6 from overheating.

【図8】 この発明の第4実施例による半導体集積回路
を過熱から保護する回路の回路図である。
FIG. 8 is a circuit diagram of a circuit for protecting a semiconductor integrated circuit from overheating according to a fourth embodiment of the present invention.

【図9】 この発明の第5実施例による半導体集積回路
を過熱から保護する回路の回路図である。
FIG. 9 is a circuit diagram of a circuit for protecting a semiconductor integrated circuit from overheating according to a fifth embodiment of the present invention.

【図10】 従来の半導体集積回路を過熱から保護する
回路の構成を示すブロック図である。
FIG. 10 is a block diagram showing a configuration of a circuit for protecting a conventional semiconductor integrated circuit from overheating.

【図11】 従来の半導体集積回路を過熱から保護する
回路の動作を説明するための特性図である。
FIG. 11 is a characteristic diagram for explaining the operation of a conventional circuit that protects a semiconductor integrated circuit from overheating.

【符号の説明】[Explanation of symbols]

1,1a,1b 温度モニタ回路,2,2a,2b モ
ニタ結果出力回路,3判別回路,4,4a,4b 信号
生成回路。
1, 1a, 1b temperature monitor circuit, 2, 2a, 2b monitor result output circuit, 3 determination circuit, 4, 4a, 4b signal generation circuit.

【手続補正書】[Procedure amendment]

【提出日】平成6年5月16日[Submission date] May 16, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図11[Name of item to be corrected] Fig. 11

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図11】 FIG. 11

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体集積回路の所定の位置に設けられ
該半導体集積回路の前記所定の位置の温度が基準となる
所定の温度を越えたか否かを検出して検出結果を出力す
る温度検出手段と、 所定時間続けて与えられる前記温度検出手段の出力に限
り、前記温度検出手段の出力がなくなった後も前記温度
検出手段の出力を所定の期間延長して出力する信号出力
手段とを備える、半導体集積回路を過熱から保護する回
路。
1. A temperature detecting means which is provided at a predetermined position of a semiconductor integrated circuit and detects whether or not the temperature at the predetermined position of the semiconductor integrated circuit exceeds a predetermined reference temperature and outputs a detection result. And a signal output means for extending the output of the temperature detecting means for a predetermined period even after the output of the temperature detecting means is exhausted, as long as the output of the temperature detecting means is continuously given for a predetermined time, A circuit that protects semiconductor integrated circuits from overheating.
【請求項2】 前記信号出力手段は、 前記温度検出手段の出力が所定時間続けて与えられてい
るか否かを判別する判別手段と、 前記判別手段の判別結果に応じて、前記温度検出手段の
出力が前記判別手段の判別後に継続している期間及び前
記出力の終了後前記所定の期間の間中、信号を生成して
出力する信号生成手段とを備える、請求項1記載の半導
体集積回路を過熱から保護する回路。
2. The signal output means determines whether or not the output of the temperature detecting means is continuously applied for a predetermined time, and the temperature detecting means of the temperature detecting means according to the determination result of the determining means. 2. The semiconductor integrated circuit according to claim 1, further comprising a signal generation unit that generates and outputs a signal during a period in which the output continues after the determination by the determination unit and during the predetermined period after the output ends. Circuit that protects from overheating.
【請求項3】 前記信号生成手段は、前記半導体集積回
路の外部に接続される容量に応じて前記所定の期間の長
さが調整可能なことを特徴とする、請求項2記載の半導
体集積回路を過熱から保護する回路。
3. The semiconductor integrated circuit according to claim 2, wherein the signal generating means is capable of adjusting the length of the predetermined period according to a capacitance connected to the outside of the semiconductor integrated circuit. Circuit that protects against overheating.
【請求項4】 前記信号生成手段は、前記半導体集積回
路に内蔵された容量に応じて前記所定の期間の長さが調
整可能なことを特徴とする、請求項2記載の半導体集積
回路を過熱から保護する回路。
4. The semiconductor integrated circuit according to claim 2, wherein the signal generating means is capable of adjusting the length of the predetermined period according to the capacity built in the semiconductor integrated circuit. Circuit to protect from.
JP08951394A 1994-04-27 1994-04-27 Circuits that protect semiconductor integrated circuits from overheating Expired - Lifetime JP3386228B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08951394A JP3386228B2 (en) 1994-04-27 1994-04-27 Circuits that protect semiconductor integrated circuits from overheating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08951394A JP3386228B2 (en) 1994-04-27 1994-04-27 Circuits that protect semiconductor integrated circuits from overheating

Publications (2)

Publication Number Publication Date
JPH07297357A true JPH07297357A (en) 1995-11-10
JP3386228B2 JP3386228B2 (en) 2003-03-17

Family

ID=13972873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08951394A Expired - Lifetime JP3386228B2 (en) 1994-04-27 1994-04-27 Circuits that protect semiconductor integrated circuits from overheating

Country Status (1)

Country Link
JP (1) JP3386228B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154658A (en) * 2014-02-18 2015-08-24 セイコーエプソン株式会社 circuit device and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154658A (en) * 2014-02-18 2015-08-24 セイコーエプソン株式会社 circuit device and electronic equipment

Also Published As

Publication number Publication date
JP3386228B2 (en) 2003-03-17

Similar Documents

Publication Publication Date Title
US5838578A (en) Method and apparatus for programmable thermal sensor for an integrated circuit
US4787007A (en) Output driver circuit
US5859757A (en) Output driving circuit for use in DC stabilized power supply circuit
US20070086807A1 (en) Image forming apparatus with detachable power-requiring unit
US7420792B2 (en) Linear charger where the material temperature directly affects the circuit thermal control
US7440249B2 (en) Undervoltage detection circuit
US6987655B2 (en) Thermal overload protection circuit for an automotive ignition system
CN113009953B (en) Semiconductor integrated circuit for regulator and fan motor system
JPS63269376A (en) Control circuit for recording carrier formed into integrated circuit
US4947091A (en) Device for preventing a coil of a brushless motor from burning
JP4397562B2 (en) Bandgap reference circuit
US4041544A (en) DC to AC inverter having improved switching efficiency, overload and thermal protection features
JP3386228B2 (en) Circuits that protect semiconductor integrated circuits from overheating
EP0344715A2 (en) Semiconductor integrated circuit device having temperature detecting means
JP2009232550A (en) Semiconductor integrated circuit for charging control
US6545478B2 (en) Electronic ignition device for an engine
US5434488A (en) Device for preventing the burning of a coil for a brushless motor and capable of controlling the speed of the motor
JP2001235490A (en) Overcurrent detection circuit
JP2010004683A (en) Overheating protective circuit
JP2826322B2 (en) Semiconductor device
JP3334337B2 (en) Overheat detection circuit
JPH02136029A (en) Current limiter circuit
JPH06121452A (en) Heat protecting circuit
JPS5953652B2 (en) Proximity switch
JPS59171224A (en) Integrated circuit

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080110

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090110

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20110110

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20110110

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120110

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20140110

EXPY Cancellation because of completion of term