JPH0729258A - Ｖｔｒ装置 - Google Patents
Ｖｔｒ装置Info
- Publication number
- JPH0729258A JPH0729258A JP5174442A JP17444293A JPH0729258A JP H0729258 A JPH0729258 A JP H0729258A JP 5174442 A JP5174442 A JP 5174442A JP 17444293 A JP17444293 A JP 17444293A JP H0729258 A JPH0729258 A JP H0729258A
- Authority
- JP
- Japan
- Prior art keywords
- video data
- data
- clock
- synchronization
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Management Or Editing Of Information On Record Carriers (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】入力ビデオデータがない場合でも、サーボロッ
クを可能とする。 【構成】スイッチ１４のａ側に入力ビデオデータＤＶsi
を供給し、そのｂ側に内部形成のビデオデータＤＶsoを
供給する。スイッチ１４を電源オン後に一定時間ｂ側に
接続する。スイッチ１４の出力データをパラレル変換し
たデータＤＶｐより処理ブロック１８の同期検出回路２
０でＥＡＶ、ＳＡＶ（Ｆ，Ｖ，Ｈ）を抽出し、フライホ
イール回路２１より同期信号を出力し、信号処理回路２
２でサーボ基準信号を形成する。処理ブロック１８に
は、ＰＬＬ回路１６でビデオデータが検出される場合は
ＰＬＬ回路１６の出力クロックＣＫｐを供給し、ビデオ
データが検出されない場合は内部クロックＣＫpoを供給
する。入力ビデオデータＤＶsiがない場合でも、クロッ
クＣＫpoによってフライホイール回路２１よりビデオデ
ータＤＶsoに同期した同期信号が出力され続け、サーボ
ロックが可能となる。
クを可能とする。 【構成】スイッチ１４のａ側に入力ビデオデータＤＶsi
を供給し、そのｂ側に内部形成のビデオデータＤＶsoを
供給する。スイッチ１４を電源オン後に一定時間ｂ側に
接続する。スイッチ１４の出力データをパラレル変換し
たデータＤＶｐより処理ブロック１８の同期検出回路２
０でＥＡＶ、ＳＡＶ（Ｆ，Ｖ，Ｈ）を抽出し、フライホ
イール回路２１より同期信号を出力し、信号処理回路２
２でサーボ基準信号を形成する。処理ブロック１８に
は、ＰＬＬ回路１６でビデオデータが検出される場合は
ＰＬＬ回路１６の出力クロックＣＫｐを供給し、ビデオ
データが検出されない場合は内部クロックＣＫpoを供給
する。入力ビデオデータＤＶsiがない場合でも、クロッ
クＣＫpoによってフライホイール回路２１よりビデオデ
ータＤＶsoに同期した同期信号が出力され続け、サーボ
ロックが可能となる。
Description
【０００１】
【産業上の利用分野】この発明は、例えば編集システム
に適用して好適なＶＴＲ装置に関する。
に適用して好適なＶＴＲ装置に関する。
【０００２】
【従来の技術】図７は、ディジタルＶＴＲを使用した編
集システムの構成例を示している。図において、１はマ
スター側のディジタルＶＴＲ、２はスレーブ側のディジ
タルＶＴＲ、３はＶＴＲ２側に接続されたモニタであ
る。
集システムの構成例を示している。図において、１はマ
スター側のディジタルＶＴＲ、２はスレーブ側のディジ
タルＶＴＲ、３はＶＴＲ２側に接続されたモニタであ
る。
【０００３】ＶＴＲ１からはシリアルインタフェースフ
ォーマット（ＳＭＰＴＥ２５９Ｍ参照）でもってディジ
タルビデオデータＤＶｓがＶＴＲ２に供給される。ＶＴ
Ｒ２が編集モードにあるときは、例えばビデオデータＤ
Ｖｓより検出される同期信号に基づいてサーボ基準信号
を得ることでサーボ動作が行なわれる。
ォーマット（ＳＭＰＴＥ２５９Ｍ参照）でもってディジ
タルビデオデータＤＶｓがＶＴＲ２に供給される。ＶＴ
Ｒ２が編集モードにあるときは、例えばビデオデータＤ
Ｖｓより検出される同期信号に基づいてサーボ基準信号
を得ることでサーボ動作が行なわれる。
【０００４】
【発明が解決しようとする課題】ＶＴＲ２が編集モード
にあるとき、このＶＴＲ２にＶＴＲ１よりビデオデータ
ＤＶｓが供給されないときは、サーボロックできなくな
る。そのため、例えば編集モードでの再生ではモニタ３
に表示される再生画に乱れが生じるという問題点があっ
た。
にあるとき、このＶＴＲ２にＶＴＲ１よりビデオデータ
ＤＶｓが供給されないときは、サーボロックできなくな
る。そのため、例えば編集モードでの再生ではモニタ３
に表示される再生画に乱れが生じるという問題点があっ
た。
【０００５】そこで、この発明では、入力ビデオデータ
がない場合にも、サーボロックが可能となるＶＴＲ装置
を提供するものである。
がない場合にも、サーボロックが可能となるＶＴＲ装置
を提供するものである。
【０００６】
【課題を解決するための手段】この発明に係るＶＴＲ装
置は、同期信号に基づいてサーボ基準信号を形成するサ
ーボ基準信号形成手段と、内部同期信号を発生する内部
同期信号発生手段と、サーボ基準信号形成手段で外部同
期信号を使用できる状態と内部同期信号を使用できる状
態に切り換える同期切換手段とを備え、再生または記録
の動作前に一定時間同期切換手段で内部同期信号を使用
できる状態にし、一定期間経過後に同期切換手段で外部
同期信号を使用できる状態にするものである。
置は、同期信号に基づいてサーボ基準信号を形成するサ
ーボ基準信号形成手段と、内部同期信号を発生する内部
同期信号発生手段と、サーボ基準信号形成手段で外部同
期信号を使用できる状態と内部同期信号を使用できる状
態に切り換える同期切換手段とを備え、再生または記録
の動作前に一定時間同期切換手段で内部同期信号を使用
できる状態にし、一定期間経過後に同期切換手段で外部
同期信号を使用できる状態にするものである。
【０００７】
【作用】この発明においては、再生または記録の動作前
にサーボ基準信号形成手段では一定時間内部同期信号を
使用できる状態とされるため、例えばサーボ基準信号形
成手段に供給される同期信号の経路にフライホイール手
段を介在させることで、外部同期信号がなくても一定期
間経過後にもサーボ基準信号形成手段には同期信号が継
続して供給されることになる。そのため、サーボ基準信
号形成手段では同期信号に基づいてサーボ基準信号が継
続して形成されるため、サーボロックが可能となり、再
生画の乱れを防止することが可能となる。
にサーボ基準信号形成手段では一定時間内部同期信号を
使用できる状態とされるため、例えばサーボ基準信号形
成手段に供給される同期信号の経路にフライホイール手
段を介在させることで、外部同期信号がなくても一定期
間経過後にもサーボ基準信号形成手段には同期信号が継
続して供給されることになる。そのため、サーボ基準信
号形成手段では同期信号に基づいてサーボ基準信号が継
続して形成されるため、サーボロックが可能となり、再
生画の乱れを防止することが可能となる。
【０００８】
【実施例】以下、図１を参照しながら、この発明の第１
実施例について説明する。本例はディジタルビデオデー
タの記録再生を行なうディジタルＶＴＲ装置に適用した
例である。
実施例について説明する。本例はディジタルビデオデー
タの記録再生を行なうディジタルＶＴＲ装置に適用した
例である。
【０００９】図において、１１は外部よりシリアルイン
タフェースフォーマット（ＳＭＰＴＥ２５９Ｍ参照）に
よるシリアル形式のディジタルビデオデータＤＶsiが供
給される入力端子である。この入力端子１１に供給され
るビデオデータＤＶsiは処理ブロック１２に供給され
る。処理ブロック４では、ＮＲＺデータへの変換やデス
クランブル等が行なわれて、１０ビットパラレルデータ
およびパラレルクロックが出力される。
タフェースフォーマット（ＳＭＰＴＥ２５９Ｍ参照）に
よるシリアル形式のディジタルビデオデータＤＶsiが供
給される入力端子である。この入力端子１１に供給され
るビデオデータＤＶsiは処理ブロック１２に供給され
る。処理ブロック４では、ＮＲＺデータへの変換やデス
クランブル等が行なわれて、１０ビットパラレルデータ
およびパラレルクロックが出力される。
【００１０】すなわち、ビデオデータＤＶsiは同軸ケー
ブルでの伝送損失を補償するケーブルイコライザ１３を
介して切換スイッチ１４のａ側の固定端子に供給され
る。切換スイッチ１４より出力されるシリアル形式のデ
ィジタルビデオデータはシリアル／パラレル変換回路
（Ｓ／Ｐ変換回路）１５に供給され、４：２：２パラレ
ルビデオデータ（ＣＣＩＲ６０１，ＲＰ１２５参照）と
しての１０ビットのパラレル形式のディジタルビデオデ
ータＤＶｐに変換される。
ブルでの伝送損失を補償するケーブルイコライザ１３を
介して切換スイッチ１４のａ側の固定端子に供給され
る。切換スイッチ１４より出力されるシリアル形式のデ
ィジタルビデオデータはシリアル／パラレル変換回路
（Ｓ／Ｐ変換回路）１５に供給され、４：２：２パラレ
ルビデオデータ（ＣＣＩＲ６０１，ＲＰ１２５参照）と
しての１０ビットのパラレル形式のディジタルビデオデ
ータＤＶｐに変換される。
【００１１】切換スイッチ１４より出力されるシリアル
形式のディジタルビデオデータはクロック検出手段とし
てのＰＬＬ回路１６に供給される。ＰＬＬ回路１６で
は、ビデオデータのエッジ検出が行なわれて２７０ＭＨ
ｚのクロック（図示せず）が出力されると共に、２７Ｍ
ＨｚのパラレルクロックＣＫｐが出力される。また、Ｐ
ＬＬ回路１６では、シリアル形式のディジタルビデオデ
ータの有無の検出が行なわれ、データ検出信号ＳＤが出
力される。
形式のディジタルビデオデータはクロック検出手段とし
てのＰＬＬ回路１６に供給される。ＰＬＬ回路１６で
は、ビデオデータのエッジ検出が行なわれて２７０ＭＨ
ｚのクロック（図示せず）が出力されると共に、２７Ｍ
ＨｚのパラレルクロックＣＫｐが出力される。また、Ｐ
ＬＬ回路１６では、シリアル形式のディジタルビデオデ
ータの有無の検出が行なわれ、データ検出信号ＳＤが出
力される。
【００１２】なお、処理ブロック１２では、上述したよ
うにＮＲＺデータへの変換やデスクランブル等の処理も
行なわれるが、説明を簡略化するため図示を省略してい
る。
うにＮＲＺデータへの変換やデスクランブル等の処理も
行なわれるが、説明を簡略化するため図示を省略してい
る。
【００１３】処理ブロック１２のＰＬＬ回路１６より出
力されるパラレルクロックＣＫｐは切換スイッチ１７の
ａ側の固定端子に供給され、この切換スイッチ１７より
出力されるパラレルクロックは処理ブロック１８に供給
される。処理ブロック１２のＳ／Ｐ変換回路１５より出
力されるパラレル形式のディジタルビデオデータＤＶｐ
は処理ブロック１８に供給され、切換スイッチ１７より
出力されるパラレルクロックを使用して処理される。
力されるパラレルクロックＣＫｐは切換スイッチ１７の
ａ側の固定端子に供給され、この切換スイッチ１７より
出力されるパラレルクロックは処理ブロック１８に供給
される。処理ブロック１２のＳ／Ｐ変換回路１５より出
力されるパラレル形式のディジタルビデオデータＤＶｐ
は処理ブロック１８に供給され、切換スイッチ１７より
出力されるパラレルクロックを使用して処理される。
【００１４】すなわち、パラレル形式のディジタルビデ
オデータＤＶｐはデータ削除回路１９に供給される。図
２は、ディジタルビデオデータＤＶpiのデータストリー
ムを示しており、ＥＡＶ（End of Active Video）、Ｓ
ＡＶ（Start of Active video）は周知のようにタイミ
ング基準信号である。データ削除回路１９ではＥＡＶか
らＳＡＶまでディジタルラインのブランキングに対応す
るデータが削除される。データ削除回路１９の出力デー
タは１０ビットのパラレルデータとして信号処理回路２
２に供給される。
オデータＤＶｐはデータ削除回路１９に供給される。図
２は、ディジタルビデオデータＤＶpiのデータストリー
ムを示しており、ＥＡＶ（End of Active Video）、Ｓ
ＡＶ（Start of Active video）は周知のようにタイミ
ング基準信号である。データ削除回路１９ではＥＡＶか
らＳＡＶまでディジタルラインのブランキングに対応す
るデータが削除される。データ削除回路１９の出力デー
タは１０ビットのパラレルデータとして信号処理回路２
２に供給される。
【００１５】また、パラレル形式のディジタルビデオデ
ータＤＶｐは同期検出回路２０に供給される。同期検出
回路２０では、ＥＡＶおよびＳＡＶより同期信号（Ｆ，
Ｖ，Ｈ）が抽出され、それぞれフライホイール回路２１
に供給される。フライホイール回路２１では同期信号
（Ｆ，Ｖ，Ｈ）が加工されて、フレーム同期信号ＣＦ
０、垂直同期信号ＶＤ、水平同期信号ＨＤが出力され
（図３Ａ〜Ｃに図示）、これら同期信号ＣＦ０，ＶＤ，
ＨＤは信号処理回路２２に供給される。
ータＤＶｐは同期検出回路２０に供給される。同期検出
回路２０では、ＥＡＶおよびＳＡＶより同期信号（Ｆ，
Ｖ，Ｈ）が抽出され、それぞれフライホイール回路２１
に供給される。フライホイール回路２１では同期信号
（Ｆ，Ｖ，Ｈ）が加工されて、フレーム同期信号ＣＦ
０、垂直同期信号ＶＤ、水平同期信号ＨＤが出力され
（図３Ａ〜Ｃに図示）、これら同期信号ＣＦ０，ＶＤ，
ＨＤは信号処理回路２２に供給される。
【００１６】ここで、フライホイール回路２１はフライ
ホイール機能を有している。フライホイール機能とは入
力される同期信号が周期的であるという性質を利用した
ものであり、入力信号が連続してあるときはカウンタで
構成した回路より同期信号が連続して出力され、仮に入
力信号がなくなってもクロックが供給されている限り同
期信号が出力され続けるというものである（特願平４ー
１１９１７０号参照）。
ホイール機能を有している。フライホイール機能とは入
力される同期信号が周期的であるという性質を利用した
ものであり、入力信号が連続してあるときはカウンタで
構成した回路より同期信号が連続して出力され、仮に入
力信号がなくなってもクロックが供給されている限り同
期信号が出力され続けるというものである（特願平４ー
１１９１７０号参照）。
【００１７】信号処理回路２２では同期信号ＣＦ０，Ｖ
Ｄ，ＨＤが加工されてサーボ基準信号ＳＳＣＦが形成さ
れ（図３Ｄに図示）、このサーボ基準信号ＳＳＣＦはサ
ーボ回路２３に供給される。サーボ回路２３では、サー
ボ基準信号ＳＳＣＦに従って、ドラム、リールサーボ等
が行なわれる。なお、図３Ｄは５２５システムの４フィ
ールドシーケンスの例を示しており、６２５システムの
８フィールドシーケンスの場合には異なったものとな
る。
Ｄ，ＨＤが加工されてサーボ基準信号ＳＳＣＦが形成さ
れ（図３Ｄに図示）、このサーボ基準信号ＳＳＣＦはサ
ーボ回路２３に供給される。サーボ回路２３では、サー
ボ基準信号ＳＳＣＦに従って、ドラム、リールサーボ等
が行なわれる。なお、図３Ｄは５２５システムの４フィ
ールドシーケンスの例を示しており、６２５システムの
８フィールドシーケンスの場合には異なったものとな
る。
【００１８】また、信号処理回路２２では処理ブロック
１８より供給される１０ビットパラレルのビデオデータ
が信号処理され、記録データＤRECが形成される。具体
的には、シャッフリング、ビットリダクション、エラー
コレクション、チャネルコーディングの各エンコード作
用が行なわれる。信号処理回路２２で形成された記録デ
ータＤRECは回転磁気ヘッド２４に供給されて磁気テー
プ（図示せず）に記録される。なお、２５は回転ドラ
ム、２６はドラムモータである。
１８より供給される１０ビットパラレルのビデオデータ
が信号処理され、記録データＤRECが形成される。具体
的には、シャッフリング、ビットリダクション、エラー
コレクション、チャネルコーディングの各エンコード作
用が行なわれる。信号処理回路２２で形成された記録デ
ータＤRECは回転磁気ヘッド２４に供給されて磁気テー
プ（図示せず）に記録される。なお、２５は回転ドラ
ム、２６はドラムモータである。
【００１９】また、磁気テープより回転磁気ヘッド２４
で再生される再生データＤPLYは信号処理回路２２で各
デコード作用が行なわれて、１０ビットのパラレルデー
タとしてデータ挿入回路２７に供給される。信号処理回
路２２は上述せずもタイミングジェネレータを備えてお
り、このタイミングジェネレータより出力されるフレー
ム同期信号ＣＦ０および水平同期信号ＨＤはデータ挿入
回路２７に供給される。
で再生される再生データＤPLYは信号処理回路２２で各
デコード作用が行なわれて、１０ビットのパラレルデー
タとしてデータ挿入回路２７に供給される。信号処理回
路２２は上述せずもタイミングジェネレータを備えてお
り、このタイミングジェネレータより出力されるフレー
ム同期信号ＣＦ０および水平同期信号ＨＤはデータ挿入
回路２７に供給される。
【００２０】データ挿入回路２７では１０ビットパラレ
ルデータにＥＡＶ〜ＳＡＶのディジタルラインブランキ
ングのデータが挿入され、４：２：２パラレルビデオデ
ータ（ＣＣＩＲ６０１，ＲＰ１２５参照）のパラレル形
式のディジタルビデオデータＤＶpoが形成される。この
パラレル形式のディジタルビデオデータＤＶpoはパラレ
ル／シリアル変換回路（Ｐ／Ｓ変換回路）２８に供給さ
れる。
ルデータにＥＡＶ〜ＳＡＶのディジタルラインブランキ
ングのデータが挿入され、４：２：２パラレルビデオデ
ータ（ＣＣＩＲ６０１，ＲＰ１２５参照）のパラレル形
式のディジタルビデオデータＤＶpoが形成される。この
パラレル形式のディジタルビデオデータＤＶpoはパラレ
ル／シリアル変換回路（Ｐ／Ｓ変換回路）２８に供給さ
れる。
【００２１】Ｐ／Ｓ変換回路２８では、シリアルインタ
フェースフォーマット（ＳＭＰＴＥ２５９Ｍ参照）に従
ってシリアル形式のディジタルビデオデータＤＶsoに変
換される。上述せずも信号処理回路２２のタイミングジ
ェネレータより出力されるパラレルクロックＣＫpoは、
データ挿入回路２７およびＰ／Ｓ変換回路２８に供給さ
れる。
フェースフォーマット（ＳＭＰＴＥ２５９Ｍ参照）に従
ってシリアル形式のディジタルビデオデータＤＶsoに変
換される。上述せずも信号処理回路２２のタイミングジ
ェネレータより出力されるパラレルクロックＣＫpoは、
データ挿入回路２７およびＰ／Ｓ変換回路２８に供給さ
れる。
【００２２】Ｐ／Ｓ変換回路２８より出力されるシリア
ル形式のディジタルビデオデータＤＶsoは同軸ケーブル
のドライバ２９を介して出力端子３０に導出される。
ル形式のディジタルビデオデータＤＶsoは同軸ケーブル
のドライバ２９を介して出力端子３０に導出される。
【００２３】また、Ｐ／Ｓ変換回路２８より出力される
シリアル形式のディジタルビデオデータＤＶsoは切換ス
イッチ１４のｂ側の固定端子に供給される。この切換ス
イッチ１４にはシステムコントロールマイコン（図示せ
ず）より端子３１を介して切換制御信号ＳＣＷが供給さ
れ、電源オン後の一定期間はｂ側に接続され、その他の
期間はａ側に接続される。
シリアル形式のディジタルビデオデータＤＶsoは切換ス
イッチ１４のｂ側の固定端子に供給される。この切換ス
イッチ１４にはシステムコントロールマイコン（図示せ
ず）より端子３１を介して切換制御信号ＳＣＷが供給さ
れ、電源オン後の一定期間はｂ側に接続され、その他の
期間はａ側に接続される。
【００２４】また、信号処理回路２２のタイミングジェ
ネレータより出力されるパラレルクロックＣＫpoは切換
スイッチ１７のｂ側の固定端子に供給される。この切換
スイッチ１７には処理ブロック１２のＰＬＬ回路１６よ
り出力されるデータ検出信号ＳＤが切換制御信号として
供給され、ＰＬＬ回路１６でビデオデータが検出される
ときはａ側に接続され、ビデオデータが検出されないと
きはｂ側に接続される。
ネレータより出力されるパラレルクロックＣＫpoは切換
スイッチ１７のｂ側の固定端子に供給される。この切換
スイッチ１７には処理ブロック１２のＰＬＬ回路１６よ
り出力されるデータ検出信号ＳＤが切換制御信号として
供給され、ＰＬＬ回路１６でビデオデータが検出される
ときはａ側に接続され、ビデオデータが検出されないと
きはｂ側に接続される。
【００２５】本例は以上のように構成され、以下動作を
説明する。
説明する。
【００２６】まず、図４のタイミングチャートを使用
し、入力端子１１にシリアル形式のディジタルビデオデ
ータＤＶsiが供給されている場合を説明する。
し、入力端子１１にシリアル形式のディジタルビデオデ
ータＤＶsiが供給されている場合を説明する。
【００２７】時点ｔ１で電源スイッチがオンとされる
と、ＰＬＬ回路１６にはビデオデータＤＶsiが供給され
ることからビデオデータが検出され、時点ｔ１の直後の
時点ｔ６で切換スイッチ１７はａ側に接続される。その
ため、ＰＬＬ回路１６より出力されるビデオデータＤＶ
siに同期したパラレルクロックＣＫｐが切換スイッチ１
７を介して処理ブロック１８に供給されると共に、この
処理ブロック１８にはビデオデータＤＶsiがＳ／Ｐ変換
されてなるビデオデータＤＶｐが供給され、このビデオ
データＤＶｐより同期検出回路２０で抽出されたＥＡ
Ｖ，ＳＡＶ（Ｆ，Ｖ，Ｈ）に基づいてフライホイール回
路２１より同期信号ＣＦ０，ＶＤ，ＨＤが出力される。
すなわち、フライホイール回路２１からはビデオデータ
ＤＶsiに同期した同期信号ＣＦ０，ＶＤ，ＨＤが出力さ
れることになる。
と、ＰＬＬ回路１６にはビデオデータＤＶsiが供給され
ることからビデオデータが検出され、時点ｔ１の直後の
時点ｔ６で切換スイッチ１７はａ側に接続される。その
ため、ＰＬＬ回路１６より出力されるビデオデータＤＶ
siに同期したパラレルクロックＣＫｐが切換スイッチ１
７を介して処理ブロック１８に供給されると共に、この
処理ブロック１８にはビデオデータＤＶsiがＳ／Ｐ変換
されてなるビデオデータＤＶｐが供給され、このビデオ
データＤＶｐより同期検出回路２０で抽出されたＥＡ
Ｖ，ＳＡＶ（Ｆ，Ｖ，Ｈ）に基づいてフライホイール回
路２１より同期信号ＣＦ０，ＶＤ，ＨＤが出力される。
すなわち、フライホイール回路２１からはビデオデータ
ＤＶsiに同期した同期信号ＣＦ０，ＶＤ，ＨＤが出力さ
れることになる。
【００２８】また、電源オン後の時点ｔ２から時点ｔ３
までの一定期間は、システムコントロールマイコンから
の切換制御信号ＳＣＷによって切換スイッチ１４はｂ側
に接続される。ＰＬＬ回路１６にはビデオデータＤＶso
が供給されるため、引続きビデオデータが検出され、切
換スイッチ１７はａ側に接続されたままとなる。そのた
め、ＰＬＬ回路１６より出力されるビデオデータＤＶso
に同期したパラレルクロックＣＫｐが切換スイッチ１７
を介して処理ブロック１８に供給されると共に、この処
理ブロック１８にはビデオデータＤＶsoがＳ／Ｐ変換さ
れてなるビデオデータＤＶｐが供給され、このビデオデ
ータＤＶｐより同期検出回路２０で抽出されたＥＡＶ，
ＳＡＶ（Ｆ，Ｖ，Ｈ）に基づいてフライホイール回路２
１より同期信号ＣＦ０，ＶＤ，ＨＤが出力される。すな
わち、フライホイール回路２１からはビデオデータＤＶ
soに同期した同期信号ＣＦ０，ＶＤ，ＨＤが出力される
ことになる。
までの一定期間は、システムコントロールマイコンから
の切換制御信号ＳＣＷによって切換スイッチ１４はｂ側
に接続される。ＰＬＬ回路１６にはビデオデータＤＶso
が供給されるため、引続きビデオデータが検出され、切
換スイッチ１７はａ側に接続されたままとなる。そのた
め、ＰＬＬ回路１６より出力されるビデオデータＤＶso
に同期したパラレルクロックＣＫｐが切換スイッチ１７
を介して処理ブロック１８に供給されると共に、この処
理ブロック１８にはビデオデータＤＶsoがＳ／Ｐ変換さ
れてなるビデオデータＤＶｐが供給され、このビデオデ
ータＤＶｐより同期検出回路２０で抽出されたＥＡＶ，
ＳＡＶ（Ｆ，Ｖ，Ｈ）に基づいてフライホイール回路２
１より同期信号ＣＦ０，ＶＤ，ＨＤが出力される。すな
わち、フライホイール回路２１からはビデオデータＤＶ
soに同期した同期信号ＣＦ０，ＶＤ，ＨＤが出力される
ことになる。
【００２９】また、時点ｔ３の経過後は切換スイッチ１
４はａ側に接続された状態となる。ＰＬＬ回路１６には
再びビデオデータＤＶsiが供給されることから引続きビ
デオデータが検出され、切換スイッチ１７はａ側に接続
されたままとなる。そのため、ＰＬＬ回路１６より出力
されるビデオデータＤＶsiに同期したパラレルクロック
ＣＫｐが切換スイッチ１７を介して処理ブロック１８に
供給されると共に、この処理ブロック１８にはビデオデ
ータＤＶsiがＳ／Ｐ変換されてなるビデオデータＤＶｐ
が供給され、上述したと同様にフライホイール回路２１
からはビデオデータＤＶsiに同期した同期信号ＣＦ０，
ＶＤ，ＨＤが出力されることになる。
４はａ側に接続された状態となる。ＰＬＬ回路１６には
再びビデオデータＤＶsiが供給されることから引続きビ
デオデータが検出され、切換スイッチ１７はａ側に接続
されたままとなる。そのため、ＰＬＬ回路１６より出力
されるビデオデータＤＶsiに同期したパラレルクロック
ＣＫｐが切換スイッチ１７を介して処理ブロック１８に
供給されると共に、この処理ブロック１８にはビデオデ
ータＤＶsiがＳ／Ｐ変換されてなるビデオデータＤＶｐ
が供給され、上述したと同様にフライホイール回路２１
からはビデオデータＤＶsiに同期した同期信号ＣＦ０，
ＶＤ，ＨＤが出力されることになる。
【００３０】このように入力端子１１にシリアル形式の
ディジタルビデオデータＤＶsiが供給されている場合に
は、時点ｔ３経過後はフライホイール回路２１よりビデ
オデータＤＶsiに同期した同期信号ＣＦ０，ＶＤ，ＨＤ
が出力され続けるため，サーボはビデオデータＤＶsiの
同期系にロックされる。
ディジタルビデオデータＤＶsiが供給されている場合に
は、時点ｔ３経過後はフライホイール回路２１よりビデ
オデータＤＶsiに同期した同期信号ＣＦ０，ＶＤ，ＨＤ
が出力され続けるため，サーボはビデオデータＤＶsiの
同期系にロックされる。
【００３１】次に、図５のタイミングチャートを使用
し、入力端子１１にシリアル形式のディジタルビデオデ
ータＤＶsiが供給されていない場合を説明する。
し、入力端子１１にシリアル形式のディジタルビデオデ
ータＤＶsiが供給されていない場合を説明する。
【００３２】時点ｔ１で電源スイッチがオンとされと、
ＰＬＬ回路１６にはビデオデータＤＶsiが供給されてい
ないことからビデオデータは検出されず、切換スイッチ
１７はｂ側に接続されたままとなる。そのため、パラレ
ルクロックＣＫpoが切換スイッチ１７を介して処理ブロ
ック１８に供給されるが、この処理ブロック１８にはビ
デオデータＤＶｐは供給されず、フライホイール回路２
１より出力される同期信号ＣＦ０，ＶＤ，ＨＤは不定状
態となる。
ＰＬＬ回路１６にはビデオデータＤＶsiが供給されてい
ないことからビデオデータは検出されず、切換スイッチ
１７はｂ側に接続されたままとなる。そのため、パラレ
ルクロックＣＫpoが切換スイッチ１７を介して処理ブロ
ック１８に供給されるが、この処理ブロック１８にはビ
デオデータＤＶｐは供給されず、フライホイール回路２
１より出力される同期信号ＣＦ０，ＶＤ，ＨＤは不定状
態となる。
【００３３】また、電源オン後の時点ｔ２から時点ｔ３
までの一定期間は、システムコントロールマイコンから
の切換制御信号ＳＣＷによって切換スイッチ１４はｂ側
に接続される。ＰＬＬ回路１６にはビデオデータＤＶso
が供給されるためビデオデータが検出され、時点ｔ２の
直後の時点ｔ４で切換スイッチ１７はａ側に接続され
る。そのため、ＰＬＬ回路１６より出力されるビデオデ
ータＤＶsoに同期したパラレルクロックＣＫｐが切換ス
イッチ１７を介して処理ブロック１８に供給されると共
に、この処理ブロック１８にはビデオデータＤＶsoがＳ
／Ｐ変換されてなるビデオデータＤＶｐが供給され、こ
のビデオデータＤＶｐより同期検出回路２０で抽出され
たＥＡＶ，ＳＡＶ（Ｆ，Ｖ，Ｈ）に基づいてフライホイ
ール回路２１より同期信号ＣＦ０，ＶＤ，ＨＤが出力さ
れる。すなわち、フライホイール回路２１からはビデオ
データＤＶsoに同期した同期信号ＣＦ０，ＶＤ，ＨＤが
出力されることになる。
までの一定期間は、システムコントロールマイコンから
の切換制御信号ＳＣＷによって切換スイッチ１４はｂ側
に接続される。ＰＬＬ回路１６にはビデオデータＤＶso
が供給されるためビデオデータが検出され、時点ｔ２の
直後の時点ｔ４で切換スイッチ１７はａ側に接続され
る。そのため、ＰＬＬ回路１６より出力されるビデオデ
ータＤＶsoに同期したパラレルクロックＣＫｐが切換ス
イッチ１７を介して処理ブロック１８に供給されると共
に、この処理ブロック１８にはビデオデータＤＶsoがＳ
／Ｐ変換されてなるビデオデータＤＶｐが供給され、こ
のビデオデータＤＶｐより同期検出回路２０で抽出され
たＥＡＶ，ＳＡＶ（Ｆ，Ｖ，Ｈ）に基づいてフライホイ
ール回路２１より同期信号ＣＦ０，ＶＤ，ＨＤが出力さ
れる。すなわち、フライホイール回路２１からはビデオ
データＤＶsoに同期した同期信号ＣＦ０，ＶＤ，ＨＤが
出力されることになる。
【００３４】また、時点ｔ３の経過後は切換スイッチ１
４はａ側に接続された状態となる。ＰＬＬ回路１６には
ビデオデータＤＶsiが供給されていないことからビデオ
データは検出されず、時点ｔ３の直後の時点ｔ５で切換
スイッチ１７はｂ側に接続される。
４はａ側に接続された状態となる。ＰＬＬ回路１６には
ビデオデータＤＶsiが供給されていないことからビデオ
データは検出されず、時点ｔ３の直後の時点ｔ５で切換
スイッチ１７はｂ側に接続される。
【００３５】時点ｔ３から時点ｔ５までの間は、処理ブ
ロック１８にはビデオデータＤＶｐは供給されないが、
ＰＬＬ回路１６より出力されるフリーランのパラレルク
ロックＣＫｐが切換スイッチ１７を介して処理ブロック
１８に供給されるため、フライホイール回路２１からは
クロックＣＫｐによりビデオデータＤＶsoに同期保持さ
れた同期信号ＣＦ０，ＶＤ，ＨＤが出力され続ける。
ロック１８にはビデオデータＤＶｐは供給されないが、
ＰＬＬ回路１６より出力されるフリーランのパラレルク
ロックＣＫｐが切換スイッチ１７を介して処理ブロック
１８に供給されるため、フライホイール回路２１からは
クロックＣＫｐによりビデオデータＤＶsoに同期保持さ
れた同期信号ＣＦ０，ＶＤ，ＨＤが出力され続ける。
【００３６】また、時点ｔ５以後は、パラレルクロック
ＣＫpoが切換スイッチ１７を介して処理ブロック１８に
供給されるため、フライホイール回路２１からはクロッ
クＣＫpoによりビデオデータＤＶsoに同期保持された同
期信号ＣＦ０，ＶＤ，ＨＤが出力され続ける。
ＣＫpoが切換スイッチ１７を介して処理ブロック１８に
供給されるため、フライホイール回路２１からはクロッ
クＣＫpoによりビデオデータＤＶsoに同期保持された同
期信号ＣＦ０，ＶＤ，ＨＤが出力され続ける。
【００３７】このように入力端子１１にシリアル形式の
ディジタルビデオデータＤＶsiが供給されていない場合
には、時点ｔ３経過後はフリーランクロックＣＫｐある
いはクロックＣＫpoによってフライホイール回路２１よ
りビデオデータＤＶsoに同期した同期信号ＣＦ０，Ｖ
Ｄ，ＨＤが出力され続けるため、サーボはビデオデータ
ＤＶsoの同期系にロックされる。
ディジタルビデオデータＤＶsiが供給されていない場合
には、時点ｔ３経過後はフリーランクロックＣＫｐある
いはクロックＣＫpoによってフライホイール回路２１よ
りビデオデータＤＶsoに同期した同期信号ＣＦ０，Ｖ
Ｄ，ＨＤが出力され続けるため、サーボはビデオデータ
ＤＶsoの同期系にロックされる。
【００３８】このように本例においては、入力端子１１
にビデオデータＤＶsiが供給されていない場合であって
も、フライホール回路２１よりビデオデータＤＶsoに同
期した同期信号ＣＦ０，ＶＤ，ＨＤが出力され続けるた
め、サーボはビデオデータＤＶsoの同期系にロックさ
れ、サーボ乱れによって再生画像に乱れを発生するとい
うことはなくなる。
にビデオデータＤＶsiが供給されていない場合であって
も、フライホール回路２１よりビデオデータＤＶsoに同
期した同期信号ＣＦ０，ＶＤ，ＨＤが出力され続けるた
め、サーボはビデオデータＤＶsoの同期系にロックさ
れ、サーボ乱れによって再生画像に乱れを発生するとい
うことはなくなる。
【００３９】次に、図６を参照しながら、この発明の第
２実施例について説明する。図１の例では、処理ブロッ
ク１２の切換スイッチ１４でもっていわゆるボードスル
ー切り換えがシリアル形式の状態で行なわれるが、本例
はボードスルー切り換えをパラレル形式の状態で行なう
ようにしたものである。この図６において、図１と対応
する部分には同一符号を付し、その詳細説明は省略す
る。
２実施例について説明する。図１の例では、処理ブロッ
ク１２の切換スイッチ１４でもっていわゆるボードスル
ー切り換えがシリアル形式の状態で行なわれるが、本例
はボードスルー切り換えをパラレル形式の状態で行なう
ようにしたものである。この図６において、図１と対応
する部分には同一符号を付し、その詳細説明は省略す
る。
【００４０】本例において、処理ブロック１２のＳ／Ｐ
変換回路１５およびＰＬＬ回路１６にはケーブルイコラ
イザ１３の出力信号が供給される。また、Ｓ／Ｐ変換回
路１５より出力されるパラレル形式のディジタルビデオ
データＤＶｐは切換スイッチ３２のａ側の固定端子に供
給され、この切換スイッチ３２のｂ側の固定端子にはデ
ータ挿入回路２７より出力されるパラレル形式のディジ
タルビデオデータＤＶpoが供給される。
変換回路１５およびＰＬＬ回路１６にはケーブルイコラ
イザ１３の出力信号が供給される。また、Ｓ／Ｐ変換回
路１５より出力されるパラレル形式のディジタルビデオ
データＤＶｐは切換スイッチ３２のａ側の固定端子に供
給され、この切換スイッチ３２のｂ側の固定端子にはデ
ータ挿入回路２７より出力されるパラレル形式のディジ
タルビデオデータＤＶpoが供給される。
【００４１】切換スイッチ３２には端子３１より切換制
御信号ＳＣＷが供給され、電源オン後の一定期間（図
４，図５のｔ２〜ｔ３の期間参照）はｂ側に接続され、
その他の期間はａ側に接続される。この切換スイッチ３
２より出力されるパラレル形式のディジタルビデオデー
タは処理ブロック１８に供給される。
御信号ＳＣＷが供給され、電源オン後の一定期間（図
４，図５のｔ２〜ｔ３の期間参照）はｂ側に接続され、
その他の期間はａ側に接続される。この切換スイッチ３
２より出力されるパラレル形式のディジタルビデオデー
タは処理ブロック１８に供給される。
【００４２】本例は以上のように構成され、動作の詳細
説明は省略するが、入力端子１１にビデオデータＤＶsi
が供給されていない場合であっても、フライホール回路
２１よりビデオデータＤＶpoに同期した同期信号ＣＦ
０，ＶＤ，ＨＤが出力され続ける。そのため、サーボは
ビデオデータＤＶpoの同期系にロックされ、サーボ乱れ
によって再生画像に乱れを発生するということはなくな
る。
説明は省略するが、入力端子１１にビデオデータＤＶsi
が供給されていない場合であっても、フライホール回路
２１よりビデオデータＤＶpoに同期した同期信号ＣＦ
０，ＶＤ，ＨＤが出力され続ける。そのため、サーボは
ビデオデータＤＶpoの同期系にロックされ、サーボ乱れ
によって再生画像に乱れを発生するということはなくな
る。
【００４３】なお、上述実施例においては、切換スイッ
チ１７によってＰＬＬ回路１６より出力されるパラレル
クロックＣＫｐと信号処理回路２２のタイミングジェネ
レータより出力されるパラレルクロックＣＫpoの切り換
えが行なわれる。これは、無信号入力時のＰＬＬ誤差が
大きいためである。仮に、ＰＬＬ回路１６を構成するＶ
ＣＯ（電圧制御発振器）のフリーラン周波数がクリスタ
ル精度であれば、ＰＬＬ回路１６より出力されるパラレ
ルクロックＣＫｐのみを使用でき、切換スイッチ１７を
省略することができる。
チ１７によってＰＬＬ回路１６より出力されるパラレル
クロックＣＫｐと信号処理回路２２のタイミングジェネ
レータより出力されるパラレルクロックＣＫpoの切り換
えが行なわれる。これは、無信号入力時のＰＬＬ誤差が
大きいためである。仮に、ＰＬＬ回路１６を構成するＶ
ＣＯ（電圧制御発振器）のフリーラン周波数がクリスタ
ル精度であれば、ＰＬＬ回路１６より出力されるパラレ
ルクロックＣＫｐのみを使用でき、切換スイッチ１７を
省略することができる。
【００４４】また、上述実施例においては、電源オン直
後に一定期間切換スイッチ１４，３２をｂ側に接続する
ものであるが、要はサーボ乱れが問題となる再生または
記録の動作前に一定期間切換スイッチ１４，３２をｂ側
に接続するように制御すればよい。
後に一定期間切換スイッチ１４，３２をｂ側に接続する
ものであるが、要はサーボ乱れが問題となる再生または
記録の動作前に一定期間切換スイッチ１４，３２をｂ側
に接続するように制御すればよい。
【００４５】
【発明の効果】この発明によれば、再生または記録の動
作前にサーボ基準信号形成手段では一定期間内部同期信
号を使用できる状態とされるため、例えばサーボ基準信
号形成手段に供給される同期信号の経路にフライホイー
ル手段を介在させることで、外部同期信号がなくても一
定期間経過後にもサーボ基準信号形成手段には同期信号
が継続して供給され、サーボ基準信号形成手段では同期
信号に基づいてサーボ基準信号が継続して形成されるた
め、サーボロックが可能となり、サーボ乱れによる再生
画の乱れを防止できる等の効果を得ることができる。
作前にサーボ基準信号形成手段では一定期間内部同期信
号を使用できる状態とされるため、例えばサーボ基準信
号形成手段に供給される同期信号の経路にフライホイー
ル手段を介在させることで、外部同期信号がなくても一
定期間経過後にもサーボ基準信号形成手段には同期信号
が継続して供給され、サーボ基準信号形成手段では同期
信号に基づいてサーボ基準信号が継続して形成されるた
め、サーボロックが可能となり、サーボ乱れによる再生
画の乱れを防止できる等の効果を得ることができる。
【図１】この発明に係るＶＴＲ装置の第１実施例を示す
構成図である。
構成図である。
【図２】パラレル形式のディジタルビデオデータのデー
タストリームを示す図である。
タストリームを示す図である。
【図３】同期信号とサーボ基準信号を示す図である。
【図４】ディジタルビデオデータＤＶsiが供給されてい
る場合の動作を説明するためのタイミングチャートであ
る。
る場合の動作を説明するためのタイミングチャートであ
る。
【図５】ディジタルビデオデータＤＶsiが供給されてい
ない場合の動作を説明するためのタイミングチャートで
ある。
ない場合の動作を説明するためのタイミングチャートで
ある。
【図６】この発明に係るＶＴＲ装置の第２実施例を示す
構成図である。
構成図である。
【図７】編集システムの構成例を示す図である。
１１ 入力端子 １２，１８ 処理ブロック １４，１７，３２ 切換スイッチ １５ シリアル／パラレル変換回路（Ｓ／Ｐ変換回路） １６ ＰＬＬ回路 １９ データ削除回路 ２０ 同期検出回路 ２１ フライホイール回路 ２２ 信号処理回路 ２３ サーボ回路 ２７ データ挿入回路 ２８ パラレル／シリアル変換回路（Ｐ／Ｓ変換回路） ３０ 出力端子
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/7826 5/91 5/95 7734−5Ｃ Ｈ０４Ｎ 5/91 Ｎ 7734−5Ｃ 5/95 Ｄ 8224−5Ｄ Ｇ１１Ｂ 27/02 Ｄ
Claims (4)
- 【請求項１】 同期信号に基づいてサーボ基準信号を形
成するサーボ基準信号形成手段と、 内部同期信号を発生する内部同期信号発生手段と、 上記サーボ基準信号形成手段で外部同期信号を使用でき
る状態と上記内部同期信号を使用できる状態に切り換え
る同期切換手段とを備え、 再生または記録の動作前に一定期間上記同期切換手段で
上記内部同期信号を使用できる状態にし、 上記一定時間経過後に上記同期切換手段で上記外部同期
信号を使用できる状態にすることを特徴とするＶＴＲ装
置。 - 【請求項２】 外部より供給されるシリアル形式の第１
のディジタルビデオデータと内部で発生されるシリアル
形式の第２のディジタルビデオデータを切り換えるデー
タ切換手段と、 このデータ切換手段の出力データより同期信号を検出す
る同期検出手段と、 この同期検出手段で検出される同期信号に基づいてサー
ボ基準信号を形成するサーボ基準信号形成手段と、 上記データ切換手段の出力データよりクロックを検出す
るクロック検出手段と、 上記データ切換手段の出力データよりビデオデータの有
無を検出するデータ検出手段と、 このデータ検出手段でビデオデータが検出されるときは
上記クロック検出手段で検出されるクロックを選択する
と共に、ビデオデータが検出されないときは内部クロッ
クを選択するクロック切換手段とを備え、 上記同期検出手段は上記クロック切換手段より出力され
るクロックを使用し、 再生または記録の動作前に一定期間上記データ切換手段
で上記第２のディジタルデータを選択することを特徴と
する請求項１記載のＶＴＲ装置。 - 【請求項３】 外部より供給されるシリアル形式のディ
ジタルビデオデータをパラレル形式の第１のディジタル
ビデオデータに変換するシリアル／パラレル変換手段
と、 このシリアル／パラレル変換手段より出力される上記第
１のディジタルビデオデータと内部で発生されるパラレ
ル形式の第２のディジタルビデオデータを切り換えるデ
ータ切換手段と、 上記データ切換手段の出力データより同期信号を検出す
る同期検出手段と、 この同期検出手段で検出される同期信号に基づいてサー
ボ基準信号を形成するサーボ基準信号形成手段と、 上記外部より供給されるシリアル形式のディジタルビデ
オデータよりクロックを検出するクロック検出手段と、 上記外部より供給されるシリアル形式のディジタルデー
タの有無を検出するデータ検出手段と、 上記データ検出手段でビデオデータが検出されるときは
上記クロック検出手段で検出されるクロックを選択する
と共に、ビデオデータが検出されないときは内部クロッ
クを選択するクロック切換手段とを備え、 上記同期検出手段は上記クロック切換手段より出力され
るクロックを使用し、 再生または記録の動作前に一定期間上記データ切換手段
で第２のディジタルビデオデータを選択することを特徴
とする請求項１記載のＶＴＲ装置。 - 【請求項４】 上記同期検出手段は、入力ビデオデータ
がなくなってもクロックが供給されている限り周期的に
同期信号を出力し続けるフライホイール機能を有するこ
とを特徴とする請求項２または３記載のＶＴＲ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17444293A JP3297951B2 (ja) | 1993-07-14 | 1993-07-14 | Ｖｔｒ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17444293A JP3297951B2 (ja) | 1993-07-14 | 1993-07-14 | Ｖｔｒ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729258A true JPH0729258A (ja) | 1995-01-31 |
| JP3297951B2 JP3297951B2 (ja) | 2002-07-02 |
Family
ID=15978589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17444293A Expired - Fee Related JP3297951B2 (ja) | 1993-07-14 | 1993-07-14 | Ｖｔｒ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297951B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7194194B2 (en) | 1995-09-29 | 2007-03-20 | Matsushita Electric Industrial Co., Ltd. | Method and an apparatus for reproducing bitstream having non-sequential system clock data seamlessly therebetween |
| JP2015119369A (ja) * | 2013-12-18 | 2015-06-25 | キヤノン株式会社 | 画像通信装置及びその制御方法とプログラム |
-
1993
- 1993-07-14 JP JP17444293A patent/JP3297951B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7194194B2 (en) | 1995-09-29 | 2007-03-20 | Matsushita Electric Industrial Co., Ltd. | Method and an apparatus for reproducing bitstream having non-sequential system clock data seamlessly therebetween |
| JP2015119369A (ja) * | 2013-12-18 | 2015-06-25 | キヤノン株式会社 | 画像通信装置及びその制御方法とプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3297951B2 (ja) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1997010681A1 (en) | On-screen display timing | |
| JPH05244562A (ja) | 映像信号記録・再生装置 | |
| KR100693233B1 (ko) | 데이터 기록 재생 장치 | |
| CA2048080A1 (en) | Apparatus and method for recording first and second video signals on magnetic tape | |
| JP3297951B2 (ja) | Ｖｔｒ装置 | |
| JPH09186959A (ja) | 撮像装置 | |
| EP0602897B1 (en) | Apparatus for generating a composite video signal | |
| KR0183723B1 (ko) | 두 개 신호 동시 기록 재생 브이티알 장치 | |
| JPH047996A (ja) | 画像信号処理装置 | |
| JP2594255B2 (ja) | 磁気記録再生装置 | |
| KR100258103B1 (ko) | 감시용 비디오 카세트 레코더의 녹화 장치 | |
| JP2523010B2 (ja) | クランプパルス制御回路 | |
| JP3206066B2 (ja) | 高速ダビング装置 | |
| KR900001450B1 (ko) | 기록 재생 장치 | |
| JP3239878B2 (ja) | プログレスビデオ編集システム及び磁気記録再生装置 | |
| WO1998044728A1 (fr) | Systeme de production video d'un mode de television 'progress' et dispositif d'enregistrement et de reproduction correspondant | |
| JP4663134B2 (ja) | アナログ・ビデオ信号のａ／ｄ変換装置および方法 | |
| JPS63203076A (ja) | Ｖｔｒの文字信号表示回路 | |
| JPH0437637B2 (ja) | ||
| JP2594182B2 (ja) | Ｍｕｓｅデコーダ | |
| JPH01265673A (ja) | 映像記録システム | |
| JPH09284806A (ja) | ビデオカメラ装置 | |
| JPS6266783A (ja) | ス−パ−インポ−ズ装置 | |
| JPH03117988A (ja) | マスタクロック発生回路 | |
| JPH06276491A (ja) | 映像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |