JPH0729029A - ３次元ディジタル デファレンシャル アナライザを用いた並列アドレス発生装置 - Google Patents

Abstract

(57)【要約】 【目的】 ２次元ＤＤＡを２段パイプライン接続し互い
に直交する平面で実行することにより、３次元ＤＤＡを
実現し並列処理も同時に実現する。 【構成】 ２次元ＤＤＡを実行するアドレス発生回路１
１のアドレスにより３次元メモリ３１からデータを直線
状に読み出し、ダブルバッファ構成である２段目の３次
元メモリ３２及び３３又は３４及び３５へ書き込み、２
段目の２次元ＤＤＡ発生回路１２又は１３が前記３次元
メモリ３２及び３４又は３５及び３６へ与えるアドレス
により、前記３次元メモリ３１と同様直線状にデータを
読み出しデータバス４３に転送し、前記データバス４３
に接続したマルチプレクサ６１〜６３がそれぞれアドレ
ス発生回路１３〜１５に従って、自分の担当する計算領
域のデータをフェッチしそれぞれプロセッサ７０〜７２
で処理することにより、連続的に３次元ＤＤＡを並列処
理する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、動画像処理において、
フレームメモリから３次元ＤＤＡ変換されたデータを並
列に連続的に得る画像処理方法に関する。

【０００２】

【従来の技術】動画像処理において、フレームメモリか
ら３次元ＤＤＡ変換されたデータを並列に連続的に得る
画像処理方法としては、例えば、以下の文献に示す３次
元ボクセルデータのレイ追跡法が挙げられる。

【０００３】［１］Ａ．Ｆｕｊｉｍｏｔｏ，Ｔ．Ｔａｎ
ａｋａ，Ｋ．Ｉｗａｔａ，“ＡＲＴＳ：Ａｃｃｅｌｅｒ
ａｔｅｄ Ｒａｙ−Ｔｒａｃｉｎｇ Ｓｙｓｔｅｍ”，
ＩＥＥＥ Ｃｏｍｐｕｔｅｒ Ｇｒａｐｈｉｃｓ ＆
Ａｐｐｌｉｃａｔｉｏｎ，６，４，ｐｐ．１６−２６
（Ａｐｒｉｌ １９８６） ［２］張，曽，青木，「ＬＣＤＤＡ法に基づいた光線追
跡用高速ボクセル追跡アルゴリズムとそのハードウェ
ア」，信学論（ＤII），Ｊ７４−Ｄ−II，６，ｐｐ．７
０８−７１７（１９９１） ［３］田山，清水，千葉，太田原，「切り出し立体画像
を高速に生成するボクセル追跡法」，信学論（ＤII），
Ｊ７２−Ｄ−II，９，ｐｐ．１３３２−１３４０（１９
８９） ［１］は３次元ＤＤＡ（以下３Ｄ−ＤＤＡ）を直交する
２平面の２次元ＤＤＡ（以下２Ｄ−ＤＤＡ）で実現する
方法である。また［２］−［３］は３Ｄ−ＤＤＡをボク
セル空間の中で抜けを生じさせない高速レイ追跡アルゴ
リズムである。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
技術では、リアルタイム動作を実現する為にマルチプロ
セッサ方法へ適用しようとすると、メモリ・プロセッサ
間に多段スイッチを設ける、または高速バスを設けデー
タ衝突をなるべく生じさせないプロトコルを用いるとい
う特別な工夫が必要となる。

【０００５】本発明の目的は、リアルタイムのボリュー
ムレンダリングを実現するために、３次元ボクセルメモ
リからデータを読み出すに当たって、任意方向のレイ追
跡を３次元メモリから抜けが生じないように連続的に実
行し、かつ並列にデータ処理する３次元ＤＤＡ画像処理
方法を提供することにある。

【０００６】

【発明を解決するための手段】

１．２Ｄ−ＤＤＡアドレスを計算する第１の２Ｄ−ＤＤ
Ａアドレス発生回路と、前記第１の２Ｄ−ＤＤＡアドレ
ス発生回路が計算した２Ｄ−ＤＤＡアドレス点座標を通
り前記第１の２Ｄ−ＤＤＡアドレス発生回路の計算領域
である２次元平面に垂直な軸に沿った３次元空間内の直
線上データを単一読み出しサイクル又は数読み出しサイ
クルかかって書き込み又は読み出すことが可能な構成で
ある第１の３次元メモリと、前記第１の３次元メモリと
同様直線状にデータ書き込みと読み出しが可能な前記第
１の３次元メモリと同サイズで２台１組からなりかつダ
ブルバッファ動作可能とする２組構成で前記第１の３次
元メモリから読み出したデータを読み込むよう接続され
た第２の３次元メモリと、前記第１の３次元メモリから
直線状に読み出されデータを前記第２の３次元メモリへ
ダブルバッファ動作で書き込みと読み込みが可能でかつ
前記第２の３次元メモリから直線状に読み出されるデー
タを転送する３本のデータバスと、前記第２の３次元メ
モリ各組用に２次元アドレスを計算するそれぞれ１台の
計２台の第２の２Ｄ−ＤＤＡアドレス発生回路と、前記
第２の３次元メモリから読み出しサイクル毎にパイプラ
インで読み出される直線状のデータの列に対し、前記デ
ータの列からデータを個別に選択するアドレス発生回路
および前記選択されたデータに対しデータ処理する汎用
プロセッサを内蔵するプロセッサモジュールが複数台か
らなりかつ全て前記データバスに並列に接続して同時前
記データバスからデータを読み出し並列に同時動作可能
なマルチプロセッサモジュールからなり、２Ｄ−ＤＤＡ
の２段従属接続によるパイプライン構成で３Ｄ−ＤＤＡ
を並列計算することを特徴とする。

【０００７】２．２Ｄ−ＤＤＡアドレスを計算する２台
の第１の２Ｄ−ＤＤＡアドレス発生回路と、前記第１の
２Ｄ−ＤＤＡアドレス発生回路が計算した２Ｄ−ＤＤＡ
アドレス点座標を通り前記第１の２Ｄ−ＤＤＡアドレス
発生回路の計算領域である２次元平面に垂直な軸に沿っ
た３次元空間データを単一読み出しサイクル又は数読み
出しサイクルかかって並列に書き込みと読み出す構成で
かつ前記２台の第１の２Ｄ−ＤＤＡアドレス発生回路に
それぞれが接続し、予め全体の３次元データからオクト
リー分割法やボクセル分割法と呼ばれる３次元データか
らデータの存在する場所からデータを抽出するアルゴリ
ズムによって、抽出したデータが連続的に入力される場
合に、ダブルバッファ動作可能とするために２台１組で
構成された第１の３次元メモリと、前記第１の３次元メ
モリと同様直線状にデータ書き込みと読み出しが可能な
前記第１の３次元メモリと同サイズで２台１組からなり
かつダブルバッファ動作可能とするため２組構成で前記
第１の３次元メモリから読み出したデータを読み込むよ
う接続された第２の３次元メモリと、前記第１の３次元
メモリから直線状に読み出されデータを前記第２の３次
元メモリへダブルバッファ動作で書き込みと読み込みが
可能でかつ前記第２の３次元メモリから直線状に読み出
されるデータを転送する３本のデータバスと、前記第２
の３次元メモリ各組用に２Ｄ−ＤＤＡアドレスを計算す
るそれぞれ１台の計２台の第２の２Ｄ−ＤＤＡアドレス
発生回路と、前記第２の３次元メモリから読み出しサイ
クル毎にパイプラインで読み出される直線状のデータの
列に対し、前記データの列からデータを個別に選択する
アドレス発生回路および前記選択されたデータに対しデ
ータ処理する汎用プロセッサを内蔵するプロセッサモジ
ュールが複数台からなりかつ全て前記データバスに並列
に接続して同時前記データバスからデータを読み出し並
列に同時動作可能なマルチプロセッサモジュールからな
り、２Ｄ−ＤＤＡの２段従属接続によるパイプライン構
成で３Ｄ−ＤＤＡを並列計算することを特徴とする。

【０００８】

【作用】２次元ＤＤＡを実行するアドレス発生回路（１
１）のアドレスにより３次元メモリ（３１）からデータ
を直線状に読み出し、ダブルバッファ構成である２段目
の３次元メモリ（３２）及び（３３）又は（３４）及び
（３５）へ書き込み、２段目の２次元ＤＤＡ発生回路１
２又は１３が前記３次元メモリ（３２）及び（３４又は
（３５）及び（３６）へ与えるアドレスにより、前記３
次元メモリ（３１）と同様直線状にデータを読み出しデ
ータバス（４３）に転送し、前記データバス４３に接続
したマルチプレクサ（６１）〜（６３がそれぞれアドレ
ス発生回路（１３）〜（１５）に従って、自分の担当す
る計算領域のデータをフェッチしそれぞれプロセッサ
（７０）〜（７２）で処理することにより、連続的に３
次元ＤＤＡを並列処理する。

【０００９】

【実施例】次に、本発明について図面を参照して説明す
る。

【００１０】図１は本発明の一実施例である。

【００１１】本実施例の画像メモリ装置は図１に示すよ
うに、任意方向ベクトルｈ＝（Ａ，Ｂ，Ｃ）への３Ｄ−
ＤＤＡ実現するにあたり、アドレス発生回路１１がＸＹ
平面内に相当するｈxy＝（Ａ，Ｂ，０）方向へ後述する
ような２Ｄ−ＤＤＡを計算する。

【００１２】計算したアドレスデータは、アドレスバス
２１を通り３次元メモリ３１へ転送する。３次元メモリ
３１は、アドレスバス２１のＸＹ平面アドレス座標を通
りＸＹ平面に垂直な軸に沿ったデータを単一読み出しサ
イクル又は数読み出しサイクルかかって直線状に書き込
みと読み出しする。

【００１３】３次元メモリ１１から直線状に読み出され
たデータは、ダブルバッファ構成であるため設けられた
デマルチプレクサ５１が出力側を直線上データが転送可
能なデータバス４１を選択したとき、３次元メモリ３２
と３次元メモリ３３へ３次元メモリ３１からの読み出し
データを転送する。

【００１４】デマルチプレクサ５１が出力側を直線上デ
ータ転送可能なデータバス４２を選択したとき、前記３
次元メモリ３１と同一形状の３次元メモリ３４と３次元
メモリ３５へ３次元メモリ３１から読み出した直線上デ
ータを転送する。

【００１５】次に、デマルチプレクサ５１の出力側がデ
ータバス４２を選択しているときは、アドレス発生回路
１２が今度はＹＺ平面内の方向ベクトルｈyz＝（０，
Ｂ，Ｃ）へ沿って２Ｄ−ＤＤＡを実行し、アドレス発生
回路１２が計算したアドレス信号はアドレスバス２２を
通り、３次元メモリ３１と同一形状の３次元メモリ３２
と３次元メモリ３３へ伝達され、伝達されたＹＺ平面内
のアドレスに垂直な軸に沿った直線状のデータを３次元
メモリ３２と３次元メモリ３３から直線状に読み出し、
３次元メモリ３３の出力データはそのままデータバス４
３へ出力される。３次元メモリ３２の出力データはデー
タバス４１へ出力され、デマルチプレクサ６０の出力が
データバス４２を選択している場合は、マルチプレクサ
６０は入力側がデータバス４１を選択し、３次元メモリ
３２の出力データはデータバス４３へ出力する。

【００１６】また、デマルチプレクサ５１がデータバス
４１を選択しているときは、アドレス発生回路１３が前
記同様ｈyz＝（０，Ｂ，Ｃ）方向への２Ｄ−ＤＤＡを実
行し、アドレス発生回路１３のアドレス信号がアドレス
バス２３を通り３次元メモリ３４と３次元メモリ３５か
らデータを読み出し、３次元メモリ３４のデータはその
ままデータバス４３へ出力され、マルチプレクサ６０は
入力側をデータバス４２を選択し３次元メモリ３５のデ
ータもデータバス４３へ出力する。

【００１７】データバス４３は、アドレス発生回路１３
とアドレスバス２３とマルチプレクサ６１とプロセッサ
７０からなるプロセッサモジュールへ接続する。プロセ
ッサモジュールは、アドレス発生回路１３は自プロセッ
サモジュールの担当するレイを予め計算しアドレスバス
２３へ出力する。

【００１８】マルチプレクサ６１はアドレスバス２３に
相当するデータをデータバス４３から選択してプロセッ
サ７０へ読み込む。プロセッサ７０は前記のように読み
込んだデータを処理し出力用データバス４４へ結果を出
力する。前記プロセッサモジュールは全て同じ構造で複
数台が入力がデータバス４３へ出力がデータバス４４へ
接続される。

【００１９】本発明では、以上のように２Ｄ−ＤＤＡを
２回従属に実行し、パイプラインで読み出される直線状
のデータの列に対し各プロセッサモジュールは定められ
た自分の担当するレイの座標を読み込み処理する。

【００２０】本方法で使用する２Ｄ−ＤＤＡは前記
［３］田山，清水，千葉，太田原，「切り出し立体画像
を高速に生成するボクセル追跡法」，信学論（ＤII），
Ｊ７２−Ｄ−II，９，ｐｐ．１３３２−１３４０（１９
８９）で紹介されている方法を、本方法に適用できるよ
うに以下のように拡張改良した。

【００２１】ただし、ＩとIIは後述するようにデータを
書き出すメモリが２個存在するので区別する為の記述子
とする。

【００２２】［手続き１］ （１）光線の進行方向ベクトルを（ｘ1 ，ｙ1 ）とする
と、ｘ1 とｙ1 の大きい方の方向を基準方向と定める。

【００２３】（２）基準方向への増加分幅を１とし、他
方向の増分ｘ1 ／ｙ1 （ｘ1 ≦ｙ1 の場合）またはｙ1
／ｘ1 （ｙ1 ＜ｘ1 の場合）を計算する。

【００２４】（３）線分の視点座標の整数部から、初期
ピクセルのアドレスを出力する。

【００２５】（４）２Ｄ−ＤＤＡを１歩進（基準方向＋
１、非基準方向＋傾斜増分）し、その座標での整数部か
ら次のピクセル候補のアドレスを発生する。

【００２６】もし対象追跡領域の外側になれば終了す
る。内側にある時は （ｉ）２方向の座標の整数部が共に＋１された場合は、
発生したピクセル候補の前に、別のピクセルを通った可
能性があるとして以下を実行する。その他の場合は（i
i）へ。

【００２７】非基準方向の座標の少数部が、 （ａ）０でなければ、ピクセル候補を通る前に、基準方
向の座標の整数部を−１にしたアドレスのピクセルを通
ったと判定し、そのアドレス（整数部−１）をＩへ出力
する。発生したピクセル候補のみが次に通ると判定しそ
のアドレスをIIへ出力する。

【００２８】（ｂ）０ならば、別のボクセルを通らなか
ったと判定しピクセル候補のアドレスをＩへ出力する。

【００２９】（ｃ）（４）へ戻る。

【００３０】（ii）発生したピクセル候補のみが次に通
ると判定しそのアドレスをIIへ出力する。（４）へ戻
る。

【００３１】図４において直線の方向ベクトルの成分の
大きい方を基準方向（図４ではＤｒｉｖｉｎｇ ａｘｉ
ｓ）と呼ぶと、基準方向へは少なくとも１個のピクセル
列が発生する（図４の■）が、非基準方向（同Ｐａｓｓ
ｉｖｅ ａｘｉｓ）へは１個または２個並ぶ（同●）。

【００３２】［手続き１］中のＩ、IIは前記図３におい
て非基準方向に対しては、１個と２個の場合が生ずるが
２個の場合は図２のように非基準方向に対する優先順
（図２が非基準方向に対しては■→●の順でレイが通過
するので■、●の順）に出力するに際し、■はＩ、●は
IIと対応するものである。

【００３３】本方法で使用する並列３Ｄ−ＤＤＡアルゴ
リズムは以下の［手続き２］になる。

【００３４】［手続き２］ （１）ＸＹ平面に対し［手続き１］を実行し、結果をＩ
メモリとIIメモリへ書き込む。

【００３５】（２）ＹＺ平面のＩメモリとIIメモリの双
方に対し、 （ａ）［手続き１］を実行する。もしＹＺ平面に対し全
成分を実行したなら終了 （ｂ）（ａ）で読み出したデータに対し各プロセッサモ
ジュールは、自分の担当するレイデータを取り出しレン
ダリング処理する （ｃ）（ａ）へ。

【００３６】図４は［手続き２］の概要を示した図であ
る。図４において任意方向ベクトルｈ＝（Ａ，Ｂ，Ｃ）
とする。［手続き１］の２Ｄ−ＤＤＡを最初にＸＹ平面
で（Ａ，Ｂ）方向に対し２Ｄ−ＤＤＡを実行し（Ａ，
Ｂ，ｔ)(０≦ｔ≦Ｌ−１）（Ｌは３次元立方体の１辺の
長さとする）の直線上データを１読み出しサイクルか又
は数ブロックに分割して数読み出しサイクルかかってフ
ェッチし、メモリｉからメモリＩとメモリIIへ書き込
む。

【００３７】次に［手続き１］のＹＺ平面で（Ｂ，Ｃ）
方向に対し同様に２Ｄ−ＤＤＡを実行し同様にメモリＩ
とメモリIIから（ｔ，Ｂ，Ｃ)(０≦ｔ≦Ｌ−１）の直線
上データを１読み出しサイクルか又は数読み出しサイク
ルかかってフェッチする。

【００３８】またこのとき１本のレイに注目すると２回
の実行で４個以下の非基準方向の立方体データが発生す
るが、［手続き１］の２Ｄ−ＤＤＡにより、立方体デー
タは抜けずに必ずレイの通る順番に取り出せる。最後に
マルチプロセッサモジュールが直線状にパイプライン読
み出しされたデータから各プロセッサモジュールが自分
の計算担当するレイを前もってアドレス発生回路により
計算していたアドレスに従って取り込む。

【００３９】以上の様にして、３次元フレームメモリか
ら任意座標データのパイプライン読み出しが実現でき、
本発明ガ実施できる。

【００４０】図４は、第２の発明の一実施例である。本
実施例の画像メモリ装置は図４に示すように、任意方向
ベクトルｈ＝（Ａ，Ｂ，Ｃ）への３Ｄ−ＤＤＡを実現す
るにあたり、予め全体の３次元データからオクトリー分
割法やボクセル分割法と呼ばれる３次元データからデー
タの存在する場所からデータを抽出するアルゴリズムに
より、抽出したデータが連続的にデータバス４０から入
力されるとする。

【００４１】データバス４０からのデータは、ダブルバ
ッファ動作する３次元メモリ３０と３次元メモリ３１の
２つの３次元メモリへ書き込まれ一方が一杯になったら
他方へ切り替えて書き込む。３次元メモリ３０へデータ
が一杯に書き込まれた場合、その直後からアドレス発生
回路１０がＸＹ平面内に相当するｈxy＝（Ａ，Ｂ，０）
方向への前述した２Ｄ−ＤＤＡを計算し、計算されたア
ドレスデータはアドレスバス２０を通り３次元メモリ３
０へ転送する。

【００４２】３次元メモリ３０は、アドレスバス２１の
ＸＹ平面アドレス座標を通りＸＹ平面に垂直な軸に沿っ
たデータを単一読み出しサイクル又は数読み出しサイク
ルかかって直線状に書き込みと読み出しする。

【００４３】３次元メモリ１０から直線状に読み出され
たデータは、直線上データが転送可能なデータバス４１
を通り、３次元メモリ３２と３次元メモリ３３へ３次元
メモリ３１へデータを転送する。

【００４４】また、前記と同様３次元メモリ３０へデー
タが一杯に書き込まれた場合、アドレス発生回路１３が
今度はＹＺ平面内の方向ベクトルｈyz＝（０，Ｂ，Ｃ）
へ沿って２Ｄ−ＤＤＡを実行し、アドレス発生回路１３
が計算したアドレス信号はアドレスバス２３を通り、３
次元メモリ３０と同一形状の３次元メモリ３４と３次元
メモリ３５へ伝達され、伝達されたＹＺ平面内のアドレ
スに垂直な軸に沿った直線状のデータを３次元メモリ３
４と３次元メモリ３５から直線状に読み出し、３次元メ
モリ３５の出力データはそのままデータバス４３へ出力
する。

【００４５】３次元メモリ３４の出力データはデータバ
ス４２ヘ出力し、マルチプレクサ６０は入力側をデータ
バス４２を選択し、その結果出力バス４３へ３次元メモ
リ３４の出力データが出力する。更に、３次元メモリ３
１へのデータが一杯に書き込まれた場合は、ダブルバッ
ファ構成になっている対応する前記アドレス発生回路１
０をアドレス発生回路１１、アドレスバス２０をアドレ
スバス２１に、３次元メモリ３０が同３１、３次元メモ
リ３２が同３４、３次元メモリ３３が同３５、データバ
ス４１がデータバス４２、へと対応して交互に同様な動
作を実行する。データバス４３は、アドレス発生回路１
３とアドレスバス２３とマルチプレクサ６１とプロセッ
サ７０からなるプロセッサモジュールへ接続する。

【００４６】プロセッサモジュールは、アドレス発生回
路１３は自プロセッサモジュールの担当するレイを予め
計算しアドレスバス２３へ出力する。

【００４７】マルチプレクサ６１はアドレスバス２３に
相当するデータをデータバス４３から選択してプロセッ
サ７０へ読み込む。プロセッサ７０は前記のように読み
込んだデータを処理し出力用データバス４４へ結果を出
力する。

【００４８】前記プロセッサモジュールは全て同じ構造
で複数台が入力がデータバス４３へ出力がデータバス４
４へ接続される。

【００４９】上記第２の発明においての動作原理は第１
の発明と同じである。

【００５０】また第１と第２の発明は、前者は固定され
たデータに対し並列３Ｄ−ＤＤＡを実現するが、後者は
連続的にデータが入力された場合にも並列３Ｄ−ＤＤＡ
を実現することが相違点である。

【００５１】

【発明の効果】例えば２５６3 の３次元メモリ領域の場
合、奥行き方向に対しては平均して半分の深さ（２５６
／２＝１２８）までレイ追跡し、３次元メモリ領域の各
立方体データ（各ボクセルデータ）は１ｂｙｔｅとしス
ライスデータは１２８枚で間１枚は補間すると仮定す
る。

【００５２】３次元メモリからデータの書き込みと読み
出しを２０ＭＨｚで実行した場合、並列化を考えないシ
ーケンシャルな方法で３Ｄ−ＤＤＡを実行し３次元デー
タを読み出すのに読み出す時間は５０［ｎｓｅｃ］×２
５６2 ×１２８＝４１９［ｍｓ］かかる。

【００５３】本発明によれば３Ｄ−ＤＤＡ変換した結果
を全３次元メモリ領域から読み出す時間は、５０［ｎｓ
ｅｃ］×２５６×２５６＝３．３［ｍｓ］で並列化によ
り１２８倍高速になり、リアルタイムに３Ｄ−ＤＤＡを
実現できる。

【図面の簡単な説明】

【図１】第１の発明の実施例を示す図である。

【図２】第１の発明の動作概要を示す図である。

【図３】第１の発明の動作概要を示す図である。

【図４】第２の発明の実施例を示す図である。

【符号の説明】

１０〜１６ アドレス発生回路 ２０〜２６ アドレスバス ３０〜３５ ３次元メモリ ４０〜４４ データバス ５１ デマルチプレクサ ６０〜６３ マルチプレクサ ７０〜７２ プロセッサ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１の２次元ＤＤＡ（ディジタル デフ
   ァレンシャル アナライザ）アドレス発生回路と第１の
   ３次元メモリと第２の３次元メモリと３本のデータバス
   と第２の２次元ＤＤＡアドレス発生回路とマルチプロセ
   ッサモジュールとから構成され、 前記第１の２次元ＤＤＡアドレス発生回路は、２次元Ｄ
   ＤＡアドレスを計算し、 前記第１の３次元メモリは３次元空間内の直線上データ
   の書き込み又は読み出しを読み出しサイクルに基づいて
   行い、 該直線上データは、前記２次元アドレス発生回路の計算
   領域である２次元平面に垂直な軸に沿っており、かつ前
   記第１の２次元ＤＤＡアドレス発生回路が計算した２次
   元ＤＤＡアドレスを通り、３次元空間内に直線上に並ん
   でおり、 前記第２の３次元メモリは、前記３次元空間内の前記直
   線上データの書き込みと読み出しを連続的に前記読み出
   しサイクルに基づいて行うものであり、前記第１の３次
   元メモリと同種の前記３次元メモリを２台１組とした２
   組のメモリ対を具備し、該２組のメモリ対の構成で前記
   第１の３次元メモリからデータを連続的に読み込むよう
   に接続され、 前記３本のデータバスは、前記第１の３次元メモリから
   読み出された前記直線上データを前記第２の３次元メモ
   リへ連続的に読み込むように接続され、 前記第２の２次元ＤＤＡアドレス発生回路は、前記第２
   の３次元メモリに２次元アドレスを計算するものであ
   り、前記第２の３次元メモリのそれぞれの３次元メモリ
   に個別に具備され、 マルチプロセッサモジュールは、前記第２のアドレス発
   生回路及び複数の前記プロセッサモジュールを内蔵して
   成り、前記データバスを介して前記第２の３次元メモリ
   から得られる前記直線上データの列をパイプライン動作
   に基づいて読み出し、 前記第２のアドレス発生回路は、前記第２の３次元メモ
   リから前記読み出しサイクル毎に前記パイプライン動作
   で読み出される前記直線状のデータの列に対して前記デ
   ータの列からデータを個別に選択し、 前記プロセッサモジュールは、前記データバスに並列に
   接続され、並列動作を実行し、該データの列に対しデー
   タ処理を行い、 前記２次元ＤＤＡを直交させて２段従属に接続し、パイ
   プライン構成により３次元ＤＤＡを並列計算することを
   特徴とする３次元ディジタル デファレンシャル アナ
   ライザを用いた並列アドレス発生装置。
2. 【請求項２】 ２台の第１の２次元アドレス発生回路と
   第１の３次元メモリと第２の３次元メモリと３本のデー
   タバスと第２の２次元ＤＤＡアドレス発生回路とマルチ
   プロセッサモジュールとから構成され、 前記第１の２次元アドレス発生回路は、２台具備されて
   ２次元ＤＤＡアドレスを計算し、前記第１の３次元メモ
   リは、２台１組で成り、３次元空間データの書き込み及
   び読み出しを並列に行い、更に予め全体の３次元データ
   からオクトリー分割法やボクセル分割法（３次元データ
   からデータの存在する場所からデータを抽出するアルゴ
   リズム）を用いて抽出されたデータに対しては前記ダブ
   ルバッファ動作を行うもので、前記第１の２次元アドレ
   ス発生回路にそれぞれが接続され、前記第２の３次元メ
   モリへデータを出力するために前記データバスに接続さ
   れ、 前記３次元空間データは、前記第１の２次元ＤＤＡアド
   レス発生回路が計算した２次元ＤＤＡアドレスを通り、
   前記第１の２次元ＤＤＡアドレス発生回路の計算領域で
   ある２次元平面に垂直で、かつ前記第１の２次元ＤＤＡ
   アドレス発生回路が計算した２次元ＤＤＡアドレスを通
   り、３次元空間内に直線に沿って作成され、 前記第２の３次元メモリは、前記第１の３次元メモリと
   同サイズの前記３次元メモリを２台１組とした２組のメ
   モリ対を具備し、該２組のメモリ対の構成で前記第１の
   ３次元メモリからデータを連続的に読み込むように接続
   され、前記第１の３次元メモリから読み出したデータを
   読み込むために前記データバスに接続され、 前記３本のデータバスは、前記ダブルバッファ動作が行
   われ、該バス上で、前記第１の３次元メモリ及び前記第
   ２の３次元メモリ上の前記直線上データの書き込みと読
   み出しとが行われ、 前記第２の２次元ＤＤＡアドレス発生回路は、前記第２
   の３次元メモリ各組用に２次元ＤＤＡアドレスを計算す
   るために２組併設され、 前記マルチプロセッサモジュールは、前記第２のアドレ
   ス発生回路と複数のプロセッサモジュールと複数の汎用
   プロセッサとから成り、該データバスからデータを同時
   に読み出し、 前記第２のアドレス発生回路は、前記第２の３次元メモ
   リから読み出しサイクル毎にパイプラインで読み出され
   る前記直線上データの列に対し、該データの列からデー
   タを個別に選択するために用いるものであり、 前記プロセッサモジュールは、複数の汎用プロセッサを
   内蔵して成り、並列にかつ同時に動作し、前記データバ
   スに並列に接続され、 前記汎用プロセッサは、前記選択されたデータに対しデ
   ータ処理するものであり、 前記２次元ＤＤＡを直交させて２段従属に接続し、パイ
   プライン構成により３次元ＤＤＡを並列計算することを
   特徴とする３次元ディジタル デファレンシャル アナ
   ライザを用いた並列アドレス発生装置。