JPH07283966A - Composite synchronizing signal processing circuit - Google Patents

Composite synchronizing signal processing circuit

Info

Publication number
JPH07283966A
JPH07283966A JP7554294A JP7554294A JPH07283966A JP H07283966 A JPH07283966 A JP H07283966A JP 7554294 A JP7554294 A JP 7554294A JP 7554294 A JP7554294 A JP 7554294A JP H07283966 A JPH07283966 A JP H07283966A
Authority
JP
Japan
Prior art keywords
pulse
composite
mono
multivibrator
sync
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7554294A
Other languages
Japanese (ja)
Inventor
Ichiro Hattori
一郎 服部
Hiroshi Nakanishi
浩 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7554294A priority Critical patent/JPH07283966A/en
Publication of JPH07283966A publication Critical patent/JPH07283966A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

PURPOSE:To realize simple circuit configuration by which a vertical synchronous pulse can be taken out of a composite synchronizing signal. CONSTITUTION:This circuit is equipped with a monostable multivibrator 3 which produces a horizontal synchronous pulse from the composite synchronizing signal, a NOR gate 12 which inputs the horizontal synchronous pulse of the monostable multivibrator 3 and the composite synchronizing signal and outputs the vertical synchronous pulse from the composite synchronizing signal, a second monostable multivibrator 6 constituted so as to delay the horizontal synchronous pulse of the monostable multivibrator 3 and to vary delay quantity, and a second NOR gate 9 which reproduces the composite synchronizing signal from the output of the second monostable multivibrator 6 and that of the NOR gate 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は複合同期信号より水平
同期位置のみを可変にできる信号を得る簡単な構成の複
合同期信号処理回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite sync signal processing circuit having a simple structure for obtaining a signal capable of changing only a horizontal sync position from a composite sync signal.

【0002】[0002]

【従来の技術】図4は従来の複合同期信号処理回路を示
すものである。図において、1は複合同期信号入力端
子、2は複合同期信号より水平同期パルスを分離する水
平同期分離回路、3は水平同期パルスより遅延パルスを
作る第1のモノマルチバイブレータ、4はこのモノマル
チバイブレータの遅延時間を決定する時定数コンデン
サ、5は同じく時定数抵抗、6は上記第1のモノマルチ
バイブレータ3により遅延されたパルスをさらに遅延
し、その遅延量を可変にする第2のモノマルチバイブレ
ータ、7はこのモノマルチバイブレータ6の遅延量を決
定する時定数コンデンサ、8は同じく時定数を可変にす
る時定数可変抵抗、9は再度複合同期信号を作り出すた
めのNORゲートである。10は入力端子に入力される
複合同期信号より垂直同期パルスを分離する垂直同期分
離回路で、その出力は上記NORゲート9の一端に加え
られる。11は複合同期信号(処理後)の出力端子であ
る。
2. Description of the Related Art FIG. 4 shows a conventional composite sync signal processing circuit. In the figure, 1 is a composite sync signal input terminal, 2 is a horizontal sync separation circuit for separating a horizontal sync pulse from the composite sync signal, 3 is a first mono-multi vibrator for producing a delayed pulse from the horizontal sync pulse, and 4 is this mono-multi vibrator. A time constant capacitor that determines the delay time of the vibrator, 5 is also a time constant resistor, and 6 is a second monomulti that further delays the pulse delayed by the first monomultivibrator 3 and makes the delay amount variable. A vibrator, 7 is a time constant capacitor that determines the delay amount of the mono-multi vibrator 6, 8 is a time constant variable resistor that also makes the time constant variable, and 9 is a NOR gate for producing a composite synchronizing signal again. Reference numeral 10 is a vertical sync separation circuit for separating a vertical sync pulse from the composite sync signal input to the input terminal, and its output is applied to one end of the NOR gate 9. Reference numeral 11 is an output terminal for a composite synchronizing signal (after processing).

【0003】次に図5により図4の動作を説明する。図
5は図4中の信号F〜Kの波形を示すもので、(イ)は
第1フィールド、(ロ)は第2フィールドの波形であ
る。複合同期信号入力端子1に入力された複合同期信号
Fは、水平同期分離回路2及び垂直同期分離回路10に
入力される。水平同期分離回路2において複合同期信号
は水平同期分離され、水平同期パルスGが出力される。
水平同期パルスGは、モノマルチバイブレータ3に入力
され、コンデンサ4及び抵抗5で定まる時定数に応じて
遅延され、水平同期パルスGより約1H遅れた水平同期
パルスHを作る。さらに、水平同期パルスHは第2のモ
ノマルチバイブレータ6に入力されて遅延され、水平同
期パルスIとなる。ここで第2のモノマルチバイブレー
タ6による遅延量は、時定数コンデンサ7と時定数可変
抵抗8により決定される。従って、水平同期パルスIの
パルス位置は、時定数可変抵抗8を変えることにより調
整される。
Next, the operation of FIG. 4 will be described with reference to FIG. FIG. 5 shows the waveforms of the signals F to K in FIG. 4, where (a) is the waveform of the first field and (b) is the waveform of the second field. The composite sync signal F input to the composite sync signal input terminal 1 is input to the horizontal sync separation circuit 2 and the vertical sync separation circuit 10. The horizontal sync separation circuit 2 separates the composite sync signal from the horizontal sync and outputs a horizontal sync pulse G.
The horizontal synchronizing pulse G is input to the mono-multivibrator 3 and delayed in accordance with the time constant determined by the capacitor 4 and the resistor 5 to generate a horizontal synchronizing pulse H which is delayed by about 1H from the horizontal synchronizing pulse G. Further, the horizontal sync pulse H is input to the second mono-multivibrator 6 and delayed to become a horizontal sync pulse I. Here, the delay amount by the second mono-multivibrator 6 is determined by the time constant capacitor 7 and the time constant variable resistor 8. Therefore, the pulse position of the horizontal synchronizing pulse I is adjusted by changing the time constant variable resistor 8.

【0004】一方、複合同期信号Fは垂直同期分離回路
10において垂直同期分離され、垂直同期パルスJとし
て出力される。ここでの垂直同期分離のシステムは一般
的に積分回路が使われる。このようにして作られた垂直
同期パルスJと上記水平同期パルスIとはNORゲート
9に入力され、水平同期パルス位置が調整された複合同
期信号(処理後)Kが出力端子11から取り出される。
なお、図5において破線で示す部分は時定数可変抵抗8
によりパルス位置の変えられる部分である。
On the other hand, the composite sync signal F is vertically sync separated in the vertical sync separation circuit 10 and output as a vertical sync pulse J. The vertical sync separation system here generally uses an integrating circuit. The vertical synchronizing pulse J and the horizontal synchronizing pulse I thus produced are input to the NOR gate 9, and the composite synchronizing signal (after processing) K whose horizontal synchronizing pulse position is adjusted is taken out from the output terminal 11.
Note that, in FIG. 5, the portion indicated by the broken line is the time constant variable resistor 8
This is the part where the pulse position can be changed.

【0005】[0005]

【発明が解決しようとする課題】従来の複合同期信号処
理回路は以上のような構成により複合同期パルスを形成
しているので、回路構成が複雑であり、水平同期パルス
位置のみを可変し得る複合同期信号を再生するために
は、IC化された同期分離回路あるいは複雑な回路が必
要となり、コスト高になるという問題点があった。
Since the conventional composite sync signal processing circuit forms a composite sync pulse by the above-mentioned structure, the circuit structure is complicated and only the horizontal sync pulse position can be varied. In order to reproduce the synchronization signal, an IC-based synchronization separation circuit or a complicated circuit is required, which causes a problem of high cost.

【0006】この発明は上記のような問題点を解消する
ためになされたもので、単純な構成で安価な複合同期信
号処理回路を得ることを目的としている。
The present invention has been made to solve the above problems, and an object thereof is to obtain an inexpensive composite synchronizing signal processing circuit with a simple structure.

【0007】[0007]

【課題を解決するための手段】この発明に係る複合同期
信号処理回路は、複合同期信号より水平同期パルスを作
り出すモノマルチバイブレータと、このモノマルチバイ
ブレータの水平同期パルスと上記複合同期信号とを入力
し、上記複合同期信号から垂直同期パルスを出力させる
NORゲートと、上記モノマルチバイブレータの水平同
期パルスを遅延し且つその遅延量を変えうるようになさ
れた第2のモノマルチバイブレータを備えたものであ
る。
A composite sync signal processing circuit according to the present invention inputs a mono-multivibrator which produces a horizontal sync pulse from a composite sync signal, and a horizontal sync pulse of the monomultivibrator and the composite sync signal. However, a NOR gate for outputting a vertical sync pulse from the composite sync signal and a second mono multivibrator for delaying the horizontal sync pulse of the mono multivibrator and changing the delay amount are provided. is there.

【0008】さらにまた、上記第2のモノマルチバイブ
レータの出力と上記NORゲートの出力とから複合同期
信号を再生する第2のNORゲートを備えたものであ
る。
Furthermore, a second NOR gate for reproducing a composite synchronizing signal from the output of the second mono-multivibrator and the output of the NOR gate is provided.

【0009】[0009]

【作用】この発明における複合同期信号処理回路は、複
合同期信号からモノマルチバイブレータにより水平同期
パルスを発生させ、NORゲートを用いて、上記水平同
期パルスで上記複合同期信号の水平同期をマスクするこ
とにより垂直同期パルスを取り出すようにすると同時
に、上記モノマルチバイブレータに接続された第2のモ
ノマルチバイブレータで水平同期パルスの遅延量を調整
し、水平同期パルスの位置のみを可変にする。また、第
2のモノマルチバイブレータの出力とNORゲートの出
力を第2のNORゲートに加えて、水平同期パルス位置
の調整可能な複合同期信号を再生する。
In the composite sync signal processing circuit according to the present invention, the horizontal sync pulse is generated from the composite sync signal by the mono-multivibrator, and the NOR gate is used to mask the horizontal sync of the composite sync signal with the horizontal sync pulse. The vertical sync pulse is taken out by means of, and at the same time, the second mono multivibrator connected to the mono multivibrator adjusts the delay amount of the horizontal sync pulse to make only the position of the horizontal sync pulse variable. Also, the output of the second mono-multivibrator and the output of the NOR gate are added to the second NOR gate to reproduce a composite synchronizing signal with adjustable horizontal synchronizing pulse position.

【0010】[0010]

【実施例】【Example】

実施例1.以下この発明の一実施例を図について説明す
る。図1において、1は複合同期信号入力端子、3は水
平同期信号より遅延パルスを作る第1のモノマルチバイ
ブレータ、4はこのモノマルチバイブレータ3の遅延時
間を決定する時定数コンデンサ、5は同じく時定数抵
抗、6は上記第1のモノマルチバイブレータ3により遅
延されたパルスを遅延し、その遅延量を変えることがで
きるようになされた第2のモノマルチバイブレータ、7
はこのモノマルチバイブレータ6の遅延量を決定する時
定数コンデンサ、8は同じく時定数を可変にする時定数
可変抵抗、9は再度複合同期信号を作り出すための第2
のNORゲートである。12は入力端子1からの複合同
期信号と第1のモノマルチバイブレータ3の出力が印加
される第1のNORゲートであり、この出力が第2のN
ORゲート9の一端に加えられている。11は複合同期
信号(処理後)を取り出す出力端子である。
Example 1. An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 1 is a composite sync signal input terminal, 3 is a first mono-multivibrator that produces a delay pulse from a horizontal sync signal, 4 is a time constant capacitor that determines the delay time of this mono-multivibrator 3, and 5 is the same time. A constant resistance 6 is a second mono-multivibrator 7 which is adapted to delay the pulse delayed by the first mono-multivibrator 3 and change the delay amount.
Is a time constant capacitor that determines the delay amount of the mono-multivibrator 6, 8 is a time constant variable resistor that also makes the time constant variable, and 9 is a second time constant for producing a composite synchronizing signal again.
Is a NOR gate. Reference numeral 12 is a first NOR gate to which the composite synchronizing signal from the input terminal 1 and the output of the first mono-multivibrator 3 are applied.
It is added to one end of the OR gate 9. Reference numeral 11 is an output terminal for taking out the composite synchronizing signal (after processing).

【0011】次に動作について説明する。図2は図1中
の信号A〜Eの波形を示すもので、(イ)は第1フィー
ルド、(ロ)は第2フィールドの波形である。複合同期
信号入力端子1に入力された複合同期信号Aは、第1の
モノマルチバイブレータ3に入力されておよそ1H遅延
された水平同期パルスBを作る。ここで第1のモノマル
チバイブレータ3の遅延量は時定数コンデンサ4と時定
数抵抗5により決定され、およそ1Hに設定されてい
る。このため、等価パルスではトリガーされず、垂直同
期期間中の1H周期のプルスでトリガーされることにな
り、水平同期パルスBを形成することができる。水平同
期パルスBは第2のモノマルチバイブレータ6に入力さ
れ、ここでさらに遅延された水平同期パルスCが作られ
る。ここで第2のモノマルチバイブレータ6による遅延
量は、時定数コンデンサ7と時定数可変抵抗8により決
定されるから、時定数可変抵抗8を可変することによ
り、水平同期パルスの位置を調整することができる。
Next, the operation will be described. FIG. 2 shows the waveforms of the signals A to E in FIG. 1, where (a) is the waveform of the first field and (b) is the waveform of the second field. The composite sync signal A input to the composite sync signal input terminal 1 is input to the first mono-multivibrator 3 to generate a horizontal sync pulse B delayed by about 1H. Here, the delay amount of the first mono-multivibrator 3 is determined by the time constant capacitor 4 and the time constant resistor 5, and is set to about 1H. For this reason, it is not triggered by the equivalent pulse, but is triggered by pulls of 1H period during the vertical synchronization period, and the horizontal synchronization pulse B can be formed. The horizontal sync pulse B is input to the second mono-multivibrator 6, where a further delayed horizontal sync pulse C is produced. Here, since the delay amount of the second mono-multivibrator 6 is determined by the time constant capacitor 7 and the time constant variable resistor 8, the position of the horizontal synchronizing pulse should be adjusted by changing the time constant variable resistor 8. You can

【0012】一方、第1のNORゲート12には、入力
端子1からの複合同期信号Aとこれより1H遅延された
水平同期パルスBが入力されるため、複合同期信号Aの
水平同期信号部が水平同期パルスBによりマスクされ、
NORゲート12からは垂直同期パルスDが得られるこ
とになる。このようにして作られた水平同期パルスC及
び垂直同期パルスDは第2のNORゲート9に入力さ
れ、出力端子11には水平同期パルス位置の調整可能な
複合同期信号E(処理後)が得られる。なお、図2にお
いて、破線で示す部分は時定数可変抵抗8によるパルス
位置可変の部分である。
On the other hand, since the first NOR gate 12 receives the composite sync signal A from the input terminal 1 and the horizontal sync pulse B delayed by 1H, the horizontal sync signal portion of the composite sync signal A is input. Masked by the horizontal sync pulse B,
The vertical synchronizing pulse D is obtained from the NOR gate 12. The horizontal synchronizing pulse C and the vertical synchronizing pulse D thus generated are input to the second NOR gate 9, and the output terminal 11 obtains the composite synchronizing signal E (after processing) whose horizontal synchronizing pulse position is adjustable. To be In addition, in FIG. 2, a portion indicated by a broken line is a portion where the pulse position is changed by the time constant variable resistor 8.

【0013】実施例2.実施例1は、水平同期パルスC
と垂直同期パルスDとをNORゲートに入力し、複合同
期信号(処理後)を得るようにした実施例であるが、図
3に示すように、第2のNORゲートを省略し、水平同
期パルスCと垂直同期パルスDを別々に取り出し、後の
系とインターフェースするように構成してもよい。
Example 2. In the first embodiment, the horizontal sync pulse C
In this embodiment, the vertical sync pulse D and the vertical sync pulse D are input to the NOR gate to obtain the composite sync signal (after processing). However, as shown in FIG. 3, the second NOR gate is omitted and the horizontal sync pulse is generated. C and the vertical synchronizing pulse D may be taken out separately and may be configured to interface with the subsequent system.

【0014】[0014]

【発明の効果】以上のように、この発明によれば、複合
同期信号からモノマルチバイブレータで水平同期パルス
を作り、この水平同期パルスで複合信号の水平同期をマ
スクすることにより垂直同期パルスを得、さらに上記モ
ノマルチバイブレータからの水平同期パルスの位置を可
変調整するようにしているため、水平同期位置のみを可
変にでき、また上記垂直同期パルスと水平同期パルスを
組み合わせることにより簡単な構成で水平同期位置可変
の複合同期信号を得ることができる。
As described above, according to the present invention, a horizontal synchronizing pulse is generated from a composite synchronizing signal by a mono-multivibrator, and the horizontal synchronizing pulse is masked by the horizontal synchronizing pulse to obtain a vertical synchronizing pulse. In addition, since the position of the horizontal sync pulse from the mono multivibrator is variably adjusted, only the horizontal sync position can be made variable, and by combining the vertical sync pulse and the horizontal sync pulse, the horizontal configuration can be made simple. A composite sync signal with variable sync position can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例1における複合同期信号処理
回路を示す回路図である。
FIG. 1 is a circuit diagram showing a composite synchronizing signal processing circuit according to a first embodiment of the present invention.

【図2】実施例1の回路における各部波形図である。FIG. 2 is a waveform chart of each part in the circuit of the first embodiment.

【図3】この発明の実施例2における複合同期信号処理
回路を示す回路図である。
FIG. 3 is a circuit diagram showing a composite synchronizing signal processing circuit according to a second embodiment of the present invention.

【図4】従来の複合同期信号処理回路を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a conventional composite sync signal processing circuit.

【図5】従来の複合同期信号処理回路の各部波形を示す
図である。
FIG. 5 is a diagram showing waveforms at various parts of a conventional composite synchronization signal processing circuit.

【符号の説明】[Explanation of symbols]

1 複合同期信号入力端子 3 第1のモノマルチバイブレータ 4 時定数コンデンサ 5 時定数抵抗 6 第2のモノマルチバイブレータ 7 時定数コンデンサ 8 時定数可変抵抗 9 第2のNORゲート 11 複合同期信号出力端子 12 第1のNORゲート 1 Composite Sync Signal Input Terminal 3 First Mono Multivibrator 4 Time Constant Capacitor 5 Time Constant Resistor 6 Second Mono Multivibrator 7 Time Constant Capacitor 8 Time Constant Variable Resistor 9 Second NOR Gate 11 Composite Sync Signal Output Terminal 12 First NOR gate

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複合同期信号より水平同期パルスを作り
出す第1のモノマルチバイブレータ、この第1のモノマ
ルチバイブレータの出力パルスと上記複合同期信号とを
入力し、上記複合同期信号から垂直同期パルスを出力さ
せるゲート手段、上記第1のモノマルチバイブレータの
出力パルスを遅延し且つその遅延量を変えうるようにな
された第2のモノマルチバイブレータを備えたことを特
徴とする複合同期信号処理回路。
1. A first mono-multivibrator for producing a horizontal sync pulse from a composite sync signal, an output pulse of the first mono-multivibrator and the composite sync signal being input, and a vertical sync pulse being generated from the composite sync signal. A composite synchronizing signal processing circuit comprising: a gate unit for outputting the output pulse; and a second mono-multivibrator for delaying the output pulse of the first mono-multivibrator and changing the delay amount.
【請求項2】 複合同期信号より水平同期パルスを作り
出す第1のモノマルチバイブレータ、この第1のモノマ
ルチバイブレータの出力パルスと上記複合同期信号とを
入力し、上記複合同期信号から垂直同期パルスを出力さ
せる第1のゲート手段、上記第1のモノマルチバイブレ
ータの出力パルスを遅延し且つその遅延量を変えうるよ
うになされた第2のモノマルチバイブレータ、上記第2
のモノマルチバイブレータの出力と上記第1のゲート手
段の出力とから複合同期信号を作る第2のゲート手段を
備えたことを特徴とする複合同期信号処理回路。
2. A first mono-multivibrator for producing a horizontal sync pulse from a composite sync signal, an output pulse of the first mono-multivibrator and the composite sync signal being input, and a vertical sync pulse being generated from the composite sync signal. A first gate means for outputting, a second mono-multivibrator for delaying the output pulse of the first mono-multivibrator and changing the delay amount thereof, the second
7. A composite synchronizing signal processing circuit, comprising: second gate means for producing a composite synchronizing signal from the output of the mono-multivibrator and the output of the first gate means.
JP7554294A 1994-04-14 1994-04-14 Composite synchronizing signal processing circuit Pending JPH07283966A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7554294A JPH07283966A (en) 1994-04-14 1994-04-14 Composite synchronizing signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7554294A JPH07283966A (en) 1994-04-14 1994-04-14 Composite synchronizing signal processing circuit

Publications (1)

Publication Number Publication Date
JPH07283966A true JPH07283966A (en) 1995-10-27

Family

ID=13579199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7554294A Pending JPH07283966A (en) 1994-04-14 1994-04-14 Composite synchronizing signal processing circuit

Country Status (1)

Country Link
JP (1) JPH07283966A (en)

Similar Documents

Publication Publication Date Title
JPH01171372A (en) Device for converting television signal system
JPH07283966A (en) Composite synchronizing signal processing circuit
KR890001379A (en) Video signal processing method and converter for same
JPH0214674A (en) Method and apparatus for separating accurate synchronous pulse
JPH05130448A (en) Horizontal afc circuit
JP2963915B2 (en) Sync separation circuit
JPH06112783A (en) Phase adjusting circuit
JP3020224B2 (en) Synchronous signal separation device
JPS6121183U (en) Dropout compensation circuit
JP2576269B2 (en) NTSC signal / PAL signal judgment circuit
JP3157423B2 (en) Video signal processing circuit
JPH0413375A (en) Synchronizing separator circuit
JPS6145430B2 (en)
JPS61295766A (en) Shaping device for waveform of synchronizing signal
JPS60229590A (en) Timing pulse generating circuit
JPH07162758A (en) Variable delay device
JPS5983467A (en) Synchronizing separating circuit
JPS6030685U (en) Luminance signal and color signal separation circuit
JPS63146668A (en) Picture quality adjusting device
JPH06327023A (en) Burst gate pulse generating circuit
JPH03479U (en)
JPH0263294A (en) Luminance signal, chrominance signal mixer circuit
JPH0756933B2 (en) Phase adjustment circuit
JPH01296856A (en) Synchronizing signal separating device
JPH0496578A (en) Vertical synchronizing signal separation circuit