JPH07274497A

JPH07274497A - スイッチング電源

Info

Publication number: JPH07274497A
Application number: JP6607594A
Authority: JP
Inventors: Koji Tanaka; 宏治田中
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-04-04
Filing date: 1994-04-04
Publication date: 1995-10-20

Abstract

(57)【要約】【目的】スイッチング電源内で発生するスイッチング
ノイズに影響されにくいように、パルス幅変調回路を適
切に制御することで、出力電圧の安定化を向上する。【構成】パルス幅変調回路をデジタル信号処理を含め
たデジタル系の回路で構成する。また、パルス幅変調回
路とスイッチング回路を同期させ、スイッチングノイズ
が特定のタイミングで、発生するように制御する。【効果】スイッチングノイズの影響を受けにくくなる
ので、スイッチング電圧の出力電圧の安定度を向上する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、レーダまたは通信機器
で使用するスイッチング電源のパルス幅変調回路を適切
に制御することで、電源内で発生するスイッチングノイ
ズに対して影響を受けにくいスイッチング電源の構成に
関するものである。

【０００２】

【従来の技術】図１３は、従来のスイッチング電源の構
成を示す図である。図において、１は安定化ＤＣ電源あ
るいはバッテリー等の電源、２は第一のフィルタ、３は
１次側の電圧を昇圧する為の第一の昇圧トランス、４は
第一の昇圧トランス３を励磁駆動するためのスイッチン
グ用の第一の電力用金属酸化膜電界効果形トランジスタ
（以後パワーＭＯＳＦＥＴと略す）、５はパワーＭＯＳ
ＦＥＴ４と交互にスイッチング動作する第二のパワーＭ
ＯＳＦＥＴ、６はノイズ成分を取り除くための第一のコ
ンデンサ、７は第一のインダクタ、８は電圧安定化のチ
ョッパ用金属酸化膜電界効果形トランジスタ（以後チョ
ッパＭＯＳＦＥＴと略す）、９はフライホイールダイオ
ード、１０はプッシュプル制御回路、１１はプッシュプ
ル制御信号からの信号をパワーＭＯＳＦＥＴ４及び５の
ソース電位を基準にして伝送する為の絶縁トランス、１
２は絶縁トランスからの信号を受けて第一のパワーＭＯ
ＳＦＥＴ４のゲートとソース間に電圧を発生させる第一
の抵抗、１３は絶縁トランスからの信号を受けて第二の
パワーＭＯＳＦＥＴ５のゲートとソース間に電圧を発生
させる第二の抵抗、１４は第一の昇圧トランス３で昇圧
された電圧を整流するための第一の整流回路、１５は第
一の整流回路１４からの信号を平滑化する為の第二のフ
ィルタ、１６は電源負荷、１７は電圧負荷に印加されて
いる電圧をモニタするための第一の分圧回路、１８は第
三のフィルタ、１９はパルス幅変調回路、２０はパルス
幅変調回路１９のパルスインターバルを決定する時定数
決定回路、２１はＭＯＳＦＥＴドライバである。

【０００３】次に動作について説明する。電源１からの
ＤＣ電圧は第一のフィルタ２を通過して平滑化され、第
一の昇圧トランス３の一次側のセンタタップに入力さ
れ、そしてパワーＭＯＳＦＥＴ４と５が交互にＯＮする
ように動作するのでセンタタップに入力した電流はパワ
ーＭＯＳＦＥＴ４と５のドレインに交互に流れ、その結
果第一の昇圧トランス３を励磁することになる。プッシ
ュプル制御回路１０は、パワーＭＯＳＦＥＴ４と５を交
互にＯＮするように交互にパルス信号を出力し、絶縁ト
ランス１１を経由して、抵抗１２と１３に交互にパルス
を発生させる。抵抗１２と１３に発生するパルス信号を
図１４の（ａ）と（ｂ）に示す。これらのパルス信号は
パワーＭＯＳＦＥＴ４と５のゲートとソース間に発生す
ることになるので、パワーＭＯＳＦＥＴ４と５は交互に
ＯＮし、第一の昇圧トランス３からの電流はドレインか
らソースに流れ、第一のインダクタ７に流れる。第一の
コンデンサ６は第一の昇圧トランス３のセンタタップと
パワーＭＯＳＦＥＴ４及び５のソースの間に発生するリ
ップル電圧を減衰する。チョッパＭＯＳＦＥＴ８がＯＮ
している時はインダクタ７に流れ込んだ電流はチョッパ
ＭＯＳＦＥＴ８のドレインからソースを経由して電源１
のグランドに戻るので、電源１からエネルギーが第一の
昇圧トランス３に入力されることになる。一方チョッパ
ＭＯＳＦＥＴ８がＯＦＦしている時は第一のインダクタ
７の逆起電力によりフライホイールダイオード９がＯＮ
となり、電流は第一のインダクタ７からフライホイール
ダイオード９を経由して第一の昇圧トランス３のセンタ
タップに戻るループを描く。従って電源１からはエネル
ギーは供給されず、第一のインダクタ７に蓄積されたエ
ネルギーで第一の昇圧トランス３を励磁するように動作
する。励磁された第一の昇圧トランス３は、一次側の巻
線数をｎ１、二次側の巻線数をｎ２、一次側のセンタタ
ップ電圧をＶ１とすると、二次側に次式で表される電圧
Ｖ２を発生する。

【０００４】

【数１】

【０００５】第一の昇圧トランス３の二次側に発生した
電圧は、ダイオードブリッジ、コンデンサ等で構成され
る第一の整流回路１４に入力し整流され、第二のフィル
タ１５で平滑された後に電源負荷１６に印加される。電
源負荷に印加された電圧の安定化を図るために、第一の
分圧回路１７で電源負荷電圧を分圧し、第三のフィルタ
１８でノイズ成分を取り除いた後にパルス幅変調回路１
９に入力する。パルス幅変調回路１９では三角波基準信
号を発生し、その周波数は時定数決定回路２０によって
決定される。パルス幅変調回路で発生する三角波形を図
１４（ｃ）に示す。また第三のフィルタ１８からのモニ
タ信号を図１４（ｄ）に示す。パルス幅変調回路１９で
は、三角波とモニタ信号を比較し、三角波の信号レベル
がモニタ信号レベルより大きい場合はＴＴＬの”Ｈ”レ
ベルの信号を出力し、モニタ信号レベルが大きい場合は
ＴＴＬの”Ｌ”レベルの信号を出力するので、パルス幅
変調回路１９の出力信号は図１４（ｅ）に示すようなパ
ルス波形となる。従って、モニタ信号レベルが低下した
場合はパルスデューティが大きくなり、モニタ信号レベ
ルが上昇した場合はパルスデューティは小さくなる。こ
のパルス信号は、ＭＯＳＦＥＴドライバ２１で増幅され
た後にチョッパＭＯＳＦＥＴ８のゲートとソース間に印
加される。つまり、電源負荷電圧が低下した場合はチョ
ッパＭＯＳＦＥＴ８のゲートとソース間のパルスデュー
ティが大きくなり、前述したように電源１からエネルギ
ーがより多く供給され、電源負荷電圧を上昇させるよう
に制御されることで安定化される。電源負荷電圧が上昇
した場合はチョッパＭＯＳＦＥＴ８のゲートとソース間
のパルスデューティが小さくなり第一のインダクタ７に
蓄積されたエネルギーで電源負荷電圧を発生する時間の
割合が増すので、出力電圧は下がるように制御されるこ
とで安定化を図っている。

【０００６】

【発明が解決しようとする課題】従来のスイッチング電
源は以上のように構成されており、パワーＭＯＳＦＥＴ
４と５を交互にＯＮすることで第一の昇圧トランス３か
らの電流はここでパルス化されることになり、電流のＯ
Ｎ／ＯＦＦ時に大きなノイズを発生することになる。特
に昇圧トランスの一次側の低電圧を二次側で高電圧に昇
圧するような高出力型の高圧スイッチング電源では、一
次側で大電流が流れることになり、この現象は顕著とな
り、電流のＯＮ／ＯＦＦ時にパルス幅変調回路１９で発
生される三角波にスパイクノイズ等がのってくる。この
対策としてフィルタの強化、シールド処置等があるが、
限界があるのが現状である。この様子を図１５に示す。
図１５の（ａ）と（ｂ）はパワーＭＯＳＦＥＴ４と５の
ゲート信号であり、（ｃ）はパルス幅変調回路で発生す
る三角波基準信号にスパイクノイズがのるところを示
す。三角波形が乱れることで、パルス幅変調回路のパル
ス信号は、電源出力電圧とパルスデューティのリニアリ
ティの関係が損なわれることになり、結果的に電源出力
の安定度が低下することになってしまう。

【０００７】この発明は、上記のような課題を解決する
ためになされたもので、パルス幅変調回路を含むフィー
ドバックループ系をデジタル信号処理方式により構成す
ることで、スイッチング電源内における大電流のＯＮ／
ＯＦＦ時に発生するようなスイッチングノイズに対して
影響を受けにくくなることを目的とする。

【０００８】また、この発明は、上記のようなパルス幅
変調回路とプッシュプル制御回路を同期駆動させ、パワ
ーＭＯＳＦＥＴ４と５がＯＮ／ＯＦＦするタイミングで
パルス幅変調回路１９の三角波形が最低レベルとなって
いるように制御することで、三角波は斜線波形部分にノ
イズを発生しないことになり、リニアリティの領域を広
くとれることを目的とする。

【０００９】

【課題を解決するための手段】この発明の実施例１にお
けるスイッチング電源は、プッシュプル方式のスイッチ
ング電源の出力電圧安定化のフィードバックループの中
にサンプリング回路、Ａ／Ｄコンバータ、デジタル信号
処理回路、リードオンリーメモリ（以後ＲＯＭと略
す）、デジタルカウンタ、デジタルコンパレータ等でパ
ルス幅変調回路を構成し、フィードバックモニタ信号を
出力電圧から直接モニタする構成としたものである。

【００１０】またこの発明の実施例２におけるスイッチ
ング電源は、プッシュプル方式のスイッチング電源の出
力電圧安定化のフィードバックループの中にサンプリン
グ回路、Ａ／Ｄコンバータ、デジタル信号処理回路、Ｒ
ＯＭ、デジタルカウンタ、デジタルコンパレータ等でパ
ルス幅変調回路を構成し、フィードバックモニタ信号を
昇圧トランスの一次側のモニタ用巻線からモニタする構
成としたものである。

【００１１】またこの発明の実施例３におけるスイッチ
ング電源は、フォーワード方式のスイッチング電源の出
力電圧安定化のフィードバックループの中にサンプリン
グ回路、Ａ／Ｄコンバータ、デジタル信号処理回路、Ｒ
ＯＭ、デジタルカウンタ、デジタルコンパレータ等でパ
ルス幅変調回路を構成し、フィードバックモニタ信号を
出力電圧から直接モニタする構成としたものである。

【００１２】またこの発明の実施例４におけるスイッチ
ング電源は、フォーワード方式のスイッチング電源の出
力電圧安定化のフィードバックループの中にサンプリン
グ回路、Ａ／Ｄコンバータ、デジタル信号処理回路、Ｒ
ＯＭ、デジタルカウンタ、デジタルコンパレータ等でパ
ルス幅変調回路を構成し、フィードバックモニタ信号を
トランスの一次側のモニタ用巻線からモニタする構成と
したものである。

【００１３】またこの発明の実施例５におけるスイッチ
ング電源は、フライバック方式のスイッチング電源の出
力電圧安定化のフィードバックループの中にサンプリン
グ回路、Ａ／Ｄコンバータ、デジタル信号処理回路、Ｒ
ＯＭ、デジタルカウンタ、デジタルコンパレータ等でパ
ルス幅変調回路を構成し、フィードバックモニタ信号を
出力電圧から直接モニタする構成としたものである。

【００１４】またこの発明の実施例６におけるスイッチ
ング電源は、フライバック方式のスイッチング電源の出
力電圧安定化のフィードバックループの中にサンプリン
グ回路、Ａ／Ｄコンバータ、デジタル信号処理回路、Ｒ
ＯＭ、デジタルカウンタ、デジタルコンパレータ等でパ
ルス幅変調回路を構成し、フィードバックモニタ信号を
トランスの一次側のモニタ用巻線からモニタする構成と
したものである。

【００１５】またこの発明の実施例７におけるスイッチ
ング電源は、プッシュプル方式のスイッチング電源にお
ける出力電圧安定化用フィードバックループの中のパル
ス幅変調回路とプッシュプル回路を同期駆動するように
構成し、フィードバックモニタ信号を出力電圧から直接
モニタする構成としたものである。

【００１６】またこの発明の実施例８におけるスイッチ
ング電源は、プッシュプル方式のスイッチング電源にお
ける出力電圧安定化用フィードバックループの中のパル
ス幅変調回路とプッシュプル回路を同期駆動するように
構成し、フィードバックモニタ信号を昇圧トランスの一
次側のモニタ用巻線からモニタする構成としたものであ
る。

【００１７】またこの発明の実施例９におけるスイッチ
ング電源は、フォーワード方式のスイッチング電源にお
ける出力電圧安定化用フィードバックループの中のパル
ス幅変調回路とフォーワードチョッパ回路を同期駆動す
るように構成し、フィードバックモニタ信号を出力電圧
から直接モニタする構成としたものである。

【００１８】またこの発明の実施例１０におけるスイッ
チング電源は、フォーワード方式のスイッチング電源に
おける出力電圧安定化用フィードバックループの中のパ
ルス幅変調回路とフォーワードチョッパ回路を同期駆動
するように構成し、フィードバックモニタ信号をトラン
スの一次側のモニタ用巻線からモニタする構成としたも
のである。

【００１９】またこの発明の実施例１１におけるスイッ
チング電源は、フライバック方式のスイッチング電源に
おける出力電圧安定化用フィードバックループの中のパ
ルス幅変調回路とフライバック回路を同期駆動するよう
に構成し、フィードバックモニタ信号を出力電圧から直
接モニタする構成としたものである。

【００２０】またこの発明の実施例１２におけるスイッ
チング電源は、フライバック方式のスイッチング電源に
おける出力電圧安定化用フィードバックループの中のパ
ルス幅変調回路とフライバック回路を同期駆動するよう
に構成し、フィードバックモニタ信号をトランスの一次
側のモニタ用巻線からモニタする構成としたものであ
る。

【００２１】

【作用】この発明の実施例１におけるスイッチング電源
は、出力電圧安定化のフィードバックループモニタ信号
をサンプリングし、以後デジタル処理されるので、従来
のアナログ方式と異なりスイッチングノイズの影響を受
け難いパルス幅変調回路を構成することができ、また直
接出力電圧をモニタしながらフィードバックをかけてい
るので、出力電圧安定度の良いプッシュプル方式のスイ
ッチング電源を得られる。

【００２２】この発明の実施例２におけるスイッチング
電源は、出力電圧安定化のフィードバックループモニタ
信号をサンプリングし、以後デジタル処理されるので、
従来のアナログ方式と異なりスイッチングノイズの影響
を受け難いパルス幅変調回路を構成することができ、昇
圧トランスの一次側内で出力安定化のフィードバックル
ープを閉じているため、入力電圧変動に対してリスポン
スの速いプッシュプル方式のスイッチング電源を得られ
る。

【００２３】この発明の実施例３におけるスイッチング
電源は、出力電圧安定化のフィードバックループモニタ
信号をサンプリングし、以後デジタル処理されるので、
従来のアナログ方式と異なりスイッチングノイズの影響
を受け難いパルス幅変調回路を構成することができ、ま
た直接出力電圧をモニタしながらフィードバックをかけ
ているので、出力電圧安定度の良いフォーワード方式の
スイッチング電源を得られる。

【００２４】この発明の実施例４におけるスイッチング
電源は、出力電圧安定化のフィードバックループモニタ
信号をサンプリングし、以後デジタル処理されるので、
従来のアナログ方式と異なりスイッチングノイズの影響
を受け難いパルス幅変調回路を構成することができ、ト
ランスの一次側内で出力安定化のフィードバックループ
を閉じているため、入力電圧変動に対してリスポンスの
速いフォーワード方式のスイッチング電源を得られる。

【００２５】この発明の実施例５におけるスイッチング
電源は、出力電圧安定化のフィードバックループモニタ
信号をサンプリングし、以後デジタル処理されるので、
従来のアナログ方式と異なりスイッチングノイズの影響
を受け難いパルス幅変調回路を構成することができ、ま
た直接出力電圧をモニタしながらフィードバックをかけ
ているので、出力電圧安定度の良いフライバック方式の
スイッチング電源を得られる。

【００２６】この発明の実施例６におけるスイッチング
電源は、出力電圧安定化のフィードバックループモニタ
信号をサンプリングし、以後デジタル処理されるので、
従来のアナログ方式と異なりスイッチングノイズの影響
を受け難いパルス幅変調回路を構成することができ、ト
ランスの一次側内で出力安定化のフィードバックループ
を閉じているため、入力電圧変動に対してリスポンスの
速いフライバック方式のスイッチング電源を得られる。

【００２７】またこの発明の実施例７におけるスイッチ
ング電源は、パルス幅変調回路とプッシュプル回路を同
期駆動するように制御するので、プッシュプル回路で発
生するスイッチングノイズがパルス幅変調回路で発生す
る基準信号の特定のタイミングでのみ乗ってくることに
なり、このタイミングを適切に制御することで、スイッ
チングノイズに影響されにくいパルス幅変調回路を構成
することができ、また直接出力電圧をモニタしながらフ
ィードバックをかけているので、出力電圧安定度の良い
プッシュプル方式のスイッチング電源を得られる。

【００２８】この発明の実施例８におけるスイッチング
電源は、パルス幅変調回路とプッシュプル回路を同期駆
動するように制御するので、プッシュプル回路で発生す
るスイッチングノイズがパルス幅変調回路で発生する基
準信号の特定のタイミングでのみ乗ってくることにな
り、このタイミングを適切に制御することで、スイッチ
ングノイズに影響されにくいパルス幅変調回路を構成す
ることができ、また昇圧トランスの一次側内で出力安定
化のフィードバックループを閉じているため、入力電圧
変動に対してリスポンスの速いプッシュプル方式のスイ
ッチング電源を得られる。

【００２９】この発明の実施例９におけるスイッチング
電源は、パルス幅変調回路とフォーワードチョッパ回路
を同期駆動するように制御するので、フォーワードチョ
ッパ回路で発生するスイッチングノイズがパルス幅変調
回路で発生する基準信号の特定のタイミングでのみ乗っ
てくることになり、このタイミングを適切に制御するこ
とで、スイッチングノイズに影響されにくいパルス幅変
調回路を構成することができ、また直接出力電圧をモニ
タしながらフィードバックをかけているので、出力電圧
安定度の良いフォーワード方式のスイッチング電源を得
られる。

【００３０】この発明の実施例１０におけるスイッチン
グ電源は、パルス幅変調回路とフォーワードチョッパ回
路を同期駆動するように制御するので、フォーワードチ
ョッパ回路で発生するスイッチングノイズがパルス幅変
調回路で発生する基準信号の特定のタイミングでのみ乗
ってくることになり、このタイミングを適切に制御する
ことで、スイッチングノイズに影響されにくいパルス幅
変調回路を構成することができ、またトランスの一次側
内で出力安定化のフィードバックループを閉じているた
め、入力電圧変動に対してリスポンスの速いフォーワー
ド方式のスイッチング電源を得られる。

【００３１】この発明の実施例１１におけるスイッチン
グ電源は、パルス幅変調回路とフライバック回路を同期
駆動するように制御するので、フライバック回路で発生
するスイッチングノイズがパルス幅変調回路で発生する
基準信号の特定のタイミングでのみ乗ってくることにな
り、このタイミングを適切に制御することで、スイッチ
ングノイズに影響されにくいパルス幅変調回路を構成す
ることができ、また直接出力電圧をモニタしながらフィ
ードバックをかけているので、出力電圧安定度の良いフ
ライバック方式のスイッチング電源を得られる。

【００３２】この発明の実施例１２におけるスイッチン
グ電源は、パルス幅変調回路とフライバック回路を同期
駆動するように制御するので、フライバック回路で発生
するスイッチングノイズがパルス幅変調回路で発生する
基準信号の特定のタイミングでのみ乗ってくることにな
り、このタイミングを適切に制御することで、スイッチ
ングノイズに影響されにくいパルス幅変調回路を構成す
ることができ、またトランスの一次側内で出力電圧安定
化のフィードバックループを閉じているため、入力電圧
変動に対してリスポンスの速いフライバック方式のスイ
ッチング電源を得られる。

【００３３】

【実施例】

実施例１．図１はこの発明の実施例１のスイッチング電
源の構成を示すブロック図である。図において、１〜１
６，２１は、上記従来装置と同一のものである。２２は
サンプリング回路、２３はＡ／Ｄコンバータ、２４はデ
ジタル信号処理回路、２５はＲＯＭ、２６はデジタルコ
ンパレータ、２７はデジタルカウンタ、３７は第二の分
圧回路である。

【００３４】次に、動作について説明する。第一の昇圧
トランス３の一次側及び二次側周辺の回路の動作は従来
の装置と同じであるので省略する。電源負荷電圧の安定
化を目的としたフィードバックループ系にモニタ信号を
送るために、電源負荷１６に印加された電圧は第二の分
圧回路３７で適切なレベルに分圧された後に、サンプリ
ング回路２２でサンプリングされ、Ａ／Ｄコンバータ２
３でディスクリート化され、デジタル信号処理回路２４
へ送られデジタルフィルタ処理される。図１６にこの一
連の処理を示す。第二の分圧回路３７からの信号はスイ
ッチングノイズにより図１６（ａ）に示すようにスパイ
クノイズがのる。図１６（ｂ）で（ａ）で示す信号のサ
ンプリング処理を示す。図１６（ｃ）はＡ／Ｄコンバー
タ２３によりサンプリング信号がディスクリート化さ
れ、デジタルワードに変換されるのを示す。この一連の
サンプリング、Ａ／Ｄコンバータのディスクリート処置
の速度は一般にワードビット長により決定されるが、１
０ビット程度であれば、数ＭＨｚで処理できる。スイッ
チング電源のスイッチング周波数は数十ＫＨｚから数百
ＫＨｚが一般的であり、１０ビット程度のＡ／Ｄコンバ
ータ速度は一般のスイッチング電源に対しては十分速
い。また第二の分圧回路３７において、モニタ信号レベ
ルとＴＴＬレベルに分圧した場合に、１ビットあたりの
電圧は以下の式で表される。

【００３５】

【数２】

【００３６】つまり１ビットあたり４．８８ｍＶとな
り、従来のアナログ方式と比較して精度は見劣りせず、
フィードバックループ等を構成するのに十分なレベルと
なる。デジタル信号処理回路２４ではデジタルフィルタ
処理され、Ａ／Ｄコンバータ２３からのデータの平均
値、偏差値等を計算し、スイッチングノイズによるスパ
イク等を除去する等の処理を実施することが可能なの
で、よりノイズに影響され難くなる。デジタル信号処理
回路２４からの出力データビットは、ＲＯＭ２５へ送ら
れ、これらのデータビットはアドレスとして読まれ、デ
ジタルコンパレータ２６においてデジタルカウンタ２７
からのデータと比較されるのに適切なデータに変換され
る。デジタルコンパレータ２６ではＲＯＭ２５とデジタ
ルカウンタ２７のデータを比較し、ＲＯＭ２５のデータ
が大きい場合は、ＴＴＬ”Ｌ”レベルの信号を出力し、
逆にデジタルカウンタ２７のデータが大きい場合は、Ｔ
ＴＬ”Ｈ”レベルの信号を出力する。従ってデジタルコ
ンパレータ２６の出力はデジタルカウンタ周期と等しい
周期のＴＴＬレベルパルスが出力され、そのデューティ
はＲＯＭ２５からのデータによって決定される。デジタ
ルコンパレータ２６の出力パルスはＭＯＳＦＥＴドライ
バ２１で増幅され、チョッパＭＯＳＦＥＴ８のゲートに
印加される。

【００３７】実施例２．図２はこの発明の実施例２のス
イッチング電源の構成を示すブロック図である。実施例
１ではフィードバックの為のモニタ信号を電源負荷１６
からモニタしていたが、この実施例では第二の昇圧トラ
ンス４１の一次巻線側にフィードバック用の巻線ｎ３を
設け、この巻線に第二の整流回路２８と第四のフィルタ
２９を接続することで、第一のコンデンサ６の両端に発
生する電圧と比例した電圧を得ることができ、この電圧
を基準にして実施例１と同様のデジタル信号処理による
フィードバックループ系を組んだものである。図におい
て、１，２，４〜１６，２１は従来の装置と同一のもの
である。２２はサンプリング回路、２３はＡ／Ｄコンバ
ータ、２４はデジタル信号処理回路、２５はＲＯＭ、２
６はデジタルコンパレータ、２７はデジタルカウンタ、
２８は第二の整流回路、２９は第四のフィルタ、４１は
第二の昇圧トランスである。

【００３８】次に、動作について説明する。第二の昇圧
トランス４１の一次巻線ｎ１と二次巻線ｎ２周辺の回路
は従来の装置と同じである。第二の昇圧トランス４１は
一次側に巻線ｎ３が設けられ、パワーＭＯＳＦＥＴ４と
５が交互にＯＮして第二の昇圧トランス４１が励磁され
ると同時に巻線ｎ３に電圧が発生し、この電圧はダイオ
ードブリッジ、コンデンサ等で構成される第二の整流回
路２８で整流され、第四のフィルタ２９で平滑化され
る。第四のフィルタ２９の出力電圧Ｖｆは第一のコンデ
ンサ６の両端に発生する電圧をＶｃとすると、次の式で
表される。

【００３９】

【数３】

【００４０】第四のフィルタ２９の出力信号Ｖｆは、従
ってＶｃに比例した電圧となり、電源負荷変動或いは入
力電源の変動等の理由でＶｃが変化した場合、Ｖｆを基
準にしながらフィードバックをかけてＶｃを安定化させ
る制御方式となる。第四のフィルタ２９の出力信号は以
後実施例１と同様の処置でデジタル化されたパルス幅変
調回路によって処理され、Ｖｃが下がればデジタルコン
パレータ２６からのパルス変調信号のデューティは上が
り、逆にＶｃが上がればパルス変調信号のデューティが
下がることでＶｃは安定化される。パルス変調信号はＭ
ＯＳＦＥＴドライバ２１で増幅され、チョッパＭＯＳＦ
ＥＴ８のゲートに印加される。この方式の特徴として、
まず第二の昇圧トランス４１の一次側回路の中でフィー
ドバックループがクローズしているので、実施例１と比
較して応答が速い点にある。実施例１では電源負荷１６
からフィードバックループを返していたが、通常第二の
フィルタ１５のインダクタンス及びコンデンサ成分が大
きく、ループ応答が速くなってしまう。この現象は特に
高圧電源等の大きなコンデンサを使用している場合に顕
著である。第二に、実施例１の場合第二の分圧回路３７
が必要であり、特に高圧電源では分圧比が大きくなり、
非常に大きな抵抗が必要であり、実施例２では巻線数ｎ
１とｎ３の比で分圧比が決定され、第二の分圧回路３７
は不要となり、小型化が可能である。第三に、実施例１
では電源負荷からフィードバックの為のモニタ信号をと
っているため、電源出力の安定度は実施例２より実施例
１の方が良いことになる。これらの特徴をもとに、電源
負荷変動が大きい場合は実施例１を、入力電源変動が大
きい場合は実施例２を適用するように使い分ける。

【００４１】実施例３．図３はこの発明の実施例３のス
イッチング電源の構成を示すブロック図である。この実
施例はフォーワード型スイッチング電源に実施例１で示
すデジタルフィードバック系回路を適用したものであ
り、１，２，１６，２１は従来の装置と同一のものであ
る。２２はサンプリング回路、２３はＡ／Ｄコンバー
タ、２４はデジタル信号処理回路、２５はＲＯＭ、２６
はデジタルコンパレータ、２７はデジタルカウンタ、３
０はリセットダイオード、３１は第三のパワーＭＯＳＦ
ＥＴ、３２は第一の整流ダイオード、３３は第二の整流
ダイオード、３７は第二の分圧回路、４２は第一のトラ
ンス、４３は第二のインダクタ、４４は第三のコンデン
サである。

【００４２】次に動作について説明する。電源１からの
ＤＣ電圧は第一のフィルタ２を通過して平滑化され、第
一のトランス４２の一次側センタタップに入力され、そ
して第三のパワーＭＯＳＦＥＴ３１がＯＮの状態の時
に、センタタップに入力した電流は第三のパワーＭＯＳ
ＦＥＴ３１のドレインからソースへと流れ、電源１のＧ
ＮＤへ戻る。一方、第三のパワーＭＯＳＦＥＴ３１がＯ
ＦＦした時点で、第一のトランス４２の巻線ｎ１に蓄積
された励磁エネルギーは巻線ｎ３に移り、第三のパワー
ＭＯＳＦＥＴ３１に流れた電流をＩｑとすると巻線ｎ３
の励磁電流は次式で表される。

【００４３】

【数４】

【００４４】従って、第三のパワーＭＯＳＦＥＴ３１が
ＯＦＦになった時点で、リセットダイオード３０がＯＮ
となり、第一のトランス４２はリセットされる。一方、
二次側では、第三のパワーＭＯＳＦＥＴ３１がＯＮの時
に、第一の整流ダイオード３２がＯＮとなり、第二のイ
ンダクタ４３、電源負荷１６に電流が流れ、第一のトラ
ンス４２へ戻る。第三のパワーＭＯＳＦＥＴ３１がＯＦ
Ｆの時は、第二のインダクタ４３の逆電力により、第二
の整流ダイオード３３がＯＮになり、第一の整流ダイオ
ード３２がＯＦＦとなり、第二のインダクタ４３に蓄積
されたエネルギーにより電流負荷１６、第二の整流ダイ
オード３３に電流が流れる。第三のコンデンサ４４はリ
ップル電圧を低下させるための目的で接続される。電源
負荷１６の電圧は第二の分圧回路３７にて分圧され、以
後サンプリング回路２２、Ａ／Ｄコンバータ２３、デジ
タル信号処理回路２４、ＲＯＭ２５、デジタルコンパレ
ータ２６、デジタルカウンタ２７の機能は実施例１と同
様であるので、第三のパワーＭＯＳＦＥＴ３１にパルス
電流が流れるときに発生するスイッチングノイズに影響
されにくい回路構成となる。デジタルコンパレータ２６
から出力するパルス変調信号はＭＯＳＦＥＴドライバ２
１にて増幅され、第三のパワーＭＯＳＦＥＴ３１のゲー
トに印加される。ただし、実施例１と異なる点は、通常
フォーワード型のスイッチング電源において第一のトラ
ンス４２が飽和するのを防ぐために第三のパワーＭＯＳ
ＦＥＴ３１のＯＮするデューティＤは次式で制限され
る。

【００４５】

【数５】

【００４６】一般的にｎ１＝ｎ３であるので、Ｄ＜５０
％となる。従ってデジタルコンパレータ２６から出力す
るパルス変調信号のデューティが５０％を越えないよう
にＲＯＭのデータを書き込む。

【００４７】実施例４．図４はこの発明の実施例４のス
イッチング電源の構成を示すブロック図である。この実
施例はフォーワード型スイッチング電源に実施例１で示
すデジタルフィードバック系回路を適用したものであ
り、１，２，１６，１８，２１は従来の装置と同一のも
のである。２２はサンプリング回路、２３はＡ／Ｄコン
バータ、２４はデジタル信号処理回路、２５はＲＯＭ、
２６はデジタルコンパレータ、２７はデジタルカウン
タ、３０はリセットダイオード、３１は第三のパワーＭ
ＯＳＦＥＴ、３２は第一の整流ダイオード、３３は第二
の整流ダイオード、４３は第二のインダクタ、４４は第
三のコンデンサ、４５は第二のトランス、４６は第三の
整流ダイオード、４７は第四の整流ダイオード、４８は
第三のインダクタ、４９は第四のコンデンサである。

【００４８】次に動作について説明する。第二のトラン
ス４５の巻線ｎ１，ｎ２，ｎ３に接続されている回路の
動作は実施例３と同様である。第二のトランス４５は、
一次側に巻線ｎ４が設けられ、第三のパワーＭＯＳＦＥ
Ｔ３１がＯＮの時に巻線ｎ４は励磁され、第三の整流ダ
イオード４６がＯＮとなり、第三のインダクタ４８、第
三のフィルタ１８を経由して、電流が流れる。一方、第
三のパワーＭＯＳＦＥＴ３１がＯＦＦの時は、第三のイ
ンダクタ４８に蓄積されたエネルギーが逆起電力により
放出され、第三のインダクタ４８から第三のフィルタ１
８、第四の整流ダイオード４７へと電流が流れ、第三の
整流ダイオード４６はＯＦＦとなる。従って、第三のフ
ィルタ１８の出力には電源負荷１６に印加されている電
圧と比例した電圧が出力する。以後、サンプリング回路
２２、Ａ／Ｄコンバータ２３、デジタル信号処理回路２
４、ＲＯＭ２５、デジタルコンパレータ２６、デジタル
カウンタ２７の機能は実施例３と同様である。ＭＯＳＦ
ＥＴドライバ２１は、デジタルコンパレータ２６から出
力されるパルス変調信号を増幅し、第三のパワーＭＯＳ
ＦＥＴ３１のゲートに印加する。この方式の特徴とし
て、まず第一のトランス４５の一次側回路の中でフィー
ドバックループがクローズしているので、実施例３と比
較して応答が速い点にある。実施例３では電源負荷１６
からフィードバックループを返していたが、通常第二の
インダクタンス４３及び第三のコンデンサ４４の成分に
よって、ループ応答が遅くなってしまう。この現象は特
に高圧電源等の大きなコンデンサを使用している場合に
顕著である。第二に、実施例３の場合第二の分圧回路３
７が必要であり、特に高圧電源では分圧比が大きくな
り、非常に大きな抵抗が必要であり、実施例４では巻線
数ｎ２とｎ４の比で分圧比が決定され、第二の分圧回路
３７は不要となり、小型化が可能である。第三に、実施
例３では電源負荷からフィードバックの為のモニタ信号
をとっているため、電源出力の安定度は実施例４より実
施例３の方が良いことになる。これらの特徴をもとに、
電源負荷変動が大きい場合は実施例３を、入力電源変動
が大きい場合は実施例４を適用するように使い分ける。

【００４９】実施例５．図５はこの発明の実施例５のス
イッチング電源の構成を示すブロック図である。この実
施例はフライバック型スイッチング電源に実施例１で示
すデジタルフィードバック系回路を適用したものであ
り、図において１，２，１５，１６，２１は従来の装置
と同一のものである。２２はサンプリング回路、２３は
Ａ／Ｄコンバータ、２４はデジタル信号処理回路、２５
はＲＯＭ、２６はデジタルコンパレータ、２７はデジタ
ルカウンタ、３１は第三のパワーＭＯＳＦＥＴ、３２は
第一の整流ダイオード、３５は第二のコンデンサ、３７
は第二の分圧回路、５０は第三のトランスである。

【００５０】次に動作について説明する。電源１からの
ＤＣ電圧は第一のフィルタ２を通過して平滑化され、第
三のトランス５０に入力され、第三のパワーＭＯＳＦＥ
Ｔ３１がＯＮの時、電源１から出力する電流はドレイン
からソースへ流れ、電源１のＧＮＤへ戻る。このとき、
二次側巻線ｎ２は一次側巻線ｎ１と極性が逆に巻かれて
いるため、第一の整流ダイオード３２はＯＮせずに二次
側では電流が流れずエネルギーは一次側から伝送しな
い。従って第三のパワーＭＯＳＦＥＴ３１からみた場
合、第三のトランス５０はチョークコイルと同じであ
り、第三のパワーＭＯＳＦＥＴ３１がＯＮしている期間
にエネルギーが蓄積される。次に第三のパワーＭＯＳＦ
ＥＴ３１がＯＦＦすると、一次側に流れていた電流を流
し続けようとする起電力が生じ、その結果、第一の整流
ダイオード３２がＯＮし、第一の整流ダイオード３２、
第二のフィルタ１５、電源負荷１６へと電流が流れる。
つまりこの方式のスイッチング電源は、第三のパワーＭ
ＯＳＦＥＴ３１がＯＮしている期間に第三のトランス５
０にエネルギーを蓄積し、ＯＦＦしている期間にエネル
ギーを放出し、電源出力電圧Ｖｏは、トランス一次側の
インダクタンスをＬｐ、電源負荷抵抗をＲ、電源１の出
力電圧をＶＩ、第三のパワーＭＯＳＦＥＴ３１のＯＮと
ＯＦＦ時間をそれぞれＴｏｎ，Ｔｏｆｆとすると次式が
表される。

【００５１】

【数６】

【００５２】電源負荷１６の電圧は第二の分圧回路３７
にて分圧され、以後サンプリング回路２２、Ａ／Ｄコン
バータ２３、デジタル信号処理回路２４、ＲＯＭ２５、
デジタルコンパレータ２６、デジタルカウンタ２７の機
能は実施例１と同様であるので、第三のパワーＭＯＳＦ
ＥＴ３１にパルス電流が流れるときに発生するスイッチ
ングノイズに影響されにくい回路構成となる。デジタル
コンパレータ２６から出力するパルス変調信号はＭＯＳ
ＦＥＴドライバ２１にて増幅され、第三のパワーＭＯＳ
ＦＥＴ３１のゲートに印加される。ただし、実施例１〜
４と異なる点は、前述のように出力電圧と第三のトラン
ス５０のインダクタンスＬｐは密接な関係があり、第三
のトランス５０のコアにギャップを設けるか、或いはコ
アの透磁率が低い磁性材料を使用するなどの方法で、Ｌ
ｐを希望の値に調整する必要がある。しかし、二次側回
路において整流ダイオードが一つであり、チョークコイ
ルが不要のために部品点数が少なくてすむ利点があり、
高圧電源などにその特長を生かすことができる。

【００５３】実施例６．図６はこの発明の実施例６のス
イッチング電源の構成を示すブロック図である。この実
施例はフライバック型スイッチング電源に実施例１で示
すデジタルフィードバック系回路を適用したものであ
り、図において１，２，１５，１６，２１は従来の装置
と同一のものである。２２はサンプリング回路、２３は
Ａ／Ｄコンバータ、２４はデジタル信号処理回路、２５
はＲＯＭ、２６はデジタルコンパレータ、２７はデジタ
ルカウンタ、２９は第四のフィルタ、３１は第三のパワ
ーＭＯＳＦＥＴ、３２は第一の整流ダイオード、３５は
第二のコンデンサ、５１は第四のトランス、５２は第五
の整流ダイオード、５３は第五のコンデンサである。

【００５４】次に動作について説明する。電源１からの
ＤＣ電圧は第一のフィルタ２を通過して平滑化され、第
四のトランス５１に入力する。第三のパワーＭＯＳＦＥ
Ｔ３１がＯＮの時、電源１から出力するドレインからソ
ースへ流れ、電源１のＧＮＤへ戻る。この時、二次側巻
線ｎ２は一次側巻線ｎ１と極性が逆に巻かれているた
め、第一の整流ダイオード３２はＯＮせずに二次側では
電流が流れずエネルギーは一次側から送達しない。従っ
て第三のパワーＭＯＳＦＥＴ３１からみた場合、第四の
トランス５１はチョークコイルと同じであり、第三のパ
ワーＭＯＳＦＥＴ３１がＯＮしている期間にエネルギー
が蓄積される。次に第三のパワーＭＯＳＦＥＴ３１がＯ
ＦＦすると、一次側に流れていた電流を流し続けようと
する起電力が生じ、その結果、第一の整流ダイオード３
２がＯＮし、第一の整流ダイオード３２、第二のフィル
タ１５、電源負荷１６へと電流が流れる。つまりこの方
式のスイッチング電源は、第三のパワーＭＯＳＦＥＴ３
１がＯＮしている期間に第四のトランス５１にエネルギ
ーを蓄積し、ＯＦＦしている期間にエネルギーを放出す
る。この方式の特徴として、まず第四のトランス５１の
一次側回路の中でフィードバックループがクローズして
いるので、実施例５と比較して応答が速い点にある。実
施例５では電源負荷１６からフィードバックループを返
していたが、通常第二のフィルタ１５の中のインダクタ
ンス及びコンデンサの成分によって、ループ応答が遅く
なってしまう。この現象は特に高圧電源等の大きなコン
デンサを使用している場合に顕著である。第二に、実施
例５の場合第二の分圧回路３７が必要であり、特に高圧
電源では分圧比が大きくなり、非常に大きな抵抗が必要
であるが、実施例６では巻線数ｎ２とｎ３の比で分圧比
が決定され、第二の分圧回路３７は不要となり、小型化
が可能である。第三に実施例５では電源負荷からフィー
ドバックの為のモニタ信号をとっているため、電源出力
の安定度は実施例６より実施例５の方が良いことにな
る。これらの特徴をもとに、電源負荷変動が大きい場合
は実施例５を、入力電源変動が大きい場合は実施例６を
適用するように使い分ける。

【００５５】実施例７．図７は、この発明の実施例７の
スイッチング電源の構成を示すブロック図である。図に
おいて１〜９，１１〜１９，２１は従来の装置と同一の
ものである。３４は第一の制御回路、３８はクロック同
期回路、３９はプッシュプルドライバ回路である。

【００５６】次に、動作について説明する。第一の昇圧
トランス３の一次側及び二次側周辺回路の動作は従来の
装置と同じであるので省略する。電源負荷電圧の安定化
を図るために、第一の分圧回路１７で電源負荷電圧を分
圧し、第三のフィルタ１８でノイズ成分を取り除いた後
にパルス幅変調回路１９に入力する。前述の通り、従来
のパルス幅変調回路１９では三角波を発生し、その周期
は時定数決定回路で独自に設定していたが、この実施例
では、第一の制御回路３４から発生するクロックの立ち
上がり時にパルス幅変調回路１９の三角波が立ち上がる
ようにクロック同期回路３８からトリガを出力する。こ
の様子を図１７に示す。図１７（ａ）及び（ｂ）はパワ
ーＭＯＳＦＥＴ４及び５のゲート信号であり、パワーＭ
ＯＳＦＥＴ４及び５がＯＮ／ＯＦＦするタイミングでス
イッチングノイズが発生し、図１７（ｃ）に示すように
三角波にスパイクノイズがのってしまう。そこで前述の
第一の制御回路３４のクロックとプッシュプルドライバ
回路３９へ出力するパワーＭＯＳＦＥＴ４及び５のゲー
ト信号を同期させて、図１７（ｄ）に示すクロックと
（ａ）及び（ｂ）に示すゲート信号の関係を保たせる。
この場合の三角波は、クロックの立ち上がり時に三角波
の発生が始まるので、図１７（ｅ）に示すようにスパイ
クノイズは三角波の最低レベルに発生することになる。
パルス幅変調回路１９では三角波の斜辺波形部のレベル
と第三のフィルタ１８からの信号レベルと比べることで
パルス変調信号を出力するので、図１７（ｃ）のように
三角波の斜辺波形部にランダム状態でスパイクノイズが
のっている場合は、出力されるパルス変調信号にヒゲ状
のスパイクがでるが、図１７（ｅ）の場合ではパルス幅
変調信号が安定し、安定領域が広くスイッチングノイズ
に影響され難いことになる。パルス変調信号はＭＯＳＦ
ＥＴドライバ２１で増幅され、チョッパＭＯＳＦＥＴ８
のゲートに印加されることで、電源出力電圧を制御す
る。

【００５７】実施例８．図８はこの発明の実施例８のス
イッチング電源の構成を示すブロック図である。実施例
７ではフィードバックの為のモニタ信号を電源負荷１６
からモニタしていたが、この実施例では第二の昇圧トラ
ンス４１の一次巻線側にフィードバック用の巻線ｎ３を
設け、この巻線に第二の整流回路２８と第四のフィルタ
２９を接続することで、第一のコンデンサ６の両端に発
生する電圧と比例した電圧を得ることができ、この電圧
を基準にして実施例７と同様のフィードバックループ等
を組んだものである。図において、１，２，４〜９，１
１〜１６，１９，２１は従来の装置と同一のものであ
る。２８は第二の整流回路、２９は第四のフィルタ、３
４は第一の制御回路、３８はクロック同期回路、３９は
プッシュプルドライバ回路、４１は第二の昇圧トランス
である。

【００５８】次に、動作について説明する。第二の昇圧
トランス４１の一次巻線ｎ１と二次巻線ｎ２周辺の回路
は従来の装置と同じである。第二の昇圧トランス４１は
一次側に巻線ｎ３が設けられ、パワーＭＯＳＦＥＴ４と
５が交互にＯＮして第二の昇圧トランス４１が励磁され
ると同時に巻線ｎ３に電圧が発生し、この電圧はダイオ
ードブリッジ、コンデンサ等で構成される第二の整流回
路２８で整流され、第四のフィルタ２９で平滑化され
る。第四のフィルタ２９の出力電圧Ｖｆは、第一のコン
デンサ６の両端に発生する電圧Ｖｃに比例した電圧とな
り、電源負荷変動或いは入力電源の変動等の理由でＶｃ
が変化した場合、Ｖｆを基準にしながらフィードバック
をかけてＶｃを安定化させる制御方式となる。第四のフ
ィルタ２９の出力信号はパルス幅変調回路１９に入力す
る。以後実施例７と同様の処置でパルス幅変調回路１９
で出力する三角波の最低レベルでスイッチングノイズが
発生するように、制御回路３４からクロックとプッシュ
プルゲート信号をそれぞれクロック同期回路３８とプッ
シュプルドライバ回路３９に出力することで、スイッチ
ングノイズに影響され難い回路構成となる。パルス変調
信号はＭＯＳＦＥＴドライバ２１で増幅され、チョッパ
ＭＯＳＦＥＴ８のゲートに印加される。この方式の特徴
として、まず第二の昇圧トランス４１の一次側回路の中
でフィードバックループがクローズしているので、実施
例７と比較してループ応答が速い点にある。実施例７で
は電源負荷１６からフィードバックループを返していた
が、通常第二のフィルタ１５のインダクタンス及びコン
デンサ成分が大きく、ループ応答が速くなってしまう。
この現象は特に高圧電源等の大きなコンデンサを使用し
ている場合に顕著である。第二に、実施例７の場合第一
の分圧回路１７が必要であり、特に高圧電源では分圧比
が大きくなり、非常に大きな抵抗が必要であるが、実施
例８では巻線数ｎ１とｎ３の比で分圧比が決定され、第
一の分圧回路１７は不要となり、小型化が可能である。
第三に、実施例７では電源負荷からフィードバックの為
のモニタ信号をとっているため、電源出力の安定度は実
施例８より実施例７の方が良いことになる。これらの特
徴をもとに、電源負荷変動が大きい場合は実施例７を、
入力電源変動が大きい場合は実施例８を適用するように
使い分ける。

【００５９】実施例９．図９はこの発明の実施例９のス
イッチング電源の構成を示すブロック図である。この実
施例はフォーワード型スイッチング電源に実施例７に示
すフィードバック系回路を適用したものであり、１，
２，１６〜１９，２１は従来の装置と同一のものであ
る。３０はリセットダイオード、３１は第三のパワーＭ
ＯＳＦＥＴ、３２は第一の整流ダイオード、３３は第二
の整流ダイオード、３６は第二の制御回路、４２は第一
のトランス、４４は第三のコンデンサ、３８はクロック
同期回路、４０はディレー回路である。

【００６０】次に動作について説明する。第一のトラン
ス４２の一次側及び二次側周辺回路の動作は実施例３と
同じであるので省略する。電源負荷電圧は第一の分圧回
路１７で適切なレベルに分圧され、第三のフィルタ１８
でノイズ成分を取り除いた後にパルス幅変調回路１９に
入力する。従来のパルス幅変調回路１９では三角波を発
生し、第三のフィルタ１８からの信号とレベル比較する
が、その周期は時定数決定回路で独立に設定していた
が、この実施例では第二の制御回路３６から発生するク
ロックが、クロック同期回路３８に入力し、このクロッ
クの立ち上がり時にパルス幅変調回路１９の三角波が立
ち上がり始めるように設定する。この様子を図１８に示
す。実施例３の動作について説明したように、フォーワ
ード型の第三のパワーＭＯＳＦＥＴ３１のＯＮデューテ
ィは一般的に５０％以下であるので、第三のパワーＭＯ
ＳＦＥＴ３１のゲート信号は図１８（ａ）に示すように
なる。一般的に低電圧を昇圧する高出力タイプの高圧電
源では、第三のパワーＭＯＳＦＥＴ３１に大電流が流
れ、第三のパワーＭＯＳＦＥＴ３１のＯＮ／ＯＦＦ時に
スイッチングノイズが発生し、図１８（ｂ）に示すよう
に、パルス幅変調回路１９で発生する非同期の三角波に
スパイクノイズがのってしまう。そこで前述の第二の制
御回路３６のクロックをクロック同期回路３８に入力
し、クロック同期回路３８はクロックの立ち上がり時に
トリガ信号を発生することで三角波を立ち上がり始め
る。この様子を図１８（ｃ）と（ｄ）に示す。第三のフ
ィルタ１８の信号を図１８（ｅ）とすると、パルス幅変
調回路１９から出力するパルス幅変調信号は図１８
（ｆ）に示すようになる。このパルス幅変調信号はディ
レー回路４０に入力する。クロックの周期をＴｃ、三角
波の斜辺部の時間をＴｔとすると、ディレー回路４０で
Ｔｃ−Ｔｔ遅延する。その結果図１８（ｇ）に示すタイ
ミングでパルス変調信号が出力して、ＭＯＳＦＥＴドラ
イバ２１で増幅後、第三のパワーＭＯＳＦＥＴ３１のゲ
ートに印加される。従って、スイッチングノイズは図１
８（ｈ）に示すようなタイミングで三角波上に現れるの
で、安定動作領域が広くとれ、スイッチングノイズに影
響され難いことになる。

【００６１】実施例１０．図１０はこの発明の実施例１
０のスイッチング電源の構成を示すブロック図である。
この実施例はフォーワード型スイッチング電源に実施例
８で示すフィードバック系回路を適用したものであり、
１，２，１６，１８，１９，２１は従来の装置と同一の
ものである。３０はリセットダイオード、３１は第三の
パワーＭＯＳＦＥＴ、３２は第一の整流ダイオード、３
３は第二の整流ダイオード、３６は第二の制御回路、３
８はクロック同期回路、４０はディレー回路、４３は第
二のインダクタ、４４は第三のコンデンサ、４５は第二
のトランス、４６は第三の整流ダイオード、４７は第四
の整流ダイオード、４８は第三のインダクタ、４９は第
四のコンデンサである。

【００６２】次に動作について説明する。第二のトラン
ス４５の巻線ｎ１，ｎ２，ｎ３に接続されている回路の
動作は実施例３と同様である。第二のトランス４５は、
一次側に巻線ｎ４が設けられ、第三のパワーＭＯＳＦＥ
Ｔ３１がＯＮの時に巻線ｎ４は励磁され、第三の整流ダ
イオード４６がＯＮとなり、第三のインダクタ４８、第
三のフィルタ１８を経由して、電流が流れる。一方、第
三のパワーＭＯＳＦＥＴ３１がＯＦＦの時は、第三のイ
ンダクタ４８に蓄積されたエネルギーが逆起電力により
放出され、第三のインダクタ４８から第三のフィルタ１
８、第四の整流ダイオード４７へと電流が流れ、第三の
整流ダイオード４６はＯＦＦとなる。従って、第三のフ
ィルタ１８の出力には電源負荷１６に印加されている電
圧と比例した電圧が出力する。以後、パルス幅変調回路
１９、第二の制御回路３６、クロック同期回路３８、デ
ィレー回路４０の機能は実施例８と同様である。ＭＯＳ
ＦＥＴドライバ２１は、ディレー回路４０から出力され
るパルス変調信号を増幅し、第三のパワーＭＯＳＦＥＴ
３１のゲートに印加する。この方式の特徴として、まず
第二のトランス４５の一次側回路の中でフィードバック
ループがクローズしているので、実施例９と比較してル
ープ応答が速い点にある。実施例９では電源負荷１６か
らフィードバックループを返していたが、通常第二のイ
ンダクタンス４３及び第三のコンデンサ４４の成分によ
って、ループ応答が遅くなってしまう。この現象は特に
高圧電源等の大きなコンデンサを使用している場合に顕
著である。第二に、実施例９の場合第一の分圧回路１７
が必要であり、特に高圧電源では分圧比が大きくなり、
非常に大きな抵抗が必要であり、実施例１０では巻線数
ｎ２とｎ４の比で分圧比が決定され、第一の分圧回路１
７は不要となり、小型化が可能である。第三に、実施例
９では電源負荷からフィードバックの為のモニタ信号を
とっているため、電源出力の安定度は実施例１０より実
施例９の方が良いことになる。これらの特徴をもとに、
電源負荷変動が大きい場合は実施例９を、入力電源変動
が大きい場合は実施例１０を適用するように使い分け
る。

【００６３】実施例１１．図１１はこの発明の実施例１
１のスイッチング電源の構成を示すブロック図である。
この実施例はフライバック型スイッチング電源に実施例
９で示すフィードバック系回路を適用したものであり、
１，２，１５〜１９，２１は従来の装置と同一のもので
ある。３１は第三のパワーＭＯＳＦＥＴ、３２は第一の
整流ダイオード、３５は第二のコンデンサ、３６は第二
の制御回路、３８はクロック同期回路、４０はディレー
回路、５０は第三のトランスである。

【００６４】次に動作について説明する。第三のトラン
ス５０の一次側及び二次側周辺回路の動作は実施例５と
同じであるので省略する。また第一の分圧回路１７から
ＭＯＳＦＥＴドライバ２１までのフィードバックループ
系の動作機能は実施例９と類似であり、第三のパワーＭ
ＯＳＦＥＴ３１がＯＮ／ＯＦＦして、電流がパルス状に
流れるときに発生するスイッチングノイズがパルス幅変
調回路１９で出力する三角波にのるが、スイッチングノ
イズが発生するタイミングでは三角波形は最低レベルと
なるように制御しているため、その影響を受け難い回路
構成となっている。実施例９と異なる点として、第一に
実施例９では第三のパワーＭＯＳＦＥＴ３１がＯＮする
とトランスの二次側の巻線に電流が流れるが、実施例１
０では第三のパワーＭＯＳＦＥＴ３１がＯＮしている間
は二次側に電流が流れず一次側に電流が流れるのでエネ
ルギーを蓄積し、第三のパワーＭＯＳＦＥＴ３１がＯＦ
Ｆすると蓄積したエネルギーを二次側に放出する方式の
ため、出力電圧と第三のトランス５０のインダクタンス
と密接な関係があり、トランス５０のコアにギャップを
設ける等してインダクタンスを調整する必要がある。第
二に出力は実施例９の約半分しか出ない反面、二次側の
整流ダイオードが一個である点、またインダクタ等が不
要である点等があり、部品点数が少ない等の利点があ
る。第三に第三のトランス５０の巻線比は小さくてすむ
利点があり、高圧電源にしばしば適用される。

【００６５】実施例１２．図１２はこの発明の実施例１
２のスイッチング電源の構成を示すブロック図である。
この実施例はフライバック型スイッチング電源に実施例
８で示すフィードバック系回路を適用したものであり、
１，２，１５，１６，１９，２１は従来の装置と同一の
ものである。２９は第四のフィルタ、３１は第三のパワ
ーＭＯＳＦＥＴ、３２は第一の整流ダイオード、３５は
第二のコンデンサ、３６は第二の制御回路、３８はクロ
ック同期回路、４０はディレー回路、５１は第四のトラ
ンス、５２は第五の整流ダイオード、５３は第五のコン
デンサである。

【００６６】次に動作について説明する。第四のトラン
ス５１の巻線ｎ１，ｎ２，ｎ３に接続されている回路の
動作は実施例６と同様である。第四のトランス５１は、
一次側に巻線ｎ３が設けられ、第三のパワーＭＯＳＦＥ
Ｔ３１がＯＮの時に巻線ｎ１に電流が流れが、ｎ２とｎ
３はｎ１と極性が逆であり、整流ダイオード３２と５２
はＯＦＦとなる。従って、第三のパワーＭＯＳＦＥＴ３
１からみた場合、第四のトランス５１はチョークコイル
と同じであり、第三のパワーＭＯＳＦＥＴ３１がＯＮし
ている期間にエネルギーが蓄積される。次に第三のパワ
ーＭＯＳＦＥＴ３１がＯＦＦすると、一次側に流れてい
た電流を流し続けようとする起電流が生じ、その結果整
流ダイオード３２と５２がＯＮし、第一の整流ダイオー
ド３２、第二のフィルタ１５、電源負荷１６へと電流が
流れると同時に、第五の整流ダイオード５２、第四のフ
ィルタ２９へも電流が流れ、第四のフィルタ２９の出力
電圧は電源負荷１６の電圧と比例した値が得られる。以
後、パルス幅変調回路１９、第二の制御回路３６、クロ
ック同期回路３８、ディレー回路４０の機能は実施例８
と同様である。この方式の特徴として、まず第四のトラ
ンス５１の一次側回路の中でフィードバックループがク
ローズしているので、実施例１１と比較してループ応答
が速い点にある。実施例１１では電源負荷１６からフィ
ードバックループを返していたが、通常第二のフィルタ
１５のインダクタンス及びコンデンサの成分によって、
ループ応答が遅くなってしまう。この現象は特に高圧電
源等の大きなコンデンサを使用している場合に顕著であ
る。第二に、実施例１１の場合第一の分圧回路１７が必
要であり、特に高圧電源では分圧比が大きくなり、非常
に大きな抵抗が必要であるが、実施例１２では巻線数ｎ
２とｎ３の比で分圧比が決定され、第一の分圧回路１７
は不要となり、小型化が可能である。第三に、実施例１
１では電源負荷からフィードバックの為のモニタ信号を
とっているため、電源出力の安定度は実施例１２より実
施例１１の方が良いことになる。これらの特徴をもと
に、電源負荷変動が大きい場合は実施例１１を、入力電
源変動が大きい場合は実施例１２を適用するように使い
分ける。

【００６７】

【発明の効果】この発明の実施例１によれば、デジタル
信号処理方式によるパルス幅変調回路を構成しているの
で、従来のアナログ方式と比較してプッシュプルタイプ
のスイッチングノイズ等に影響されにくく、パルス幅変
調回路から出力されるパルス変調信号のパルスデューテ
ィと出力電圧のリニアリティの関係が出力電圧変動幅の
中で広く保つことができ、その結果出力電圧の安定性が
向上する効果がある。この特長は、特に昇圧トランスの
一次側に大電流のパルス電流が流れるような高圧電源等
のスイッチング電源に有効である。また、出力電圧を直
接モニタしているので、負荷変動等により出力電圧が変
動しやすい場合に有効である。

【００６８】またこの発明の実施例２によれば、デジタ
ル信号処理方式によるパルス幅変調回路を構成している
ので、従来のアナログ方式と比較してプッシュプルタイ
プのスイッチングノイズ等に影響されにくく、パルス幅
変調回路から出力されるパルス変調信号のパルスデュー
ティと出力電圧のリニアリティの関係が出力電圧変動幅
の中で広く保つことができ、出力電圧の安定性が向上す
る効果がある。また、電圧安定化のフィードバックルー
プは昇圧トランスの一次側で閉じているので、入力電圧
が変動しやすい場合や、或いは速いループリスポンスが
必要な場合に有効である。

【００６９】またこの発明の実施例３によれば、デジタ
ル信号処理方式によるパルス幅変調回路を構成している
ので、従来のアナログ方式と比較してフォーワードタイ
プのスイッチングノイズ等に影響されにくく、パルス幅
変調回路から出力されるパルス変調信号のパルスデュー
ティと出力電圧のリニアリティの関係が出力電圧変動幅
の中で広く保つことができ、出力電圧の安定性が向上す
る効果がある。この特長は、特に昇圧トランスの一次側
に大電流のパルス電流が流れるような高圧電源等のスイ
ッチング電源に有効である。また、出力電圧を直接モニ
タしているので、負荷変動等により出力電圧が変動しや
すい場合に有効である。

【００７０】またこの発明の実施例４によれば、デジタ
ル信号処理方式によるパルス幅変調回路を構成している
ので、従来のアナログ方式と比較してフォーワードタイ
プのスイッチングノイズ等に影響されにくく、パルス幅
変調回路から出力されるパルス変調信号のパルスデュー
ティと出力電圧のリニアリティの関係が出力電圧変動幅
の中で広く保つことができ、出力電圧の安定性が向上す
る効果がある。また、電圧安定化のフィードバックルー
プは昇圧トランスの一次側で閉じているので、入力電圧
が変動しやすい場合や、或いは速いループリスポンスが
必要な場合に有効である。

【００７１】またこの発明の実施例５によれば、デジタ
ル信号処理方式によるパルス幅変調回路を構成している
ので、従来のアナログ方式と比較してフライバックタイ
プのスイッチングノイズ等に影響されにくく、パルス幅
変調回路から出力されるパルス変調信号のパルスデュー
ティと出力電圧のリニアリティの関係が出力電圧変動幅
の中で広く保つことができ、出力電圧の安定性が向上す
る効果がある。この特長は、特に昇圧トランスの一次側
に大電流のパルス電流が流れるような高圧電源等のスイ
ッチング電源に有効である。また、出力電圧を直接モニ
タしているので、負荷変動等により出力電圧が変動しや
すい場合に有効である。

【００７２】またこの発明の実施例６によれば、デジタ
ル信号処理方式によるパルス幅変調回路を構成している
ので、従来のアナログ方式と比較してフライバックタイ
プのスイッチングノイズ等に影響されにくく、パルス幅
変調回路から出力されるパルス変調信号のパルスデュー
ティと出力電圧のリニアリティの関係が出力電圧変動幅
の中で広く保つことができ、出力電圧の安定性が向上す
る効果がある。また、電圧安定化のフィードバックルー
プは昇圧トランスの一次側で閉じているので、入力電圧
が変動しやすい場合や、或いは速いループリスポンスが
必要な場合に有効である。

【００７３】またこの発明の実施例７によれば、従来の
パルス幅変調回路とプッシュプル回路を適切に同期させ
ることにより、パルス幅変調回路で発生する三角波基準
信号の最低レベルでのみスイッチングノイズの影響がで
る回路構成となっており、パルス変調信号のパルスデュ
ーティと出力電圧のリニアリティの関係が、出力電圧幅
の中で広く保つことができ、出力電圧の安定性が向上す
る効果がある。また、出力電圧を直接モニタしているの
で、負荷変動等により出力電圧が変動しやすい場合に有
効である。

【００７４】またこの発明の実施例８によれば、従来の
パルス幅変調回路とプッシュプル回路を適切に同期させ
ることにより、パルス幅変調回路で発生する三角波基準
信号の最低レベルでのみスイッチングノイズの影響がで
る回路構成となっており、パルス変調信号のパルスデュ
ーティと出力電圧のリニアリティの関係が、出力電圧幅
の中で広く保つことができ、出力電圧の安定性が向上す
る効果がある。また、電圧安定化のフィードバックルー
プは昇圧トランスの一次側で閉じているので、入力電圧
が変動しやすい場合や、或いは速いループリスポンスが
必要な場合に有効である。

【００７５】またこの発明の実施例９によれば、従来の
パルス幅変調回路とフォーワードチョッパ回路を適切に
同期させることにより、パルス幅変調回路で発生する三
角波基準信号の最低レベルでのみスイッチングノイズの
影響がでる回路構成となっており、パルス変調信号のパ
ルスデューティと出力電圧のリニアリティの関係が、出
力電圧幅の中で広く保つことができ、出力電圧の安定性
が向上する効果がある。また、出力電圧を直接モニタし
ているので、負荷変動等により出力電圧が変動しやすい
場合に有効である。

【００７６】またこの発明の実施例１０によれば、従来
のパルス幅変調回路とフォーワードチョッパ回路を適切
に同期させることにより、パルス幅変調回路で発生する
三角波基準信号の最低レベルでのみスイッチングノイズ
の影響がでる回路構成となっており、パルス変調信号の
パルスデューティと出力電圧のリニアリティの関係が、
出力電圧幅の中で広く保つことができ、出力電圧の安定
性が向上する効果がある。また、電圧安定化のフィード
バックループはトランスの一次側で閉じているので、入
力電圧が変動しやすい場合や、或いは速いループリスポ
ンスが必要な場合に有効である。

【００７７】またこの発明の実施例１１によれば、従来
のパルス幅変調回路とフライバック回路を適切に同期さ
せることにより、パルス幅変調回路で発生する三角波基
準信号の最低レベルでのみスイッチングノイズの影響が
でる回路構成となっており、パルス変調信号のパルスデ
ューティと出力電圧のリニアリティの関係が、出力電圧
幅の中で広く保つことができ、出力電圧の安定性が向上
する効果がある。また、出力電圧を直接モニタしている
ので、負荷変動等により出力電圧が変動しやすい場合に
有効である。

【００７８】またこの発明の実施例１２によれば、従来
のパルス幅変調回路とフライバック回路を適切に同期さ
せることにより、パルス幅変調回路で発生する三角波基
準信号の最低レベルでのみスイッチングノイズの影響が
でる回路構成となっており、パルス変調信号のパルスデ
ューティと出力電圧のリニアリティの関係が、出力電圧
幅の中で広く保つことができ、出力電圧の安定性が向上
する効果がある。また、電圧安定化のフィードバックル
ープはトランスの一次側で閉じているので、入力電圧が
変動しやすい場合や、或いは速いループリスポンスが必
要な場合に有効である。

【図面の簡単な説明】

【図１】この発明の実施例１によるスイッチング電源の
構成を示すブロック図である。

【図２】この発明の実施例２によるスイッチング電源の
構成を示すブロック図である。

【図３】この発明の実施例３によるスイッチング電源の
構成を示すブロック図である。

【図４】この発明の実施例４によるスイッチング電源の
構成を示すブロック図である。

【図５】この発明の実施例５によるスイッチング電源の
構成を示すブロック図である。

【図６】この発明の実施例６によるスイッチング電源の
構成を示すブロック図である。

【図７】この発明の実施例７によるスイッチング電源の
構成を示すブロック図である。

【図８】この発明の実施例８によるスイッチング電源の
構成を示すブロック図である。

【図９】この発明の実施例９によるスイッチング電源の
構成を示すブロック図である。

【図１０】この発明の実施例１０によるスイッチング電
源の構成を示すブロック図である。

【図１１】この発明の実施例１１によるスイッチング電
源の構成を示すブロック図である。

【図１２】この発明の実施例１２によるスイッチング電
源の構成を示すブロック図である。

【図１３】従来のスイッチング電源の構成の一例を示す
ブロック図である。

【図１４】従来のスイッチング電源のパワーＭＯＳＦＥ
Ｔ４と５のゲート信号、パルス幅変調回路１９で発生す
る三角波基準信号、モニタ信号、パルス幅変調回路１９
から出力するパルス変調信号の関係を示す図である。

【図１５】従来のスイッチング電源のパワーＭＯＳＦＥ
Ｔ４と５のゲート信号、パルス幅変調回路１９で発生す
る三角波基準信号にスパイクノイズがのる関係を示す図
である。

【図１６】この発明の実施例１のモニタ信号、モニタ信
号のサンプリング信号、Ａ／Ｄコンバータによるサンプ
リング信号のデジタルワード化の関係を示す図である。

【図１７】この発明の実施例７のパワーＭＯＳＦＥＴ４
と５のゲート信号、パルス幅変調回路１９で発生する三
角波基準信号、第一の制御回路３４のクロック、クロッ
ク同期回路３８に同期した三角波基準信号の関係を示す
図である。

【図１８】この発明の実施例９の第三のパワーＭＯＳＦ
ＥＴ３１のゲート信号、パルス幅変調回路１９の三角波
基準信号、第二の制御回路３６のクロック、クロック同
期回路３８に同期した三角波基準信号、モニタ信号、パ
ルス幅変調回路１９から出力するパルス変調信号、ディ
レー回路４０から出力するパルス変調信号、三角波基準
信号とスイッチングノイズの関係等を示す図である。

【符号の説明】

１電源２第一のフィルタ３第一の昇圧トランス４第一のパワーＭＯＳＦＥＴ５第二のパワーＭＯＳＦＥＴ６第一のコンデンサ７第一のインダクタ８チョッパＭＯＳＦＥＴ９フライホイールダイオード１０プッシュプル制御回路１１絶縁トランス１２第一の抵抗１３第二の抵抗１４第一の整流回路１５第二のフィルタ１６電源負荷１７第一の分圧回路１８第三のフィルタ１９パルス幅変調回路２０時定数決定回路２１ＭＯＳＦＥＴドライバ２２サンプリング回路２３Ａ／Ｄコンバータ２４デジタル信号処理回路２５ＲＯＭ２６デジタルコンパレータ２７デジタルカウンタ２８第二の整流回路２９第四のフィルタ３０リセットダイオード３１第三のパワーＭＯＳＦＥＴ３２第一の整流ダイオード３３第二の整流ダイオード３４第一の制御回路３５第二のコンデンサ３６第二の制御回路３７第二の分圧回路３８クロック同期回路３９プッシュプルドライバ回路４０ディレー回路４１第二の昇圧トランス４２第一のトランス４３第二のインダクタ４４第三のコンデンサ４５第二のトランス４６第三の整流ダイオード４７第四の整流ダイオード４８第三のインダクタ４９第四のコンデンサ５０第三のトランス５１第四のトランス５２第五の整流ダイオード５３第五のコンデンサ

Claims

【特許請求の範囲】

【請求項１】スイッチング電源のエネルギー供給源と
なる電源と、上記電源の出力電圧を平滑化するためのフ
ィルタと、上記フィルタからの電圧を昇圧するための昇
圧トランスと、上記昇圧トランスを励磁するために交互
にＯＮ／ＯＦＦしながら昇圧トランスの一次巻線からの
電流をドレインからソースに流す２つの電力用金属酸化
膜電界効果形トランジスタと、上記２つの電力用金属酸
化膜電界効果形トランジスタのソース端子に接続したイ
ンダクタと、上記インダクタと接続しゲートパルス信号
のデューティを適切に制御しながらインダクタからの電
流をドレインからソースに流すチョッパ用金属酸化膜電
界効果形トランジスタと、上記インダクタとチョッパ用
金属酸化膜電界効果形トランジスタのドレイン端子に接
続してチョッパ用金属酸化膜電界効果形トランジスタが
ＯＦＦ時にインダクタからの電流を流すフライホイール
ダイオードと、上記インダクタとフライホイールダイオ
ードの間に接続されたコンデンサと、上記電力用金属酸
化膜電界効果形トランジスタのゲート信号を発生するプ
ッシュプル制御回路と、上記プッシュプル制御回路に接
続した絶縁トランスと、上記絶縁トランスの二次側巻線
に接続してゲート信号を交互に発生する２つの抵抗と、
上記昇圧トランスの二次側巻線に接続する整流回路と、
上記整流回路と接続したフィルタと、上記フィルタに接
続した電源負荷と、上記電源負荷と接続して出力電圧を
適切なレベルに分圧する分圧回路と、上記分圧回路に接
続するサンプリング回路と、上記サンプリング回路と接
続するＡ／Ｄコンバータと、上記Ａ／Ｄコンバータと接
続するデジタル信号処理回路と、上記デジタル信号処理
回路に接続するリードオンリーメモリと、特定の周期で
あるカウントを繰り返すデジタルカウンタと、上記リー
ドオンリーメモリと上記デジタルカウンタに接続してリ
ードオンリーメモリとデジタルカウンタからのデータ値
を比較するデジタルコンパレータと、上記デジタルコン
パレータからのパルス変調信号を増幅して上記チョッパ
用金属酸化膜電界効果形トランジスタに出力する金属酸
化膜電界トランジスタドライバを有することを特徴とし
たスイッチング電源。
【請求項２】スイッチング電源のエネルギー供給源と
なる電源と、上記電源の出力電圧を平滑化するためのフ
ィルタと、上記フィルタからの電圧を昇圧するための昇
圧トランスと、上記昇圧トランスを励磁するために交互
にＯＮ／ＯＦＦしながら昇圧トランスの一次巻線からの
電流をドレインからソースに流す２つの電力用金属酸化
膜電界効果形トランジスタと、上記２つの電力用金属酸
化膜電界効果形トランジスタのソース端子に接続したイ
ンダクタと、上記インダクタと接続しゲートパルス信号
のデューティを適切に制御しながらインダクタからの電
流をドレインからソースに流すチョッパ用金属酸化膜電
界効果形トランジスタと、上記インダクタとチョッパ用
金属酸化膜電界効果形トランジスタのドレイン端子に接
続してチョッパ用金属酸化膜電界効果形トランジスタが
ＯＦＦ時にインダクタからの電流を流すフライホイール
ダイオードと、上記インダクタとフライホイールダイオ
ードの間に接続されたコンデンサと、上記電力用金属酸
化膜電界効果形トランジスタのゲート信号を発生するプ
ッシュプル制御回路と、上記プッシュプル制御回路に接
続した絶縁トランスと、上記絶縁トランスの二次側巻線
に接続してゲート信号を交互に発生する２つの抵抗と、
上記昇圧トランスの二次側巻線に接続する整流回路と、
上記整流回路と接続したフィルタと、上記フィルタに接
続した電源負荷と、上記昇圧トランスの一次側のフィー
ルドバック用の巻線に接続する整流回路と、この整流回
路に接続するフィルタと、上記フィルタに接続するサン
プリング回路と、上記サンプリング回路と接続するＡ／
Ｄコンバータと、上記Ａ／Ｄコンバータと接続するデジ
タル信号処理回路と、上記デジタル信号処理回路に接続
するリードオンリーメモリと、特定の周期でカウントを
繰り返すデジタルカウンタと、上記リードオンリーメモ
リと上記デジタルカウンタに接続してリードオンリーメ
モリとデジタルカウンタからのデータ値を比較するデジ
タルコンパレータと、上記デジタルコンパレータからの
パルス変調信号を増幅して上記チョッパ用金属酸化膜電
界効果形トランジスタに出力する金属酸化膜電界トラン
ジスタドライバを有することを特徴としたスイッチング
電源。
【請求項３】スイッチング電源のエネルギー供給源と
なる電源と、上記電源の出力電圧を平滑化するためのフ
ィルタと、上記フィルタからの電圧を昇圧するためのト
ランスと、上記トランスを励磁するためにＯＮ／ＯＦＦ
しながらトランスの一次巻線からの電流をドレインから
ソースに流す電力用金属酸化膜電界効果形トランジスタ
と、上記電力用金属酸化膜電界効果形トランジスタがＯ
ＦＦした時に上記トランスの磁気飽和を防ぐためにＯＮ
して電流をトランスの上記電力用金属酸化膜電界効果形
トランジスタと反対側の一次巻線に流すリセットダイオ
ードと、上記トランスの二次側巻線に接続する２つの整
流ダイオードと、上記の２つの整流ダイオードと接続し
たインダクタと、上記トランスの二次巻線と上記インダ
クタの間に接続したコンデンサと、上記インダクタとコ
ンデンサに接続した電源負荷と、上記電源負荷と接続し
て出力電圧を適切なレベルに分圧する分圧回路と、上記
分圧回路に接続するサンプリング回路と、上記サンプリ
ング回路と接続するＡ／Ｄコンバータと、上記Ａ／Ｄコ
ンバータと接続するデジタル信号処理回路と、上記デジ
タル信号処理回路に接続するリードオンリーメモリと、
特定の周期であるカウントを繰り返すデジタルカウンタ
と、上記リードオンリーメモリと上記デジタルカウンタ
に接続してリードオンリーメモリとデジタルカウンタか
らのデータ値を比較するデジタルコンパレータと、上記
デジタルコンパレータからのパルス変調信号を増幅して
上記金属酸化膜電界効果形トランジスタに出力する金属
酸化膜電界トランジスタドライバを有することを特徴と
したスイッチング電源。
【請求項４】スイッチング電源のエネルギー供給源と
なる電源と、上記電源の出力電圧を平滑化するためのフ
ィルタと、上記フィルタからの電圧を昇圧するためのト
ランスと、上記トランスを励磁するためにＯＮ／ＯＦＦ
しながらトランスの一次巻線からの電流をドレインから
ソースに流す電力用金属酸化膜電界効果形トランジスタ
と、上記電力用金属酸化膜電界効果形トランジスタがＯ
ＦＦした時に上記トランスの磁気飽和を防ぐためにＯＮ
して電流をトランスの上記電力用金属酸化膜電界効果形
トランジスタと反対側の一次巻線に流すリセットダイオ
ードと、上記トランスの二次側巻線に接続する２つの整
流ダイオードと、上記の２つの整流ダイオードと接続し
たインダクタと、上記トランスの二次巻線と上記インダ
クタの間に接続したコンデンサと、上記インダクタとコ
ンデンサに接続した電源負荷と、上記トランスの一次側
のフィードバック用の巻線に接続する２つの整流ダイオ
ードと、この２つの整流ダイオードに接続するインダク
タと、上記インダクタと上記トランスの一次側のフィー
ドバック用の巻線の間に接続したコンデンサと、上記コ
ンデンサに接続するフィルタと、上記フィルタに接続す
るサンプリング回路と、上記サンプリング回路と接続す
るＡ／Ｄコンバータと、上記Ａ／Ｄコンバータと接続す
るデジタル信号処理回路と、上記デジタル信号処理回路
に接続するリードオンリーメモリと、特定の周期である
カウントを繰り返すデジタルカウンタと、上記リードオ
ンリーメモリと上記デジタルカウンタに接続してリード
オンリーメモリとデジタルカウンタからのデータ値を比
較するデジタルコンパレータと、上記デジタルコンパレ
ータからのパルス変調信号を増幅して上記電力用金属酸
化膜電界効果形トランジスタに出力する金属酸化膜電界
トランジスタドライバを有することを特徴としたスイッ
チング電源。
【請求項５】スイッチング電源のエネルギー供給源と
なる電源と、上記電源の出力電圧を平滑化するためのフ
ィルタと、上記フィルタからの電圧を昇圧するためのト
ランスと、上記トランスを励磁するためにＯＮ／ＯＦＦ
しながらトランスの一次巻線からの電流をドレインから
ソースに流す電力用金属酸化膜電界効果形トランジスタ
と、上記トランスの二次側巻線に接続する整流ダイオー
ドと、上記整流ダイオードと上記トランスの二次巻線の
間に接続するコンデンサと、上記の整流ダイオードとコ
ンデンサに接続したフィルタと、上記フィルタに接続し
た電源負荷と、上記電源負荷と接続して出力電圧を適切
なレベルに分圧する分圧回路と、上記分圧回路に接続す
るサンプリング回路と、上記サンプリング回路と接続す
るＡ／Ｄコンバータと、上記Ａ／Ｄコンバータと接続す
るデジタル信号処理回路と、上記デジタル信号処理回路
に接続するリードオンリーメモリと、特定の周期である
カウントを繰り返すデジタルカウンタと、上記リードオ
ンリーメモリと上記デジタルカウンタに接続してリード
オンリーメモリとデジタルカウンタからのデータ値を比
較するデジタルコンパレータと、上記デジタルコンパレ
ータからのパルス変調信号を増幅して上記電力用金属酸
化膜電界効果形トランジスタに出力する金属酸化膜電界
トランジスタドライバを有することを特徴としたスイッ
チング電源。
【請求項６】スイッチング電源のエネルギー供給源と
なる電源と、上記電源の出力電圧を平滑化するためのフ
ィルタと、上記フィルタからの電圧を昇圧するためのト
ランスと、上記トランスを励磁するためにＯＮ／ＯＦＦ
しながらトランスの一次巻線からの電流をドレインから
ソースに流す電力用金属酸化膜電界効果形トランジスタ
と、上記トランスの二次側巻線に接続する整流ダイオー
ドと、上記整流ダイオードと上記トランスの二次巻線の
間に接続するコンデンサと、上記の整流ダイオードとコ
ンデンサに接続したフィルタと、上記フィルタに接続し
た電源負荷と、上記トランスの一次側のフィードバック
用の巻線に接続する整流ダイオードと、上記整流ダイオ
ードと上記トランスの一次側のフィードバック用の巻線
の間に接続するコンデンサと、上記整流ダイオードとコ
ンデンサに接続するフィルタと、上記フィルタに接続す
るサンプリング回路と、上記サンプリング回路と接続す
るＡ／Ｄコンバータと、上記Ａ／Ｄコンバータと接続す
るデジタル信号処理回路と、上記デジタル信号処理回路
に接続するリードオンリーメモリと、特定の周期でカウ
ントを繰り返すデジタルカウンタと、上記リードオンリ
ーメモリと上記デジタルカウンタに接続してリードオン
リーメモリとデジタルカウンタからのデータ値を比較す
るデジタルコンパレータと、上記デジタルコンパレータ
からのパルス変調信号を増幅して上記電力用金属酸化膜
電界効果形トランジスタに出力する金属酸化膜電界トラ
ンジスタドライバを有することを特徴としたスイッチン
グ電源。
【請求項７】スイッチング電源のエネルギー供給源と
なる電源と、上記電源の出力電圧を平滑化するためのフ
ィルタと、上記フィルタからの電圧を昇圧するための昇
圧トランスと、上記昇圧トランスを励磁するために交互
にＯＮ／ＯＦＦしながら昇圧トランスの一次巻線からの
電流をドレインからソースに流す２つの電力用金属酸化
膜電界効果形トランジスタと、上記２つの電力用金属酸
化膜電界効果形トランジスタのソース端子に接続したイ
ンダクタと、上記インダクタと接続しゲートパルス信号
のデューティを適切に制御しながらインダクタからの電
流をドレインからソースに流すチョッパ用金属酸化膜電
界効果形トランジスタと、上記インダクタとチョッパ用
金属酸化膜電界効果形トランジスタのドレイン端子に接
続してチョッパ用金属酸化膜電界効果形トランジスタが
ＯＦＦ時にインダクタからの電流を流すフライホイール
ダイオードと、上記インダクタとフライホイールダイオ
ードの間に接続されたコンデンサと、上記電力用金属酸
化膜電界効果形トランジスタのゲート信号とこのゲート
信号と同期したクロックを発生する制御回路と、上記制
御回路から出力するゲート信号を増幅するプッシュプル
ドライバ回路と、上記プッシュプルドライバ回路に接続
する絶縁トランスと、上記絶縁トランスの二次側巻線に
接続してゲート信号を交互に発生する２つの抵抗と、上
記昇圧トランスの二次側巻線に接続する整流回路と、上
記整流回路と接続したフィルタと、上記フィルタに接続
した電源負荷と、上記電源負荷と接続して出力電圧に適
切なレベルに分圧する分圧回路と、上記分圧回路に接続
するフィルタと、上記制御回路に接続して制御回路から
出力するクロックと同期したトリガを出力するクロック
同期回路と、上記クロック同期回路と上記フィルタと接
続するパルス幅変調回路と、上記パルス幅変調回路から
のパルス変調信号を増幅して上記チョッパ用金属酸化膜
電界効果形トランジスタに出力する金属酸化膜電界トラ
ンジスタドライバを有することを特徴としたスイッチン
グ電源。
【請求項８】スイッチング電源のエネルギー供給源と
なる電源と、上記電源の出力電圧を平滑化するためのフ
ィルタと、上記フィルタからの電圧を昇圧するための昇
圧トランスと、上記昇圧トランスを励磁するために交互
にＯＮ／ＯＦＦしながら昇圧トランスの一次巻線からの
電流をドレインからソースに流す２つの電力用金属酸化
膜電界効果形トランジスタと、上記２つの電力用金属酸
化膜電界効果形トランジスタのソース端子に接続したイ
ンダクタと、上記インダクタと接続しゲートパルス信号
のデューティを適切に制御しながらインダクタからの電
流をドレインからソースに流すチョッパ用金属酸化膜電
界効果形トランジスタと、上記インダクタとチョッパ用
金属酸化膜電界効果形トランジスタのドレイン端子に接
続してチョッパ用金属酸化膜電界効果形トランジスタが
ＯＦＦ時にインダクタからの電流を流すフライホイール
ダイオードと、上記インダクタとフライホイールダイオ
ードの間に接続されたコンデンサと、上記電力用金属酸
化膜電界効果形トランジスタのゲート信号とこのゲート
信号と同期したクロックを発生する制御回路と、上記制
御回路から出力するゲート信号を増幅するプッシュプル
ドライバ回路と、上記プッシュプルドライバ回路に接続
する絶縁トランスと、上記絶縁トランスの二次側巻線に
接続してゲート信号を交互に発生する２つの抵抗と、上
記昇圧トランスの二次側巻線に接続する整流回路と、上
記整流回路と接続したフィルタと、上記フィルタに接続
した電源負荷と、上記昇圧トランスの一次側のフィード
バック用の巻線に接続する整流回路と、この整流回路に
接続するフィルタと、上記制御回路に接続して制御回路
から出力するクロックと同期したトリガを出力するクロ
ック同期回路と、上記クロック同期回路と上記フィルタ
と接続するパルス幅変調回路と、上記パルス幅変調回路
からのパルス変調信号を増幅して上記チョッパ用金属酸
化膜電界効果形トランジスタに出力する金属酸化膜電界
トランジスタドライバを有することを特徴としたスイッ
チング電源。
【請求項９】スイッチング電源のエネルギー供給源と
なる電源と、上記電源の出力電圧を平滑化するためのフ
ィルタと、上記フィルタからの電圧を昇圧するためのト
ランスと、上記トランスを励磁するためにＯＮ／ＯＦＦ
しながらトランスの一次巻線からの電流をドレインから
ソースに流す電力用金属酸化膜電界効果形トランジスタ
と、上記電力用金属酸化膜電界効果形トランジスタがＯ
ＦＦした時に上記トランスの磁気飽和を防ぐためにＯＮ
して電流をトランスの上記電力用金属酸化膜電界効果形
トランジスタと反対側の一次巻線に流すリセットダイオ
ードと、上記トランスの二次側巻線に接続する２つの整
流ダイオードと、上記の２つの整流ダイオードと接続し
たインダクタと、上記トランスの二次巻線と上記インダ
クタの間に接続したコンデンサと、上記インダクタとコ
ンデンサに接続した電源負荷と、上記電源負荷と接続し
て出力電圧を適切なレベルに分圧する分圧回路と、上記
分圧回路に接続するフィルタと、特定の周波数のクロッ
クを発生する制御回路と、上記制御回路に接続して制御
回路から出力するクロックと同期したトリガを出力する
クロック同期回路と、上記クロック同期回路と上記フィ
ルタに接続するパルス幅変調回路と、上記パルス幅変調
回路からのパルス変調信号を特定の時間分遅延するディ
レー回路と、上記ディレー回路から出力するパルス変調
信号を増幅して上記電力用金属酸化膜電界効果形トラン
ジスタに出力する金属酸化膜電界トランジスタドライバ
を有することを特徴としたスイッチング電源。
【請求項１０】スイッチング電源のエネルギー供給源
となる電源と、上記電源の出力電圧を平滑化するための
フィルタと、上記フィルタからの電圧を昇圧するための
トランスと、上記トランスを励磁するためにＯＮ／ＯＦ
Ｆしながらトランスの一次巻線からの電流をドレインか
らソースに流す電力用金属酸化膜電界効果形トランジス
タと、上記電力用金属酸化膜電界効果形トランジスタが
ＯＦＦした時に上記トランスの磁気飽和を防ぐためにＯ
Ｎして電流をトランスの上記電力用金属酸化膜電界効果
形トランジスタと反対側の一次巻線に流すリセットダイ
オードと、上記トランスの二次側巻線に接続する２つの
整流ダイオードと、上記の２つの整流ダイオードと接続
したインダクタと、上記トランスの二次巻線と上記イン
ダクタの間に接続したコンデンサと、上記インダクタと
コンデンサに接続した電源負荷と、上記トランスの一次
側のフィードバック用の巻線に接続する２つの整流ダイ
オードと、この２つの整流ダイオードに接続するインダ
クタと、上記インダクタと上記トランスの一次側のフィ
ードバック用の巻線の間に接続したコンデンサと、上記
コンデンサに接続するフィルタと、特定の周波数のクロ
ックを発生する制御回路と、上記制御回路に接続して制
御回路から出力するクロックと同期したトリガを出力す
るクロック同期回路と、上記クロック同期回路と上記フ
ィルタに接続するパルス幅変調回路と、上記パルス幅変
調回路からのパルス変調信号を特定の時間分遅延するデ
ィレー回路と、上記ディレー回路から出力するパルス変
調信号を増幅して上記電力用金属酸化膜電界効果形トラ
ンジスタに出力する金属酸化膜電界トランジスタドライ
バを有することを特徴としたスイッチング電源。
【請求項１１】スイッチング電源のエネルギー供給源
となる電源と、上記電源の出力電圧を平滑化するための
フィルタと、上記フィルタからの電圧を昇圧するための
トランスと、上記トランスを励磁するためにＯＮ／ＯＦ
Ｆしながらトランスの一次巻線からの電流をドレインか
らソースに流す電力用金属酸化膜電界効果形トランジス
タと、上記トランスの二次側巻線に接続する整流ダイオ
ードと、上記整流ダイオードと上記トランスの二次巻線
の間に接続するコンデンサと、上記の整流ダイオードと
コンデンサに接続したフィルタと、上記フィルタに接続
した電源負荷と、上記電源負荷と接続して出力電圧を適
切なレベルに分圧する分圧回路と、上記分圧回路に接続
するフィルタと、特定の周波数のクロックを発生する制
御回路と、上記制御回路に接続して制御回路から出力す
るクロックと同期したトリガを出力するクロック同期回
路と、上記クロック同期回路と上記フィルタに接続する
パルス幅変調回路と、上記パルス幅変調回路からのパル
ス変調信号を特定の時間分遅延するディレー回路と、上
記ディレー回路から出力するパルス変調信号を増幅して
上記電力用金属酸化膜電界効果形トランジスタに出力す
る金属酸化膜電界トランジスタドライバを有することを
特徴としたスイッチング電源。
【請求項１２】スイッチング電源のエネルギー供給源
となる電源と、上記電源の出力電圧を平滑化するための
フィルタと、上記フィルタからの電圧を昇圧するための
トランスと、上記トランスを励磁するためにＯＮ／ＯＦ
Ｆしながらトランスの一次巻線からの電流をドレインか
らソースに流す電力用金属酸化膜電界効果形トランジス
タと、上記トランスの二次側巻線に接続する整流ダイオ
ードと、上記整流ダイオードと上記トランスの二次巻線
の間に接続したコンデンサと、上記整流ダイオードとコ
ンデンサに接続したフィルタと、上記フィルタに接続し
た電源負荷と、上記トランスの一次側のフィードバック
用の巻線に接続する整流ダイオードと、上記の整流ダイ
オードと上記トランスの一次側のフィードバック用の巻
線の間に接続するコンデンサと、上記整流ダイオードと
コンデンサに接続するフィルタと、特定の周波数のクロ
ックを発生する制御回路と、上記制御回路に接続して制
御回路から出力するクロックと同期したトリガを出力す
るクロック同期回路と、上記クロック同期回路と上記フ
ィルタに接続するパルス幅変調回路と、上記パルス幅変
調回路からのパルス変調信号を特定の時間分遅延するデ
ィレー回路と、上記ディレー回路から出力するパルス変
調信号を増幅して上記電力用金属酸化膜電界効果形トラ
ンジスタに出力する金属酸化膜電界トランジスタドライ
バを有することを特徴としたスイッチング電源。