JP2002325436A - コンバータ回路 - Google Patents
コンバータ回路Info
- Publication number
- JP2002325436A JP2002325436A JP2001131181A JP2001131181A JP2002325436A JP 2002325436 A JP2002325436 A JP 2002325436A JP 2001131181 A JP2001131181 A JP 2001131181A JP 2001131181 A JP2001131181 A JP 2001131181A JP 2002325436 A JP2002325436 A JP 2002325436A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- transformer
- signal
- circuit
- converter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ハーフブリッジコンバータ回路において、変
圧器の磁芯の偏磁を防止する。 【解決手段】 繰り返し周期Ｔで交互にオンオフ駆動さ
れる第１のスイッチング素子ＦＥＴ１と第２のスイッチ
ング素子ＦＥＴ２と、変圧器３とを備えてなるコンバー
タ回路において、ＦＥＴ１とＦＥＴ２のいずれか一方の
オン駆動信号である制御回路Ｕ１の出力信号(d) (e) の
終期を起点として、Ｔ／２＋微小増分の設定時間Δｔ後
に、他方のスイッチング素子にオン駆動信号を送出す
る。この微小増分の設定時間Δｔの値は、変圧器３の磁
芯の磁束密度の飽和値の条件以下に選定する。
圧器の磁芯の偏磁を防止する。 【解決手段】 繰り返し周期Ｔで交互にオンオフ駆動さ
れる第１のスイッチング素子ＦＥＴ１と第２のスイッチ
ング素子ＦＥＴ２と、変圧器３とを備えてなるコンバー
タ回路において、ＦＥＴ１とＦＥＴ２のいずれか一方の
オン駆動信号である制御回路Ｕ１の出力信号(d) (e) の
終期を起点として、Ｔ／２＋微小増分の設定時間Δｔ後
に、他方のスイッチング素子にオン駆動信号を送出す
る。この微小増分の設定時間Δｔの値は、変圧器３の磁
芯の磁束密度の飽和値の条件以下に選定する。
Description
【０００１】
【発明の属する技術分野】 本発明は、コンバータ回路
に関するものであり、特にハーフブリッジ接続のコンバ
ータ回路において、変圧器の磁芯の偏磁を防止できるコ
ンバータ回路に関するものである。
に関するものであり、特にハーフブリッジ接続のコンバ
ータ回路において、変圧器の磁芯の偏磁を防止できるコ
ンバータ回路に関するものである。
【０００２】
【従来の技術】 スイッチング素子と変圧器とからなる
コンバータ回路において、２個の直列接続されたコンデ
ンサと２個の直列接続されたスイッチング素子とを用い
たハーフブリッジ回路によるコンバータ回路は、特に入
力直流電圧が高いときに有利になる。このハーフブリッ
ジ接続のコンバータの２個のスイッチング素子は、変圧
器の磁束を正負の領域で使用するので、第１のスイッチ
ング素子と第２のスイッチング素子とのオン区間が互い
に一致しないと変圧器の磁芯は偏磁することになる。そ
の偏磁現象が継続して進むと、ついには変圧器の磁束の
一方の側が飽和磁束密度に達して、変圧器の巻線のイン
ダクタンス値が著しく低下し、スイッチング素子に過大
電流が流れることになる。この過大電流によりスイッチ
ング素子が破損することにもなり得る。
コンバータ回路において、２個の直列接続されたコンデ
ンサと２個の直列接続されたスイッチング素子とを用い
たハーフブリッジ回路によるコンバータ回路は、特に入
力直流電圧が高いときに有利になる。このハーフブリッ
ジ接続のコンバータの２個のスイッチング素子は、変圧
器の磁束を正負の領域で使用するので、第１のスイッチ
ング素子と第２のスイッチング素子とのオン区間が互い
に一致しないと変圧器の磁芯は偏磁することになる。そ
の偏磁現象が継続して進むと、ついには変圧器の磁束の
一方の側が飽和磁束密度に達して、変圧器の巻線のイン
ダクタンス値が著しく低下し、スイッチング素子に過大
電流が流れることになる。この過大電流によりスイッチ
ング素子が破損することにもなり得る。
【０００３】 この偏磁現象を防止するために従来は、
ハーフブリッジ回路の２個のコンデンサの各端子の瞬時
電圧を検出し、リプル値を監視して、そのリプル値を制
限するようにスイッチング素子の駆動制御を行う方法が
あった。しかしながら、この方法では、制御が各サイク
ルごとに行われるとはかぎらず、確実性がない。また、
コンデンサ電圧検出のための電流が常時流れるので、特
に電池入力の場合に不利である。
ハーフブリッジ回路の２個のコンデンサの各端子の瞬時
電圧を検出し、リプル値を監視して、そのリプル値を制
限するようにスイッチング素子の駆動制御を行う方法が
あった。しかしながら、この方法では、制御が各サイク
ルごとに行われるとはかぎらず、確実性がない。また、
コンデンサ電圧検出のための電流が常時流れるので、特
に電池入力の場合に不利である。
【０００４】 また偏磁防止の別の方法として、スイッ
チング素子の駆動回路の応答速度を遅らせる方法があっ
たが、この方法も偏磁防止の確実性がなく、その上、不
必要に応答速度が遅くなる問題がある。
チング素子の駆動回路の応答速度を遅らせる方法があっ
たが、この方法も偏磁防止の確実性がなく、その上、不
必要に応答速度が遅くなる問題がある。
【０００５】
【発明が解決しようとする課題】 本発明は、２個のス
イッチング素子を用いたハーフブリッジ回路又は４個の
スイッチング素子を用いたブリッジ回路と変圧器とを備
えたコンバータ回路において、変圧器の磁芯の偏磁を防
止することを課題とする。
イッチング素子を用いたハーフブリッジ回路又は４個の
スイッチング素子を用いたブリッジ回路と変圧器とを備
えたコンバータ回路において、変圧器の磁芯の偏磁を防
止することを課題とする。
【０００６】
【課題を解決するための手段】 この課題を解決するた
めに、本発明では、以下の手段を提案するものである。
すなわち、第１の手段として、繰り返し周期Ｔで、パル
ス幅変調信号によりオン区間の終期が制御されて交互に
オンオフ駆動される第１のスイッチング素子と第２のス
イッチング素子と、変圧器とを備えてなるコンバータ回
路において、前記第１のスイッチング素子と前記第２の
スイッチング素子のそれぞれに与えられる前記パルス幅
変調信号のオン区間の終期と終期との間の長さを（Ｔ／
２＋設定時間Δｔ）以下に制限したことを特徴とするコ
ンバータ回路を提案するものである。
めに、本発明では、以下の手段を提案するものである。
すなわち、第１の手段として、繰り返し周期Ｔで、パル
ス幅変調信号によりオン区間の終期が制御されて交互に
オンオフ駆動される第１のスイッチング素子と第２のス
イッチング素子と、変圧器とを備えてなるコンバータ回
路において、前記第１のスイッチング素子と前記第２の
スイッチング素子のそれぞれに与えられる前記パルス幅
変調信号のオン区間の終期と終期との間の長さを（Ｔ／
２＋設定時間Δｔ）以下に制限したことを特徴とするコ
ンバータ回路を提案するものである。
【０００７】 第２の手段として、繰り返し周期Ｔで、
パルス幅変調信号によりオン区間の終期が制御されて交
互にオンオフ駆動される第１のスイッチング素子と第２
のスイッチング素子と、変圧器とを備えてなるコンバー
タ回路において、前記第１のスイッチング素子と前記第
２のスイッチング素子のいずれか一方のオン駆動信号の
終期を起点として、（Ｔ／２＋設定時間Δｔ）後に、前
記第１のスイッチング素子と前記第２のスイッチング素
子の他方のスイッチング素子にオフ駆動信号を送出する
ことを特徴とするコンバータ回路を提案するものであ
る。
パルス幅変調信号によりオン区間の終期が制御されて交
互にオンオフ駆動される第１のスイッチング素子と第２
のスイッチング素子と、変圧器とを備えてなるコンバー
タ回路において、前記第１のスイッチング素子と前記第
２のスイッチング素子のいずれか一方のオン駆動信号の
終期を起点として、（Ｔ／２＋設定時間Δｔ）後に、前
記第１のスイッチング素子と前記第２のスイッチング素
子の他方のスイッチング素子にオフ駆動信号を送出する
ことを特徴とするコンバータ回路を提案するものであ
る。
【０００８】 第３の手段として、上記の各コンバータ
回路において、前記設定時間Δｔの値は、前記変圧器の
磁芯の磁束密度の飽和値の条件以下に選定することを提
案するものある。
回路において、前記設定時間Δｔの値は、前記変圧器の
磁芯の磁束密度の飽和値の条件以下に選定することを提
案するものある。
【０００９】 第４の手段として、交互にオンオフ駆動
される第１のスイッチング素子と第２のスイッチング素
子と、変圧器とを備えてなるコンバータ回路において、
前記第１のスイッチング素子と前記第２のスイッチング
素子のいずれか一方のオン駆動信号の駆動区間に微小増
分の設定時間Δｔを加えた区間を次の他のスイッチング
素子に、オン駆動信号を送出することを特徴とするコン
バータ回路を提案するものである。
される第１のスイッチング素子と第２のスイッチング素
子と、変圧器とを備えてなるコンバータ回路において、
前記第１のスイッチング素子と前記第２のスイッチング
素子のいずれか一方のオン駆動信号の駆動区間に微小増
分の設定時間Δｔを加えた区間を次の他のスイッチング
素子に、オン駆動信号を送出することを特徴とするコン
バータ回路を提案するものである。
【００１０】 第５の手段として、上記設定時間Δｔの
値は、前記変圧器の磁芯の磁束密度の飽和値の条件以下
に選定することを提案するものである。
値は、前記変圧器の磁芯の磁束密度の飽和値の条件以下
に選定することを提案するものである。
【００１１】 本発明の特徴は、通常よく知られている
パルス幅変調信号により一対のスイッチング素子を駆動
するが、負荷が急変するなどして、パルス幅変調信号の
オン区間が増大しようとするとき、次の半サイクルのパ
ルス幅変調信号のオン区間を直前のオン区間にわずかに
Δｔを加えた期間ずつ増加するように制限するものであ
る。この動作モードにより、変圧器の磁芯の偏磁を防止
するものである。そして、スイッチング素子が一定周期
Ｔでオンオフしている場合には、直前のスイッチング素
子のオン期間の終期にＴ／２＋Δｔ後に、次のスイッチ
ング素子のオン駆動信号と並行して強制オフ信号を注入
することにより、次の半サイクルのパルス幅変調信号の
オン区間を直前のオン区間にわずかにΔｔを加えた期間
ずつ増加するように制限する本発明の動作モードを実現
することができるものである。
パルス幅変調信号により一対のスイッチング素子を駆動
するが、負荷が急変するなどして、パルス幅変調信号の
オン区間が増大しようとするとき、次の半サイクルのパ
ルス幅変調信号のオン区間を直前のオン区間にわずかに
Δｔを加えた期間ずつ増加するように制限するものであ
る。この動作モードにより、変圧器の磁芯の偏磁を防止
するものである。そして、スイッチング素子が一定周期
Ｔでオンオフしている場合には、直前のスイッチング素
子のオン期間の終期にＴ／２＋Δｔ後に、次のスイッチ
ング素子のオン駆動信号と並行して強制オフ信号を注入
することにより、次の半サイクルのパルス幅変調信号の
オン区間を直前のオン区間にわずかにΔｔを加えた期間
ずつ増加するように制限する本発明の動作モードを実現
することができるものである。
【００１２】
【発明の実施の形態】 図１は、本発明に係るコンバー
タの実施の形態の一例を示す回路図である。入力の直流
電源４をスイッチング素子であるＦＥＴ１、２と、コン
デンサ５、７とによるハーフブリッジ回路と、変圧器３
と、この変圧器３の２次巻線に接続される整流用のダイ
オード９、１０と、平滑用のチョークコイル１１と、コ
ンデンサ１３とからコンバータの主回路を形成し、負荷
１５に所定の値の電圧に変換された電力を供給する。
タの実施の形態の一例を示す回路図である。入力の直流
電源４をスイッチング素子であるＦＥＴ１、２と、コン
デンサ５、７とによるハーフブリッジ回路と、変圧器３
と、この変圧器３の２次巻線に接続される整流用のダイ
オード９、１０と、平滑用のチョークコイル１１と、コ
ンデンサ１３とからコンバータの主回路を形成し、負荷
１５に所定の値の電圧に変換された電力を供給する。
【００１３】 スイッチング素子であるＦＥＴ１、２の
各ゲート電極にはそれぞれ抵抗器６、８を介して駆動回
路１６から駆動信号を供給される。以下駆動回路１６に
ついて詳しく説明する。
各ゲート電極にはそれぞれ抵抗器６、８を介して駆動回
路１６から駆動信号を供給される。以下駆動回路１６に
ついて詳しく説明する。
【００１４】 駆動回路１６は、主に集積回路Ｕ１、Ｕ
２、Ｕ３、Ｕ４、Ｕ５、Ｕ６とから構成され、これらの
各集積回路は直流電源１７によって電源供給される。各
集積回路の電源接続端子間には、バイパス用のコンデン
サ３５、１８、４３、５５が接続されている。なお集積
回路Ｕ２については、その動作電源の接続の図示を省略
している。
２、Ｕ３、Ｕ４、Ｕ５、Ｕ６とから構成され、これらの
各集積回路は直流電源１７によって電源供給される。各
集積回路の電源接続端子間には、バイパス用のコンデン
サ３５、１８、４３、５５が接続されている。なお集積
回路Ｕ２については、その動作電源の接続の図示を省略
している。
【００１５】 集積回路Ｕ１は、汎用のスイッチング電
源用の制御回路であり、端子４から同期信号受けて、端
子１１、１４からそれぞれ駆動信号(d) (e)を、それぞ
れ抵抗器６、８を介してスイッチング素子であるＦＥＴ
１、２のゲートに供給する。また、駆動信号(d) (e) は
それぞれ抵抗器３１、３３を介して集積回路Ｕ４、Ｕ５
の各端子２に送られる。なお、この集積回路Ｕ１は定電
圧制御するためのパルス幅変調回路を含んでいるが、本
願発明の特徴的機能に関連しないため、そのための関連
接続を省いている。
源用の制御回路であり、端子４から同期信号受けて、端
子１１、１４からそれぞれ駆動信号(d) (e)を、それぞ
れ抵抗器６、８を介してスイッチング素子であるＦＥＴ
１、２のゲートに供給する。また、駆動信号(d) (e) は
それぞれ抵抗器３１、３３を介して集積回路Ｕ４、Ｕ５
の各端子２に送られる。なお、この集積回路Ｕ１は定電
圧制御するためのパルス幅変調回路を含んでいるが、本
願発明の特徴的機能に関連しないため、そのための関連
接続を省いている。
【００１６】 集積回路Ｕ２は、水晶振動子を含む基準
発振回路であり、ここでは２６MHz の高周波矩形波信号
(a) を発振している。この高周波矩形波信号(a) は、集
積回路Ｕ３の端子１に送られる。
発振回路であり、ここでは２６MHz の高周波矩形波信号
(a) を発振している。この高周波矩形波信号(a) は、集
積回路Ｕ３の端子１に送られる。
【００１７】 集積回路Ｕ３は分周回路であり、集積回
路Ｕ２からの２６MHz の高周波を４段階にわたって半分
づつ分周して端子６に１．６２５MHz の信号(b) を発生
させる。この信号(b) は分周回路Ｕ４、Ｕ５の各端子１
に送られる。集積回路Ｕ３において、さらに２段階にわ
たって分周して端子３に２０３．１２５KHz の信号を発
生させる。この２０３．１２５KHz の信号は、分周経過
の１／２、１／４、１／８、１／１６の各信号をダイオ
ード２１、２３、２５、２７と抵抗器２９で構成される
ＯＲ回路により、半サイクルごとに１５／１６のデュー
ティレシオの矩形波として、制御回路である集積回路Ｕ
１の端子４に送られ、クロック周波数として利用され
る。
路Ｕ２からの２６MHz の高周波を４段階にわたって半分
づつ分周して端子６に１．６２５MHz の信号(b) を発生
させる。この信号(b) は分周回路Ｕ４、Ｕ５の各端子１
に送られる。集積回路Ｕ３において、さらに２段階にわ
たって分周して端子３に２０３．１２５KHz の信号を発
生させる。この２０３．１２５KHz の信号は、分周経過
の１／２、１／４、１／８、１／１６の各信号をダイオ
ード２１、２３、２５、２７と抵抗器２９で構成される
ＯＲ回路により、半サイクルごとに１５／１６のデュー
ティレシオの矩形波として、制御回路である集積回路Ｕ
１の端子４に送られ、クロック周波数として利用され
る。
【００１８】 集積回路Ｕ４は分周回路であり、端子１
に受けた１．６２５MHz の信号(b) を４段階にわたって
半分づつ分周して１０１．５６２５KHz の信号にすると
ともに、端子２に印加される信号(e) との論理和で出力
信号(f) が端子５に発生する。この信号(f) は、１０
１．５６２５KHz の矩形波であるので、その半周期Ｔ／
２は４．９２μｓである。
に受けた１．６２５MHz の信号(b) を４段階にわたって
半分づつ分周して１０１．５６２５KHz の信号にすると
ともに、端子２に印加される信号(e) との論理和で出力
信号(f) が端子５に発生する。この信号(f) は、１０
１．５６２５KHz の矩形波であるので、その半周期Ｔ／
２は４．９２μｓである。
【００１９】 集積回路Ｕ５は分周回路であり、集積回
路Ｕ４と同様に構成される。
路Ｕ４と同様に構成される。
【００２０】 集積回路Ｕ６は、２組の単安定回路を有
しており、端子２に入力信号(h) が表れるときに、コン
デンサ５９と抵抗器５７との時定数で決定される幅の時
間Δｔ経過後に、出力信号(k) を出力端子４に発生す
る。
しており、端子２に入力信号(h) が表れるときに、コン
デンサ５９と抵抗器５７との時定数で決定される幅の時
間Δｔ経過後に、出力信号(k) を出力端子４に発生す
る。
【００２１】 図２は、図１に示す回路の動作を説明す
るための波形図であって、定常運転時の各部の波形を示
す。(d) 、(e) はそれぞれ制御回路である集積回路Ｕ１
の出力波形を示し、それぞれＦＥＴ１、ＦＥＴ２の駆動
信号である。(f) は分周回路である集積回路Ｕ４の出力
波形を示し、(g) は集積回路Ｕ５の出力波形を示し、
(h) はこれら(f) 、(g) の信号の和の信号である。波形
(f) 、(g) は互いに位相が半周期ずれた形で、すべての
時刻ｔにおいて、それらの和(h)が一定値を保つ。した
がって、このときは、図示を省いてあるが、２組の単安
定回路を含む集積回路Ｕ６の出力信号(k) はゼロであ
る。
るための波形図であって、定常運転時の各部の波形を示
す。(d) 、(e) はそれぞれ制御回路である集積回路Ｕ１
の出力波形を示し、それぞれＦＥＴ１、ＦＥＴ２の駆動
信号である。(f) は分周回路である集積回路Ｕ４の出力
波形を示し、(g) は集積回路Ｕ５の出力波形を示し、
(h) はこれら(f) 、(g) の信号の和の信号である。波形
(f) 、(g) は互いに位相が半周期ずれた形で、すべての
時刻ｔにおいて、それらの和(h)が一定値を保つ。した
がって、このときは、図示を省いてあるが、２組の単安
定回路を含む集積回路Ｕ６の出力信号(k) はゼロであ
る。
【００２２】 図３は、図１に示す回路の動作を説明す
るための波形図であって、負荷急変などによりスイッチ
ング素子ＦＥＴ１とＦＥＴ２のパルス幅が異なる場合の
各部の波形を示す。(d) 、(e) 、(f) 、(g) 、(h) の各
信号は、図２の場合と同様である。そして(k) は、(h)
の信号を受けて発生する２組の単安定回路を含む集積回
路Ｕ６の出力信号を示す。時刻t1において、ＦＥＴ２の
駆動信号(e) がハイレベルにありＦＥＴ２がオンする。
このときＦＥＴ１の駆動信号(d) は時刻t3までローレベ
ルであり、ＦＥＴ１はオフしている。次に、時刻t11 で
信号(e) がローレベルに転じると、ＦＥＴ２はオフす
る。この信号(e) がオフする傾斜によって、集積回路Ｕ
５はその分周出力(g) が時刻t11 より時刻 t12までのＴ
／２期間発生する。次に、時刻t2で信号(f) でローレベ
ルになり、時刻t3で(d) がハイレベルになり、ＦＥＴ１
がオンする。時刻 t12で信号(g) がローレベルになる
と、信号(h) もローレベルになり、時刻 t4 まで、ロー
レベルが継続する。信号(h) のローレベルを受けて、集
積回路Ｕ６は、時刻 t12から時刻 t13までのΔｔの幅の
時間経過後に出力信号(k) を発生して、Ｕ１の端子９に
ゲートリセット信号を供給する。つまり、ＦＥＴ１の駆
動信号となる信号(d) は、破線で示すような時刻t4まで
オンする予定が、実線で示すように時刻t13 においてオ
フ信号が強制的に付与される。すなわち、ＦＥＴ２のオ
ン期間の終期である駆動信号(e) がオフした時刻t11 よ
り起算してＴ／２＋Δｔ後の時刻 t13において、ＦＥＴ
１にオフ信号が与えられ、ＦＥＴ１のオン区間が終了さ
せられる。
るための波形図であって、負荷急変などによりスイッチ
ング素子ＦＥＴ１とＦＥＴ２のパルス幅が異なる場合の
各部の波形を示す。(d) 、(e) 、(f) 、(g) 、(h) の各
信号は、図２の場合と同様である。そして(k) は、(h)
の信号を受けて発生する２組の単安定回路を含む集積回
路Ｕ６の出力信号を示す。時刻t1において、ＦＥＴ２の
駆動信号(e) がハイレベルにありＦＥＴ２がオンする。
このときＦＥＴ１の駆動信号(d) は時刻t3までローレベ
ルであり、ＦＥＴ１はオフしている。次に、時刻t11 で
信号(e) がローレベルに転じると、ＦＥＴ２はオフす
る。この信号(e) がオフする傾斜によって、集積回路Ｕ
５はその分周出力(g) が時刻t11 より時刻 t12までのＴ
／２期間発生する。次に、時刻t2で信号(f) でローレベ
ルになり、時刻t3で(d) がハイレベルになり、ＦＥＴ１
がオンする。時刻 t12で信号(g) がローレベルになる
と、信号(h) もローレベルになり、時刻 t4 まで、ロー
レベルが継続する。信号(h) のローレベルを受けて、集
積回路Ｕ６は、時刻 t12から時刻 t13までのΔｔの幅の
時間経過後に出力信号(k) を発生して、Ｕ１の端子９に
ゲートリセット信号を供給する。つまり、ＦＥＴ１の駆
動信号となる信号(d) は、破線で示すような時刻t4まで
オンする予定が、実線で示すように時刻t13 においてオ
フ信号が強制的に付与される。すなわち、ＦＥＴ２のオ
ン期間の終期である駆動信号(e) がオフした時刻t11 よ
り起算してＴ／２＋Δｔ後の時刻 t13において、ＦＥＴ
１にオフ信号が与えられ、ＦＥＴ１のオン区間が終了さ
せられる。
【００２３】 このように、スイッチング素子であるＦ
ＥＴ１のオン区間の後のＦＥＴ２のオン区間は微小増分
Δｔの期間増えて駆動され、以下同様に所定のオン区間
になるまで増加してゆく。したがって、過大にオン区間
が増加して偏磁になるのを防ぐことができる。なお、Δ
ｔの値は、応答速度の許容できる範囲で小さく選定すれ
ばよい。一例として、半周期４．９２μｓのとき、Δｔ
を０．３μｓから０．５μｓに設定して好結果を得てい
る。
ＥＴ１のオン区間の後のＦＥＴ２のオン区間は微小増分
Δｔの期間増えて駆動され、以下同様に所定のオン区間
になるまで増加してゆく。したがって、過大にオン区間
が増加して偏磁になるのを防ぐことができる。なお、Δ
ｔの値は、応答速度の許容できる範囲で小さく選定すれ
ばよい。一例として、半周期４．９２μｓのとき、Δｔ
を０．３μｓから０．５μｓに設定して好結果を得てい
る。
【００２４】 このコンバータ回路の動作において、た
とえば、負荷が大幅に急変することにより、パルス幅変
調機能によりオン区間を大幅に増大させる信号が発生し
ても、その直前の駆動信号のオン区間の終期から起算し
てＴ／２＋Δｔ後の時刻の時間幅で直後の駆動信号のオ
ン区間が強制終了させられるので、つまり駆動信号のオ
ン区間が、変圧器３の磁芯が偏磁しない程度の長さに制
限されるので、偏磁現象には遭遇しない。
とえば、負荷が大幅に急変することにより、パルス幅変
調機能によりオン区間を大幅に増大させる信号が発生し
ても、その直前の駆動信号のオン区間の終期から起算し
てＴ／２＋Δｔ後の時刻の時間幅で直後の駆動信号のオ
ン区間が強制終了させられるので、つまり駆動信号のオ
ン区間が、変圧器３の磁芯が偏磁しない程度の長さに制
限されるので、偏磁現象には遭遇しない。
【００２５】 以上、ハーフブリッジ回路のコンバータ
について説明してきたが、本発明は、スイッチング素子
の配置を変形した変形ハーフブリッジ回路、又はフルブ
リッジ回路、プッシュプル回路などにも適用できる。
について説明してきたが、本発明は、スイッチング素子
の配置を変形した変形ハーフブリッジ回路、又はフルブ
リッジ回路、プッシュプル回路などにも適用できる。
【００２６】
【発明の効果】 以上述べたように本発明によれば、ハ
ーフブリッジなどのコンバータにおいて、変圧器の磁芯
の偏磁を確実に防止することができる効果がある。ま
た、過渡時の応答においてオーバーシュートがなく、そ
の過渡時の電力損失の無駄を低く抑えるとともに、スイ
ッチング素子の過負荷も抑えることもでき、信頼性を高
めることができる。また、変圧器の磁芯の使用する磁束
密度を確実に有効利用できるので、磁芯の使用量を逓減
でき、さらには、その逓減された磁芯を巻く巻線の量も
逓減でき、コンバータ回路の変換効率を向上させること
ができる。
ーフブリッジなどのコンバータにおいて、変圧器の磁芯
の偏磁を確実に防止することができる効果がある。ま
た、過渡時の応答においてオーバーシュートがなく、そ
の過渡時の電力損失の無駄を低く抑えるとともに、スイ
ッチング素子の過負荷も抑えることもでき、信頼性を高
めることができる。また、変圧器の磁芯の使用する磁束
密度を確実に有効利用できるので、磁芯の使用量を逓減
でき、さらには、その逓減された磁芯を巻く巻線の量も
逓減でき、コンバータ回路の変換効率を向上させること
ができる。
【図１】 本発明に係るコンバータ回路の実施の形態を
示す回路図である。
示す回路図である。
【図２】 本発明に係るコンバータ回路の動作を説明す
る波形図であって、定常運転時の各部の波形を示す。
る波形図であって、定常運転時の各部の波形を示す。
【図３】 本発明に係るコンバータ回路の動作を説明す
る波形図であって、負荷急変などにより二つのスイッチ
ング素子のパルス幅が異なる場合の各部の波形を示す。
る波形図であって、負荷急変などにより二つのスイッチ
ング素子のパルス幅が異なる場合の各部の波形を示す。
１、２…ＦＥＴ ３…変圧器 ４…直流電源 ５…コン
デンサ ６…抵抗器 ７…コンデンサ ９、１０…ダイオード
１１…チョークコイル １３…コンデンサ １５…負荷 １６…駆動回路
１７…直流電源 Ｕ１、Ｕ２、Ｕ３、Ｕ４、Ｕ５、Ｕ６…集積回路
デンサ ６…抵抗器 ７…コンデンサ ９、１０…ダイオード
１１…チョークコイル １３…コンデンサ １５…負荷 １６…駆動回路
１７…直流電源 Ｕ１、Ｕ２、Ｕ３、Ｕ４、Ｕ５、Ｕ６…集積回路
Claims (5)
- 【請求項１】 繰り返し周期Ｔで、パルス幅変調信号に
よりオン区間の終期が制御されて交互にオンオフ駆動さ
れる第１のスイッチング素子と第２のスイッチング素子
と、変圧器とを備えてなるコンバータ回路において、前
記第１のスイッチング素子と前記第２のスイッチング素
子のそれぞれに与えられる前記パルス幅変調信号のオン
区間の終期と終期との間の長さを（Ｔ／２＋設定時間Δ
ｔ）以下に制限したことを特徴とするコンバータ回路。 - 【請求項２】 繰り返し周期Ｔで、パルス幅変調信号に
よりオン区間の終期が制御されて交互にオンオフ駆動さ
れる第１のスイッチング素子と第２のスイッチング素子
と、変圧器とを備えてなるコンバータ回路において、前
記第１のスイッチング素子と前記第２のスイッチング素
子のいずれか一方のオン駆動信号の終期を起点として、
（Ｔ／２＋設定時間Δｔ）後に、前記第１のスイッチン
グ素子と前記第２のスイッチング素子の他方のスイッチ
ング素子にオフ駆動信号を送出することを特徴とするコ
ンバータ回路。 - 【請求項３】 前記設定時間Δｔの値は、前記変圧器の
磁芯の磁束密度の飽和値の条件以下に選定することを特
徴とする請求項１又は請求項２に記載のコンバータ回
路。 - 【請求項４】 交互にオンオフ駆動される第１のスイッ
チング素子と第２のスイッチング素子と、変圧器とを備
えてなるコンバータ回路において、前記第１のスイッチ
ング素子と前記第２のスイッチング素子のいずれか一方
のオン駆動信号の駆動区間に微小増分の設定時間Δｔを
加えた区間を次の他のスイッチング素子に、オン駆動信
号を送出することを特徴とするコンバータ回路。 - 【請求項５】 前記設定時間Δｔの値は、前記変圧器の
磁芯の磁束密度の飽和値の条件以下に選定することを特
徴とする請求項４に記載のコンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001131181A JP2002325436A (ja) | 2001-04-27 | 2001-04-27 | コンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001131181A JP2002325436A (ja) | 2001-04-27 | 2001-04-27 | コンバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002325436A true JP2002325436A (ja) | 2002-11-08 |
Family
ID=18979413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001131181A Withdrawn JP2002325436A (ja) | 2001-04-27 | 2001-04-27 | コンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002325436A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407544C (zh) * | 2004-10-20 | 2008-07-30 | 台达电子工业股份有限公司 | 充电电路及使用该充电电路的不断电电源供应系统 |
| JP2010161842A (ja) * | 2009-01-06 | 2010-07-22 | Fuji Electric Systems Co Ltd | 電力変換装置 |
| JP2010161843A (ja) * | 2009-01-06 | 2010-07-22 | Fuji Electric Systems Co Ltd | 電力変換装置 |
| WO2016090959A1 (zh) * | 2014-12-08 | 2016-06-16 | 深圳市科陆电子科技股份有限公司 | 开关电源双脉冲脉宽限制电路及其实现方法 |
| JP2017195674A (ja) * | 2016-04-19 | 2017-10-26 | コーセル株式会社 | スイッチング電源装置及びその制御方法 |
-
2001
- 2001-04-27 JP JP2001131181A patent/JP2002325436A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407544C (zh) * | 2004-10-20 | 2008-07-30 | 台达电子工业股份有限公司 | 充电电路及使用该充电电路的不断电电源供应系统 |
| JP2010161842A (ja) * | 2009-01-06 | 2010-07-22 | Fuji Electric Systems Co Ltd | 電力変換装置 |
| JP2010161843A (ja) * | 2009-01-06 | 2010-07-22 | Fuji Electric Systems Co Ltd | 電力変換装置 |
| WO2016090959A1 (zh) * | 2014-12-08 | 2016-06-16 | 深圳市科陆电子科技股份有限公司 | 开关电源双脉冲脉宽限制电路及其实现方法 |
| JP2017195674A (ja) * | 2016-04-19 | 2017-10-26 | コーセル株式会社 | スイッチング電源装置及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100398565B1 (ko) | 플라이백변환기 | |
| KR102225011B1 (ko) | 공진형 변환기들에서의 버스트 모드 제어 | |
| US6549436B1 (en) | Integrated magnetic converter circuit and method with improved filtering | |
| JP2961897B2 (ja) | スイッチング電源装置 | |
| US7522429B2 (en) | DC-DC converter | |
| EP0605752B1 (en) | Switching power supply | |
| JP3371962B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| US8625311B2 (en) | Switching power supply apparatus including a plurality of switching elements | |
| US6738266B2 (en) | Switching power supply unit | |
| US7821239B2 (en) | Switching power supply | |
| US5396410A (en) | Zero current switching resonant converter | |
| JP2002101645A (ja) | 昇圧型スイッチング電源装置 | |
| JP2002325436A (ja) | コンバータ回路 | |
| TWI824551B (zh) | 具有省略週期的諧振半橋返馳式轉換器及其控制方法 | |
| JP2001203088A (ja) | 放電灯点灯回路 | |
| JP2001298949A (ja) | スイッチング電源回路 | |
| US4858096A (en) | Resonant converter for stabilized operation of switching devices | |
| JP3097436B2 (ja) | 高圧電源装置 | |
| JP2002272097A (ja) | スイッチング電源装置 | |
| JPH1132479A (ja) | 電圧共振型スイッチング電源 | |
| JP4081731B2 (ja) | スイッチング電源装置 | |
| JPH10178777A (ja) | スイッチング電源 | |
| JPH07222461A (ja) | インバータ回路 | |
| JP2003219639A (ja) | スイッチング電源装置 | |
| JP2001238442A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |