JPH07273369A - Optical semiconductor device - Google Patents

Optical semiconductor device

Info

Publication number
JPH07273369A
JPH07273369A JP6094894A JP6094894A JPH07273369A JP H07273369 A JPH07273369 A JP H07273369A JP 6094894 A JP6094894 A JP 6094894A JP 6094894 A JP6094894 A JP 6094894A JP H07273369 A JPH07273369 A JP H07273369A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
layer
optical semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6094894A
Other languages
Japanese (ja)
Other versions
JP3511213B2 (en
Inventor
Junichi Sonoda
純一 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP06094894A priority Critical patent/JP3511213B2/en
Publication of JPH07273369A publication Critical patent/JPH07273369A/en
Application granted granted Critical
Publication of JP3511213B2 publication Critical patent/JP3511213B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Led Devices (AREA)

Abstract

PURPOSE:To make a device by a simple structure at low cost and to increase the light take-out efficiency of the device. CONSTITUTION:An optical semiconductor device 10 has a semiconductor substrate 11, a composition inclined layer 12, a first clad layer 13, an active layer 14, and a second clad layer 15. A hollow electrode 17 is formed on the second clad layer 15 and a disc-like electrode 16 is formed on the semiconductor substrate 11 which is on one side of the optical semiconductor device opposite to the one where the hollow electrode 17 is formed. Light is taken out from the surface of the semiconductor substrate 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、数字・文字等のディス
プレイ、可視光ランプ、光通信用発光ダイオード等に利
用し、発光効率が高く、光を効率よく外部に取り出せる
光半導体デバイスに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor device which has a high luminous efficiency and is capable of efficiently extracting light to the outside, which is used for a display of numbers and letters, a visible light lamp, a light emitting diode for optical communication and the like. is there.

【0002】[0002]

【従来の技術】近時、光半導体デバイスとして、図5に
示す構成のLEDが利用されている。図5はLEDの断
面図である。このLED1は、半導体基板2上に形成さ
れたLEDチップ3と、このLEDチップ3の表面に形
成された電極4と、半導体基板2の下面に形成された電
極5とを有している。LEDチップ3は、その上下方向
に関して中間に、活性層3aを有しており、いわゆるダ
ブルヘテロ(DH)構造を形成している。
2. Description of the Related Art Recently, an LED having a structure shown in FIG. 5 is used as an optical semiconductor device. FIG. 5 is a sectional view of the LED. The LED 1 has an LED chip 3 formed on the semiconductor substrate 2, an electrode 4 formed on the surface of the LED chip 3, and an electrode 5 formed on the lower surface of the semiconductor substrate 2. The LED chip 3 has an active layer 3a in the middle in the vertical direction, and forms a so-called double hetero (DH) structure.

【0003】次に、この従来例の構成における動作につ
いて説明する。このように構成されたLED1によれ
ば、LEDチップ3の表面に形成された電極4と半導体
基板2の下面に設けられた電極5との間に、電圧を印加
することにより、例えば図5にて矢印で示すように、電
極4から電極5に向かって電流が流れる。そして、この
電流によりpn接合を通してキャリアである電子あるい
はホールが注入され、LEDチップ3の活性層3aで再
結合して発光する。この活性層3aからの光は、LED
1の上面、即ちLEDチップ3の表面から外部へ出射す
る。
Next, the operation of this conventional configuration will be described. According to the LED 1 configured as described above, by applying a voltage between the electrode 4 formed on the surface of the LED chip 3 and the electrode 5 provided on the lower surface of the semiconductor substrate 2, for example, as shown in FIG. A current flows from the electrode 4 to the electrode 5 as indicated by the arrow. Then, electrons or holes that are carriers are injected through the pn junction by this current, and are recombined in the active layer 3a of the LED chip 3 to emit light. The light from the active layer 3a is emitted from the LED
The light is emitted from the upper surface of 1, that is, the surface of the LED chip 3 to the outside.

【0004】この場合、電極4から電極5に向かって流
れる電流は、その経路の抵抗値が最小になるように、即
ち最短距離をとるように流れる。ところで、電極4は、
LEDチップ3の表面の中心付近に位置している。した
がって、活性層3aに注入されるキャリアは、この活性
層3aのうち、電極4の直下に集中することになる。こ
のため、活性層3aの発光は、図5にて符号Aで示すと
ころであり、その発光強度は、図6のグラフに示すよう
に、電極4に対応する領域が最大で、この電極4から外
れると急激に低下してしまう。図6はこの電極とLED
の発光強度との関係を示す図である。
In this case, the current flowing from the electrode 4 to the electrode 5 flows so that the resistance value of the path is minimized, that is, the shortest distance is taken. By the way, the electrode 4 is
It is located near the center of the surface of the LED chip 3. Therefore, the carriers injected into the active layer 3a are concentrated immediately below the electrode 4 in the active layer 3a. Therefore, the light emission of the active layer 3a is indicated by the symbol A in FIG. 5, and the light emission intensity is maximum in the region corresponding to the electrode 4 and deviates from the electrode 4 as shown in the graph of FIG. And it drops sharply. Figure 6 shows this electrode and LED
It is a figure which shows the relationship with the light emission intensity of.

【0005】また、光はLEDチップ3の表面から出射
するが、LEDチップ3の表面に形成された電極4は光
を遮断する。したがって、LED1の発光特性は、発光
強度が最大である電極4の領域で外部への発光強度がゼ
ロになってしまうため、図6にて斜線を施した部分のみ
が外部に取り出されることになる。したがって、外部へ
の光の取出し効率が極めて低くなるという問題があっ
た。
Further, light is emitted from the surface of the LED chip 3, but the electrode 4 formed on the surface of the LED chip 3 blocks the light. Therefore, as for the light emission characteristic of the LED 1, since the light emission intensity to the outside becomes zero in the region of the electrode 4 where the light emission intensity is maximum, only the shaded portion in FIG. 6 is taken out to the outside. . Therefore, there is a problem that the efficiency of extracting light to the outside is extremely low.

【0006】このような問題点を解決するため、例えば
図7に示すような構成の、光の取出し効率を高めたLE
Dが知られている。図7は電流阻止層を有するLEDの
断面図であり、LED6は、LEDチップ3内にて活性
層3aの上方に、電流阻止層3bが備えられている点
で、図5のLED1と異なる構造となっている。この電
流阻止層3bには、電極4に対応してアイランド状の高
抵抗領域3cが形成されている。
In order to solve such a problem, for example, an LE having a structure as shown in FIG. 7 and having improved light extraction efficiency.
D is known. FIG. 7 is a cross-sectional view of an LED having a current blocking layer, and the LED 6 has a structure different from that of the LED 1 in FIG. 5 in that a current blocking layer 3b is provided above the active layer 3a in the LED chip 3. Has become. Island-shaped high resistance regions 3c are formed corresponding to the electrodes 4 in the current blocking layer 3b.

【0007】この構成によれば、電極4に電圧を印加す
ると、電流は上記電流阻止層3bの高抵抗領域3cを回
避して周囲に回り込み、外部への発光として寄与しない
活性層3aの中心部分に流れない。したがって、活性層
3aの発光部は、図7にて符号Bで示すところであり、
注入電流に対する発光効率が向上する。
According to this structure, when a voltage is applied to the electrode 4, the current circumvents the high resistance region 3c of the current blocking layer 3b and circulates to the periphery, and the central portion of the active layer 3a that does not contribute to the emission of light to the outside. Does not flow to. Therefore, the light emitting portion of the active layer 3a is indicated by the symbol B in FIG.
The luminous efficiency with respect to the injection current is improved.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、このよ
うな構成のLED6において、電流阻止層3bを形成す
る場合、電極4に対応した高抵抗領域3cを画成するに
は、電流阻止層3bを形成する際に、高抵抗領域3c以
外の部分を選択的に除去するエッチング工程が必要であ
る。このため、半導体基板2上へのLEDチップ3の結
晶成長工程において、途中で結晶成長を中断してこの電
流阻止層3bを形成し、その後再び結晶成長を行なうこ
とになる。したがって、結晶成長工程における結晶成長
装置の使用効率が低下してしまうと共に、別にエッチン
グ工程が必要であることから、工程が多くなり、製造コ
ストが高くなってしまうという問題があった。
However, in the LED 6 having such a structure, when the current blocking layer 3b is formed, the current blocking layer 3b is formed in order to define the high resistance region 3c corresponding to the electrode 4. In doing so, an etching step for selectively removing a portion other than the high resistance region 3c is required. Therefore, in the crystal growth process of the LED chip 3 on the semiconductor substrate 2, the crystal growth is interrupted midway to form the current blocking layer 3b, and then the crystal growth is performed again. Therefore, there is a problem in that the use efficiency of the crystal growth apparatus in the crystal growth step is reduced and an additional etching step is required, resulting in an increase in the number of steps and an increase in manufacturing cost.

【0009】このような課題を解決するために本発明
は、第1の目的として、外部への光の取り出し効率を高
めることができる光半導体デバイスを提供することを目
的とする。第2の目的として、注入キャリアが効率良く
再結合できる光半導体デバイスを提供することを目的と
する。第3の目的として、ダブルヘテロ接合構造の格子
不整合を緩和して発光効率を高めることができる光半導
体デバイスを提供することを目的とする。第4の目的と
して、射出光を遮断しない理想的な電極パターンを有す
る光半導体デバイスを提供することを目的とする。
In order to solve such a problem, the first object of the present invention is to provide an optical semiconductor device capable of enhancing the efficiency of extracting light to the outside. A second object is to provide an optical semiconductor device in which injected carriers can be efficiently recombined. A third object of the present invention is to provide an optical semiconductor device capable of relaxing the lattice mismatch of the double heterojunction structure and improving the light emission efficiency. A fourth object is to provide an optical semiconductor device having an ideal electrode pattern that does not block the emitted light.

【0010】[0010]

【課題を解決するための手段】これらの目的を達成する
ために、第1の目的に対応する請求項1記載の光半導体
デバイスは、発光波長に対して透明な半導体基板と、半
導体基板上に順次積層された第1クラッド層と活性層と
第2クラッド層とを有する光半導体デバイスであって、
第2クラッド層表面に形成した穴あき電極と、穴あき電
極に対応して半導体基板上に形成した電極とを有し、電
極を有する半導体基板を電流拡散層及び光取り出し面と
する構成としている。
In order to achieve these objects, an optical semiconductor device according to claim 1 corresponding to the first object comprises a semiconductor substrate transparent to an emission wavelength and a semiconductor substrate on the semiconductor substrate. An optical semiconductor device having a first cladding layer, an active layer, and a second cladding layer, which are sequentially stacked,
It has a perforated electrode formed on the surface of the second cladding layer and an electrode formed on the semiconductor substrate corresponding to the perforated electrode, and the semiconductor substrate having the electrode is used as a current diffusion layer and a light extraction surface. .

【0011】第2の目的に対応する請求項2記載の光半
導体デバイスは、第1クラッド層と第2クラッド層とが
その間に挟んだ活性層より大きなエネルギーギャップを
有する構成としている。
An optical semiconductor device according to a second aspect of the present invention, which has a second object, has a larger energy gap than the active layer sandwiched between the first cladding layer and the second cladding layer.

【0012】第3の目的に対応する請求項3記載の光半
導体デバイスは、半導体基板上に第1クラッド層と活性
層と第2クラッド層とを有する光半導体デバイスにあっ
て、半導体基板と第1クラッド層との間に組成傾斜層を
有する構成としている。
An optical semiconductor device according to claim 3 corresponding to the third object is an optical semiconductor device having a first clad layer, an active layer and a second clad layer on a semiconductor substrate. The compositional gradient layer is provided between the first cladding layer and the first cladding layer.

【0013】第4の目的に対応する請求項4記載の光半
導体デバイスは、光半導体デバイスの表面に形成された
穴あき電極と半導体基板の下面に形成された電極とが対
称中心を有するように形成する構成としている。
According to a fourth aspect of the optical semiconductor device of the present invention, the perforated electrode formed on the surface of the optical semiconductor device and the electrode formed on the lower surface of the semiconductor substrate have centers of symmetry. It is configured to be formed.

【0014】[0014]

【作用】このような構成の請求項1記載の光半導体デバ
イスは、穴あき電極に電圧を印加すると、穴あき電極か
ら半導体基板の下面に形成された電極に電流が流れ、光
半導体デバイスの穴あき電極に近接する部分にキャリア
が注入される。この部分的に注入されたキャリアが活性
層で再結合して発光し、光が外部へ出射される。光が出
射される方向の半導体基板面の一部には電極がないの
で、光を遮断することなく有効に外部に取り出すことが
できる。
In the optical semiconductor device according to claim 1 having such a structure, when a voltage is applied to the perforated electrode, a current flows from the perforated electrode to the electrode formed on the lower surface of the semiconductor substrate, and the hole of the optical semiconductor device is formed. Carriers are injected into the portion close to the open electrode. The partially injected carriers are recombined in the active layer to emit light, and the light is emitted to the outside. Since there is no electrode on a part of the semiconductor substrate surface in the light emitting direction, the light can be effectively taken out without being blocked.

【0015】請求項2記載の光半導体デバイスでは、キ
ャリアが注入されると活性層で再結合し発光するが、活
性層で発光した光はクラッド層で吸収されない。したが
って、注入キャリアの発光効率が格段に向上し、光を効
率よく外部に出射できる。
In the optical semiconductor device according to the second aspect, when carriers are injected, they recombine in the active layer and emit light, but the light emitted in the active layer is not absorbed by the cladding layer. Therefore, the luminous efficiency of the injected carriers is remarkably improved, and the light can be efficiently emitted to the outside.

【0016】請求項3記載の光半導体デバイスでは、半
導体基板とクラッド層との間に組成傾斜層が形成されて
いることによって、活性層を両クラッド層で挟んだダブ
ルヘテロ接合による格子不整合を緩和することができ
る。したがって、ヘテロ接合面の結晶欠陥が減少するた
め、注入キャリアの閉じ込めと同時に光の閉じ込め作用
が向上し、キャリアの再結合効率が高まり、発光効率を
格段に向上できる。
In the optical semiconductor device according to the third aspect, the composition gradient layer is formed between the semiconductor substrate and the cladding layer, so that the lattice mismatch due to the double heterojunction in which the active layer is sandwiched between the cladding layers is caused. Can be relaxed. Therefore, since the crystal defects on the heterojunction surface are reduced, the confinement effect of light at the same time as the confinement of injected carriers is improved, the recombination efficiency of carriers is increased, and the light emission efficiency can be remarkably improved.

【0017】請求項4記載の光半導体デバイスでは、発
光部に対応した穴あき電極と光を遮断する半導体基板の
下面に形成された電極とが光の出射に関して相互に遮断
しない形状に形成することができる。したがって、光を
遮断しない理想的な電極形成ができ、光を外部へ効率よ
く取り出すことができる。
In the optical semiconductor device according to the fourth aspect, the perforated electrode corresponding to the light emitting portion and the electrode formed on the lower surface of the semiconductor substrate that blocks light are formed in a shape that does not mutually block light emission. You can Therefore, an ideal electrode that does not block light can be formed, and light can be efficiently extracted to the outside.

【0018】なお、請求項1乃至4記載の光半導体デバ
イスでは、光半導体デバイスを形成する際の結晶成長工
程を、途中で中断することなく連続して行なうことがで
き、エッチング工程等も不要になる。したがって、工程
数が増えることなく、光半導体デバイスを簡単に且つ低
コストで製造できることになる。
In the optical semiconductor device according to the first to fourth aspects, the crystal growth process when forming the optical semiconductor device can be continuously performed without interruption in the middle, and the etching process and the like are unnecessary. Become. Therefore, the optical semiconductor device can be easily manufactured at low cost without increasing the number of steps.

【0019】[0019]

【実施例】次に、本発明の光半導体デバイスの実施例を
図面を参照して詳細に説明する。図1は、この光半導体
デバイスの第1の実施例の構成を示す断面図である。図
2はエネルギーギャップEgを示すエネルギー構造の概
略図である。図3はこの実施例の斜視図である。図1に
おいて、光半導体デバイス10は、半導体基板11と組
成傾斜層12と第1クラッド層13と活性層14と第2
クラッド層15とを有しており、第2クラッド層15に
は穴あき電極17を形成し、この穴あき電極17に対応
した光半導体デバイスの反対側の半導体基板11には円
板状電極16を形成している。
Embodiments of the optical semiconductor device of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a sectional view showing the configuration of the first embodiment of this optical semiconductor device. FIG. 2 is a schematic diagram of an energy structure showing the energy gap Eg. FIG. 3 is a perspective view of this embodiment. In FIG. 1, an optical semiconductor device 10 includes a semiconductor substrate 11, a composition gradient layer 12, a first cladding layer 13, an active layer 14, and a second layer.
The second clad layer 15 is provided with a perforated electrode 17, and the disc-shaped electrode 16 is provided on the semiconductor substrate 11 on the opposite side of the optical semiconductor device corresponding to the perforated electrode 17. Is formed.

【0020】光半導体デバイス10は、例えばMOCV
D法、LPE法、VPE法、MBE法等によって製造さ
れる。本実施例では、半導体基板11としてGaPを使
用する。半導体基板11は発光波長に対して透明である
ものを選択するが、所定の発光波長に対応して、GaA
s、GaAsP、GaAlAs、GaInP、InAl
P、GaN、SiC等のIII −V族の化合物半導体を用
いることが多い。また、ZnS、ZnSe等のII−VI族
の化合物半導体基板も使用できる。
The optical semiconductor device 10 is, for example, a MOCV.
It is manufactured by the D method, LPE method, VPE method, MBE method, or the like. In this embodiment, GaP is used as the semiconductor substrate 11. The semiconductor substrate 11 is selected to be transparent to the emission wavelength.
s, GaAsP, GaAlAs, GaInP, InAl
A III-V group compound semiconductor such as P, GaN, or SiC is often used. Further, a II-VI group compound semiconductor substrate such as ZnS or ZnSe can also be used.

【0021】この実施例の光半導体デバイス10は、例
えばMOCVD法により、次のようにして順次エピタキ
シャル成長させる。先ず、厚さ300μmのnタイプの
GaP半導体基板11の上に、nタイプのGaPからn
タイプのIn0.3(Ga0.3 Al0.7)0.7 Pに段階的に組
成を変えた組成傾斜層12を10μm程度に形成し、こ
の組成傾斜層12の上にnタイプのIn0.3(Ga0.3
0.7)0.7 Pの第1クラッド層13を10μm程度エピ
タキシャル成長させ、次いで、iタイプのIn0.3 Ga
0.7 Pの活性層14を1μm程度エピタキシャル成長さ
せる。そして、pタイプのIn0.3(Ga0.3 Al0.7)
0.7 Pの第2クラッド層15を10μm程度エピタキシ
ャル成長させる。
The optical semiconductor device 10 of this embodiment is an example.
For example, by MOCVD method, epitaxy is sequentially performed as follows.
Shall grow. First of all, of the n type with a thickness of 300 μm
On the GaP semiconductor substrate 11, n-type GaP to n
Type of In0.3(Ga0.3Al0.7)0.7Set to P in stages
The compositionally graded layer 12 having different composition is formed to have a thickness of about 10 μm.
N-type In on the composition gradient layer 12 of0.3(Ga0.3A
l0.7)0.7The first clad layer 13 of P is epitaxially grown to about 10 μm.
Tx growth, then i-type In0.3 Ga
0.7The P active layer 14 is epitaxially grown to about 1 μm.
Let And p-type In0.3(Ga0.3Al0.7)
0.7The second clad layer 15 of P is epitaxially formed by about 10 μm.
Grow.

【0022】このとき、nタイプとpタイプのエピタキ
シャル層を成長させpn接合を形成させるために、ドー
ピングを同時に行っている。また、InGaAlの混晶
の組成比は、エネルギーギャップの値と格子整合する条
件とにより決定する。さらに、良好な結晶成長条件と格
子整合条件は結晶成長のプロセスパラメータである温
度、圧力、原料ガス流量及び原料ガスの分圧等にも依存
しており、これらのパラメータを最適に決定する必要が
ある。この実施例では3元混晶としたが、半導体基板に
InPを使用したInGaAsPの4元混晶の場合、エ
ネルギーギャップと格子整合条件を各々独立に制御して
結晶成長が可能である。なお、この実施例のnタイプと
pタイプの伝導型を反転させたタイプでも、結晶成長方
法は同様である。
At this time, in order to grow n-type and p-type epitaxial layers and form a pn junction, doping is simultaneously performed. Further, the composition ratio of the InGaAl mixed crystal is determined by the value of the energy gap and the conditions for lattice matching. Furthermore, good crystal growth conditions and lattice matching conditions also depend on the process parameters of crystal growth such as temperature, pressure, raw material gas flow rate and raw material gas partial pressure, and these parameters must be determined optimally. is there. In this embodiment, the ternary mixed crystal is used, but in the case of a quaternary mixed crystal of InGaAsP using InP for the semiconductor substrate, crystal growth is possible by controlling the energy gap and the lattice matching condition independently. The crystal growth method is the same for the n-type and p-type conductivity types of this embodiment that are reversed.

【0023】以上のように格子整合条件を満たして結晶
成長を行うが、組成傾斜層12を形成すると、第1クラ
ッド層13と活性層14と第2クラッド層15の格子不
整合を緩和することができる。この実施例のエネルギー
ギャップEgは、活性層14が他のクラッド層13、1
5より最小になるように設計している。即ち、図2に示
すように、活性層を、より大きなエネルギーギャップを
有する第1クラッド層と第2クラッド層とで挟むダブル
ヘテロ接合構造としている。
As described above, crystal growth is performed while satisfying the lattice matching condition. However, when the compositionally graded layer 12 is formed, the lattice mismatch between the first cladding layer 13, the active layer 14, and the second cladding layer 15 is relaxed. You can In the energy gap Eg of this embodiment, the active layer 14 has the other clad layers 13, 1
It is designed to be minimum than 5. That is, as shown in FIG. 2, the active layer has a double heterojunction structure in which the active layer is sandwiched between the first cladding layer and the second cladding layer having a larger energy gap.

【0024】半導体基板を保持して表面にエピタキシャ
ル成長させるため、半導体基板の底面にはエピタキシャ
ル成長層がない。エピタキシャル成長層を下側に半導体
基板を表裏反転させ、この半導体基板面を光取り出し面
とし、円形状のオーミック電極16を中央に形成する。
この電極に対向させて、裏面となったエピタキシャル成
長層の第2クラッド層15表面にオーミック性の穴あき
電極17を形成する。これらの電極形成は蒸着、ペース
ト等で行い、Au合金を使用する。Au合金に変えてA
lやCu合金でもよい。また、電気伝導性のよい半導体
を電極として結晶成長の最終工程で形成してもよい。
Since the semiconductor substrate is held and epitaxially grown on the surface, there is no epitaxial growth layer on the bottom surface of the semiconductor substrate. The semiconductor substrate is turned upside down with the epitaxial growth layer on the lower side, the semiconductor substrate surface is used as the light extraction surface, and the circular ohmic electrode 16 is formed in the center.
An ohmic perforated electrode 17 is formed on the surface of the second cladding layer 15 of the epitaxially grown layer, which is the back surface, facing the electrode. These electrodes are formed by vapor deposition, paste, etc., and an Au alloy is used. Change to Au alloy A
1 or Cu alloy may be used. Alternatively, a semiconductor having good electric conductivity may be used as an electrode in the final step of crystal growth.

【0025】次に、この実施例における作用について説
明する。図1及び図3を参照して、穴あき電極17から
光半導体デバイス10に電流を注入すると、第1クラッ
ド層を経てキャリアが活性層に注入され、キャリアの再
結合により発光する。注入電流に関して、半導体基板1
1が300μmと厚く、また抵抗率も比較的小さいた
め、この基板が電流拡散層となる。また、穴あき電極1
7に対向する位置に電極16の電極部分がないため、図
1の矢印のように電流が流れる。したがって、光を取り
出す半導体基板11の電極16下方に位置する活性層1
4からの発光を極めて低くできる。また、キャリアが活
性層14で再結合して発光するが、光が出射する方向1
8に光を遮断する電極部分がないため、外部への光取り
出し効率を格段に向上できる。
Next, the operation of this embodiment will be described. With reference to FIGS. 1 and 3, when a current is injected from the perforated electrode 17 into the optical semiconductor device 10, carriers are injected into the active layer through the first cladding layer, and light is emitted by recombination of the carriers. Regarding the injection current, the semiconductor substrate 1
1 is as thick as 300 μm and the resistivity is relatively small, this substrate serves as a current spreading layer. Also, the perforated electrode 1
Since there is no electrode portion of the electrode 16 at a position facing 7 the current flows as indicated by the arrow in FIG. Therefore, the active layer 1 located below the electrode 16 of the semiconductor substrate 11 for extracting light.
The emission from 4 can be made extremely low. In addition, the carriers recombine in the active layer 14 to emit light, but the light is emitted in the direction 1
Since 8 does not have an electrode portion that blocks light, the efficiency of extracting light to the outside can be significantly improved.

【0026】さらに、電流は10μmと薄い第2クラッ
ド層15の表面の電極17から注入されるので、この電
流によるキャリアが効果的に活性層14に流れ、したが
って、注入電流に対するキャリアの再結合効率が向上
し、その結果発光効率が格段に向上する。また、穴あき
電極17の近くに発光領域を形成できるので、穴あき電
極17のパターンに対応した発光領域を設けることが可
能になる。図1のAは、この注入電流により発光する活
性層14の発光領域を示している。
Furthermore, since the current is injected from the electrode 17 on the surface of the second cladding layer 15 which is as thin as 10 μm, the carriers due to this current effectively flow into the active layer 14, and therefore the recombination efficiency of the carriers with respect to the injection current. Is improved, and as a result, the luminous efficiency is significantly improved. Further, since the light emitting region can be formed near the perforated electrode 17, the light emitting region corresponding to the pattern of the perforated electrode 17 can be provided. A of FIG. 1 shows a light emitting region of the active layer 14 which emits light by this injection current.

【0027】注入電流が流れると、図2のエネルギー構
造を参照して、第2クラッド層15側から供給されたキ
ャリアは組成傾斜層12のポテンシャルを越えることが
できず、活性層14の井戸型ポテンシャルに効果的に閉
じ込められ、半導体基板11側から供給されるキャリア
が活性層14の井戸型ポテンシャルのエネルギーバンド
間で効果的に再結合して、このバンド間エネルギー差に
相当する波長で発光する。この波長の光は、活性層14
のエネルギーギャップが第1及び第2クラッド層13、
15に比べて極めて小さく設計されているので、これら
第1及び第2クラッド層13、15に吸収されることは
ない。したがって、注入キャリアの結合効率を高め、発
光中心を局所的にできるとともに、光を効率よく外部へ
出射できる。
When the injection current flows, referring to the energy structure of FIG. 2, the carriers supplied from the second cladding layer 15 side cannot exceed the potential of the composition gradient layer 12 and the well type of the active layer 14 is formed. Carriers that are effectively confined in the potential and are supplied from the semiconductor substrate 11 side are effectively recombined between the energy bands of the well-type potential of the active layer 14 and emit light at a wavelength corresponding to the energy difference between the bands. . Light of this wavelength is emitted by the active layer 14
The energy gap of the first and second cladding layers 13,
Since it is designed to be extremely small as compared with 15, it is not absorbed by the first and second cladding layers 13 and 15. Therefore, the coupling efficiency of the injected carriers can be increased, the emission center can be localized, and the light can be efficiently emitted to the outside.

【0028】また、組成傾斜層12によって、第1クラ
ッド層13、活性層14、第2クラッド層15の格子不
整合を緩和することができるため、これらの接合面にお
いて発光中心となり得る結晶欠陥を減少させることがで
きる。そして、このダブルヘテロ接合構造において、注
入キャリアの閉じ込めと同時に光の閉じ込め作用が向上
する。したがって、注入電流に対して発光効率を向上さ
せることができるとともに、所望の単色の光を効果的に
発光できるようになる。
Further, since the compositionally graded layer 12 can alleviate the lattice mismatch between the first cladding layer 13, the active layer 14, and the second cladding layer 15, crystal defects that may serve as an emission center at their junction surface are eliminated. Can be reduced. In this double heterojunction structure, the confinement of injected carriers and the confinement of light at the same time are improved. Therefore, it is possible to improve the light emission efficiency with respect to the injected current and to effectively emit the desired monochromatic light.

【0029】次に、第2の実施例を説明する。図4は対
称中心を有する電極パターンを形成した第2の実施例の
光半導体デバイス20の斜視図である。電極パターンの
他は第1の実施例と同様の構成である。図4に示すよう
に、この光半導体デバイス20は所定形状の穴あき電極
21とこれに対応した形状の電極22の電極パターンが
対称中心を有するパターンであるから、活性層14の発
光領域を光半導体デバイスに関して対称中心を有するよ
うに形成でき、光の取り出しを一様方向にできる。
Next, a second embodiment will be described. FIG. 4 is a perspective view of an optical semiconductor device 20 of the second embodiment in which an electrode pattern having a center of symmetry is formed. The structure is the same as that of the first embodiment except for the electrode pattern. As shown in FIG. 4, in this optical semiconductor device 20, the electrode pattern of the perforated electrode 21 having a predetermined shape and the electrode 22 having a corresponding shape has a symmetrical center. It can be formed to have a center of symmetry with respect to the semiconductor device, and the light can be extracted in a uniform direction.

【0030】また、電流を注入する穴あき電極21と活
性層14の発光領域が第2クラッド層15を挟んで10
μmと近接しているため、穴あき電極21の電極パター
ンによって、活性層14における発光領域のパターンを
決定できる。したがって、所定パターンの光を外部に取
り出すことが可能になる。
In addition, the perforated electrode 21 for injecting a current and the light emitting region of the active layer 14 sandwich the second clad layer 15 between them.
Since it is close to μm, the pattern of the light emitting region in the active layer 14 can be determined by the electrode pattern of the perforated electrode 21. Therefore, it becomes possible to take out a predetermined pattern of light to the outside.

【0031】[0031]

【発明の効果】以上の説明から理解されるように、請求
項1記載の光半導体デバイスでは、穴あき電極に電圧を
印加すると、穴あき電極から半導体基板の下面に形成さ
れた電極に電流が流れ、光半導体デバイスの穴あき電極
に近接する部分にキャリアが注入され、この部分的に注
入されたキャリアが活性層で再結合して発光し、光が外
部へ出射されるが、この光が出射される方向の半導体基
板面の一部には電極がないので、光を遮断することなく
有効に光を外部に取り出すことができるという効果を有
する。
As can be understood from the above description, in the optical semiconductor device according to claim 1, when a voltage is applied to the perforated electrode, a current flows from the perforated electrode to the electrode formed on the lower surface of the semiconductor substrate. Carriers are injected into a portion of the optical semiconductor device near the perforated electrode, and the partially injected carriers are recombined in the active layer to emit light, which is emitted to the outside. Since there is no electrode on a part of the surface of the semiconductor substrate in the emitting direction, there is an effect that the light can be effectively extracted to the outside without blocking the light.

【0032】請求項2記載の光半導体デバイスでは、キ
ャリアが注入されると活性層で再結合し発光するが、活
性層で発光した光がクラッド層で吸収されないので、注
入キャリアの発光効率が格段に向上し、光を効率よく外
部へ出射できるという効果を有する。
In the optical semiconductor device according to the second aspect, when carriers are injected, they are recombined in the active layer and emit light, but the light emitted in the active layer is not absorbed by the cladding layer, so that the emission efficiency of the injected carriers is remarkably high. The effect is that the light can be efficiently emitted to the outside.

【0033】請求項3記載の光半導体デバイスでは、組
成傾斜層の形成によりダブルヘテロ接合の格子不整合を
緩和するため、ヘテロ接合面の結晶欠陥を減少できるの
で、キャリアの再結合効率が向上し、発光効率を格段に
向上できるという効果を有する。
In the optical semiconductor device according to the third aspect, since the lattice mismatch of the double heterojunction is alleviated by forming the compositionally graded layer, crystal defects at the heterojunction surface can be reduced, so that the carrier recombination efficiency is improved. It has an effect that the luminous efficiency can be remarkably improved.

【0034】請求項4記載の光半導体デバイスでは、発
光部に対応した穴あき電極と光を遮断する半導体基板の
下面に形成された電極が光の出射に関して相互に遮断し
ない形状に形成されているので、光を遮断しない理想的
な電極を形成することができ、光を外部に効率よく取り
出すことができるという効果を有する。
In the optical semiconductor device according to the fourth aspect, the perforated electrode corresponding to the light emitting portion and the electrode formed on the lower surface of the semiconductor substrate that blocks light are formed in a shape that does not mutually block the emission of light. Therefore, it is possible to form an ideal electrode that does not block light, and it is possible to efficiently extract light to the outside.

【0035】さらに、請求項1乃至4記載の光半導体デ
バイスでは、光半導体デバイスを形成する際の結晶成長
工程を途中で中断することなく連続してでき、エッチン
グ工程等も不要になるので工程数が増えることなく、光
半導体デバイスを簡単に且つ低コストで製造することが
可能になる。
Further, in the optical semiconductor device according to the first to fourth aspects, the crystal growth process for forming the optical semiconductor device can be continuously performed without interruption in the middle thereof, and the etching process and the like are not necessary. Therefore, it becomes possible to easily manufacture an optical semiconductor device at low cost without increasing the cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の光半導体デバイスの第一の実施例の構
成を示す断面図である。
FIG. 1 is a sectional view showing a configuration of a first embodiment of an optical semiconductor device of the present invention.

【図2】図1の光半導体デバイスのエネルギーギャップ
を示すエネルギー構造の概略図である。
2 is a schematic diagram of an energy structure showing an energy gap of the optical semiconductor device of FIG.

【図3】図1の光半導体デバイスの斜視図である。FIG. 3 is a perspective view of the optical semiconductor device of FIG.

【図4】対称中心を有する電極パターンを形成した第二
の実施例による光半導体デバイスの斜視図である。
FIG. 4 is a perspective view of an optical semiconductor device according to a second embodiment in which an electrode pattern having a center of symmetry is formed.

【図5】従来のLEDの断面図である。FIG. 5 is a cross-sectional view of a conventional LED.

【図6】図5の電極とLEDの発光強度との関係を示す
図である。
6 is a diagram showing the relationship between the electrodes of FIG. 5 and the emission intensity of LEDs.

【図7】従来のLEDの他の例を示す断面図である。FIG. 7 is a cross-sectional view showing another example of a conventional LED.

【符号の説明】[Explanation of symbols]

10 光半導体デバイス 11 半導体基板 12 組成傾斜層 13 第1クラッド層 14 活性層 15 第2クラッド層 16 電極 17 穴あき電極 18 光の出射方向 20 光半導体デバイス 21 穴あき電極 22 電極 10 Optical Semiconductor Device 11 Semiconductor Substrate 12 Composition Gradient Layer 13 First Cladding Layer 14 Active Layer 15 Second Cladding Layer 16 Electrode 17 Perforated Electrode 18 Light Emitting Direction 20 Optical Semiconductor Device 21 Perforated Electrode 22 Electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 発光波長に対して透明な半導体基板と、
この半導体基板上に順次積層された第1クラッド層と活
性層と第2クラッド層とを有する光半導体デバイスであ
って、第2クラッド層表面に形成した穴あき電極と、こ
の穴あき電極に対応して半導体基板上に形成した電極と
を有し、この電極を有する半導体基板を電流拡散層及び
光取り出し面としたことを特徴とする光半導体デバイ
ス。
1. A semiconductor substrate transparent to an emission wavelength,
An optical semiconductor device having a first clad layer, an active layer, and a second clad layer, which are sequentially stacked on this semiconductor substrate, and which corresponds to a perforated electrode formed on the surface of the second clad layer and the perforated electrode. And an electrode formed on the semiconductor substrate, and the semiconductor substrate having the electrode is used as a current diffusion layer and a light extraction surface.
【請求項2】 前記第1クラッド層と第2クラッド層と
がその間に挟んだ活性層より大きなエネルギーギャップ
を有することを特徴とする請求項1記載の光半導体デバ
イス。
2. The optical semiconductor device according to claim 1, wherein the first cladding layer and the second cladding layer have a larger energy gap than the active layer sandwiched therebetween.
【請求項3】 半導体基板上に第1クラッド層と活性層
と第2クラッド層とを有する光半導体デバイスであっ
て、上記半導体基板と第1クラッド層との間に組成傾斜
層を有することを特徴とする請求項1記載の光半導体デ
バイス。
3. An optical semiconductor device having a first clad layer, an active layer and a second clad layer on a semiconductor substrate, the composition gradient layer being provided between the semiconductor substrate and the first clad layer. The optical semiconductor device according to claim 1, which is characterized in that.
【請求項4】 前記光半導体デバイスの表面に形成され
た穴あき電極と半導体基板の下面に形成された電極とが
対称中心を有するように形成されていることを特徴とす
る請求項1記載の光半導体デバイス。
4. The perforated electrode formed on the surface of the optical semiconductor device and the electrode formed on the lower surface of the semiconductor substrate are formed so as to have a center of symmetry. Optical semiconductor device.
JP06094894A 1994-03-30 1994-03-30 Optical semiconductor device Expired - Fee Related JP3511213B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06094894A JP3511213B2 (en) 1994-03-30 1994-03-30 Optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06094894A JP3511213B2 (en) 1994-03-30 1994-03-30 Optical semiconductor device

Publications (2)

Publication Number Publication Date
JPH07273369A true JPH07273369A (en) 1995-10-20
JP3511213B2 JP3511213B2 (en) 2004-03-29

Family

ID=13157133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06094894A Expired - Fee Related JP3511213B2 (en) 1994-03-30 1994-03-30 Optical semiconductor device

Country Status (1)

Country Link
JP (1) JP3511213B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513787A (en) * 2001-12-13 2005-05-12 レンゼラー ポリテクニック インスティテュート Light emitting diode with planar omnidirectional reflector
JP2005123526A (en) * 2003-10-20 2005-05-12 Oki Data Corp Semiconductor device, led head, and image forming device
JP2007103690A (en) * 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd Semiconductor light emitting device and its fabrication process
JP2007158128A (en) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor optical element
JP2007207869A (en) * 2006-01-31 2007-08-16 Rohm Co Ltd Nitride semiconductor light-emitting device
US7378334B2 (en) 2002-07-08 2008-05-27 Nichia Corporation Nitride semiconductor device comprising bonded substrate and fabrication method of the same
JP2009510730A (en) * 2005-09-30 2009-03-12 ラティス パワー (チアンシ) コーポレイション Semiconductor light emitting device and manufacturing method thereof
JP2009231323A (en) * 2008-03-19 2009-10-08 Dowa Electronics Materials Co Ltd Semiconductor light-emitting element and its manufacturing method
JP2012248893A (en) * 2004-09-22 2012-12-13 Cree Inc High efficiency group iii nitride led with lenticular surface
JP2013033978A (en) * 2011-05-18 2013-02-14 Toshiba Corp Semiconductor light-emitting element
JP2021117357A (en) * 2020-01-27 2021-08-10 株式会社ジャパンディスプレイ Display device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513787A (en) * 2001-12-13 2005-05-12 レンゼラー ポリテクニック インスティテュート Light emitting diode with planar omnidirectional reflector
US8030665B2 (en) 2002-07-08 2011-10-04 Nichia Corporation Nitride semiconductor device comprising bonded substrate and fabrication method of the same
US7378334B2 (en) 2002-07-08 2008-05-27 Nichia Corporation Nitride semiconductor device comprising bonded substrate and fabrication method of the same
JP2005123526A (en) * 2003-10-20 2005-05-12 Oki Data Corp Semiconductor device, led head, and image forming device
US8878209B2 (en) 2004-09-22 2014-11-04 Cree, Inc. High efficiency group III nitride LED with lenticular surface
US8692267B2 (en) 2004-09-22 2014-04-08 Cree, Inc. High efficiency Group III nitride LED with lenticular surface
JP2012248893A (en) * 2004-09-22 2012-12-13 Cree Inc High efficiency group iii nitride led with lenticular surface
JP2009510730A (en) * 2005-09-30 2009-03-12 ラティス パワー (チアンシ) コーポレイション Semiconductor light emitting device and manufacturing method thereof
JP2007103690A (en) * 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd Semiconductor light emitting device and its fabrication process
JP2007158128A (en) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor optical element
JP2007207869A (en) * 2006-01-31 2007-08-16 Rohm Co Ltd Nitride semiconductor light-emitting device
JP2009231323A (en) * 2008-03-19 2009-10-08 Dowa Electronics Materials Co Ltd Semiconductor light-emitting element and its manufacturing method
JP2013033978A (en) * 2011-05-18 2013-02-14 Toshiba Corp Semiconductor light-emitting element
JP2014042059A (en) * 2011-05-18 2014-03-06 Toshiba Corp Semiconductor light-emitting element
JP2021117357A (en) * 2020-01-27 2021-08-10 株式会社ジャパンディスプレイ Display device

Also Published As

Publication number Publication date
JP3511213B2 (en) 2004-03-29

Similar Documents

Publication Publication Date Title
US8324637B2 (en) High efficiency LEDs with tunnel junctions
US6057562A (en) High efficiency light emitting diode with distributed Bragg reflector
US5008718A (en) Light-emitting diode with an electrically conductive window
US5869849A (en) Light-emitting diodes with high illumination
JPH07254732A (en) Semiconductor light emitting device
JP3697609B2 (en) Semiconductor light emitting device
JP3511213B2 (en) Optical semiconductor device
JP3554235B2 (en) Light emitting diode and method of manufacturing the same
JPH1131842A (en) Semiconductor luminous element
JP2002009335A (en) Light-emitting diode
US6420731B1 (en) Light emitting diode and manufacturing method thereof
US5898190A (en) P-type electrode structure and a semiconductor light emitting element using the same structure
JP3787207B2 (en) Semiconductor light emitting device
JP3602929B2 (en) Group III nitride semiconductor light emitting device
US6410943B1 (en) Light emitting device contact layers having substantially equal spreading resistance and method of manufacture
JP3691207B2 (en) Semiconductor light emitting device
JPH0818100A (en) Compound semiconductor light emitting diode
JP3240099B2 (en) Semiconductor light emitting device and method of manufacturing the same
JPH07326793A (en) Compound semiconductor light emitting diode
JP3717284B2 (en) LIGHT EMITTING ELEMENT, LIGHT EMITTING ELEMENT ARRAY, AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD
JP3662832B2 (en) Light emitting device and manufacturing method thereof
JPS62172766A (en) Semiconductor light emitting device and manufacture thereof
JP2002151733A (en) Light emitting diode and method of manufacturing the same
KR101018590B1 (en) Nitride Semiconductor Light Emitting Device
JPH07169993A (en) Semiconductor structure and semiconductor light-emitting device

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031218

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees