JPH07271487A

JPH07271487A - 専用ポイントツーポイント光ファイバインタフェースの両端でデータパケットを通信するためのシステム、およびその方法

Info

Publication number: JPH07271487A
Application number: JP6319787A
Authority: JP
Inventors: L Byers Larry; ラリー・エル・バイヤーズ; Donald M Davies; ドナルド・エム・デイビース; Joseba M Desubijana; ジョセバ・エム・デシュビヤーナ; Michael E Mayer; マイケル・イー・メイヤー; Randall L Piper; ランドール・エル・パイパー; Lloyd E Thorsbakken; ロイド・イー・ソースバッケン
Original assignee: Unisys Corp
Current assignee: Unisys Corp
Priority date: 1993-12-23
Filing date: 1994-12-22
Publication date: 1995-10-20
Also published as: US5524218A

Abstract

(57)【要約】【目的】光ファイバインタフェースを介して主プロセ
ッサと周辺プロセッサとの間でデータを通信するための
システムが提供される。【構成】このインタフェースは、全二重非同期モード
で動作する専用ポイントツーポイントリンクである。二
重ファイバおよび物理層コントローラがカスケードの態
様で用いられてインタフェースのスループットを倍増す
る。フレーム制御論理はインタフェースを介する送信の
ためにデータのフレームへのフォーマットを行なう。フ
レームフォーマットおよびインタフェースプロトコルは
ＦＤＤＩに基づくが、ポイントツーポイントの実現例で
データをより効率的に転送するように改良される。フレ
ームチェックシーケンスが発生され、誤りのないデータ
転送を確実にするように確証される。フレーム送信およ
びフレーム受信論理が主および周辺プロセッサと通信
し、データ転送リクエストを受入れ、受信されたデータ
を転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の背景】この発明は一般にコンピュータシステム
内の通信に関する。より特定的には、この発明は主プロ
セッサと周辺プロセッサとの間の光ファイバインタフェ
ースに関する。

【０００２】

【背景情報】多くのコンピュータシステムは、その処理
力を増大するために複数の周辺装置を含む。コンピュー
タシステムの主プロセッサは周辺装置と効率的かつ信頼
性のある態様で通信しなくてはならない。ユニシス・コ
ーポレイション（Unisys Corporation）から入手可能で
ある２２００／９００コンピュータ等の大型コンピュー
タシステムでは、多くの大容量記憶装置から構成され得
る。主プロセッサとこれらの周辺装置との間の入力／出
力（Ｉ／Ｏ）チャネルは、物理的にはハードワイヤ導体
を含むケーブルを含む。ケーブルを介しての周辺装置へ
のアクセス時間は、コンピュータシステムの全体の性能
を分析する際に重要な問題となる。プロセッサの性能が
増大するにつれ、ワイヤケーブルのスループットおよび
帯域幅がシステムの性能に対するボトルネックとなって
いる。光ファイバ通信の技術の到来がＩ／Ｏ帯域幅およ
びスループットの問題を解決すると期待されている。

【０００３】主プロセッサと周辺プロセッサとの間の相
互接続媒体としての光ファイバの使用は多くの利点をも
たらす。最も重要な点は、Ｉ／Ｏインタフェースに従来
用いられているワイヤバスと比較して、かなり速いデー
タ転送速度および長い伝送距離を与えることである。さ
らに、光ファイバインタフェースはノイズによる影響を
受けにくく、誤り率が低い。ケーブルのかさも減り、コ
レクタの信頼性が増す。最近では光ファイバ技術のコス
トは、プロセッサ間での信頼性があり効率的な光ファイ
バリンクの使用がＩ／Ｏインタフェースとして全体の設
計上よい選択であるという点にまで削減されている。し
かしながら、ファイバ分配データインタフェース（Fibe
r Distributed Data Interface）（ＦＤＤＩ）基準等の
厄介な基準を使用するために、プロトコルのオーバヘッ
ドを最小にする要件が満たせないことがある。トークン
リングローカルエリアネットワーク（ＬＡＮ）に主に用
いられるＦＤＤＩ基準はあまりにも複雑であり、委員会
によってしか変更を受けない。さらに、ＦＤＤＩトーク
ンリングプロトコルは、半二重モードでしか効果的に作
用しない。ポイントツーポイント（point-to-point）光
ファイバ通信のための、スループットが増大した、より
合理的でフレキシブルなアプローチが必要である。

【０００４】光ファイバインタフェースを用いる先行技
術のシステムが存在する。セッキーニ（Cecchini）の米
国特許番号第５，１５０，２４４号では、２つの独立し
た半二重ネットワークを接続するためのインタフェース
が開示されている。このインタフェースは本質的には２
つのローカルエリアネットワーク間の光ファイバブリッ
ジである。この先行技術のシステムは、半二重通信しか
与えず、主プロセッサと周辺プロセッサを直接結合する
のではなく別個のネットワークを相互接続するだけであ
るという欠陥がある。このために、装置の相互接続の種
々の問題に対する応用性が限られている。

【０００５】IBM Jornal of Research and Developmen
t，１９９２年７月号には、ＩＢＭシステム／３９０フ
ァミリのコンピュータシステム内のプロセッサと周辺装
置とを接続するのに用いられるエンタプライズ・システ
ムズ・コネクション（Enterprise Systems Connection
）（ＥＳＣＯＮ）アーキテクチャが記載されている。
ＥＳＣＯＮアーキテクチャは、システム内の装置間でメ
ッセージを渡すのに光ファイバシリアルＩ／Ｏチャネル
を用いる。ＥＳＣＯＮアーキテクチャは、単一主プロセ
ッサ−周辺プロセッサ結合に必要とされる専用のポイン
トツーポイントトポロジーではなく、相互接続トポロジ
ーとしてダイナミッククロスポイントスイッチを用い
る。したがって、ＥＳＣＯＮは経路およびメッセージの
切換を行なうのに余分な処理時間を必要とするが、専用
ポイントツーポイントのアプリケーションではこれは不
必要である。相互動作の可能性もまた、ＥＳＣＯＮアー
キテクチャの問題である。これはＦＤＤＩ基準を実現す
るが、複数バイトのデータパケットを並列に転送するよ
うにカスケード動作をサポートしない。さらに、ＥＳＣ
ＯＮアーキテクチャはネットワーク環境において動作す
るように設計されているので、その複雑なプロトコルは
専用ポイントツーポイントアプリケーションでの効率を
最大にするように合理化されるわけではない。

【０００６】

【発明の概要】この発明のある目的は、光ファイバリン
クを用いることによってホストコンピュータシステムと
周辺装置との間のデータ転送における帯域幅を向上する
ことである。

【０００７】この発明の別の目的は、ＦＤＤＩ規格に従
う構成要素に基づく専用ポイントツーポイント光ファイ
バインタフェースを用いることによって、ホストコンピ
ュータシステムとファイルキャッシュシステムとの間の
通信経路によってもたらされるスループットを向上する
ことである。

【０００８】この発明のさらに別の目的は、ＦＤＤＩ規
格に基づく専用ポイントツーポイント光ファイバインタ
フェースを用いることによって、ホストコンピュータシ
ステムとファイルキャッシュシステムとの間の通信経路
の信頼性を高めることである。

【０００９】この発明のさらに別の目的は、ポイントツ
ーポイント光ファイバインタフェースを用いることによ
って、通信媒体の物理的なかさを減じ、主プロセッサと
周辺プロセッサとの間の許容可能な距離を増大すること
である。

【００１０】この発明のさらに別の目的は、ある時間単
位について転送できるデータの量を２倍にするようにカ
スケードモードで動作する２つの光ファイバリンクを用
いることによって、ホストコンピュータシステムとファ
イルキャッシュシステムとの間の通信経路によってもた
らされるデータ転送の帯域幅を向上することである。

【００１１】この発明のさらに別の目的は、データパケ
ットの偶数バイトを一方の光ファイバリンクで伝送し、
データパケットの奇数バイトを第２の光ファイバリンク
で伝送し、両方のバイトを並列に伝送することによっ
て、カスケード動作モードで動作しながら、データ転送
の帯域幅を向上することである。

【００１２】この発明のさらに別の目的は、二重光ファ
イバリンクを介して転送されるデータフレームに対して
冗長フレームチェックシーケンスを実行することによっ
て、ホストコンピュータシステムとファイルキャッシュ
システムとの間の通信経路の信頼性を高めることであ
る。

【００１３】この発明のさらに別の目的は、非同期、全
二重データ転送を与えることによって、ホストコンピュ
ータシステムとファイルキャッシュシステムとの間の通
信経路の性能を向上することである。

【００１４】この発明のさらに別の目的は、専用ポイン
トツーポイントアプリケーションをより効率的にサポー
トするように伝送プロトコルを適合させることによっ
て、ＦＤＤＩベースのシステムの性能を向上することで
ある。

【００１５】この発明のさらなる目的、利点、および新
規な特徴は、その一部が以下の説明に述べられ、さら
に、以下の説明を熟読することによって、またはこの発
明を実現することによって当業者には明らかとなるであ
ろう。この発明の目的および利点は、前掲の特許請求の
範囲に特定的に述べられる手段および組合せによって実
現され、達成されるであろう。

【００１６】この発明に従えば、上述のおよび他の目的
および利点は、全二重、非同期、専用ポイントツーポイ
ントインタフェースにおけるＦＤＤＩ規格に基づく光フ
ァイバ技術を用いることによって、エラー検出能力、帯
域幅およびスループットを増大させる通信アーキテクチ
ャおよび関連プロトコルによって達成される。

【００１７】この発明のある局面に従えば、専用ポイン
トツーポイント光ファイバインタフェースの２つの端部
間でのデータパケットの通信のために設計されるシステ
ムは、少なくとも２つの光ファイバリンク対を含み、各
対は送信リンクおよび受信リンクを含む。各光ファイバ
リンク対の各端部は、それに結合される物理層コントロ
ーラを有する。フレーム制御論理セクションが、光ファ
イバリンクの各端部のすべての物理層コントローラに結
合される。フレーム制御論理は、データパケットの同期
化、再フォーマット、符号化、デコード、および物理層
コントローラへの、かつそこからの転送を行なう。フレ
ーム送信論理セクションは、各フレーム制御論理セクシ
ョンおよびソースに結合される。フレーム送信論理は、
ソースからデータパケットを受取り、それらをバッファ
処理し、データパケットをフレーム制御論理に転送す
る。フレーム受信論理セクションは、各フレーム制御論
理セクション、宛先、およびフレーム送信論理に結合さ
れる。フレーム受信論理はフレーム制御論理からデータ
パケットを受取り、それらをバッファ処理して、データ
パケットを宛先に転送する。

【００１８】この発明の別の局面に従えば、２つの全二
重光ファイバリンクの各端部において物理層コントロー
ラを含む専用ポイントツーポイント光ファイバインタフ
ェースを介してソースから宛先へデータパケットを送る
ための方法は、第２のプロセッサに伝送するために第１
のプロセッサからデータパケットを受取るステップを含
む。データパケットは再フォーマットされて、システム
クロックからローカルクロックに同期化される。データ
パケットの偶数バイトは、インタフェースの一方端の第
１物理層コントローラからインタフェースの他方端の第
１物理層コントローラに送られる。データパケットの奇
数バイトは、インタフェースの一方端の第２の物理層コ
ントローラから、インタフェースの他方端の第２の物理
層コントローラに送られる。偶数および奇数バイトは並
列に送られる。偶数および奇数バイトは物理層コントロ
ーラによって受取られ、再フォーマットされて、ローカ
ルクロックからシステムクロックに同期化される。次に
データパケットが宛先に送られる。

【００１９】この発明のさらに他の目的および利点は、
この発明を実施するのに考えられる限りの最良のモード
の説明のみによってこの発明の好ましい実施例のみを図
示し記載した以下の詳細な説明から、当業者には容易に
明らかとなるであろう。認識されるように、すべてこの
発明から逸脱することなく、この発明は他のおよび異な
る実施例が可能であり、その幾つかの詳細は様々な明ら
かな点において修正可能である。したがって、図面およ
び説明は本質的に例示的なものとして見るべきであって
限定的なものとして見るべきではない。

【００２０】

【好ましい実施例の説明】Ｉ．システムアーキテクチャの概観図１はこの発明が動作する状況を示す。典型的な大型の
コンピュータシステムにおいて、複数の制御装置１０は
複数の大容量記憶ディスク１４へのアクセスを与えるた
めにホストコンピュータ１２に結合される。好ましい実
施例において、ホスト１２は本発明の譲受人から入手可
能である２２００シリーズのコンピュータシステムであ
る。ホスト１２で実行するアプリケーションおよびシス
テムソフトウェアは、ディスク１４に記憶されるファイ
ル１６Ａ−Ｈからデータを読出しおよびそれらにデータ
を書込む。ファイル１６Ａ−Ｈはブロックとして示され
ているが、データは必ずしもディスク１４に連続して記
憶されるものではないことを理解されたい。

【００２１】この発明がその一部であるファイルキャッ
シュシステム１８は、大きく改善されたファイルアクセ
ス時間およびディスク１４と同等のデータ損失に対する
弾性を有するホスト１２のための中間記憶装置機能を設
ける。すべてのまたは一部の活性化しているファイル１
６は、ファイルキャッシュシステム１８の記憶容量なら
びにキャッシュされるべくホスト１２のシステムソフト
ウェアによって選択されるファイル１６のサイズおよび
数に依って、ファイルキャッシュシステム１８に記憶さ
れるであろう。ファイルキャッシュシステム１８に記憶
されるファイル１６の部分はブロック２０Ａ−Ｈとして
示される。ファイル１６のキャッシュされる部分は論議
上ファイルＡ’、ファイルＢ’、．．．、ファイルＨ’
とラベル付けされる。ファイルＡ’２０ＡはファイルＡ
の、ファイルキャッシュシステム１８に記憶される部分
であり、ファイルＢ’２０ＢはファイルＢの、ファイル
キャッシュシステム１８に記憶される部分であり、その
他も同様である。記憶階層のこのレベルにおけるファイ
ルキャッシュシステムの存在によって、キャッシュされ
ないファイルへの参照の場合に入力／出力（Ｉ／Ｏ）チ
ャネルプログラムが制御装置１０を介して適当なディス
ク１４にアクセスするためにホスト１２において構成さ
れなければならないのと比較して、キャッシュされたフ
ァイルへの参照をファイルキャッシュシステムへ即座に
送って処理することが可能となる。ファイルキャッシュ
システム１８の実現によって、ファイル１６を更新する
ために要求が伝わらなければならない経路長が短縮され
る。この短縮された経路長は、ファイルキャッシュシス
テム１８の大パワーの処理能力と結合して、ファイルア
クセス時間が短縮される。

【００２２】図２は、ファイルキャッシュシステム内で
ファイルアクセスがどのように達成されるかを示すフロ
ー図である。処理はステップ２２で開始し、そこでホス
ト１２で実行するアプリケーションソフトウェアは選択
されたファイルにアクセスを要求する。アクセス要求は
選択されたファイルからデータを読出す要求であるかも
しれないしまたは選択されたファイルへデータを書込む
要求であるかもしれない。

【００２３】ファイルアクセス要求はステップ２４でフ
ァイルキャッシュシステム１８に送られる。ファイルア
クセス要求は、読出または書込動作が行なわれるファイ
ルを特定するファイル識別子（ＩＤ）と、ファイルのど
こにおいて動作を開始すべきかを正確に特定する、ファ
イルの最初からのオフセットと、ファイルから読出され
または書込まれるデータ量とを含む。テスト２６で、フ
ァイルキャッシュシステム１８はファイルＩＤ、オフセ
ットおよびデータ量を用いて、要求されたファイルデー
タが既にファイルキャッシュシステムに存在するかどう
かを判断する。要求されるファイルデータが存在しない
場合は、経路２８を辿ってステップ３０へと進み、ファ
イルキャッシュシステム１８はディスク１４の適当なフ
ァイル１６からファイルキャッシュシステムのキャッシ
ュされたファイル２０へと要求されるファイルデータを
ステージする（読出す）。要求されるファイルデータが
存在する場合は、経路３２を辿ってステップ３４へと進
み、そこでファイルキャッシュシステムは要求されるフ
ァイルデータへのアクセスを許可する。

【００２４】図３は、ファイルキャッシュシステムのハ
ードウェアおよびソフトウェアコンポーネントの機能ブ
ロック図である。システムはホスト１２およびファイル
キャッシュシステム１８の両方においてハードウェアお
よびソフトウェアエレメントから構成される。ホスト１
２のソフトウェアはブロック３６、３８、４０および４
２によって示される。ブロックはソフトウェアエレメン
ト間の相互関係およびインタフェースを示すよう結合さ
れる。

【００２５】アプリケーションソフトウェア（ＡＰＰ
ＳＷ）３６は、ホストウェアシステム１２の末端ユーザ
にデータ処理機能を与え、金融取引処理および航空予約
システムのようなアプリケーションを含む。アプリケー
ションソフトウェア３６によって保守されるデータベー
スは図１に示されるような１つ以上の例示のファイル１
６に記憶されるであろう。ファイル管理ソフトウェア
（ＦＭＳＷ）３８、入力／出力ソフトウェア（ＩＯ
ＳＷ）４０およびファイルキャッシュハンドラソフトウ
ェア（ＦＣＨＳＷ）４２はすべてオペレーティングシ
ステムソフトウェア（図示せず）のコンポーネントであ
る。一般に、ファイル管理ソフトウェア３８はファイル
制御構造の管理を与え、特定的にはファイルの作成、削
除、オープンおよびクローズを処理する。

【００２６】入力／出力ソフトウェア４０はホスト１２
に結合される様々なＩ／Ｏ装置の各々にソフトウェアイ
ンタフェースを与える。Ｉ／Ｏ装置は、ネットワーク通
信プロセッサ、磁気ディスク、プリンタ、磁気テープお
よび光ディスクを含んでもよい。入力／出力ソフトウェ
ア４０は、チャネルプログラムを作り、ホスト１２内の
適当なＩ／Ｏプロセッサ機能にチャネルプログラムを与
え、適当な時間に、要求を行なっているソフトウェアに
制御を戻す。

【００２７】ファイルキャッシュハンドラソフトウェア
４２はキャッシュファイルへの読出および書込アクセス
を調整する。一般に、ファイルキャッシュハンドラソフ
トウェア４２は、ファイルキャッシュシステム１８にオ
ペレーティングシステムレベルのインタフェースを与
え、ディスク１４からファイルキャッシュシステム１８
へとファイルデータをステージし（読出し）、ファイル
キャッシュシステム１８からディスク１４へとファイル
データをデステージする（書込む）。ファイルキャッシ
ュハンドラソフトウェア４２はファイルデータおよびハ
ードウェアインタフェースへのファイルアクセス要求を
主記憶装置４４を介してファイルキャッシュシステム１
８に与える。主記憶装置４４はＭ−バス４６と呼ばれる
Ｉ／Ｏバスに結合される。

【００２８】データ移動装置（ＤＭ）コンポーネント４
８、５０は、ファイルキャッシュシステム１８にハード
ウェアインタフェースを与える。２つのＤＭ４８、５０
が図示されているが、通常の動作ではシステムは２つの
ＤＭは必要としない。２つのＤＭを有する構成はフォー
ルトトレラント動作を与える。つまり、一方のＤＭが故
障した場合、他方のＤＭが使用可能となってファイルア
クセス要求を処理する。代替の実施例では、３２までの
ＤＭを設けてもよい。各ＤＭ４８、５０はホスト１２の
Ｍ−バス４６に結合される。ファイルキャッシュハンド
ラソフトウェア４２はＭ−バス４６に結合されるＤＭ４
８、５０の各々にファイルアクセス要求を分散させる。
一方のＤＭが故障した場合、そのＤＭの待ち行列に入れ
られているファイルアクセス要求は他方のＤＭに再分散
可能である。

【００２９】データ移動装置（ＤＭ）４８、５０はＩ／
Ｏプロセッサと同じ一般的機能を果たす。つまり、それ
らは周辺装置からのデータの読出およびそれらへのデー
タの書込を行なう。ＤＭはさらにＭ−バス４４を介して
主記憶装置４４からの読出およびそれへの書込が可能で
ある。ＤＭ４８、５０は、ファイルキャッシュハンドラ
ソフトウェア４２とファイルキャッシュシステム１８と
の間のファイルアクセス要求の処理を調整し、主記憶装
置４４とファイルキャッシュシステム１８との間でファ
イルデータを転送する。このファイルデータの転送はで
きるだけ速い速度で行なわれなくてはならない。ＤＭの
各々はファイルキャッシュシステム１８内のホストイン
タフェースアダプタ（ＨＩＡ）５２、５４コンポーネン
トに結合される。ＤＭ１４８はライン５６として示さ
れる光ファイバインタフェースによってＨＩＡ１５２
に結合され、ＤＭ２５０はライン５８として示される
第２の光ファイバインタフェースによってＨＩＡ２５
４に結合される。光ファイバインタフェースとして実現
されるこのＤＭ／ＨＩＡ通信経路は、本出願で開示され
る発明である。

【００３０】ファイルキャッシュシステム１８は、冗長
電源と冗長クロック機構と冗長記憶装置と冗長記憶装置
アクセス経路とファイルアクセス要求を処理するための
冗長プロセッサとで構成され、それらはすべてファイル
データを記憶するためのフォールトトレラントアーキテ
クチャを与えるよう協働する。ファイルキャッシュシス
テム１８は二重電源、電源１６０および電源２６２
によって電力供給される。ファイルキャッシュシステム
１８の破線６４の左部分は電源１６０によって電力供
給されて電力ドメイン１と呼ばれ、ファイルキャッシュ
システム１８の破線６４の右部分は電源２６２によっ
て電力供給されて電力ドメイン２と呼ばれる。電源１お
よび２の各々は、専用電池かつ入力電源の損失に対する
保護のための発電機のバックアップを有する。

【００３１】クロック１６６およびクロック２６８
は別々に電力供給されて、ファイルキャッシュシステム
１８のコンポーネントのすべてにタイミング信号を与え
る。クロック１６６は電力ドメイン１内のコンポーネ
ントにタイミングを与え、クロック２６８は電力ドメ
イン２内のコンポーネントにタイミングを与える。各ク
ロック内の冗長オシレータはそれらの１つの故障に対す
る保護を与え、クロック１および２は電力ドメイン１お
よび２にわたるタイミングの一致のために同期化され
る。

【００３２】不揮発性記憶装置（ＮＶＳ）コンポーネン
ト７０は複数のダイナミックランダムアクセスメモリ
（ＤＲＡＭ）記憶モジュールを含む。記憶モジュールの
半分は電力ドメイン１内にあり、他の半分は電力ドメイ
ン２内にある。電力ドメイン２の記憶モジュールに記憶
されるデータは電力ドメイン１の記憶モジュールに記憶
されるデータと同一である。こうして、ＮＶＳ７０はフ
ァイルデータ２０の冗長記憶装置とファイルキャッシュ
システム１８によって用いられる制御構造とを与える。
冗長記憶編成は単一および複数のビットエラー検出およ
び修正の両方をサポートする。

【００３３】電力ドメイン１および２の各々内の不揮発
性記憶装置（ＮＶＳ）７０の部分は２つの記憶インタフ
ェースコントローラ（ＳＩＣＴ）７２、７４に結合され
る。図３には２つのＳＩＣＴのみが図示されているが、
ＮＶＳ７０の各半分は４つまでのＳＩＣＴによってアド
レス指定されることが可能である。ライン７６はＳＩＣ
Ｔ１７２と電力ドメイン１および２の各々内にあるＮ
ＶＳ７０の部分との間の結合を表わす。同様に、ライン
７８はＳＩＣＴ２７４とＮＶＳ７０との間の結合を表
わす。

【００３４】不揮発性記憶装置（ＮＶＳ）７０に対する
読出および書込要求はローカルネットワークストリート
１８０およびストリート２８２を介してＳＩＣＴ７
２、７４へ送られる。ストリートはファイルキャッシュ
システム１８内の主要コンポーネント間のデータ転送お
よびプロセッサ間通信機能を与える。ストリートは、Ｎ
ＶＳ７０への高速・高帯域幅アクセスを有する複数の要
求装置（ＨＩＡ１５２、ＨＩＡ２５４、インデック
スプロセッサ（ＩＸＰ）１８４またはＩＸＰ２８
６）と、冗長アクセスのための複数の経路とを与える。
交差点８８は、ＳＩＣＴ７２、またはＳＩＣＴ７４のい
ずれかが使用不可の場合にＮＶＳ７０の要求がストリー
ト１８０からストリート２８２またはその逆へと送
られるであろう経路を与える。たとえば、ＳＩＣＴ１
７２が故障している場合、要求装置（ＨＩＡおよびＩＸ
Ｐ）から送られたＮＶＳ要求は交差点８８を介してスト
リート２８２へと送られ、それによりＮＶＳ７０への
アクセスはＳＩＣＴ２７４によって与えられる。各Ｓ
ＩＣＴはＮＶＳ７０のどちらの半分も更新することがで
きる。

【００３５】ホストインタフェースアダプタ（ＨＩＡ）
５２、５４は、ホスト１２のデータ移動装置（ＤＭ）４
８、５０によって果たされる機能と同様の機能をファイ
ルキャッシュシステム１８において果たす。特定的に
は、ＨＩＡは、ＤＭから送られたファイルアクセス要求
を受取り、ホスト１２から送られたファイルデータをＮ
ＶＳ７０に書込み、ＮＶＳからファイルデータを読出し
てそれをホストへ送る。ＨＩＡはさらに光ファイバイン
タフェース５６、５８でデータを送信および受信するた
めのロジックを含む。ＨＩＡ１５２はライン９０でス
トリート１８０とインタフェースし、ＨＩＡ２５４
はライン９２でストリート２８２とインタフェースす
る。

【００３６】インデックスプロセッサ（ＩＸＰ）１８
４およびＩＸＰ２８６はＮＶＳ７０における使用可能
な記憶空間の割当を管理し、ホスト１２から送られたフ
ァイルアクセス要求を処理し、一般に全体のファイルキ
ャッシュシステム１８の管理を与える。

【００３７】図５および図６からなる図４は、データ移
動装置およびホストインタフェースアダプタのコンポー
ネントを示す詳細なブロック図である。ＤＭおよびＨＩ
Ａは通信経路の対向する端部であるため対として存在す
る。ＤＭコンポーネント４８およびＨＩＡコンポーネン
ト５２は各々マイクロシーケンサバスコントローラ（ｕ
ＳＢＣ）システムの例である。ＤＭ４８はホスト１２の
Ｍ−バス４６とインタフェースする。ＤＭはさらに光フ
ァイバインタフェース５６でＨＩＡ５２と通信する。こ
うして、物理上はＤＭおよびＨＩＡは互いに幾らかの距
離をおいて位置することになり、ＤＭとＨＩＡとの間の
距離は、実際の光ファイバインタフェース５６の長さに
依存する。ＨＩＡ５２はライン９０でストリート８０と
インタフェースする。図５はデータ移動装置のコンポー
ネントを示す。マイクロシーケンサバス制御装置システ
ムの例としてのＤＭ４８のアーキテクチャは、ライン１
００および１０２を介して制御記憶（ＣＳ）９８に接続
される２つのマイクロシーケンサバスコントローラ（ｕ
ＳＢＣ）９４、９６があることを示す。ｕＳＢＣ０９
４およびｕＳＢＣ１９６は、マイクロバス１０４に接
続されるステーションと呼ばれる様々な専用ゲートアレ
イを制御する縮小命令セット（ＲＩＳＣ）マイクロプロ
セッサである。ｕＳＢＣは同じ命令ストリームを互いに
並列に実行する。マイクロバス１０４は双方向通信バス
である。ｕＳＢＣは７つの基本命令を有する命令セット
をサポートする。命令は固定長であり、１つまたは２つ
のみのオペランドのどちらかを特定する。ｕＳＢＣの内
部回路はハードワイヤによるものであり、つまりマイク
ロプログラム化されてはいない。ｕＳＢＣ１９６によ
って行なわれる動作からの結果はエラー検出目的のため
にライン９９でｕＳＢＣ０９４へと転送される。７つ
のスタティックランダムアクセスメモリ（ＳＲＡＭ）か
ら構成される制御記憶９８はｕＳＢＣが並行して実行す
る命令ストリームを記憶するために用いられる。

【００３８】Ｍ−バスコントローラ（ＭＢＣＴ）ステー
ション１０６は、Ｍ−バス４６調停を処理し、他のデー
タ移動装置（ＤＭ）ステーションとＭ−バス４６との間
のデータ転送を制御する。Ｍ−バス４６にデータを転送
する２つのＤＭステーションと、Ｍ−バスからデータを
転送する２つのＤＭステーションとがある。Ｍ−バス書
込（ＭＢＷＲ）０１０８およびＭＢＷＲ１１１０ス
テーションはそれぞれライン１１２および１１４を介し
てＭ−バス４６からデータを受信する。Ｍ−バス読出
（ＭＢＲＤ）０１１６およびＭＢＲＤ１１１８ステ
ーションはそれぞれライン１２０および１２２を介して
Ｍ−バス４６へデータを送信する。ＭＢＣＴ１０６はマ
イクロバス１０４から独立したインタフェース（図示せ
ず）でこれらのＤＭステーションのＭ−バス４６へのア
クセスを制御する。データはＭＢＷＲ０１０８および
ＭＢＷＲ１１１０からライン１２４および１２６を介
して送信フレーム転送機構（ＳＥＮＤＦＸＦＡ）ゲー
トアレイ１２８へ送られる。ＳＥＮＤＦＸＦＡ１２８
はフレームと呼ばれる送信パケットにデータをパッケー
ジし、それらはライン１３０で光パイプフレーム制御
（ＬＰＦＣ）ゲートアレイ１３２に送られる。ＬＰＦＣ
１３２は、ナショナル・セミコンダクター・コーポレイ
ション（National Semiconductor Corporation）から商
業的に入手可能な、ＰＬＡＹＥＲ＋０１３８およびＰ
ＬＡＹＥＲ＋１１４０からなる二重のＰＬＡＹＥＲ＋
物理層コントローラにライン１３４および１３６でフレ
ームを送信する。ＰＬＡＹＥＲ＋０１３８およびＰＬ
ＡＹＥＲ＋１１４０は光ファイバリンク１４２および
１４４でＨＩＡ５２にフレームを送信する。

【００３９】ホストインタフェースアダプタ（ＨＩＡ）
５２がデータ移動装置（ＤＭ）４８へフレームを送信す
ると、ＰＬＡＹＥＲ＋０１３８およびＰＬＡＹＥＲ＋
１１４０は光ファイバリンク１４６および１４８でフレ
ームを受信する。ＰＬＡＹＥＲ＋０１３８コンポーネ
ントはライン１５０でＬＰＦＣ１３２へフレームのその
部分を送り出す。同様に、ＰＬＡＹＥＲ＋１１４０コ
ンポーネントはライン１５２でＬＰＦＣ１３２へフレー
ムのその部分を送り出す。ＬＰＦＣ１３２はライン１５
４を介して受信フレーム転送機構（ＲＥＣＦＸＦＡ）
ゲートアレイ１５６へフレームのその部分を送信し、そ
れはデータをアンパックしてそれをライン１５８を介し
てＭＢＲＤ０１１６およびＭＢＲＤ１１１８に記憶
する。ＲＥＣＦＸＦＡ１５６はライン１６２でＳＥＮ
ＤＦＸＦＡ１２８にデータ転送のための肯定応答を送
る。

【００４０】図６はホストインタフェースアダプタのコ
ンポーネントを示す。マイクロシーケンサバスコントロ
ーラシステムの例としてのＨＩＡ５２のアーキテクチャ
は、ライン１７０および１７２を介して制御記憶（Ｃ
Ｓ）１６８にそれぞれ接続される２つのｕＳＢＣ１６４
および１６６があることを示す。マイクロバスコントロ
ーラ（ｕＳＢＣ）１６４および１６６はマイクロバス１
６８を介してＨＩＡステーションにアクセスする。ＰＬ
ＡＹＥＲ＋０１７４およびＰＬＡＹＥＲ＋１１７６コ
ンポーネントはそれぞれ光ファイバリンク１４２および
１４４でフレームを受信する。ＰＬＡＹＥＲ＋０１７
４はライン１８０で光パイプフレーム制御（ＬＰＦＣ）
１７８に各フレームのその部分を送り出す。同様に、Ｐ
ＬＡＹＥＲ＋１１７６はライン１８２でＬＰＦＣ１７
８へ各フレームのその部分を送り出す。ＬＰＦＣ１７８
はライン１８４で受信フレーム転送機構（ＲＥＣＦＸ
ＦＡ）１８３に各フレームを転送する。ＲＥＣＦＸＦ
Ａ１８３はフレームをアンパックし、ライン１８８を介
して要求状態制御テーブル０（ＲＳＣＴ）１８５および
ＳＩＣＴ１１８６に制御情報を記憶する。ＲＳＣＴ０
およびＲＳＣＴ１ステーションはＤＭ４８から受信しデ
ータをモニタする。ＲＥＣＦＸＦＡ１８３によって受
信されたフレームに含まれたデータはライン１８８でデ
ータベースインタフェース（ＤＢＩＦ）ステーション１
８７へ送られる。ＤＢＩＦ１８７はライン１８９でスト
リート１８０へデータを送り出す。

【００４１】ストリート１８０からライン１９０でＤ
ＢＩＦ１８７によって受信されたデータはライン１９２
を介して送信フレーム転送機構（ＳＥＮＤＦＸＦＡ）
１９１に送信される。ストリート１８０からライン１
９０で受信された制御情報はライン１９３でＲＳＣＴ０
１８５およびＲＳＣＴ１１８６に送られる。ＳＥＮ
ＤＦＸＦＡ１９１はライン１９４を介してＲＳＣＴ０
１８５およびＲＳＣＴ１１８６からのこのデータお
よび制御情報を受取って、ＬＰＦＣ１７８による送信の
ためのフレームをフォーマットする。ＲＥＣＦＸＦＡ
１８３からの肯定応答はライン１９５でＳＥＮＤＦＸ
ＦＡ１９１によって受信される。フレームはライン１９
６でＬＰＦＣ１７８に送り出される。ＬＰＦＣ１７８は
受信したフレームからフレームの２つの部分を作成し、
一部のフレームをライン１９７でＰＬＡＹＥＲ＋０１
７４へ送り、他方の部分のフレームをライン１９８でＰ
ＬＡＹＥＲ＋１１７６へ送る。フレームはそれから光
ファイバリンク１４６および１４８でＤＭ４８に送信さ
れる。

【００４２】マイクロシーケンサバスコントローラ（ｕ
ＳＢＣ）９４、９６、１６４、１６６およびマイクロバ
ス１０４、１６８はハードウェアモードピンセッティン
グに従ってシステム内でデータを操作する。モードピン
がセットされる場合は、マイクロシーケンサバスコント
ローラシステムの例はステーションとの通信において３
６ビットデータ語で動作するデータ移動装置（ＤＭ）４
８である。モードピンがクリアである場合は、マイクロ
シーケンサバスコントローラシステムはステーションと
の通信において３２ビットデータ語で動作するホストイ
ンタフェースアダプタ（ＨＩＡ）５２である。

【００４３】ＩＩ．光ファイバインタフェース光ファイバインタフェース５６は、専用Ｉ／Ｏインタフ
ェース、および光ファイバリンクを介してのポイントか
らポイントへのデータ伝送に関するプロトコルである。
これは、国際標準化機構（International Standards Or
ganization）によって開発された開放型システム間相互
接続のＡＮＳＩＸ３Ｔ９．５（ＦＤＤＩ）物理および
データリンク層規格に基づく非同期、全二重データ経路
を与える。

【００４４】光ファイバインタフェース５６は、ＦＦＤ
Ｉ規格によって規定されるように、光ファイバリンク１
４２、１４４、１４６、１４８を介してのデータの送信
および受信のためのフィジカルメディアディペンダント
（Physical Media Dependant）（ＰＭＤ）および物理層
（層１）と互換性がある。複数のデータストリームが１
対のカスケードＰＬＡＹＥＲ＋装置を介して並列に伝送
される。スループットおよび帯域幅を２倍にするように
２つの光ファイバチャネルが用いられる。各ファイバは
１秒につき１２５０万バイトまでのデータを扱うことが
できる。データブロックの偶数バイトは一方のファイバ
を介して転送され、データブロックの奇数バイトは他方
のファイバを介して同時に転送される。したがって、カ
スケード動作モードを用いることによって、スループッ
トは１秒につき２５ＭＢ（１秒につき２億ビット）まで
拡張される。２つのファイバは互いにロックステップで
動作しなくてはならず、双方とも転送されるいかなるデ
ータに対しても動作状態になくてはならない。ファイバ
は、１３００ナノメートルの波長および１２５ＭＨｚの
周波数を有する、６２．５ミクロンマルチモードグレー
デッドインデックス光ファイバケーブルである。ファイ
バの長さは４キロメートルを超えてはならない。２つの
データ経路間の全スキューは８０ナノ秒未満でなくては
ならない。データスループットがファイルキャッシュシ
ステム１８の性能を制限する要因であるので、ホストシ
ステム１２とファイルキャッシュシステムとの間のイン
タフェースは、高速のポイントツーポイント光ファイバ
インタフェースの理想的なものとなり得る。

【００４５】Ａ．機能概説図７は光ファイバインタフェースの構成要素のブロック
図である。上述のように、ホストシステム１２において
データ移動装置（ＤＭ）４８はＭ−バス４６に接続され
る。ホストシステム内のオペレーティングシステムがフ
ァイルキャッシュシステム１８にデータを送る必要があ
るときには、コマンドパケットがＭ−バス書込ＶＬＳＩ
１０８、１１０を介して、ライン１２４、１２６を渡っ
てＤＭの送信フレーム転送機構（ＳＥＮＤＦＸＦＡ）
１２８コンポーネントに送られ、そこでバッファ処理さ
れる。ＦＸＦＡはデータ分割、流れ制御、および光ファ
イバインタフェース再試行を行なう。ＦＸＦＡは４４８
相補型金属酸化物半導体（ＣＭＯＳ）ＶＬＳＩゲートア
レイである。送信ＦＸＦＡ１２８はそこでデータをスト
アするための８つのバッファを有する。送信ＦＸＦＡは
これらの８つのバッファを環状の態様で用いる。送信Ｆ
ＸＦＡはコマンドパケットを３６ビットワードから３２
ビットワードに変換する。この変換を行なうのは、ホス
トコンピュータシステム１２にストアされたデータは１
ワードにつき３６ビットのフォーマットであるが、ＰＬ
ＡＹＥＲ＋コンポーネントおよびファイルキャッシュシ
ステムの残りの構成要素によって扱われるデータは１ワ
ードにつき３２ビットのフォーマットでなくてはならな
いからである。送信ＦＸＦＡ１２８は制御情報をコマン
ドパケットの前部に挿入し、ライン１３０を介してＤＭ
光パイプフレーム制御（ＬＰＦＣ）コンポーネント１３
２にデータを転送する。このデータは３２ビットワード
と２つのパリティビットからなる。ＬＰＦＣ１３２は、
一方側でＦＸＦＡに、他方側でＰＬＡＹＥＲ＋コンポー
ネントに接続する４４８ＣＭＯＳＶＬＳＩゲートアレ
イである。これはクロック同期化、速度一致、パケット
形成、およびエラー検出を行なう。

【００４６】これはトークンリングではなくポイントツ
ーポイントの実現例であるので非ＦＤＤＩアプリケーシ
ョンであるが、ＰＬＡＹＥＲ＋コンポーネントを用いる
ためにＦＤＤＩフレーミングの規則に従わなくてはなら
ない。フレームは、光ファイバインタフェース５６を介
して伝送される情報の基本単位である。これは制御シン
ボルおよびデータシンボルの複数のシンボル対からな
る。

【００４７】データ移動装置（ＤＭ）光パイプフレーム
制御（ＬＰＦＣ）１３２は、コマンドパケットを受取
り、このデータをローカルクロックに同期化し、３２ビ
ットワードと２つのパリティビットを２つの１６ビット
ワードと各ワードにつき２つのパリティビットに分割す
る。次に１６ビットワードと２つのパリティビットを、
２つのバイトストリームに分割する。バイトストリーム
は、各ブロックにつき１つのパリティビットを備えた９
ビットブロックからなる。ＤＭＬＰＦＣ１３２は、各
ストリームからの加えられたエラーチェック情報を備え
た、符号化されたフレームを形成する。データの偶数バ
イトが一方のフレームに置かれ、データの奇数バイトが
第２のフレームに置かれる。ＤＭＬＰＦＣ１３２は偶
数バイトデータフレームをライン１３４を介してＤＭ
ＰＬＡＹＥＲ＋０１３８に渡し、奇数バイトデータフ
レームをＤＭＰＬＡＹＥＲ＋１１４０にライン１３
６を介して渡す。データは２つのＰＬＡＹＥＲ＋コンポ
ーネントで直列化され、一度に１つのビットがそのそれ
ぞれの光トランスミッタ（図示せず）に送られる。２つ
のファイバ上のフレームは並列に伝送される。

【００４８】ＤＭＰＬＡＹＥＲ＋０１３８およびＤ
ＭＰＬＡＹＥＲ＋１１４０の機能性は、ナショナル
セミコンダクタ社（National Semiconductor Corporati
on）から入手可能であるファイバ分散データインタフェ
ース（ＦＤＤＩ）データブック（The Fiber Distribute
d Data Interface Databook ）に十分に説明される。Ｄ
Ｐ８３２５１／５５ＰＬＡＹＥＲ＋デバイスは、ノンリ
ターンツーゼロ（ＮＲＺ）／ノンリターンツーゼロ・イ
ンバートオンワン（ＮＲＺＩ）ならびに４Ｂ／５Ｂエン
コーダおよびデコーダ、シリアライザ／デシリアライ
ザ、フレーミング論理、弾性バッファ、ライン状態検出
器、リピートフィルタ、スムーザ、および構成スイッチ
を含むＦＤＤＩ物理層コントローラである。ＰＬＡＹＥ
Ｒ＋デバイスはまた、ナショナルセミコンダクタ社から
市場で入手可能であるクロックリカバリデバイス（ＣＲ
Ｄ）およびクロック分配デバイス（ＣＤＤ）等の別個の
装置に以前はあったクロック能力を含む。ＰＬＡＹＥＲ
＋デバイスは、米国国内規格「ＦＤＤＩトークンリング
物理層プロトコル（ＰＨＹ）」（“FDDI Token RingPhy
sical Layer Protocol (PHY) ”）の文書、ＡＮＳＩ
Ｘ３．１４８−１９８８に規定されるように物理層プロ
トコルを実現する。ＰＬＡＹＥＲ＋デバイスは１２．５
ＭＢ／ｓ入力ストリームを１２５Ｍボー４Ｂ／５Ｂ符号
化ビットストリームに、ＦＤＤＩ物理層規格で特定され
るように変換する。ＰＬＡＹＥＲ＋デバイスに関するさ
らなる構成要素は、電気−光変換を行なうトランシーバ
（図示せず）である。

【００４９】ＤＭＰＬＡＹＥＲ＋０１３８およびＤ
ＭＰＬＡＹＥＲ＋１１４０は、２つの光ファイバリ
ンク１４２、１４４を介してＨＩＡＰＬＡＹＥＲ＋０
１７４およびＨＩＡＰＬＡＹＥＲ＋１１７６に並
列にフレームを伝送する。２つのリンクの使用はカスケ
ードモードと呼ばれる。カスケードモードでは、複数の
ＰＬＡＹＥＲ＋デバイスがともに接続されて、ＦＤＤＩ
データ速度の倍数でデータ転送を行なう。ＤＭＬＰＦ
Ｃ１３２は、フレームを伝送している間、各フレーム内
のすべてのデータがＤＭＰＬＡＹＥＲ＋０１３８お
よびＤＭＰＬＡＹＥＲ＋１１４０に転送されてしま
うまで、各フレームについてのフレームチェックシーケ
ンス（ＦＣＳ）値を計算する。データの終わりに、ＤＭ
ＬＰＦＣは、ＤＭＰＬＡＹＥＲ＋０１３８および
ＤＭＰＬＡＹＥＲ＋１１４０にＦＣＳフィールドお
よび終了デリミタフィールドを伝送する。

【００５０】受信しているホストインタフェースアダプ
タ（ＨＩＡ）ＰＬＡＹＥＲ＋０１７４およびＨＩＡ
ＰＬＡＹＥＲ＋１１７６コンポーネントは、光レシー
バ（図示せず）を介して光ファイバリンク１４２、１４
４からシリアルにフレームを受け取る。データは再同期
化されて、デシリアライズされる。各ＰＬＡＹＥＲ＋デ
バイスは、それぞれのフレームから得たバイトのストリ
ームをホストインタフェースアダプタ（ＨＩＡ）光パイ
プフレーム制御（ＬＰＦＣ）１７８にそれぞれライン１
８０および１８２を介して送る。ＨＩＡＬＰＦＣ１７
８は、有効データシンボルが受取られていることを確実
にするようにパケットフォーマットを確証する。ＨＩＡ
ＬＰＦＣ１７８はまた、各フレームが受取られる際に
各フレームに含まれるデータのＦＣＳエラーチェックを
行なう。２つのバイトストリームは併合されて１６ビッ
トワードを形成する。１６ビットワードが次に組合され
て３２ビットワードを形成する。ＨＩＡＬＰＦＣ１７
８は、データを再同期化し、この再構成されたデータを
ライン１８６を介してＨＩＡＲＥＣＦＸＦＡ１８４
に送り、ここでデータがバッファ処理される。ＨＩＡ
ＲＥＣＦＸＦＡ１８４は、ライン１９２および１９６
を渡り、ＨＩＡ５２内の他のＶＬＳＩを介して、ストリ
ート１８０またはストリート２８２を介して意図さ
れる受信側に伝送される。

【００５１】ホストインタフェースアダプタ（ＨＩＡ）
受信フレーム転送機構（ＲＥＣＦＸＦＡ）１８４は、
データ転送の状態に依存して、ライン２１０を介して肯
定応答（ＡＣＫ）または否定応答（ＮＡＫ）をＨＩＡ
ＳＥＮＤＦＸＦＡ２０２に送る。ＨＩＡＳＥＮＤ
ＦＸＦＡ２０２は、ＡＣＫまたはＮＡＫパケットをバッ
ファ処理し、データをライン２１２を介してＨＩＡＬ
ＰＦＣ１７８に渡す。ＨＩＡＬＰＦＣ１７８は、偶数
および奇数部分にデータを分割することによって、ＡＣ
ＫまたはＮＡＫを２つのフレームに変換し、後でＤＭ
ＰＬＡＹＥＲ＋０１３８およびＤＭＰＬＡＹＥＲ＋
１１４０コンポーネントに伝送するために、ライン２
１４および２１６を介してそれぞれＨＩＡＰＬＡＹＥ
Ｒ＋０１７４およびＨＩＡＰＬＡＹＥＲ＋１１７６
にフレームを送る。ＤＭＰＬＡＹＥＲ＋０１３８お
よびＤＭＰＬＡＹＥＲ＋１１４０コンポーネント
は、それぞれ光ファイバリンク１４６および１４８を介
してフレームを受取り、これらをそれぞれライン１５０
および１５２を介してＤＭＬＰＦＣ１３２に渡す。Ｄ
ＭＬＰＦＣはＡＣＫまたはＮＡＫをフレームからアン
パックする。ＡＣＫが前の伝送に一致しないか、もしく
は予測されない、または受取られるメッセージがＮＡＫ
であれば、ＤＭＳＥＮＤＦＸＦＡ１２８は上述のス
テップに従ってコマンドパケットを再び送らなくてはな
らない。ＤＭＬＰＦＣ１３２は、ライン１５４を介し
てＮＡＫをＤＭＲＥＣＦＸＦＡ１５６に送り、これ
がライン１６２を介してＤＭＳＥＮＤＦＸＦＡ１２
８にデータを再び送るようにリクエストを送る。そうで
なければ、データ転送プロセスは完了したと考えられ
る。

【００５２】同様に、データまたは状態がＨＩＡ５２か
らＤＭ４８に送られるべきであれば、データはライン２
０４、２０８を介してＨＩＡ内の他のＶＬＳＩを介して
ストリート１８０またはストリート２８２からＨＩ
ＡＳＥＮＤＦＸＦＡ２０２に受取られる。ＨＩＡ
ＳＥＮＤＦＸＦＡ２０２はライン２１２を介してデー
タをＨＩＡＬＰＦＣ１７８に渡し、ここでデータは、
ＨＩＡＰＬＡＹＥＲ＋０１７４およびＨＩＡＰＬ
ＡＹＥＲ＋１１７６コンポーネントによる伝送のため
に２つのフレームにフォーマットされる。フレームはＤ
ＭＰＬＡＹＥＲ＋０１３８およびＤＭＰＬＡＹＥ
Ｒ＋１１４０コンポーネントによって受取られ、これ
らがフレームをＤＭＬＰＦＣ１３２に渡す。ＤＭＬ
ＰＦＣはフレームをアンパックし、データをＤＭＲＥ
ＣＦＸＦＡ１５６に送る。データは次にＭ−バス４６
（図示せず）を介してホストシステム１２（図示せず）
のオペレーティングシステムに転送される。ＡＣＫまた
はＮＡＫが、上述のＡＣＫまたはＮＡＫシーケンスに従
ってＨＩＡに送返される。

【００５３】Ｂ．クロック、クロックリカバリ、および再同期化図８は、光ファイバインタフェースの１つの端部に関す
るクロックドメインのブロック図である。光ファイバイ
ンタフェースの各端部は、５０ＭＨｚプラスまたはマイ
ナス１００万分の（ＰＰＭ）５０で動作するローカルオ
シレータによってクロック動作される。このローカルク
ロックドメイン２１８は、光パイプフレーム制御（ＬＰ
ＦＣ）１３２の一部とＰＬＡＹＥＲ＋コンポーネント１
３８、１４０のほとんどとを含む。５０ＭＨｚクロック
は、ＰＬＡＹＥＲ＋コンポーネントに渡される前にＬＰ
ＦＣ１３２内で４で割られて１２．５ＭＨｚとなる。Ｐ
ＬＡＹＥＲ＋コンポーネントの残りはリカバードクロッ
クドメイン２２２に含まれ、これは入来するデータと同
期化された、回復されたクロックによってクロック動作
される。ＬＰＦＣ１３２の残りはシステムクロックドメ
イン２２４内に含まれる。システムクロックドメイン２
２４は、ファイルキャッシュシステム１８の残部をクロ
ック動作させるシステムクロックによってクロック動作
される。システムクロック周波数は３０ＭＨｚないし５
０ＭＨｚでなければならない。ＤＭ４８システムクロッ
クは４４ＭＨｚで動作し、ＨＩＡ５２システムクロック
は４０ＭＨｚで動作する。

【００５４】光ファイバインタフェース５６はＮＲＺＩ
符号化を用いる。ＮＲＺＩは、クロックおよびデータ情
報の両方が単一のシリアル経路を介して伝送されること
を可能にする、一般的なシリアルデータ通信符号化方式
である。光のオンからオフへ、またはオフからオンへの
遷移によって二進１が表わされる。０は遷移がないこ
と、すなわちビット時間の間光がオンのままであるか、
またはオフのままであることによって表わされる。

【００５５】光ファイバインタフェースの受信端で、位
相同期オシレータを用いて入来するＮＲＺＩ符号化デー
タから回復されたクロックが形成される。入来するＮＲ
ＺＩデータでエッジが起こるたびに、位相ロックループ
はオシレータの位相を修正する。遷移の間にオシレータ
はドリフトし始める。オシレータがドリフトしすぎるの
を防ぐために、４つの以上の連続する０に対する制約が
シリアルインタフェースに設けられる。

【００５６】光ファイバインタフェースにはデータの再
同期化を行なう２つの構成要素がある。ＰＬＡＹＥＲ＋
コンポーネント１３８、１４０は、回復されたクロック
によってクロック動作されている入来データをローカル
オシレータに再同期化する。回復されたクロックがイン
タフェースの他方端でローカルオシレータに同期化され
るので、その周波数は１２．５ＭＨｚのプラスまたはマ
イナス５０ＰＰＭ以内でなくてはならない。受信端のロ
ーカルオシレータもまたこの範囲内でなくてはならな
い。したがって、２つのクロックは１００ＰＰＭ異なる
可能性があり、再同期化を必要としている。ＰＬＡＹＥ
Ｒ＋コンポーネントは、パケットが４５００バイトを超
えない限り、周波数が１００ＰＰＭ異なるデータを同期
化するのに十分深い、内部シリアル非同期先入れ先出し
（ＦＩＦＯ）バッファを有する。このバッファはアンダ
フローまたはオーバフローを避けるためにパケット間で
それ自体を再び中心に置く。

【００５７】再同期化に関わる他の構成要素は、光パイ
プフレーム制御（ＬＰＦＣ）１３２である。これは８の
深さの３２ビットワード非同期ＦＩＦＯバッファをその
送信および受信経路の両方で含む。これらのバッファは
ローカルクロックドメイン２１８とシステムクロックド
メイン２２４との間のデータを再同期化させる。

【００５８】Ｃ．データリンク層プロトコル光ファイバインタフェースのデータリンク層でのＩ／Ｏ
プロトコルは、インタフェースを介する通信の方法を規
定している。これは２つのタイプのメッセージ、すなわ
ちライン状態およびフレームを含む。ライン状態情報
は、初期化、終了、インタフェースのクリア等のインタ
フェース制御機能のためのみに用いられる。フレームと
称する情報パケットが、光ファイバリンクを介して転送
されるユーザ供給情報を含むように用いられる。ライン
状態情報およびフレームの双方とも、シンボルと称する
データユニットからなる。

【００５９】１．シンボル光パイプフレーム制御（ＬＰＦＣ）１３２（図８参照）
とＰＬＡＹＥＲ＋コンポーネント１３８、１４０との間
のインタフェースは、２つのバイト幅経路からなり、一
方はＰＬＡＹＥＲ＋コンポーネントに入力されるデータ
のためのもの（すなわちライン１３４、１３６）であ
り、１つはＰＬＡＹＥＲ＋コンポーネントから出力され
るデータのためのもの（すなわちライン１５０、１５
２）である。バイト幅経路の各々は、パリティビット
（奇数パリティ）、制御ビット、および２つの４ビット
シンボルからなる。ＬＰＦＣからＰＬＡＹＥＲ＋コンポ
ーネントに渡される各４ビットシンボルは、光ファイバ
トランスミッタ（ＯＰＴＩＣＳＥＮＤ）２２６、２２
８の１つを介しての伝送のために５ビットフォーマット
に符号化される。光ファイバレシーバ（ＯＰＴＩＣＲ
ＥＣ）２３０、２３２の１つから５ビットシンボルを受
取ると、ＰＬＡＹＥＲ＋コンポーネントはシンボルを４
ビットシンボルにデコードし、これをＬＰＦＣに渡す。
１対のバイトの最上位バイトがＰＬＡＹＥＲ＋０１３
８によって伝送され、最下位ビットがＰＬＡＹＥＲ＋１
１４０によって伝送される。

【００６０】図９は光パイプフレーム制御からＰＬＡＹ
ＥＲ＋コンポーネントに転送されるシンボルの表であ
る。シンボル対「ＪＫ」２３４は、フレーム境界に関す
る開始デリミタ（ＳＤ）を表わし、「Ｔ」シンボル２３
６は終了デリミタ（ＥＤ）をあらわす。

【００６１】図１０は、ＰＬＡＹＥＲ＋コンポーネント
から光パイプフレーム制御に転送されるシンボルの表で
ある。「Ｉ」シンボル２４２はアイドルコマンドを表わ
し、「Ｈ」シンボル２４４は停止コマンドを表わす。
「ＪＫ」シンボル対２３４はＳＤを表わし、「Ｔ」シン
ボル２３６はＥＤを表わす。「Ｑ」シンボル２４６はク
ワイエットコマンドを表わす。図１０で特定されていな
い他のすべての５ビットシンボルは無効シンボルと考え
られる。

【００６２】２．ライン状態インタフェース制御情報を伝送するために、送信ノード
は制御シンボル対の反復パターンを伝送する。受信ノー
ドが必要な数の連続制御シンボル対を受取ると、レシー
バは対応するライン状態にあると規定される。可能なラ
イン状態は７つ存在する。

【００６３】アクティブライン状態（ＡＬＳ）はＳＤ
（ＪＫシンボル対）の受信によって選択される。この状
態は、受信ノードがデータシンボルおよびＥＤ（Ｔシン
ボル）を受取る間続く。アイドルライン状態（ＩＬＳ）
は、２つのアイドル−アイドルシンボル対の受信によっ
て選択される。アイドルライン状態は、通常動作の間の
フレーム伝送の欠如またはフレームのプリアンブルを示
す。スーパアイドルライン状態は、８つの連続するアイ
ドル−アイドルシンボル対の受信によって選択される。
この状態は好ましい実施例においてはデータリンク確立
肯定応答として用いられる。ノーシグナルディテクト状
態は、シグナルディテクト信号のデアサートの際に選択
される。この状態は、送信ノードがパワーダウンされて
いる、ストップもしくはリセットモードにある、クロッ
クが停止されている、または受信ノードへの物理経路が
途絶えているときに起こる。この状態にはどのシンボル
対も当て嵌まらない。

【００６４】マスタライン状態（ＭＬＳ）は、８つの連
続する停止−クワイエットシンボル対の受信によって選
択される。この状態はデータリンク層接続が絶たれてい
ることを知らせる。停止ライン状態（ＨＬＳ）は、８つ
の連続する停止−停止シンボル対の受信によって選択さ
れる。この状態はＤＭ４８による光ファイバインタフェ
ース５６のクリアを知らせる。クワイエットライン状態
（ＱＬＳ）は８つの連続するクワイエット−クワイエッ
トシンボル対の受信によって選択される。この状態の使
用は確保される。

【００６５】３．データリンク確立データリンク確立は、データ移動装置（ＤＭ）４８とホ
ストインタフェースアダプタ（ＨＩＡ）５２との間の初
期相互作用である。これは、これらの間の物理相互接続
の正しさを確証し、データ経路の両端が一般的なフレー
ムトラフィックの準備ができていることを確立する。こ
れは、すべての一般的なフレームトラフィックに先行し
なくてはならない。ＤＭ４８は、データリンクを確立す
るために肯定応答およびリクエストからなるＨＩＡ５２
とのインタロックハンドシェイクを用いる。データリン
ク確立プロセスのすべてが、ファイルキャッシュハンド
ラソフトウェア４０からＤＭ４８に最初のオーダコード
が受取られる前に完了していなくてはならない。オーダ
コードは、ホストコンピュータシステム１２に関してフ
ァイルにアクセスするためのファイルキャッシュシステ
ム１８に対するリクエストである。

【００６６】図１１−１６はデータリンク確立のために
行なわれる処理ステップを示すフローチャートである。
データリンク確立プロセスは図１１の開始ステップ３０
０で始まる。まず、データ移動装置（ＤＭ）がステップ
３０２でそのＰＬＡＹＥＲ＋コンポーネントを初期化す
る。ステップ３０４でＤＭは両方の光ファイバリンクを
介してホストインタフェースアダプタ（ＨＩＡ）に停止
ライン状態（ＨＬＳ）を送る。ＨＩＡがステップ３０６
でいずれの光ファイバリンクでもＨＬＳを検出しなけれ
ば、プロセスはノーの経路３０８を取ってＨＬＳを検出
するまで光ファイバリンクを再チェックする。ＨＬＳが
検出されれば、イエスの経路３１０を取ってステップ３
１２に進み、ここでＨＩＡはそのＰＬＡＹＥＲ＋コンポ
ーネントを初期化する。ステップ３１４でＨＩＡは、両
方の光ファイバリンクでＨＬＳが受取られたかどうかを
判断する。受取られていなければ、ノーの経路３１６を
取って、ＨＩＡは、両方のリンクでＨＬＳを検出するま
でＨＬＳをチェックし続ける。

【００６７】両方の停止ライン状態（ＨＬＳ）信号が受
取られれば、イエスの経路３１８を取ってステップ３２
０に進み、ここでホストインタフェースアダプタ（ＨＩ
Ａ）は２５６マイクロ秒待つ。次に、ステップ３２２で
ＨＩＡは、両方の光ファイバリンクでＨＬＳがまだ存在
すること（すなわちラインの状態が変わっていないこ
と）を確認する。ＨＬＳが両方のリンクで存在するので
なければ、ノーの経路３２４を取ってステップ３２６の
終了シーケンスに進み、ＨＩＡはＤＭにマスタライン状
態（ＭＬＳ）を送る。ステップ３２８でＨＩＡはその光
パイプフレーム制御（ＬＰＦＣ）をクリアし、ステップ
３３０でデータリンク確立の処理を終了する。ＨＬＳが
両方のリンクでまだ存在すれば、イエスの経路３３２を
取って図１２のステップ３３４に進む。このステップ
で、ＨＩＡは肯定応答として光ファイバリンクの両方を
介してＨＬＳを送る。ＨＩＡがＨＬＳを送った結果とし
てステップ３３６で新しいライン状態がＤＭに受取られ
ていなければ、ノーの経路３３８を取ってステップ３４
０に進む。ＤＭによってオーダコードが受取られれば、
データリンク確立プロセスは終了される。プロセスはイ
エスの経路３４２をとって終了ステップ３４４に進む。
ＤＭによってオーダコードが受取られていなければ、ノ
ーの経路３４６を取って、ＤＭはそのライン状態を再び
チェックする。

【００６８】ＤＭによって新しい状態が受取られれば、
イエスの経路３４８を取って、ＤＭはステップ３５０で
新しいライン状態がＨＬＳであるかどうかを判断するチ
ェックを行なう。もしそうでなければ、ノーの経路３５
２を取って、処理はステップ３４４で終了する。新しい
状態がＨＬＳであれば、イエスの経路３５４を取ってス
テップ３５６に進み、ＤＭは２５６マイクロ秒の間待
つ。この後、ＤＭが両方の光ファイバリンクにおいてＨ
ＬＳを有していなければ（ステップ３５８）、ノーの経
路３６０を取って処理は終了する。ＤＭがまだ両方のリ
ンクでＨＬＳを有していれば、イエスの経路３６１を取
って、処理はステップ３６２に続き、ＤＭはそのＰＬＡ
ＹＥＲ＋コンポーネントのトランスミッタをアクティブ
ライン状態（ＡＬＳ）に置き、アイドルシンボルストリ
ームがリンクの両方に送られることを引起こす。

【００６９】次に、図１３においてホストインタフェー
スアダプタ（ＨＩＡ）はステップ３６４で新しいライン
状態が受取られたかどうかを判断する。新しいライン状
態がまだ受取られていなければ、ノーの経路３６６を取
って、ＨＩＡはステップ３６８で１００マイクロ秒タイ
マをチェックする。タイマが切れていなければ、ノーの
経路３７０を取ってステップ３６４に戻り、新しいライ
ン状態を再びチェックする。タイマが切れていれば、イ
エスの経路３７２を取ってステップ３７４に進み、ＨＩ
Ａはデータ移動装置（ＤＭ）にＭＬＳを送る。次にステ
ップ３７６で、ＨＩＡはそのＰＬＡＹＥＲ＋エラーレジ
スタのすべてをクリアし、処理は図１１のステップ３０
６に続く。

【００７０】新しいライン状態がＨＩＡによって受取ら
れると、イエスの経路３７８が取られる。ＨＩＡはステ
ップ３８０で新しいライン状態がアイドルライン状態
（ＩＬＳ）であるかどうかを判断する。ＩＬＳは、ＤＭ
によって送られるアイドルシンボル対を受取ることによ
って起こる。新しいライン状態がＩＬＳでなければ、ノ
ーの経路３８２を取ってステップ３７４に進み、処理は
上述のように続けられる。ＩＬＳが受取られていれば、
イエスの経路３８４を取ってステップ３８６に進む。こ
のステップで、ＨＩＡはそのＰＬＡＹＥＲ＋コンポーネ
ント内のトランスミッタをＡＬＳに置く。次に、ステッ
プ３８８でＨＩＡはそのＰＬＡＹＥＲ＋エラーレジスタ
のすべてをクリアする。次にステップ３９０でＤＭに新
しいライン状態が受取られたかどうかを判断する。新し
いライン状態がまだ受取られていなければ、ノーの経路
３９２を取ってステップ３９４に進む。ＤＭによってオ
ーダコードが受取られていれば、イエスの経路３９６を
取って、処理はステップ３９８で終了する。オーダコー
ドが受取られていなければ、ノーの経路４００を取って
ステップ３９０に戻る。新しいライン状態がＤＭによっ
て受取られていれば、イエスの経路４０２を取って処理
は図１４のステップ４０４に続く。

【００７１】ホストインタフェースアダプタ（ＨＩＡ）
によって検出された新しいライン状態がアイドルライン
状態（ＩＬＳ）でなければ、ノーの経路４０６を取って
処理は図１１の終了シーケンスに続く。新しいライン状
態がＩＬＳであれば、イエスの経路４０８を取ってステ
ップ４１０に進み、データ移動装置（ＤＭ）はＨＩＡに
ケーブル確証フレームを送る。ＨＩＡがこのフレームを
受取らなければ（ステップ４１２）、ノーの経路４１４
を取って処理は図１１の終了シーケンスに進む。ＨＩＡ
がこのフレームを受取れば、イエスの経路４１６を取っ
て、ＨＩＡをステップ４１８でこれがまだＡＬＳまたは
ＩＬＳにあることを確認する。そうでなければ、ノーの
経路４２０を取って、処理は図１１の終了シーケンスに
続く。ＨＩＡがまだＡＬＳまたはＩＬＳにあれば、イエ
スの経路４２２を取ってステップ４２４に進む。このス
テップでＨＩＡは光ファイバリンクが適切に接続されて
いるかどうかを判断する。適切に接続されていなけれ
ば、ノーの経路４２６を取って、処理は図１１の終了シ
ーケンスに進む。リンクが適切に接続されていれば、イ
エスの経路４２８を取って、ＨＩＡはステップ４３０で
ＤＭにケーブル確証応答を送る。次に処理は図１５のス
テップ４３２に続く。

【００７２】データ移動装置（ＤＭ）がケーブル確証応
答を受取らなければ、ノーの経路４３４を取って、デー
タリンク確立処理は終了する。ＤＭによって応答が受取
られれば、イエスの経路４３６を取ってＤＭはステップ
４３８でオーダコードがホストシステムから受取られた
かどうかをチェックする。オーダコードが受取られてい
れば、イエスの経路４４０を取って処理は終了する。オ
ーダコードが受取られていなければ、ノーの経路４４２
を取ってステップ４４４に進み、ＤＭはまだアクティブ
ライン状態（ＡＬＳ）またはアイドルライン状態（ＩＬ
Ｓ）にあることを確認する。そうでなければ、ノーの経
路４４６を取って処理は終了する。ライン状態がまだＡ
ＬＳまたはＩＬＳにあれば、イエスの経路４４８を取っ
てステップ４５０に進む。ステップ４５０でＤＭはその
光ファイバリンクをチェックして、これらが適切に接続
されていることを確認する。もし適切に接続されていな
ければ、ノーの経路４５２を取って処理は終了する。も
し適切に接続されていれば、イエスの経路４５３を取っ
て、図１６のステップ４５４に続く。

【００７３】ステップ４５４で、データ移動装置（Ｄ
Ｍ）はＨＩＡに確証肯定応答を送る。ステップ４５６で
ＤＭはデータリンクが確立されたことを宣言する。ステ
ップ４５８でＨＩＡが確証肯定応答を受取っていなけれ
ば、ノーの経路４６０を取って図１１の終了シーケンス
に進む。肯定応答が受取られれば、イエスの経路４６２
が取られる。ＨＩＡがＡＬＳまたはＩＬＳになければ
（ステップ４６４）、ノーの経路４６６が取られて図１
１の終了シーケンスに進む。ＨＩＡのライン状態がＡＬ
ＳまたはＩＬＳであれば、イエスの経路４６８を取って
ステップ４７０に進み、ＨＩＡはデータリンクが確立さ
れたことを宣言する。確立プロセスはステップ４７２で
終了する。

【００７４】データリンクが確立されれば、ＤＭおよび
ＨＩＡは論理的に接続されたと考えられ、一般的な情報
フレームをインタフェースを介して送ることができる。
ＤＭまたはＨＩＡはいずれも、マスタライン状態を設定
するように停止−クワイエットシンボル対のストリーム
を送ることによって、データリンクを論理的に断つこと
ができる。データリンの接続が絶たれれば、データリン
クを介してフレームを再び送る前にデータリンク確立プ
ロセスを繰返さなくてはならない。

【００７５】４．フレームデータリンクが確立されれば、データ移動装置（ＤＭ）
４８とホストインタフェースアダプタ（ＨＩＡ）５２と
の間で伝送される情報のすべては、リンクが論理的に接
続を絶たれるまでフレームの形態にある。フレームには
３つのタイプがある。第１のタイプのフレームは機能フ
レームである。機能フレームはホストシステム１２とフ
ァイルキャッシュシステム１８との間のデータ、状態お
よびコマンドのすべてを有する。第２のタイプのフレー
ムは肯定応答フレームである。肯定応答フレームは、フ
ロー制御およびデータリンクエラーリカバリのために使
用されるデータリンク制御情報のみを含む。第３のタイ
プのフレームはコンタクトフレームである。これはデー
タリンクエラーリカバリのためのみに用いられる。図１
７は光ファイバインタフェース上で伝送されるフレーム
の一般的なフォーマットを示す図である。このフォーマ
ットは光パイプフレーム制御（ＬＰＦＣ）１３２とＰＬ
ＡＹＥＲ＋コンポーネントとの間のインタフェースで用
いられる。この発明の好ましい実施例は専用ポイントツ
ーポイント光ファイバインタフェースであり、非ＦＤＤ
Ｉアプリケーション（すなわちトークンリングＬＡＮで
ない）であるが、各ファイバについてＦＤＤＩフレーミ
ングの一般的な規則には従わなくてはならない。特に、
各ファイバにおける各フレームは有効ＦＤＤＩ開始デリ
ミタ（ＳＤ）で始まり、各フレームについて有効ＦＤＤ
Ｉ終了デリミタ（ＥＤ）で終了しなくてはならない。さ
らに、フレームサイズは３ないし４５００バイト長でな
くてはならない。しかしながら、好ましい実施例では、
データ転送サイズは、システムの性能の理由で１２７の
３６ビットワード（５０８バイト）に制限される。この
制限は最大フレーム長制限を満たし、データ転送フレー
ム以外のフレームタイプに長いデータ転送が介在するこ
とを可能にする。好ましい実施例では、各フレームは２
バイトのＦＣフィールド（各ファイバにつき１バイ
ト）、２バイトのＩＤフィールド（各ファイバにつき１
バイト）、８バイトのＦＣＳフィールド（各ファイバに
つき４バイト）、および０ないし５０８バイトのデータ
（各ファイバにつき０ないし２５４バイト）を含む。図
１７において、図示される各ブロックは、その長さが可
変のバイト数である情報（ＩＮＦＯ）フィールドを除い
て、光ファイバリンクを介して伝送される、１つの８ビ
ットバイトの情報である。ファイバ０は図８からの光フ
ァイバリンク１４２を表わし、ファイバ１は光ファイバ
リンク１４４を表わす。

【００７６】光ファイバインタフェースを介して転送さ
れるフレームの内容は以下のとおりである。通常は１６
のアイドルシンボル（クロック同期化を確立し、かつ維
持するために用いられる最大周波数信号）からなるプリ
アンブルフィールドがすべての伝送に先行する。プリア
ンブルの部分は「ＩＩ」シンボル対４７４として図示さ
れる。すべてのフレームは光ファイバリンクの両方にお
いてフレームデレミタの開始で始まる。開始デリミタ
（ＳＤ）フィールド４７６は、データ伝送シーケンスの
開始境界を表わすのに用いられる「ＪＫ」シンボル対を
含む。このシンボル対が発生することによって、フレー
ムの開始を知らせるのに加えて、受信するＰＬＡＹＥＲ
＋コンポーネントがシンボル対境界を確立することを可
能にする。ＰＬＡＹＥＲ＋コンポーネントはまた各ファ
イバにおける入来「ＪＫ」対を用いて、２つの光ファイ
バリンクを介して受取られた情報のスキューを除く。Ｓ
Ｄの発生は物理層の機能であり、データリンク層プロト
コルには透明である。ＳＤ４７６は各ファイバを介して
同時に伝送される。

【００７７】フレーム制御（ＦＣ）フィールド４７８は
フレームのタイプおよびその特性を識別する。図１８は
フレーム制御フィールドのフォーマットの図である。Ｆ
Ｃフィールドは、レシーバがフレームの残りをどう解釈
するべきかを示す、フレームに関する制御情報を含む。
ＦＣフィールド４７８は１バイトの長さを有し、両方の
ファイバを介して同時に伝送される。図示のように、Ｆ
Ｃ４７８の上位４ビット（ビット０−３）は、フレーム
の主カテゴリを示すようにマスタビットとされて、下位
４ビット（ビット４−７）はフレームのサブカテゴリを
示すようにマスタビットとされる。主カテゴリは３６ビ
ットモードデータ、３２ビットモードデータ、アクティ
ビティ制御ブロック（ＡＣＢ）転送、および肯定／否定
応答（ＡＣＫ／ＮＡＫ）である。サブカテゴリは、部分
伝送、最終伝送、転送アボート、コマンド／ステータ
ス、読出再接続、書込再接続、ＵＰＩメッセージ、肯定
応答、否定応答、致命的誤り、およびコンタクトフレー
ムである。各ＦＣフィールドについてセットされるのは
主カテゴリビット１つとサブカテゴリビット１つだけで
ある。

【００７８】図１７に戻って、識別フィールド４８０
は、３つのタイプのフレームの各々について異なる情報
を含む。ＩＤフィールドの内容は後述する。

【００７９】ファイバ０上の情報フィールド４８２は、
送信ノードによって供給された偶数バイトのデータを含
む。ファイバ１上の情報フィールド４８４は送信ノード
によって供給された奇数バイトのデータを含む。

【００８０】フレームチェックシーケンス（ＦＣＳ）フ
ィールド４８６は、フレーム内の誤ったデータビットお
よびビットの誤ったフレームへの付加またはフレームか
らの削除を検出するのに用いられる巡回冗長検査であ
る。ＦＣＳ値は４バイト長である。ＳＤ４７６および終
了デリミタ（ＥＤ）４９０フィールドはＦＣＳによって
カバーされない。ＦＣＳフィールド自体を含む、フレー
ム内の他のフィールドはすべて、ＦＣＳによってカバー
される。ＦＣＳフィールド４８６は常に偶数バイト境界
から始まる。ＦＣＳは各ファイバについて別個に計算さ
れる。ＦＣＳ４８６はファイバ０を介して伝送されるフ
レームから計算され、ＦＣＳ４８８はファイバ１を介し
て伝送されるフレームから計算される。ＦＣＳの発生、
伝送、およびチェックは物理層の機能であり、データリ
ンク層には透明である。データリンク層は、エラーが検
出されたかどうかだけを認識する。フレーム内のデータ
に続くＦＣＳ整式は、伝送されたデータの保全性の確認
を与える。この標準的な整式のアルゴリズムは、「トー
クンリングアクセス方法および物理層仕様」（“Token
Ring Access Method and Physical Layer Specificatio
ns”）と題するＡＮＳＩ／ＩＥＥＥ規格８０２．５−１
９８５に見られる。

【００８１】ＥＤフィールド４９０は、すべての通常の
データの伝送を終了させる「ＴＴ」シンボル対である。
これはフレームが終了し、各ファイバについてそれに先
行した４バイトがＦＣＳとして解釈されるべきであるこ
とを示す。ＥＤ４９０が各ファイバを介して同時に伝送
される。「ＴＴ」シンボル対の発生は物理層の機能であ
り、データリンク層には透明である。ＥＤ４９０には、
次のフレームの前に少なくとも８のアイドルシンボル対
（「ＩＩ」）が後に続かなくてはならない。このアイド
ル（ＩＩ）フィールド４９２は、伝送間のリンクの通常
の状態を示す。これはクロック同期化を確立し、維持す
る継続的な充填パターンを与える。最小で１６のＩＤＬ
Ｅシンボルが、データ伝送の間に各ファイバを介して伝
送されなければならない。アイドルシンボルの発生は物
理層の機能であり、データリンク層には透明である。

【００８２】ａ．機能フレーム機能フレームのフォーマットは、ＩＤフィールドを除い
て図１７に示される一般的なフレームフォーマットと同
じである。ファイバ０において、ＩＤフィールド４８０
はアクティビティ制御ブロック識別子（ＡＣＢＩＤ）
を含む。ファイバ１において、ＩＤフィールド４８０は
０ないし１５のシーケンス番号を含む。これらのデータ
アイテムは、データ伝送を経路指定し、かつ管理するた
めにＤＭ４８およびＨＩＡ５２制御論理によって用いら
れる。シーケンス番号は、後続の肯定／否定応答フレー
ムを現在のフレームに相関させるために用いられる。ア
クティビティ制御ブロックＩＤは、ユーザファイルの部
分をステージおよびデステージするのに必要なタスクを
管理するためにファイルキャッシュシステム１８マイク
ロコードによって用いられる識別子である。

【００８３】ほとんどの機能フレームは、１のコマンド
フレーム、１のステータスフレーム、または１のデータ
フレームを表わす情報フィールド４８２を有する。ＳＥ
ＮＤＦＸＦＡ／ＬＰＦＣインタフェースで用いられる３
２ビットワードは、８ビットバイトに分割されてフレー
ムに置かれる。図１９はデータを機能フレームの情報フ
ィールドにパックするためのフォーマットを示すブロッ
ク図である。すべての偶数バイトはファイバ０を介して
伝送され、すべての奇数バイトはファイバ１を介して伝
送され、図示のとおりである。

【００８４】５０４バイト長を超えるデータ転送動作
は、伝送のための複数のフレームに分割される。どのフ
レームの情報フィールド４８２もその最大長は５０４バ
イトである。「部分的伝送」に関するフレーム制御フィ
ールド４７８におけるサブカテゴリインジケータは、こ
のフレームが伝送された後にこのデータ転送のために伝
送されるべきデータがさらに存在すれば、セットされ
る。伝送は次のフレームまたはその数フレーム後に継続
され得る。データ転送が再開されれば、ＩＤフィールド
４８０はデータ転送のための最後のデータフレームに関
するものと同じである。シーケンス番号は、このデータ
転送の最後のデータフレームに関するものと同じではな
い。伝送されるべきデータのバイト数、または伝送され
るように残されているデータのバイト数が５０４以下で
あれば、サブカテゴリインジケータ「最終伝送」がセッ
トされ、これがこのデータ転送に関しての最後のデータ
フレームであることを示す。

【００８５】コマンドフレームは常にデータ移動装置
（ＤＭ）４８からホストインタフェースアダプタ（ＨＩ
Ａ）５２に送られる。ステータスフレームは常にＨＩＡ
からＤＭに伝送される。コマンド／ステータスフレーム
のＩＤフィールド４７８は、特定のデータ転送動作への
相関に必要な識別を与える。フレーム制御フィールド４
７８内のサブカテゴリインジケータ「コマンド／ステー
タス」は、光ファイバインタフェースのどの端部が伝送
しているかに依存して、フレームがコマンドであるか、
またはステータスフレームであるかを特定する。サブカ
テゴリインジケータ「読出再接続」は、受取られてファ
イルキャッシュ内でヒットしていると判断された読出デ
ータ転送リクエストについて読出データ転送が起こりそ
うであることをファイルキャッシュシステム１８が示せ
ば、セットされる。サブカテゴリインジケータ「書込再
接続」は、受取られてファイルキャッシュ内でヒットし
ていると判断された書込データ転送コマンドに関してデ
ータ転送を始めることをファイルキャッシュシステムが
求めれば、セットされる。「再接続」フレームは情報フ
ィールドを含まない。

【００８６】ｂ．肯定／否定応答フレーム肯定／否定応答（ＡＣＫ／ＮＡＫ）フレームは、受取ら
れたすべての機能フレームに応答して送られる。このフ
レームタイプの伝送は、他のすべてのフレームタイプの
伝送に先行する。肯定応答フレームは対応のフレームが
適切に受取られたことを示す。肯定応答フレームの受信
は、前に送られたフレームの実行が（たとえば前に送ら
れたフレームがコマンドフレームであれば）開始された
こと、または達成されたことを意味するわけではない。
否定応答フレームは、失われたか、または破壊されたフ
レームを示し、この失われた、または破壊されたフレー
ムの送り手がこのフレームおよび後続の全フレームを再
び伝送することを起こす。図２０は、光ファイバインタ
フェースを介して伝送される肯定／否定応答フレームの
フォーマットである。これらのＡＣＫ／ＮＡＫフレーム
のフォーマットは、ＩＤフィールド４８０が異なる意味
を有し、情報フィールド４８２がないことを除いては、
一般的なフレームフォーマットと類似している。その代
わりに、ファイバ０上のＩＤフィールド４９４は無視さ
れるが、ファイバ１のＩＤフィールド４９６は、正しく
受取られたフレームのラストグッドシーケンス番号（Ｌ
ＧＳＮ）を含む。

【００８７】ｃ．コンタクトフレーム図２１は、光ファイバインタフェース上のコンタクトフ
レームのフォーマットの図である。ＩＤフィールド４９
８は無視され、いかなる値も有し得る。情報フィールド
は存在しない。

【００８８】５．フレームフロー制御光ファイバインタフェースの各端部には、複数のフレー
ム送信バッファおよび複数の受信フレームバッファがあ
る。好ましい実施例では、８つのフレーム送信バッファ
および８つの受信フレームバッファがある。バッファは
環状の態様で充填され、空にされて、８の深さのＦＩＦ
Ｏキューを論理的に形成する。各バッファは機能フレー
ムを１つ保持する。

【００８９】上述のように、機能フレームはデータ、コ
マンド、またはステータスフレームである。機能フレー
ムは、光ファイバインタフェース５６以外のファイルキ
ャッシュシステム１８およびホスト１２システムの構成
要素によって用いられるデータを含む。光ファイバイン
タフェースの目的はこの情報を転送することである。肯
定および否定応答フレームは、光ファイバインタフェー
スを介しての機能フレームの移動を制御し、確証するた
めのみに用いられる。

【００９０】ファイルキャッシュシステム１８は、光フ
ァイバインタフェースを介しての機能フレームの伝送を
制御するのに時間決めされたスライディングウィンドウ
プロトコルを用いる。この流れ制御プロトコルは光ファ
イバインタフェースの効率を最大にし、情報のオーバフ
ローを防ぎ、エラーを検出し、かつ受動的伝送エラーが
起こったときにフレームを再伝送するように設計され
る。

【００９１】シーケンス番号は機能フレーム制御の中心
である。各機能フレームには、フレームとともに伝送さ
れるシーケンス番号が割当てられる。シーケンス番号は
連続する昇順で割当てられる。好ましい実施例におい
て、４ビットのサイズのカウンタがシーケンス番号を発
生するのに用いられる。しかしながら、カウンタのサイ
ズは一般に１＋Ｌｏｇ（ベース２）Ｎであり、ここでＮ
は送信および受信バッファの数である。シーケンス番号
はフレームが受取られるとき、これが前に受取られたフ
レームに対してシーケンシャルであることを確実にする
ようにチェックされる。シーケンス番号が受入れ可能で
あれば、レシーバはフレームをバッファ処理し、これを
他のエラーについてチェックする。他のエラーが見出さ
れなければ、フレームは有効となる。次にフレームはフ
ァイルキャッシュシステム内の他のどこかの最終宛先に
送られ、そのバッファが再使用される。

【００９２】機能フレームの受け手は、それがエラーな
く受取る機能フレームの各々について肯定応答フレーム
を送る。肯定応答フレームは、フレームが受取られ、か
つ有効受信フレームバッファの数が４つに等しいか、ま
たはそれを下回るとき、または有効受信バッファの数が
５と４の間で遷移するときのみに送られる。肯定応答フ
レームの送信は、フレームを受取った光ファイバインタ
フェースの端部の送信経路における次のフレームブレー
クで起こる。機能フレームは、未決定の（outstanding
）肯定応答を有する３つ以下のフレームが送られたと
きのみに送られる。これらの制約によって光ファイバイ
ンタフェースの他方端で利用可能な受信バッファがその
ためにないフレームの送信を防ぐ。

【００９３】時間決めされたスライディングウィンドウ
プロトコルは、圧縮された肯定応答を用いる。肯定応答
フレームが受取られると、これは、最後に応答したもの
からそのシーケンス番号が肯定応答フレームに含まれる
ものを含み、そこまでのすべてのフレームに対して効果
的に肯定応答する。否定応答フレームは、最後に応答し
たものからそのシーケンス番号がラストグッドシーケン
ス番号フィールド４９６に含まれるものを含み、そこま
でのすべてのフレームについて応答する。その後に送ら
れたフレームはすべて誤っていると考えられ、再送信さ
れなくてはならない。

【００９４】機能フレームにおいて、受動的エラーが検
出されれば、レシーバによってＮＡＫフレームが発生さ
れ、受信ＦＸＦＡにおいて４つ以下の有効フレームがあ
るとすぐに送られる。これは、受取ったラストグッドフ
レームのシーケンス番号を含み、そのため送り手は欠陥
フレームおよび続いて送られたすべてのフレームを再送
信できる。受け手はエラーを検出した後、それが受取る
すべてのフレーム（ＡＣＫおよびＮＡＫを除く）を、エ
ラーであった機能フレームの再送信をうまく受取るま
で、無視する。再送信されたフレームはその元のシーケ
ンス番号を有する。

【００９５】機能フレームは、そのフレームが肯定応答
されるまで、再試行が必要となるときに備えて、光ファ
イバインタフェースの送信端においてそのその送信バッ
ファ内で保持されなくてはならない。

【００９６】このプロトコルによって２つのタイマ、す
なわち肯定応答タイマおよび否定応答タイマが用いられ
る。ＡＣＫタイマの間隔は２００ミリ秒であり、ＮＡＫ
タイマの間隔は４００マイクロ秒である。ＡＣＫタイマ
は機能フレームが送られると必ず初期化される。これ
は、送られた機能フレームについて処理中の肯定応答が
あれば常に動作している。このタイマが切れると、送り
手は「コンタクトモード」に入る。送り手は受け手にコ
ンタクトフレームを送る。コンタクトフレームに関して
ＡＣＫタイマが切れると、送信側は通常これを致命的誤
りとみなし、この誤りはファイルキャッシュシステムの
保守処理構成要素に報告される。コンタクトフレーム
は、コンタクトフレームタイムアウトにおいて不定期で
再試行される。受け手は常にコンタクトフレームにはＮ
ＡＫで応答する。送信側がＮＡＫを受取ると、これはＮ
ＡＫで特定されたラストグッドシーケンス番号から始ま
りそれが送ったすべての機能フレームを送ることによっ
て応答する。

【００９７】否定応答タイマは、ＮＡＫが送られると必
ず初期化され、活性化される。再送信が受取られる前に
ＮＡＫタイマが切れると、ＮＡＫが一度再送信される。

【００９８】光ファイバインタフェースにおける破壊シ
ンボルは、結果として「ロスト（失われた）フレーム」
につながり得る。これは、フレームの始めのシンボルの
破壊によってレシーバがフレームの始めを認識するのが
難しいか、または不可能となるときに特に当て嵌まる。
ロストフレームは不適切なシーケンス番号によって検出
される。この場合、送信側のＡＣＫタイマは切れ、送信
側が「コンタクトモード」に入ることとなる。このモー
ドにおいて、送信側はコンタクトフレームを送り、その
フレームについてＮＡＫを待つ。受信側はコンタクトフ
レームに応答してＮＡＫを送る。送信側がＮＡＫを受取
ると、ロストフレームを再び送り、「コンタクトモー
ド」を終了する。

【００９９】ＮＡＫの検出の際に、送信側は現在のフレ
ームの送信を終える。次にこれは、それについてＮＡＫ
が受取られたフレームの始めから再送信を始める。再送
信はＮＡＫが受取られる限り継続的に起こり得る。

【０１００】Ｄ．光パイプフレーム制御（ＬＰＦＣ）１．機能の説明光パイプフレーム制御（ＬＰＦＣ）１３２（図５参照）
は、ＰＬＡＹＥＲ＋コンポーネント１３８、１４０への
アクセスを与える。これはまた、マイクロシーケンサバ
スコントローラ（ＵＳＢＣ）９４、９６へのインタフェ
ース、およびＰＬＡＹＥＲ＋コンポーネントへの制御バ
ス（ＣＢＵＳ）（図示せず）インタフェースを含む。Ｕ
ＳＢＣインタフェース１０４は、ＬＰＦＣ１３２のエラ
ー報告、割込設定、および初期化を制御するために用い
られる。ＣＢＵＳインタフェースは、ＰＬＡＹＥＲ＋コ
ンポーネントにおける制御および状態レジスタを初期化
し、調べるために用いられる。ＬＰＦＣは、専用ポイン
トツーポイント光ファイバインタフェースのために特定
的に設計される。ＬＰＦＣは、２５６のピンを備えた４
４８ＣＭＯＳＶＬＳＩオプションであり、そのうちの
１９６本は機能的使用のために用いることができる。

【０１０１】送信方向において、ＬＰＦＣ１３２は、送
信フレーム転送機構（ＦＸＦＡ）１２８から各々が４つ
の８ビットバイトを含む３２ビットデータワードパケッ
トを取込み、これらを１２．５ＭＨｚローカルオシレー
タに同期化し、再フォーマットして、ＰＬＡＹＥＲ＋コ
ンポーネントへの送信のためのフレームに符号化する。
ＬＰＦＣは各フレームの前部に開始デリミタ（ＳＤ）４
７６を置く。各フレームはデータのための８ビットおよ
び制御のための１ビットの９ビットバイトを用いてＬＰ
ＦＣによって構成される。ＬＰＦＣはフレームチェック
シーケンス（ＦＣＳ）４８６、４８８を発生して、それ
を各フレームに含む。ＬＰＦＣはまた各フレームの終わ
りに終了デリミタ（ＥＤ）４９０を付加する。次にこれ
は光ファイバリンクを介しての後続の送信のために１８
ビットコード（倍バイト幅）でＰＬＡＹＥＲ＋コンポー
ネントのメディアアクセスコントローラ（ＭＡＣ）イン
タフェースの送信部分にフレームを送る。

【０１０２】受信方向において、ＬＰＦＣ１３２はＰＬ
ＡＹＥＲ＋コンポーネントの１８ビットＭＡＣ受信イン
タフェースからデータを受入れる。これはＳＤ４７６と
ＥＤ４９０との間のデータシンボルを探すことによって
パケットフォーマットを確証し、ＦＣＳチェックを行な
う。次に倍バイト幅データを３２ビットワードにパック
して、システムクロックに再同期化させ、データをＲＥ
ＣＦＸＦＡ１５６に渡す。ＬＰＦＣによってエラーが
検出されなければ、データが良好であることをＲＥＣ
ＦＸＦＡ１５６に示す。ＬＰＦＣ１３２によってエラー
が検出されれば、このデータを廃棄するようにＲＥＣ
ＦＸＦＡ１５６に指示する。

【０１０３】２．ＬＰＦＣコンポーネント光パイプフレーム制御（ＬＰＦＣ）で用いられる主な構
成要素は２つある。

【０１０４】第１の構成要素は、４０ビット幅、８ワー
ドの深さの非同期先入れ先出し（ＦＩＦＯ）バッファで
ある。これは非同期境界処理、およびシステムクロック
によって駆動される論理とローカルクロックによって駆
動される論理との間の速度一致論理を与える。ＦＩＦＯ
の動作は、これらの２つの独立したクロックの制御下に
ある。バッファは環状の態様で４０ビットワードの入来
するストリームによって充填される。８つのバッファ位
置の各々は有効フラグを有し、これらは対応するバッフ
ァ位置に入来するストリームから新しいデータワードが
ロードされるとセットされる。有効フラグは出力クロッ
クに再同期化される。出力制御論理は環状の態様で再同
期化された有効フラグをテストし、各有効フラグがセッ
トされるのを待つ。有効フラグが活性となれば、対応す
るバッファ位置のワードが出力され、その有効フラグは
クリアされる。ＦＩＦＯは必要に応じて入来するデータ
ストリームを止めることができる。これはオーバランお
よびアンダランエラーも検出する。

【０１０５】第２の主な構成要素はフレームチェックシ
ーケンス（ＦＣＳ）論理であり、８ビット幅データスト
リームを取込み、エラー検出の目的のために用いられる
３２ビットＦＣＳ値を発生する。

【０１０６】３．トランスミッタ論理トランスミッタ論理は送出フレーム転送機構（ＳＥＮＤ
ＦＸＦＡ）からデータを受取り、データをローカルク
ロックに再同期化させ、このデータをパケットの形態に
して、パケットをＰＬＡＹＥＲ＋コンポーネントの送信
セクションに渡す。

【０１０７】図２２は光パイプフレーム制御ゲートアレ
イのトランスミッタ論理のブロック図である。ＳＥＮＤ
ＦＸＦＡ１２８が送信すべきデータを持たなければ、
信号ライトデータトランスファ（図示せず）およびライ
トデータバリッド（図示せず）が不活性となる。ライト
データトランスファ信号は、ＳＥＮＤＦＸＦＡ１２８
からＬＰＦＣ１３２への情報パケットの送信の間アクテ
ィブである。ＳＥＮＤＦＸＦＡによるこの信号の不活性
から活性への遷移は、新しい情報パケットの開始を示
す。この信号の活性から不活性への遷移は情報パケット
の終了を示す。ライトデータバリッド信号は、ＳＥＮＤ
ＦＸＦＡによって活性とされて、３２の書込データラ
イン５００の現在の内容が、光ファイバリンクを介して
送られるべき情報パケットの次の有効ワードであること
をＬＰＦＣに示す。

【０１０８】データワードは書込データライン５００か
ら取られ、入力レジスタ（ＩＮＲＥＧ）５０２にスト
アされる。この情報は３２ビットのデータおよび２ビッ
トのパリティからなる。データはシステムクロックの制
御下で非同期ＦＩＦＯ５０４にロードされる。データは
非同期ＦＩＦＯ５０４においてローカルクロックに再同
期化され、ローカルクロックの制御下でＦＩＦＯからレ
ジスタ０（ＲＥＧ０）５０６に出力される。３２ビット
データワードは２つの１６ビットワードに分割され、２
つの連続する８０ナノ秒サイクルでマルチプレクサ（Ｍ
ＵＸ）５０８を介して送信パイプラインにロードされ
る。送信パイプラインは直列に接続される３つのレジス
タ（レジスタ１５１０、レジスタ２５１２、および
レジスタ３５１４）からなる。

【０１０９】送信パイプライン内の２つのバイト幅経路
の各々について別個のＦＣＳ値が発生される。データは
ＭＵＸ５０８によってＦＣＳジェネレータ論理５１６に
渡される。バイト幅経路の各々は、ＦＣＳジェネレータ
論理の別個のセクションに供給される。各ＦＣＳジェネ
レータ論理セクションは３２ビットＦＣＳ値を発生し、
反転されてそのデータストリームの終わりに付加され
る。送信パイプラインの終わりに、シンボルジェネレー
タ論理５１８、データ経路、ＦＣＳジェネレータ５１
６、およびＭＵＸ５２０からの情報を用いてフレームが
形成される。シンボルジェネレータ論理５１８はフレー
ムに関する開始デリミタ（ＳＤ）および終了デリミタ
（ＥＤ）を与える。フレームは９ビットＰＬＡＹＥＲ＋
コードに符号化され、レジスタ４（ＲＥＧ４）５２２に
ストアされる。次にフレームはレジスタ５（ＲＥＧ５）
５２４から出力され、各バイトが、２つの送信光ファイ
バリンクの一方を介しての送信のために８０ナノ秒ごと
に２つのＰＬＡＹＥＲ＋コンポーネントの１つに送られ
る。フレームは１６の送信データライン５２６を介して
送られる。

【０１１０】送るべきデータパケットがなければ、シン
ボルジェネレータ５１８はアイドルシンボル対のストリ
ームを出力する。

【０１１１】トランスミッタ論理は、マイクロシーケン
サバスコントローラの制御下で不能化され得る。

【０１１２】４．レシーバ論理レシーバ論理はＰＬＡＹＥＲ＋コンポーネントの受信セ
クションからデータパケットを受取り、それらを変換
し、エラーについてチェックし、システムクロックに再
同期化させ、受信ＦＸＦＡに渡す。

【０１１３】図２３は光パイプフレーム制御ゲートアレ
イのレシーバ論理のブロック図である。２つのＰＬＡＹ
ＥＲ＋コンポーネントの各々は、データ情報および制御
シンボルを表わす９ビットの符号化された情報のストリ
ームをＬＰＦＣ１３２に送る。データは１６の受信デー
タライン５２８を介して受取られ、入力レジスタ（ＩＮ
ＲＥＧ）５３０でストアされる。２つのストリームは
ＩＮＲＥＧ５３０にストアされる際に連結される。デ
ータはヒストリーキュー５３２およびレジスタ０（ＲＥ
Ｇ０）５３４に渡される。データは次に二重ＦＣＳチェ
ッカ論理セクション５３６、５３８によってチェックさ
れて、ＦＣＳ値が正しい、すなわち光ファイバリンクを
介してのデータの送信が良好であることを示すかどうか
を判断する。各バイトストリームはＦＣＳチェックにつ
いて独立して扱われる。新しいＦＣＳが各入来バイトス
トリームについて発生され、受信されたＦＣＳ値と比較
される。この冗長性によって、光ファイバインタフェー
スのいずれの端部におけるＦＣＳ論理内のいかなる単一
の誤りも直ちに検出されることが確実となる。ＦＣＳ値
は等しくなくてはならず、データパケットが有効とされ
る前の受信ＦＣＳコードの反転でなくてはならない。

【０１１４】データは７つのレジスタ５４０、５４２、
５４４、５４６、５４８、５５０および５５２からなる
受信パイプラインを介して渡される。データの流れが受
信パイプラインを介する際に、これはデコードされ、プ
ロトコルおよびデータエラーについてチェックされ、レ
ジスタ８（ＲＥＧ８）５５４およびレジスタ９（ＲＥＧ
９）５５６でのストアまでに３２ビットワードに再フォ
ーマットされる。

【０１１５】次に、これらの３２ビットワードはシステ
ムクロックに再同期化される。これらはＲＥＧ８５５
４およびＲＥＧ９５５６からローカルクロックの制御
下で非同期ＦＩＦＯ５５８にロードされ、システムクロ
ックの制御下で除去される。データは非同期ＦＩＦＯ５
５８から抽出され、出力レジスタ０（ＯＵＴ０）５６０
にストアされる。データは次に、３２の読出データ転送
ライン５６４を介したＲＥＣＦＸＦＡ１５６への送信
のために出力レジスタ１（ＯＵＴ１）５６２に渡され
る。

【０１１６】光パイプフレーム制御（ＬＰＦＣ）１３２
は、データパケットを受信フレーム転送機構（ＲＥＣ
ＦＸＦＡ）に、読出データ転送ライン（図示せず）を各
パケットの始めに立上げることによって提供する。この
信号は、ＲＥＣＦＸＦＡ１５６へのパケットの転送の
間はハイのままである。読出データ有効ライン（図示せ
ず）は、読出データ転送ラインが次の有効データワード
を含むサイクルごとにＬＰＦＣ１３２によって活性化さ
れる。転送の最後のワードが渡されているとき、読出最
終ワードライン（図示せず）もまた活性である。ＬＰＦ
Ｃは読出データ転送ラインを立下げ、後続のサイクルで
成功または失敗ラインがこれに続く。成功ラインが活性
化されれば、ＲＥＣＦＸＦＡは通常どおりパケットを
処理する。失敗ラインが活性化されれば、ＲＥＣＦＸ
ＦＡはパケットを廃棄する。いずれかのＰＬＡＹＥＲ＋
コンポーネントからの最初の６データバイトまたはＳＤ
でエラーが起こると、ロストパケットが起こる。ロスト
パケットに関してはＲＥＣＦＸＦＡへのインタフェース
はアイドルのままである。

【０１１７】ＬＰＦＣ１３２は８の深さの受信ヒストリ
ーキュー５３２を含む。ＰＬＡＹＥＲ＋コンポーネント
から受取られた各データワードは、受取られるとヒスト
リーキュー５３２に入れられる。エラーが起こると、ヒ
ストリーキューは不能化され、エラーの前に受取られた
最後の８ワードをセーブする。

【０１１８】レシーバ論理は、マイクロシーケンサバス
コントローラの制御下で可能化、および不能化され得
る。不能化されているときも、まだ停止ライン状態（Ｈ
ＬＳ）を認識し、これに応答することができる。データ
パケットが受取られているときにレシーバ論理が不能化
されていれば、パケットは通常どおり受取られる。レシ
ーバ論理が不能化されれば、ＬＰＦＣ１３２はＨＬＳを
除いて入来するシンボルストリームを無視する。

【０１１９】Ｄ．フレーム転送機構（ＦＸＦＡ）フレーム転送機構（ＦＸＦＡ）は、４４８ＣＭＯＳ技
術、２５６機能ピンゲートアレイである。これはデータ
移動装置（ＤＭ）４８およびホストインタフェースアダ
プタ（ＨＩＡ）５２コンポーネントで用いられる。ＦＸ
ＦＡは、１２７の３２ビットワードからなるデータブロ
ック内のデータをバッファ処理する。このバッファ処理
されたデータは、ＬＰＦＣ１３２を介して光ファイバリ
ンクを通って送られるべきであるか、またはＬＰＦＣか
ら受取られている。各ＬＰＦＣについて２つのＦＸＦＡ
があり、１つはデータを送信し、１つはデータを受信す
る。ＦＸＦＡは、送信されているフレームのタイプを示
すように各フレームについてＦＣフィールドを形成す
る。ＦＸＦＡはまた各フレームについてのシーケンス番
号を維持する。シーケンス番号は、光ファイバリンクを
介してフレームが送信され、受信された順番を追跡する
のに用いられる。フレームがインタフェースを介して送
られる際に、受信ＦＸＦＡは、送信にエラーがなければ
光ファイバインタフェースの他方側の送信ＦＸＦＡにＡ
ＣＫを送る。そうでなけば、これはＮＡＫを送って、送
信ＦＸＦＡにデータを再び送るように指示する。

【０１２０】図２４はフレーム転送機構ゲートアレイの
ブロック図である。ＦＸＦＡは、ライン６００を介して
ＤＭデータのワード０、ＤＭコマンド、またはＨＩＡ状
態を受入れ、この情報を書込レジスタ０（Ｗ０ＲＥＧ）
６０２にストアする。ＦＸＦＡは、ライン６０４を介し
てＤＭデータのワード１、ＤＭコマンド、またはＨＩＡ
データを受入れ、この情報を書込レジスタ１（Ｗ１ＲＥ
Ｇ）６０６にストアする。Ｗ０ＲＥＧ６０２およびＷ１
ＲＥＧ６０６の両方の内容は、３６／３２変換論理６０
８に渡される。ＦＸＦＡのこのセクションは、ＤＭ４８
において送信のためのみに用いられる、というのはこれ
がホストシステム１２から得られた３６ビットデータワ
ードをファイルキャッシュシステムの残りで用いられる
３２ビットワードに変換するからである。

【０１２１】ＤＭ４８から受取られ、不揮発性記憶装置
（ＮＶＳ）７０に宛てられるデータのみが３２ビットワ
ードに変換される。他のすべてのコマンドおよびメッセ
ージは３２ビットのデータとされ、３６ビットの入力ワ
ードにおいて右詰めされる。４つの最上位ビットは廃棄
される。このデータはバイパスレジスタ６１０を介し
て、変換されることなく、マルチプレクサ（ＭＵＸ）６
１２に渡される。すべての入力ワードは、３６ビットま
たは３２ビットワードのいずれについても各ハーフワー
ドと関連するパリティビットを有するとみなされる。Ｆ
ＸＦＡはすべてのデータビットおよびそれらのパリティ
ビットを、変換されたワード長についてのパリティを発
生するために用いる。

【０１２２】３２／３６変換論理６１４は、受信ＦＸＦ
Ａの位置においてＤＭ４８でのみ用いられる。ＨＩＡ５
２では、双方のＦＸＦＡへの、およびそこからの送信の
すべては３２ビットワードである。しかしながら、ＤＭ
４８においては、ＲＥＣＦＸＦＡフレーム内のデータ
は、最終的にファイルキャッシュハンドラソフトウェア
４２によって使用されるようにＭ−バス４６送信のため
に３２ビットワードから３６ビットワードに変換されな
くてはならない。ＨＩＡ５２からＤＭ４８への状態の転
送は、３２ビットワードであり、３６ビットフォーマッ
トに右詰めされるとみなされ、したがって変換される必
要はない。ＨＩＡ５２では、いかなる変換も必要とされ
ない。代わりに、データはバイパスレジスタ６１６を介
して送られる。再接続状態および単一ワードＡＣＫ／Ｎ
ＡＫフレームはフレームバッファには入らず、したがっ
て変換されることはない。これらはＡＣＫ／ＮＡＫ受信
論理６１８に再び経路指定され、それぞれライン６２０
および６２２を介してＦＸＦＡから送られる。

【０１２３】コマンドレジスタ（ＣＭＤＲＥＧ）６２
４は、フレーム制御フィールド、ＡＣＫおよびＮＡＫの
ための代替経路である。その内容についてのデータの流
れを制御するＣＭＤＲＥＧ６２４の出力におけるフレ
ーム制御フィールドデコード（図示せず）が存在する。
ＣＭＤＲＥＧは、ＬＰＦＣ１３２からデータを受取る
ＦＸＦＡ位置でのみ用いられる。

【０１２４】フレーム送信制御論理６２６は、ＦＸＦＡ
からのデータの送信を制御するために用いられる。ライ
ン６２８、６２９、６３０および６３１として示される
このインタフェースは、ＦＸＦＡがデータをＬＰＦＣ１
３２またはＭ−バス４６に書込んでいるときに用いられ
る。ＦＸＦＡの送信インタフェースは、フレームが有効
となる、すなわち完全に充填されるか、または書込まれ
るのが終了すると、活性となり、ＦＸＦＡからデータを
送信する。

【０１２５】ＦＸＦＡは、ＬＰＦＣ１３２またはＭ−バ
ス４６によってポーズ信号６２８が活性化されるか、Ｆ
ＸＦＡがＬＰＦＣ１３２から送信致命的ＮＡＫ信号６２
９を受取るか、またはＤＭ４８で内部エラーが検出され
ると、出ていくデータを止める。

【０１２６】２つの主信号がＦＸＦＡからのデータ転送
を制御する。出力データ転送ライン６３０は、フレーム
の転送全体にわたって活性のままであるが、データ有効
であるサイクルを示すアウトデータバリッド信号６３１
は、１度のフレーム転送中に何度も活性となったり、不
活性となったりし得る。アウトデータバリッド信号が不
活性であれば、これはＦＸＦＡから出ていくデータを止
める（転送の順方向）。

【０１２７】フレーム送信制御論理６２６に入力される
他の信号は、フレーム受信制御論理６３４から受取られ
るフレームバリッド制御信号６３２と、ＡＣＫ／ＮＡＫ
受信論理６１８から受取られる再送信フレーム信号６３
６とである。

【０１２８】ＦＸＦＡのフレーム受信制御論理６３４
は、ＦＸＦＡへのデータの受信を制御するように用いら
れる。フレーム受信制御論理６３４は、ＬＰＦＣ１３
２、またはＭ−バス４６のいずれかによってＦＸＦＡが
書込まれているときに用いられる。ＦＸＦＡによるデー
タの受信は受動的である、すなわちこれはそれを駆動す
る論理からのリクエストの際にデータを受取る。このイ
ンタフェースは制御信号６３８、６３９および６４０の
組を有する。ＦＸＦＡは、フレームアベーラブル制御信
号６３８を不活性化して、利用可能なフレームがもうな
いことを示すことにより、入来するデータを止めること
ができる。この信号は、インデータトランスファ６３９
およびインデータバリッド制御６４０信号の両方が活性
であり、充填されているフレームが利用可能な最後のフ
レームである最初のサイクルで不活性化される。この信
号は、ＬＰＦＣＡＣＫが充填されるべき別のフレーム
を開放するまで不活性のままである。

【０１２９】ＦＸＦＡへのデータ転送を制御する２つの
主な信号は、インデータトランスファ６３９およびイン
データバリッド６４０信号である。インデータトランス
ファ信号６３９は、フレームの転送全体にわたって活性
のままであり、インデータバリッド信号６４０はデータ
が有効であるサイクルを示し、１度のフレーム転送の間
に何度も活性または不活性となり得る。インデータバリ
ッド信号６４０は、不活性であれば、ＦＸＦＡに入来す
るデータを止める（転送の順方向）。

【０１３０】ＡＣＫ／ＮＡＫ受信論理６１８は、ＤＭ４
８およびＨＩＡ５２の双方のＲＥＣＦＸＦＡでのみ用い
られる。この論理は、送ったフレームについてライン６
４２を介してすべてのＡＣＫおよびＮＡＫを受取り、受
取られるフレームについてすべてのＡＣＫおよびＮＡＫ
を発生する。送ったフレームについてのＡＣＫおよびＮ
ＡＫは、光ファイバインタフェースの他方端のＦＸＦＡ
からの受信したフレームに関する応答である。光ファイ
バインタフェースを介して送ったフレームのすべてにつ
いて、ＡＣＫまたはＮＡＫが送り返されると期待され
る。ＡＣＫは将来の使用のためにＳＥＮＤＦＸＦＡに
おけるフレームを開放し、ＮＡＫは特定されたフレーム
およびすべての後続のフレームが再び送られなくてはな
らないことを要求する。受取られたフレームについての
ＡＣＫおよびＮＡＫは、そのＦＸＦＡに光ファイバイン
タフェースから送られるフレームについてのＡＣＫおよ
びＮＡＫデータである。これらはＲＥＣＦＸＦＡに入
来するフレームとして発生され、ＳＥＮＤＦＸＦＡに
送られる。ＳＥＮＤＦＸＦＡはこのＡＣＫ／ＮＡＫデ
ータを光ファイバインタフェースの他方端に送り、転送
が成功であるか失敗であるかを示す。ＡＣＫ／ＮＡＫ送
信論理（ＡＣＫ／ＮＡＫＳＮＤ）６４４は、ＡＣＫお
よびＮＡＫの送信を制御する。すべてのＡＣＫおよびＮ
ＡＫは、ＲＥＣＦＸＦＡからＳＥＮＤＦＸＦＡに送
られ、受取られたフレームに関するＡＣＫ／ＮＡＫは次
のフレームブレークで光ファイバリンクを介して送られ
る。ＡＣＫ／ＮＡＫフレーム自体はフレーム転送メモリ
６５４内のフレームバッファを用いないことに注目され
たい。送られるフレームのすべてのＡＣＫはＳＥＮＤ
ＦＸＦＡに入り、フレームトラッキングメモリ６４６を
開放し、そのためＡＣＫで受取られたシーケンス番号と
等しいか、またはそれを下回るシーケンス番号を有する
これらのフレームトラッキングメモリ位置を、他のフレ
ームの送信のために用いることができる。ＮＡＫによっ
てフレームは再送信されることとなり、そのフレームに
ついてはフレームトラッキングメモリ６４６を開放しな
い。ＡＣＫおよびＮＡＫは圧縮され得る。すなわちＡＣ
ＫまたはＮＡＫが受取られると、これはＡＣＫまたはＮ
ＡＫフレームにおけるシーケンス番号と等しいか、また
はそれを下回るシーケンス番号を有するフレームについ
てであるとみなされる。ＡＣＫまたはＮＡＫを伴って送
られたシーケンス番号は、光ファイバインタフェースの
他方端で受取られるラストグッドシーケンス番号であ
る。

【０１３１】フレーム転送メモリ６５４は、ＬＰＦＣ１
３２への送信またはそこからの受信のための１２７まで
の３４ビットワードをバッファ処理するのに用いられ
る。各ワードは３２ビットのデータおよび２ビットのパ
リティからなる。ＦＸＦＡをホストしているＤＭ４８ま
たはＨＩＡ５２はフレーム長を追跡し、少なくとも１サ
イクルの間インデータトランスファおよびインデータバ
リッド信号を立下げなくてはならない前に１２６の３２
ビットワードを送る。ＳＥＮＤＦＸＦＡは、１２７番
目のフレーム位置にチェックサムを挿入する。ＲＥＣ
ＦＸＦＡは、ＬＰＦＣから受取られたチェックサムおよ
びデータをカバーする新しいチェックサムを発生し、こ
の値を１２８番目のフレーム位置に書込む。フレームが
読出されるとき、ＲＥＣＦＸＦＡは両方のチェックサ
ムを除去する。

【０１３２】フレームはＦＸＦＡをホストしているＨＩ
Ａ５２またはＤＭ４８によって書込まれ、フレーム数ビ
ジーカウンタ（図示せず）はフレームが書込まれると増
分する。フレームが充満しているか、または書込が終了
されれば、そのフレームに関するバリッドフラグがセッ
トされる。バリッドフラグがセットされていれば、フレ
ームはＬＰＦＣに送られる準備ができていることを意味
する。フレームがＬＰＦＣに送られた後、送信フラグが
セットされ、バリッドフラグはクリアされる。送信フラ
グは、フレームが光ファイバインタフェースの他方端に
よってうまく肯定応答されれば、クリアされる。これら
のフラグの両方がクリアされるまでフレームを別の転送
のために用いることはできない。ＳＥＮＤＦＸＦＡが
ＮＡＫを受取ったためにフレームが再送信されなくては
ならない場合には、バリッドフラグが再びセットされ
て、送信フラグがクリアされる。

【０１３３】すべての利用可能なフレームバッファ位置
が使用中であれば、フレームアベーラブル信号（図示せ
ず）は不活性となり、ＦＸＦＡをホストしているＤＭ４
８またはＨＩＡ５２は、最後のフレームが充填されると
転送を中断させられる。これは、ＤＭまたはＨＩＡがフ
レームの長さを追跡し、フレームの境界にあるとみな
す、またはこの転送が完了すると、フレームアベーラブ
ル信号が再び活性となるまで送信が中断されるとみな
す。ＦＸＦＡに入来するインデータトランスファおよび
インデータバリッド信号はフレーム間で少なくとも１サ
イクルの間不活性となり、フレームアベーラブル信号が
再活性化された１サイクル後まで活性とはならない。

【０１３４】フレームトラッキングメモリ６４６はＦＸ
ＦＡにおける２つの機能を果たす。まず、これは送られ
るすべてのフレームに先行する、ＬＰＦＣ１３２への第
１のワードとして送られるフレーム制御ワードを登録す
る。第２に、フレームが再送信を必要とするときには、
フレーム制御ワードをストアする。フレームトラッキン
グメモリ６４６は、フレーム受信制御論理６３４によっ
て書込まれ、フレーム送信制御論理６２６によって読出
される２０ビットワードの１６の深さのスタックであ
る。フレームの再送信の際に、フレーム送信制御論理６
２６は、ＮＡＫが受取られると適切なフレームおよび関
連のフレームトラッキングメモリアドレスを選択する。
送信および再送信は、ＳＥＮＤＦＸＦＡによってのみ
行なわれる。

【０１３５】チェックサム（ＣＨＫＳＵＭ）論理６４
８は２つの部分、すなわち入力チェックサムストアおよ
び出力チェックサム比較を有する。フレームバッファが
ロードされているとき、実行チェックサムが保持され、
送信の終わりに、全チェックサムが新しいフレームバッ
ファ＋１の最後のアドレスにストアされる。フレームが
ＦＸＦＡから読出されるとき、フレームに書込まれたチ
ェックサムおよびデータをカバーする新しいチェックサ
ムが発生される。この読出チェックサムがセットされて
いる何らかのデータビットを有するか、その両方のパリ
ティビットがセットされていない場合には、内部エラー
が起こり、ＦＸＦＡとＬＰＦＣまたはＭ−バスとの間の
通信経路はダウンされる。

【０１３６】データはＦＸＦＡからＭＵＸ６４９、出力
レジスタ（ＯＵＴＲＥＧ）６５０を介してライン６５
２に出力される。フレーム転送メモリ６５４、読出レジ
スタ（ＲＤＲＥＧ）６５６、および書込レジスタ（Ｗ
ＲＲＥＧ）６５８は、フレームバッファデータ経路と
して用いられる。

【０１３７】主プロセッサと周辺プロセッサとの間の信
頼性があり、効率的な通信のためのシステムが規定され
た。この専用ポイントツーポイント光ファイバインタフ
ェースは、以前のＩ／Ｏチャネルアーキテクチャよりも
優れた故障検出能力および性能の向上を提供する。好ま
しい実施例では、ＦＤＤＩ規格に基づく光ファイバリン
クを用いるが、この規格の完全なかつ扱いにくい実現例
を用いるわけではなく、大量のトランザクションの処理
コンピュータシステムに関するシステムのボトルネック
を軽減するのに必要な速度を与える。

【０１３８】この発明が現在最良と考えられる態様で説
明されたが、種々の変形、動作モードおよび実施例を受
けることが明らかであり、すべて当業者の能力および技
量の範囲内であり、さらなる発明的行為を必要としない
ことが明らかである。したがって、保護されるように意
図する範囲は前掲の特許請求の範囲に述べられる。

【図面の簡単な説明】

【図１】この発明が動作する環境を示す図である。

【図２】ファイルキャッシュシステム内でファイルアク
セスがいかに達成されるかを示すフローチャートの図で
ある。

【図３】ファイルキャッシュシステムのハードウェアお
よびソフトウェアコンポーネントの機能的ブロック図で
ある。

【図４】図５および図６の組合せの態様を示す図であ
る。

【図５】データ移動装置の構成要素を示す詳細なブロッ
ク図である。

【図６】ホストインタフェースアダプタの構成要素を示
す詳細なブロック図である。

【図７】光ファイバインタフェースの構成要素のブロッ
ク図である。

【図８】光ファイバインタフェースの一方端のためのク
ロックドメインのブロック図である。

【図９】光パイプフレーム制御からＰＬＡＹＥＲ＋コン
ポーネントに転送されるシンボルの表を表わす図であ
る。

【図１０】ＰＬＡＹＥＲ＋コンポーネントから光パイプ
フレーム制御に転送されるシンボルの表を表わす図であ
る。

【図１１】データリンクを確立するために行なわれる処
理ステップを示すフローチャートの図である。

【図１２】データリンクを確立するために行なわれる処
理ステップを示すフローチャートの図である。

【図１３】データリンクを確立するために行なわれる処
理ステップを示すフローチャートの図である。

【図１４】データリンクを確立するために行なわれる処
理ステップを示すフローチャートの図である。

【図１５】データリンクを確立するために行なわれる処
理ステップを示すフローチャートの図である。

【図１６】データリンクを確立するために行なわれる処
理ステップを示すフローチャートの図である。

【図１７】光ファイバインタフェース上で送信されるフ
レームの一般的なフォーマットの図である。

【図１８】フレーム制御フィールドのフォーマットの図
である。

【図１９】機能フレームの情報フィールドにデータをパ
ックするフォーマットを示すブロック図である。

【図２０】光ファイバインタフェース上で送信される肯
定／否定応答フレームのフォーマットの図である。

【図２１】光ファイバインタフェースのコンタクトフレ
ームのフォーマットの図である。

【図２２】光パイプフレーム制御ゲートアレイのトラン
スミッタ論理のブロック図である。

【図２３】光パイプフレーム制御ゲートアレイのレシー
バ論理のブロック図である。

【図２４】フレーム転送機構ゲートアレイのブロック図
である。

【符号の説明】

４８データ移動装置５２ホストインタフェースアダプタ１２８送信フレーム転送機構１３２光パイプフレーム制御１３８ＰＬＡＹＥＲ＋０１４０ＰＬＡＹＥＲ＋１１４２光ファイバリンク１４４光ファイバリンク１４６光ファイバリンク１４８光ファイバリンク１５６受信フレーム転送機構１７４ＰＬＡＹＥＲ＋０１７６ＰＬＡＹＥＲ＋１１７８光パイプフレーム制御１８４受信フレーム転送機構２０２送信フレーム転送機構

───────────────────────────────────────────────────── フロントページの続き (72)発明者ドナルド・エム・デイビースアメリカ合衆国、55126 ミネソタ州、ショアビュー、セント・アルバンス・ストリート、5160 (72)発明者ジョセバ・エム・デシュビヤーナアメリカ合衆国、55410 ミネソタ州、ミネアポリス、アップトン・アベニュ・エス、5558 (72)発明者マイケル・イー・メイヤーアメリカ合衆国、59780 ミネソタ州、ルイェッド、ピィ・オゥ・ボックス・201 （番地なし) (72)発明者ランドール・エル・パイパーアメリカ合衆国、55447 ミネソタ州、プリマス、サーティセブンス・アベニュ・エヌ、14105 (72)発明者ロイド・イー・ソースバッケンアメリカ合衆国、55434 ミネソタ州、ブレイン、ナインティエイス・アベニュ・エヌ・イー、419

Claims

【特許請求の範囲】

【請求項１】専用ポイントツーポイント光ファイバイ
ンタフェースの端部として第１のプロセッサと第２のプ
ロセッサとの間でデータパケットを通信するためのシス
テムであって、複数の光ファイバリンクを含み、前述光ファイバリンク
の各々は第１の端部と対向する第２の端部とを含み、さ
らに複数の物理層コントローラ対を含み、前記物理層コ
ントローラ対の各々は前記複数の光ファイバリンクの予
め定められた１つに結合され、前記物理層コントローラ
対の各々は前記光ファイバリンクの前記予め定められた
１つの前記第１の端部に結合される第１の物理層コント
ローラと、前記光ファイバリンクの前記予め定められた
１つの前記第２の端部に結合される第２の物理層コント
ローラとを含み、さらに前記第１の物理層コントローラ
に結合される第１のフレーム制御回路と、前記第２の物
理層コントローラに結合される第２のフレーム制御回路
と、前記第１のフレーム制御回路および第１のプロセッサに
結合される第１のフレーム送信回路と、前記第２のフレ
ーム制御回路および第２のプロセッサに結合される第２
のフレーム送信回路と、前記第１のフレーム制御回路、前記第１のフレーム送信
回路、および第１のプロセッサに結合される第１のフレ
ーム受信回路と、前記第２のフレーム制御回路、前記第
２のフレーム送信回路、および第２のプロセッサに結合
される第２のフレーム受信回路とを含む、システム。
【請求項２】第１の周波数で動作し、前記第１および
前記第２のフレーム制御回路、前記第１および前記第２
のフレーム送信回路、ならびに前記第１および前記第２
のフレーム受信回路に接続されるシステムクロックと、
第２の周波数で動作し、前記第１および前記第２のフレ
ーム制御回路ならびに前記物理層コントローラ対に接続
されるローカルクロックとをさらに含む、請求項１に記
載のシステム。
【請求項３】前記光ファイバリンクの各々が送信ライ
ンと受信ラインとを含む、請求項１に記載のシステム。
【請求項４】前記第１および前記第２のフレーム制御
回路がフレーム送信パイプライン回路をさらに含む、請
求項１に記載のシステム。
【請求項５】前記フレーム送信パイプライン回路がフ
レームチェックシーケンス発生論理をさらに含む、請求
項４に記載のシステム。
【請求項６】前記フレーム送信パイプライン回路が、
非同期先入れ先出しバッファをさらに含む、請求項４に
記載のシステム。
【請求項７】前記第１および前記第２のフレーム制御
回路が、フレーム受信パイプライン回路をさらに含む、
請求項１に記載のシステム。
【請求項８】前記フレーム受信パイプライン回路が、
フレームチェックシーケンス確証論理をさらに含む、請
求項７に記載のシステム。
【請求項９】前記フレーム受信パイプライン回路が、
非同期先入れ先出しバッファをさらに含む、請求項７に
記載のシステム。
【請求項１０】前記第１および前記第２のフレーム送
信回路、ならびに前記第１および前記第２のフレーム受
信回路が、第１のワードサイズのデータパケットから第
２のワードサイズのデータパケットに変換するための変
換論理をさらに含む、請求項１に記載のシステム。
【請求項１１】前記第１のワードサイズが３６ビット
であり、前記第２のワードサイズが３２ビットである、
請求項１０に記載のシステム。
【請求項１２】前記第１のワードサイズが３２ビット
であり、前記第２のワードサイズが３６ビットである、
請求項１０に記載のシステム。
【請求項１３】専用ポイントツーポイント光ファイバ
インタフェースの端部として第１のプロセッサと第２の
プロセッサとの間でデータパケットを通信するためのシ
ステムであって、複数の光ファイバリンクを含み、前記光ファイバリンク
の各々は第１の端部と対向する第２の端部とを含み、さ
らに複数の物理層コントローラ対を含み、前記物理層コ
ントローラ対の各々は、前記複数の光ファイバリンクの
予め定められた１つに結合され、前記物理層コントロー
ラ対の各々は、前記光ファイバリンクの前記予め定めら
れた１つの前記第１の端部に結合される第１の物理層コ
ントローラと、前記光ファイバリンクの前記予め定めら
れた１つの前記第２の端部に結合される第２の物理層コ
ントローラとを含み、さらに前記データパケットを同期
化し、再フォーマットし、符号化およびデコードし、前
記物理層コントローラに転送する第１および第２のフレ
ーム制御手段を含み、前記第１のフレーム制御手段は、
前記第１の物理層コントローラに結合され、前記第２の
フレーム制御手段は前記第２の物理層コントローラに結
合され、さらに第１のプロセッサからデータパケットを
受取り、データパケットをバッファ処理し、データパケ
ットを第１のフレーム制御手段に転送するための第１の
フレーム送信手段を含み、前記第１のフレーム送信手段
は第１のプロセッサおよび前記第１のフレーム制御手段
に結合され、さらに第２のプロセッサからデータパケッ
トを受取り、データパケットをバッファ処理し、データ
パケットを前記第２のフレーム制御手段に転送するため
の第２のフレーム送信手段を含み、前記第２のフレーム
送信手段は第２のプロセッサおよび前記第２フレーム制
御手段に結合され、さらにデータパケットを前記第１の
フレーム制御手段から受取り、データパケットをバッフ
ァ処理し、データパケットを第１のプロセッサに転送
し、前記第１のフレーム送信手段に肯定応答信号を送る
第１のフレーム受信手段を含み、前記第１のフレーム受
信手段は、前記第１のフレーム制御手段、前記第１のフ
レーム送信手段、および第１のプロセッサに結合され、
さらにデータパケットを前記第２のフレーム制御手段か
ら受取り、データパケットをバッファ処理し、データパ
ケットを第２のプロセッサに転送し、肯定応答信号を前
記第２のフレーム送信手段に送る第２のフレーム受信手
段を含み、前記第２のフレーム受信手段は、前記第２の
フレーム制御手段、前記第２のフレーム送信手段、およ
び第２のプロセッサに結合される、システム。
【請求項１４】第１の周波数で動作し、前記第１およ
び前記第２のフレーム制御手段、前記第１および前記第
２のフレーム送信手段、ならびに前記第１および前記第
２のフレーム受信手段に接続されるシステムクロック
と、第２の周波数で動作し、前記第１および前記第２の
フレーム制御手段、ならびに前記物理層コントローラ対
に接続されるローカルクロックとをさらに含む、請求項
１３に記載のシステム。
【請求項１５】前記第１および前記第２のフレーム制
御手段の各々が、前記フレーム送信手段および前記物理層コントローラに
結合され、データパケットを前記フレーム送信手段から
受取り、データパケットを前記ローカルクロックに再同
期化させ、データパケットをフレームに再フォーマット
し、前記フレームを前記物理層コントローラに転送する
フレーム送信パイプライン手段と、前記フレーム受信手段および前記物理層コントローラに
結合され、前記物理層コントローラからフレームを受取
り、前記フレームをデータパケットに再フォーマット
し、データパケットに対してエラーチェックを行ない、
データパケットを前記システムクロックに再同期化さ
せ、データパケットを前記フレーム受信手段に転送する
ためのフレーム受信パイプライン手段とを含む、請求項
１３に記載のシステム。
【請求項１６】前記フレーム送信パイプライン手段
が、フレームチェックシーケンスを発生し、前記フレー
ムチェックシーケンスをデータパケットに挿入するフレ
ームチェックシーケンス発生手段をさらに含む、請求項
１５に記載のシステム。
【請求項１７】前記フレームチェックシーケンス発生
手段が、ＦＤＤＩ規格整式に従って前記フレームチェッ
クシーケンスを発生する、請求項１６に記載のシステ
ム。
【請求項１８】前記フレーム送信パイプライン手段
が、データパケットが前記システムクロックから前記ロ
ーカルクロックに再同期化される際に、データパケット
を一時的にストアするバッファ手段をさらに含む、請求
項１５に記載のシステム。
【請求項１９】前記フレーム送信パイプライン手段
が、将来の再送信のためにデータパケットを一時的にス
トアするためのヒストリーキュー手段をさらに含む、請
求項１５に記載のシステム。
【請求項２０】前記フレーム受信パイプラインが、デ
ータパケットにおいて受取られた前記フレームチェック
シーケンスを、データパケットから前記フレーム受信パ
イプラインによって発生された新しいフレームチェック
シーケンスと比較するためのフレームチェックシーケン
ス確証手段をさらに含む、請求項１５に記載のシステ
ム。
【請求項２１】前記フレーム受信パイプライン手段
が、データパケットが前記ローカルクロックから前記シ
ステムクロックに再同期化されている際に、データパケ
ットを一時的にストアするためのバッファ手段をさらに
含む、請求項１５に記載のシステム。
【請求項２２】前記フレーム送信手段および前記フレ
ーム受信手段が、第１のワードサイズのデータパケット
から第２のワードサイズのデータパケットに変換するた
めの変換手段をさらに含む、請求項１３に記載のシステ
ム。
【請求項２３】前記第１のワードサイズが３６ビット
であり、前記第２のワードサイズが３２ビットである、
請求項２２に記載のシステム。
【請求項２４】前記第１のワードサイズが３２ビット
であり、前記第２のワードサイズが３６ビットである、
請求項２２に記載のシステム。
【請求項２５】前記システムが全二重、非同期動作モ
ードでデータパケットを通信する、請求項１３に記載の
システム。
【請求項２６】前記フレーム受信手段および前記フレ
ーム送信手段が、圧縮された肯定応答信号を処理する、
請求項１３に記載のシステム。
【請求項２７】前記複数の物理層コントローラ対が２
つであり、前記物理層コントローラ対がカスケード動作
モードで動作する、請求項１３に記載のシステム。
【請求項２８】データパケットの偶数バイトが、第１
の物理層コントローラ対の前記第１の物理層コントロー
ラと前記第２の物理層コントローラとの間で通信され、
データパケットの奇数バイトが、第２の物理層コントロ
ーラ対の前記第１の物理層コントローラと前記第２の物
理層コントローラとの間で通信され、前記偶数バイトお
よび前記奇数バイトは並列に通信される、請求項２７に
記載のシステム。
【請求項２９】第１のプロセッサが主プロセッサであ
り、第２のプロセッサが周辺プロセッサである、請求項
１３に記載のシステム。
【請求項３０】２つの光ファイバリンクを含む専用ポ
イントツーポイント光ファイバインタフェースを介して
第１のプロセッサから第２のプロセッサにデータパケッ
トを送る方法であって、光ファイバリンクの各々は第１
の端部と対向する第２の端部とを含み、第１および第２
の物理層コントローラ対をさらに含み、物理層コントロ
ーラ対の各々は光ファイバリンクの予め定められた１つ
に結合され、各物理層コントローラ対は、光ファイバリ
ンクの予め定められた１つの第１の端部に結合される第
１の物理層コントローラと、光ファイバリンクの予め定
められた１つの第２の端部に結合される第２の物理層コ
ントローラとを含み、前記方法は、（ａ）第２のプロセッサに送信するために第１のプロセ
ッサからデータパケットを受入れるステップと、（ｂ）データパケットを再フォーマットし、データパケ
ットを第１の周波数で動作するシステムクロックから第
２の周波数で動作するローカルクロックに再同期化させ
るステップと、（ｃ）データパケットの偶数バイトを、光ファイバイン
タフェースの第１の端部の第１の物理層コントローラ対
の第１の物理層コントローラから、光ファイバリンクの
第２の端部の第１の物理層コントローラ対の第２の物理
層コントローラに送るステップと、データパケットの奇
数バイトを、光ファイバインタフェースの第１のプロセ
ッサ端部の第２の物理層コントローラ対の第１の物理層
コントローラから、光ファイバリンクの第２のプロセッ
サ端部の第２の物理層コントローラ対の第２の物理層コ
ントローラに送るステップとを含み、前記偶数および前
記奇数バイトは並列に送られ、さらに（ｄ）データパケットの前記偶数および前記奇数バイト
を受取り、データパケットの前記偶数および前記奇数バ
イトを再フォーマットし、データパケットを前記第２の
周波数で動作する前記ローカルクロックから前記第１の
周波数で動作する前記システムクロックに再同期化させ
るステップと、（ｅ）データパケットを第２のプロセッサに与えるステ
ップとを含む、方法。
【請求項３１】ステップ（ｂ）のデータパケットを再
フォーマットする前記ステップが、１ワードにつき第１
のビット数のワードサイズから１ワードにつき第２のビ
ット数のワードサイズにデータパケットを変換するステ
ップを含む、請求項３０に記載の方法。
【請求項３２】１ワードあたりの前記第１のビット数
が３６であり、１ワードあたりの前記第２のビット数が
３２である、請求項３１に記載の方法。
【請求項３３】１ワードあたりの前記第１のビット数
が３２であり、１ワードあたりの前記第２のビット数が
３６である、請求項３１に記載の方法。