JPH07271487A - 専用ポイントツーポイント光ファイバインタフェースの両端でデータパケットを通信するためのシステム、およびその方法 - Google Patents

専用ポイントツーポイント光ファイバインタフェースの両端でデータパケットを通信するためのシステム、およびその方法

Info

Publication number
JPH07271487A
JPH07271487A JP6319787A JP31978794A JPH07271487A JP H07271487 A JPH07271487 A JP H07271487A JP 6319787 A JP6319787 A JP 6319787A JP 31978794 A JP31978794 A JP 31978794A JP H07271487 A JPH07271487 A JP H07271487A
Authority
JP
Japan
Prior art keywords
frame
physical layer
data
data packet
layer controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6319787A
Other languages
English (en)
Inventor
L Byers Larry
ラリー・エル・バイヤーズ
Donald M Davies
ドナルド・エム・デイビース
Joseba M Desubijana
ジョセバ・エム・デシュビヤーナ
Michael E Mayer
マイケル・イー・メイヤー
Randall L Piper
ランドール・エル・パイパー
Lloyd E Thorsbakken
ロイド・イー・ソースバッケン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Unisys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisys Corp filed Critical Unisys Corp
Publication of JPH07271487A publication Critical patent/JPH07271487A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40Network security protocols
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】 【目的】 光ファイバインタフェースを介して主プロセ
ッサと周辺プロセッサとの間でデータを通信するための
システムが提供される。 【構成】 このインタフェースは、全二重非同期モード
で動作する専用ポイントツーポイントリンクである。二
重ファイバおよび物理層コントローラがカスケードの態
様で用いられてインタフェースのスループットを倍増す
る。フレーム制御論理はインタフェースを介する送信の
ためにデータのフレームへのフォーマットを行なう。フ
レームフォーマットおよびインタフェースプロトコルは
FDDIに基づくが、ポイントツーポイントの実現例で
データをより効率的に転送するように改良される。フレ
ームチェックシーケンスが発生され、誤りのないデータ
転送を確実にするように確証される。フレーム送信およ
びフレーム受信論理が主および周辺プロセッサと通信
し、データ転送リクエストを受入れ、受信されたデータ
を転送する。

Description

【発明の詳細な説明】
【0001】
【発明の背景】この発明は一般にコンピュータシステム
内の通信に関する。より特定的には、この発明は主プロ
セッサと周辺プロセッサとの間の光ファイバインタフェ
ースに関する。
【0002】
【背景情報】多くのコンピュータシステムは、その処理
力を増大するために複数の周辺装置を含む。コンピュー
タシステムの主プロセッサは周辺装置と効率的かつ信頼
性のある態様で通信しなくてはならない。ユニシス・コ
ーポレイション(Unisys Corporation)から入手可能で
ある2200/900コンピュータ等の大型コンピュー
タシステムでは、多くの大容量記憶装置から構成され得
る。主プロセッサとこれらの周辺装置との間の入力/出
力(I/O)チャネルは、物理的にはハードワイヤ導体
を含むケーブルを含む。ケーブルを介しての周辺装置へ
のアクセス時間は、コンピュータシステムの全体の性能
を分析する際に重要な問題となる。プロセッサの性能が
増大するにつれ、ワイヤケーブルのスループットおよび
帯域幅がシステムの性能に対するボトルネックとなって
いる。光ファイバ通信の技術の到来がI/O帯域幅およ
びスループットの問題を解決すると期待されている。
【0003】主プロセッサと周辺プロセッサとの間の相
互接続媒体としての光ファイバの使用は多くの利点をも
たらす。最も重要な点は、I/Oインタフェースに従来
用いられているワイヤバスと比較して、かなり速いデー
タ転送速度および長い伝送距離を与えることである。さ
らに、光ファイバインタフェースはノイズによる影響を
受けにくく、誤り率が低い。ケーブルのかさも減り、コ
レクタの信頼性が増す。最近では光ファイバ技術のコス
トは、プロセッサ間での信頼性があり効率的な光ファイ
バリンクの使用がI/Oインタフェースとして全体の設
計上よい選択であるという点にまで削減されている。し
かしながら、ファイバ分配データインタフェース(Fibe
r Distributed Data Interface)(FDDI)基準等の
厄介な基準を使用するために、プロトコルのオーバヘッ
ドを最小にする要件が満たせないことがある。トークン
リングローカルエリアネットワーク(LAN)に主に用
いられるFDDI基準はあまりにも複雑であり、委員会
によってしか変更を受けない。さらに、FDDIトーク
ンリングプロトコルは、半二重モードでしか効果的に作
用しない。ポイントツーポイント(point-to-point)光
ファイバ通信のための、スループットが増大した、より
合理的でフレキシブルなアプローチが必要である。
【0004】光ファイバインタフェースを用いる先行技
術のシステムが存在する。セッキーニ(Cecchini)の米
国特許番号第5,150,244号では、2つの独立し
た半二重ネットワークを接続するためのインタフェース
が開示されている。このインタフェースは本質的には2
つのローカルエリアネットワーク間の光ファイバブリッ
ジである。この先行技術のシステムは、半二重通信しか
与えず、主プロセッサと周辺プロセッサを直接結合する
のではなく別個のネットワークを相互接続するだけであ
るという欠陥がある。このために、装置の相互接続の種
々の問題に対する応用性が限られている。
【0005】IBM Jornal of Research and Developmen
t,1992年7月号には、IBMシステム/390フ
ァミリのコンピュータシステム内のプロセッサと周辺装
置とを接続するのに用いられるエンタプライズ・システ
ムズ・コネクション(Enterprise Systems Connection
)(ESCON)アーキテクチャが記載されている。
ESCONアーキテクチャは、システム内の装置間でメ
ッセージを渡すのに光ファイバシリアルI/Oチャネル
を用いる。ESCONアーキテクチャは、単一主プロセ
ッサ−周辺プロセッサ結合に必要とされる専用のポイン
トツーポイントトポロジーではなく、相互接続トポロジ
ーとしてダイナミッククロスポイントスイッチを用い
る。したがって、ESCONは経路およびメッセージの
切換を行なうのに余分な処理時間を必要とするが、専用
ポイントツーポイントのアプリケーションではこれは不
必要である。相互動作の可能性もまた、ESCONアー
キテクチャの問題である。これはFDDI基準を実現す
るが、複数バイトのデータパケットを並列に転送するよ
うにカスケード動作をサポートしない。さらに、ESC
ONアーキテクチャはネットワーク環境において動作す
るように設計されているので、その複雑なプロトコルは
専用ポイントツーポイントアプリケーションでの効率を
最大にするように合理化されるわけではない。
【0006】
【発明の概要】この発明のある目的は、光ファイバリン
クを用いることによってホストコンピュータシステムと
周辺装置との間のデータ転送における帯域幅を向上する
ことである。
【0007】この発明の別の目的は、FDDI規格に従
う構成要素に基づく専用ポイントツーポイント光ファイ
バインタフェースを用いることによって、ホストコンピ
ュータシステムとファイルキャッシュシステムとの間の
通信経路によってもたらされるスループットを向上する
ことである。
【0008】この発明のさらに別の目的は、FDDI規
格に基づく専用ポイントツーポイント光ファイバインタ
フェースを用いることによって、ホストコンピュータシ
ステムとファイルキャッシュシステムとの間の通信経路
の信頼性を高めることである。
【0009】この発明のさらに別の目的は、ポイントツ
ーポイント光ファイバインタフェースを用いることによ
って、通信媒体の物理的なかさを減じ、主プロセッサと
周辺プロセッサとの間の許容可能な距離を増大すること
である。
【0010】この発明のさらに別の目的は、ある時間単
位について転送できるデータの量を2倍にするようにカ
スケードモードで動作する2つの光ファイバリンクを用
いることによって、ホストコンピュータシステムとファ
イルキャッシュシステムとの間の通信経路によってもた
らされるデータ転送の帯域幅を向上することである。
【0011】この発明のさらに別の目的は、データパケ
ットの偶数バイトを一方の光ファイバリンクで伝送し、
データパケットの奇数バイトを第2の光ファイバリンク
で伝送し、両方のバイトを並列に伝送することによっ
て、カスケード動作モードで動作しながら、データ転送
の帯域幅を向上することである。
【0012】この発明のさらに別の目的は、二重光ファ
イバリンクを介して転送されるデータフレームに対して
冗長フレームチェックシーケンスを実行することによっ
て、ホストコンピュータシステムとファイルキャッシュ
システムとの間の通信経路の信頼性を高めることであ
る。
【0013】この発明のさらに別の目的は、非同期、全
二重データ転送を与えることによって、ホストコンピュ
ータシステムとファイルキャッシュシステムとの間の通
信経路の性能を向上することである。
【0014】この発明のさらに別の目的は、専用ポイン
トツーポイントアプリケーションをより効率的にサポー
トするように伝送プロトコルを適合させることによっ
て、FDDIベースのシステムの性能を向上することで
ある。
【0015】この発明のさらなる目的、利点、および新
規な特徴は、その一部が以下の説明に述べられ、さら
に、以下の説明を熟読することによって、またはこの発
明を実現することによって当業者には明らかとなるであ
ろう。この発明の目的および利点は、前掲の特許請求の
範囲に特定的に述べられる手段および組合せによって実
現され、達成されるであろう。
【0016】この発明に従えば、上述のおよび他の目的
および利点は、全二重、非同期、専用ポイントツーポイ
ントインタフェースにおけるFDDI規格に基づく光フ
ァイバ技術を用いることによって、エラー検出能力、帯
域幅およびスループットを増大させる通信アーキテクチ
ャおよび関連プロトコルによって達成される。
【0017】この発明のある局面に従えば、専用ポイン
トツーポイント光ファイバインタフェースの2つの端部
間でのデータパケットの通信のために設計されるシステ
ムは、少なくとも2つの光ファイバリンク対を含み、各
対は送信リンクおよび受信リンクを含む。各光ファイバ
リンク対の各端部は、それに結合される物理層コントロ
ーラを有する。フレーム制御論理セクションが、光ファ
イバリンクの各端部のすべての物理層コントローラに結
合される。フレーム制御論理は、データパケットの同期
化、再フォーマット、符号化、デコード、および物理層
コントローラへの、かつそこからの転送を行なう。フレ
ーム送信論理セクションは、各フレーム制御論理セクシ
ョンおよびソースに結合される。フレーム送信論理は、
ソースからデータパケットを受取り、それらをバッファ
処理し、データパケットをフレーム制御論理に転送す
る。フレーム受信論理セクションは、各フレーム制御論
理セクション、宛先、およびフレーム送信論理に結合さ
れる。フレーム受信論理はフレーム制御論理からデータ
パケットを受取り、それらをバッファ処理して、データ
パケットを宛先に転送する。
【0018】この発明の別の局面に従えば、2つの全二
重光ファイバリンクの各端部において物理層コントロー
ラを含む専用ポイントツーポイント光ファイバインタフ
ェースを介してソースから宛先へデータパケットを送る
ための方法は、第2のプロセッサに伝送するために第1
のプロセッサからデータパケットを受取るステップを含
む。データパケットは再フォーマットされて、システム
クロックからローカルクロックに同期化される。データ
パケットの偶数バイトは、インタフェースの一方端の第
1物理層コントローラからインタフェースの他方端の第
1物理層コントローラに送られる。データパケットの奇
数バイトは、インタフェースの一方端の第2の物理層コ
ントローラから、インタフェースの他方端の第2の物理
層コントローラに送られる。偶数および奇数バイトは並
列に送られる。偶数および奇数バイトは物理層コントロ
ーラによって受取られ、再フォーマットされて、ローカ
ルクロックからシステムクロックに同期化される。次に
データパケットが宛先に送られる。
【0019】この発明のさらに他の目的および利点は、
この発明を実施するのに考えられる限りの最良のモード
の説明のみによってこの発明の好ましい実施例のみを図
示し記載した以下の詳細な説明から、当業者には容易に
明らかとなるであろう。認識されるように、すべてこの
発明から逸脱することなく、この発明は他のおよび異な
る実施例が可能であり、その幾つかの詳細は様々な明ら
かな点において修正可能である。したがって、図面およ
び説明は本質的に例示的なものとして見るべきであって
限定的なものとして見るべきではない。
【0020】
【好ましい実施例の説明】I.システムアーキテクチャの概観 図1はこの発明が動作する状況を示す。典型的な大型の
コンピュータシステムにおいて、複数の制御装置10は
複数の大容量記憶ディスク14へのアクセスを与えるた
めにホストコンピュータ12に結合される。好ましい実
施例において、ホスト12は本発明の譲受人から入手可
能である2200シリーズのコンピュータシステムであ
る。ホスト12で実行するアプリケーションおよびシス
テムソフトウェアは、ディスク14に記憶されるファイ
ル16A−Hからデータを読出しおよびそれらにデータ
を書込む。ファイル16A−Hはブロックとして示され
ているが、データは必ずしもディスク14に連続して記
憶されるものではないことを理解されたい。
【0021】この発明がその一部であるファイルキャッ
シュシステム18は、大きく改善されたファイルアクセ
ス時間およびディスク14と同等のデータ損失に対する
弾性を有するホスト12のための中間記憶装置機能を設
ける。すべてのまたは一部の活性化しているファイル1
6は、ファイルキャッシュシステム18の記憶容量なら
びにキャッシュされるべくホスト12のシステムソフト
ウェアによって選択されるファイル16のサイズおよび
数に依って、ファイルキャッシュシステム18に記憶さ
れるであろう。ファイルキャッシュシステム18に記憶
されるファイル16の部分はブロック20A−Hとして
示される。ファイル16のキャッシュされる部分は論議
上ファイルA’、ファイルB’、...、ファイルH’
とラベル付けされる。ファイルA’20AはファイルA
の、ファイルキャッシュシステム18に記憶される部分
であり、ファイルB’20BはファイルBの、ファイル
キャッシュシステム18に記憶される部分であり、その
他も同様である。記憶階層のこのレベルにおけるファイ
ルキャッシュシステムの存在によって、キャッシュされ
ないファイルへの参照の場合に入力/出力(I/O)チ
ャネルプログラムが制御装置10を介して適当なディス
ク14にアクセスするためにホスト12において構成さ
れなければならないのと比較して、キャッシュされたフ
ァイルへの参照をファイルキャッシュシステムへ即座に
送って処理することが可能となる。ファイルキャッシュ
システム18の実現によって、ファイル16を更新する
ために要求が伝わらなければならない経路長が短縮され
る。この短縮された経路長は、ファイルキャッシュシス
テム18の大パワーの処理能力と結合して、ファイルア
クセス時間が短縮される。
【0022】図2は、ファイルキャッシュシステム内で
ファイルアクセスがどのように達成されるかを示すフロ
ー図である。処理はステップ22で開始し、そこでホス
ト12で実行するアプリケーションソフトウェアは選択
されたファイルにアクセスを要求する。アクセス要求は
選択されたファイルからデータを読出す要求であるかも
しれないしまたは選択されたファイルへデータを書込む
要求であるかもしれない。
【0023】ファイルアクセス要求はステップ24でフ
ァイルキャッシュシステム18に送られる。ファイルア
クセス要求は、読出または書込動作が行なわれるファイ
ルを特定するファイル識別子(ID)と、ファイルのど
こにおいて動作を開始すべきかを正確に特定する、ファ
イルの最初からのオフセットと、ファイルから読出され
または書込まれるデータ量とを含む。テスト26で、フ
ァイルキャッシュシステム18はファイルID、オフセ
ットおよびデータ量を用いて、要求されたファイルデー
タが既にファイルキャッシュシステムに存在するかどう
かを判断する。要求されるファイルデータが存在しない
場合は、経路28を辿ってステップ30へと進み、ファ
イルキャッシュシステム18はディスク14の適当なフ
ァイル16からファイルキャッシュシステムのキャッシ
ュされたファイル20へと要求されるファイルデータを
ステージする(読出す)。要求されるファイルデータが
存在する場合は、経路32を辿ってステップ34へと進
み、そこでファイルキャッシュシステムは要求されるフ
ァイルデータへのアクセスを許可する。
【0024】図3は、ファイルキャッシュシステムのハ
ードウェアおよびソフトウェアコンポーネントの機能ブ
ロック図である。システムはホスト12およびファイル
キャッシュシステム18の両方においてハードウェアお
よびソフトウェアエレメントから構成される。ホスト1
2のソフトウェアはブロック36、38、40および4
2によって示される。ブロックはソフトウェアエレメン
ト間の相互関係およびインタフェースを示すよう結合さ
れる。
【0025】アプリケーションソフトウェア(APP
SW)36は、ホストウェアシステム12の末端ユーザ
にデータ処理機能を与え、金融取引処理および航空予約
システムのようなアプリケーションを含む。アプリケー
ションソフトウェア36によって保守されるデータベー
スは図1に示されるような1つ以上の例示のファイル1
6に記憶されるであろう。ファイル管理ソフトウェア
(FM SW)38、入力/出力ソフトウェア(IO
SW)40およびファイルキャッシュハンドラソフトウ
ェア(FCH SW)42はすべてオペレーティングシ
ステムソフトウェア(図示せず)のコンポーネントであ
る。一般に、ファイル管理ソフトウェア38はファイル
制御構造の管理を与え、特定的にはファイルの作成、削
除、オープンおよびクローズを処理する。
【0026】入力/出力ソフトウェア40はホスト12
に結合される様々なI/O装置の各々にソフトウェアイ
ンタフェースを与える。I/O装置は、ネットワーク通
信プロセッサ、磁気ディスク、プリンタ、磁気テープお
よび光ディスクを含んでもよい。入力/出力ソフトウェ
ア40は、チャネルプログラムを作り、ホスト12内の
適当なI/Oプロセッサ機能にチャネルプログラムを与
え、適当な時間に、要求を行なっているソフトウェアに
制御を戻す。
【0027】ファイルキャッシュハンドラソフトウェア
42はキャッシュファイルへの読出および書込アクセス
を調整する。一般に、ファイルキャッシュハンドラソフ
トウェア42は、ファイルキャッシュシステム18にオ
ペレーティングシステムレベルのインタフェースを与
え、ディスク14からファイルキャッシュシステム18
へとファイルデータをステージし(読出し)、ファイル
キャッシュシステム18からディスク14へとファイル
データをデステージする(書込む)。ファイルキャッシ
ュハンドラソフトウェア42はファイルデータおよびハ
ードウェアインタフェースへのファイルアクセス要求を
主記憶装置44を介してファイルキャッシュシステム1
8に与える。主記憶装置44はM−バス46と呼ばれる
I/Oバスに結合される。
【0028】データ移動装置(DM)コンポーネント4
8、50は、ファイルキャッシュシステム18にハード
ウェアインタフェースを与える。2つのDM48、50
が図示されているが、通常の動作ではシステムは2つの
DMは必要としない。2つのDMを有する構成はフォー
ルトトレラント動作を与える。つまり、一方のDMが故
障した場合、他方のDMが使用可能となってファイルア
クセス要求を処理する。代替の実施例では、32までの
DMを設けてもよい。各DM48、50はホスト12の
M−バス46に結合される。ファイルキャッシュハンド
ラソフトウェア42はM−バス46に結合されるDM4
8、50の各々にファイルアクセス要求を分散させる。
一方のDMが故障した場合、そのDMの待ち行列に入れ
られているファイルアクセス要求は他方のDMに再分散
可能である。
【0029】データ移動装置(DM)48、50はI/
Oプロセッサと同じ一般的機能を果たす。つまり、それ
らは周辺装置からのデータの読出およびそれらへのデー
タの書込を行なう。DMはさらにM−バス44を介して
主記憶装置44からの読出およびそれへの書込が可能で
ある。DM48、50は、ファイルキャッシュハンドラ
ソフトウェア42とファイルキャッシュシステム18と
の間のファイルアクセス要求の処理を調整し、主記憶装
置44とファイルキャッシュシステム18との間でファ
イルデータを転送する。このファイルデータの転送はで
きるだけ速い速度で行なわれなくてはならない。DMの
各々はファイルキャッシュシステム18内のホストイン
タフェースアダプタ(HIA)52、54コンポーネン
トに結合される。DM1 48はライン56として示さ
れる光ファイバインタフェースによってHIA1 52
に結合され、DM2 50はライン58として示される
第2の光ファイバインタフェースによってHIA2 5
4に結合される。光ファイバインタフェースとして実現
されるこのDM/HIA通信経路は、本出願で開示され
る発明である。
【0030】ファイルキャッシュシステム18は、冗長
電源と冗長クロック機構と冗長記憶装置と冗長記憶装置
アクセス経路とファイルアクセス要求を処理するための
冗長プロセッサとで構成され、それらはすべてファイル
データを記憶するためのフォールトトレラントアーキテ
クチャを与えるよう協働する。ファイルキャッシュシス
テム18は二重電源、電源1 60および電源2 62
によって電力供給される。ファイルキャッシュシステム
18の破線64の左部分は電源1 60によって電力供
給されて電力ドメイン1と呼ばれ、ファイルキャッシュ
システム18の破線64の右部分は電源2 62によっ
て電力供給されて電力ドメイン2と呼ばれる。電源1お
よび2の各々は、専用電池かつ入力電源の損失に対する
保護のための発電機のバックアップを有する。
【0031】クロック1 66およびクロック2 68
は別々に電力供給されて、ファイルキャッシュシステム
18のコンポーネントのすべてにタイミング信号を与え
る。クロック1 66は電力ドメイン1内のコンポーネ
ントにタイミングを与え、クロック2 68は電力ドメ
イン2内のコンポーネントにタイミングを与える。各ク
ロック内の冗長オシレータはそれらの1つの故障に対す
る保護を与え、クロック1および2は電力ドメイン1お
よび2にわたるタイミングの一致のために同期化され
る。
【0032】不揮発性記憶装置(NVS)コンポーネン
ト70は複数のダイナミックランダムアクセスメモリ
(DRAM)記憶モジュールを含む。記憶モジュールの
半分は電力ドメイン1内にあり、他の半分は電力ドメイ
ン2内にある。電力ドメイン2の記憶モジュールに記憶
されるデータは電力ドメイン1の記憶モジュールに記憶
されるデータと同一である。こうして、NVS70はフ
ァイルデータ20の冗長記憶装置とファイルキャッシュ
システム18によって用いられる制御構造とを与える。
冗長記憶編成は単一および複数のビットエラー検出およ
び修正の両方をサポートする。
【0033】電力ドメイン1および2の各々内の不揮発
性記憶装置(NVS)70の部分は2つの記憶インタフ
ェースコントローラ(SICT)72、74に結合され
る。図3には2つのSICTのみが図示されているが、
NVS70の各半分は4つまでのSICTによってアド
レス指定されることが可能である。ライン76はSIC
T1 72と電力ドメイン1および2の各々内にあるN
VS70の部分との間の結合を表わす。同様に、ライン
78はSICT2 74とNVS70との間の結合を表
わす。
【0034】不揮発性記憶装置(NVS)70に対する
読出および書込要求はローカルネットワークストリート
1 80およびストリート2 82を介してSICT7
2、74へ送られる。ストリートはファイルキャッシュ
システム18内の主要コンポーネント間のデータ転送お
よびプロセッサ間通信機能を与える。ストリートは、N
VS70への高速・高帯域幅アクセスを有する複数の要
求装置(HIA1 52、HIA2 54、インデック
スプロセッサ(IXP)1 84またはIXP2 8
6)と、冗長アクセスのための複数の経路とを与える。
交差点88は、SICT72、またはSICT74のい
ずれかが使用不可の場合にNVS70の要求がストリー
ト1 80からストリート2 82またはその逆へと送
られるであろう経路を与える。たとえば、SICT1
72が故障している場合、要求装置(HIAおよびIX
P)から送られたNVS要求は交差点88を介してスト
リート2 82へと送られ、それによりNVS70への
アクセスはSICT2 74によって与えられる。各S
ICTはNVS70のどちらの半分も更新することがで
きる。
【0035】ホストインタフェースアダプタ(HIA)
52、54は、ホスト12のデータ移動装置(DM)4
8、50によって果たされる機能と同様の機能をファイ
ルキャッシュシステム18において果たす。特定的に
は、HIAは、DMから送られたファイルアクセス要求
を受取り、ホスト12から送られたファイルデータをN
VS70に書込み、NVSからファイルデータを読出し
てそれをホストへ送る。HIAはさらに光ファイバイン
タフェース56、58でデータを送信および受信するた
めのロジックを含む。HIA1 52はライン90でス
トリート1 80とインタフェースし、HIA2 54
はライン92でストリート2 82とインタフェースす
る。
【0036】インデックスプロセッサ(IXP)1 8
4およびIXP2 86はNVS70における使用可能
な記憶空間の割当を管理し、ホスト12から送られたフ
ァイルアクセス要求を処理し、一般に全体のファイルキ
ャッシュシステム18の管理を与える。
【0037】図5および図6からなる図4は、データ移
動装置およびホストインタフェースアダプタのコンポー
ネントを示す詳細なブロック図である。DMおよびHI
Aは通信経路の対向する端部であるため対として存在す
る。DMコンポーネント48およびHIAコンポーネン
ト52は各々マイクロシーケンサバスコントローラ(u
SBC)システムの例である。DM48はホスト12の
M−バス46とインタフェースする。DMはさらに光フ
ァイバインタフェース56でHIA52と通信する。こ
うして、物理上はDMおよびHIAは互いに幾らかの距
離をおいて位置することになり、DMとHIAとの間の
距離は、実際の光ファイバインタフェース56の長さに
依存する。HIA52はライン90でストリート80と
インタフェースする。図5はデータ移動装置のコンポー
ネントを示す。マイクロシーケンサバス制御装置システ
ムの例としてのDM48のアーキテクチャは、ライン1
00および102を介して制御記憶(CS)98に接続
される2つのマイクロシーケンサバスコントローラ(u
SBC)94、96があることを示す。uSBC0 9
4およびuSBC1 96は、マイクロバス104に接
続されるステーションと呼ばれる様々な専用ゲートアレ
イを制御する縮小命令セット(RISC)マイクロプロ
セッサである。uSBCは同じ命令ストリームを互いに
並列に実行する。マイクロバス104は双方向通信バス
である。uSBCは7つの基本命令を有する命令セット
をサポートする。命令は固定長であり、1つまたは2つ
のみのオペランドのどちらかを特定する。uSBCの内
部回路はハードワイヤによるものであり、つまりマイク
ロプログラム化されてはいない。uSBC1 96によ
って行なわれる動作からの結果はエラー検出目的のため
にライン99でuSBC0 94へと転送される。7つ
のスタティックランダムアクセスメモリ(SRAM)か
ら構成される制御記憶98はuSBCが並行して実行す
る命令ストリームを記憶するために用いられる。
【0038】M−バスコントローラ(MBCT)ステー
ション106は、M−バス46調停を処理し、他のデー
タ移動装置(DM)ステーションとM−バス46との間
のデータ転送を制御する。M−バス46にデータを転送
する2つのDMステーションと、M−バスからデータを
転送する2つのDMステーションとがある。M−バス書
込(MBWR)0 108およびMBWR1 110ス
テーションはそれぞれライン112および114を介し
てM−バス46からデータを受信する。M−バス読出
(MBRD)0 116およびMBRD1 118ステ
ーションはそれぞれライン120および122を介して
M−バス46へデータを送信する。MBCT106はマ
イクロバス104から独立したインタフェース(図示せ
ず)でこれらのDMステーションのM−バス46へのア
クセスを制御する。データはMBWR0 108および
MBWR1 110からライン124および126を介
して送信フレーム転送機構(SEND FXFA)ゲー
トアレイ128へ送られる。SEND FXFA128
はフレームと呼ばれる送信パケットにデータをパッケー
ジし、それらはライン130で光パイプフレーム制御
(LPFC)ゲートアレイ132に送られる。LPFC
132は、ナショナル・セミコンダクター・コーポレイ
ション(National Semiconductor Corporation)から商
業的に入手可能な、PLAYER+0 138およびP
LAYER+1 140からなる二重のPLAYER+
物理層コントローラにライン134および136でフレ
ームを送信する。PLAYER+0 138およびPL
AYER+1 140は光ファイバリンク142および
144でHIA52にフレームを送信する。
【0039】ホストインタフェースアダプタ(HIA)
52がデータ移動装置(DM)48へフレームを送信す
ると、PLAYER+0 138およびPLAYER+
1140は光ファイバリンク146および148でフレ
ームを受信する。PLAYER+0 138コンポーネ
ントはライン150でLPFC132へフレームのその
部分を送り出す。同様に、PLAYER+1 140コ
ンポーネントはライン152でLPFC132へフレー
ムのその部分を送り出す。LPFC132はライン15
4を介して受信フレーム転送機構(REC FXFA)
ゲートアレイ156へフレームのその部分を送信し、そ
れはデータをアンパックしてそれをライン158を介し
てMBRD0 116およびMBRD1 118に記憶
する。REC FXFA156はライン162でSEN
D FXFA128にデータ転送のための肯定応答を送
る。
【0040】図6はホストインタフェースアダプタのコ
ンポーネントを示す。マイクロシーケンサバスコントロ
ーラシステムの例としてのHIA52のアーキテクチャ
は、ライン170および172を介して制御記憶(C
S)168にそれぞれ接続される2つのuSBC164
および166があることを示す。マイクロバスコントロ
ーラ(uSBC)164および166はマイクロバス1
68を介してHIAステーションにアクセスする。PL
AYER+0 174およびPLAYER+1176コ
ンポーネントはそれぞれ光ファイバリンク142および
144でフレームを受信する。PLAYER+0 17
4はライン180で光パイプフレーム制御(LPFC)
178に各フレームのその部分を送り出す。同様に、P
LAYER+1 176はライン182でLPFC17
8へ各フレームのその部分を送り出す。LPFC178
はライン184で受信フレーム転送機構(REC FX
FA)183に各フレームを転送する。REC FXF
A183はフレームをアンパックし、ライン188を介
して要求状態制御テーブル0(RSCT)185および
SICT1 186に制御情報を記憶する。RSCT0
およびRSCT1ステーションはDM48から受信しデ
ータをモニタする。REC FXFA183によって受
信されたフレームに含まれたデータはライン188でデ
ータベースインタフェース(DBIF)ステーション1
87へ送られる。DBIF187はライン189でスト
リート1 80へデータを送り出す。
【0041】ストリート1 80からライン190でD
BIF187によって受信されたデータはライン192
を介して送信フレーム転送機構(SEND FXFA)
191に送信される。ストリート1 80からライン1
90で受信された制御情報はライン193でRSCT0
185およびRSCT1 186に送られる。SEN
D FXFA191はライン194を介してRSCT0
185およびRSCT1 186からのこのデータお
よび制御情報を受取って、LPFC178による送信の
ためのフレームをフォーマットする。REC FXFA
183からの肯定応答はライン195でSEND FX
FA191によって受信される。フレームはライン19
6でLPFC178に送り出される。LPFC178は
受信したフレームからフレームの2つの部分を作成し、
一部のフレームをライン197でPLAYER+0 1
74へ送り、他方の部分のフレームをライン198でP
LAYER+1 176へ送る。フレームはそれから光
ファイバリンク146および148でDM48に送信さ
れる。
【0042】マイクロシーケンサバスコントローラ(u
SBC)94、96、164、166およびマイクロバ
ス104、168はハードウェアモードピンセッティン
グに従ってシステム内でデータを操作する。モードピン
がセットされる場合は、マイクロシーケンサバスコント
ローラシステムの例はステーションとの通信において3
6ビットデータ語で動作するデータ移動装置(DM)4
8である。モードピンがクリアである場合は、マイクロ
シーケンサバスコントローラシステムはステーションと
の通信において32ビットデータ語で動作するホストイ
ンタフェースアダプタ(HIA)52である。
【0043】II.光ファイバインタフェース 光ファイバインタフェース56は、専用I/Oインタフ
ェース、および光ファイバリンクを介してのポイントか
らポイントへのデータ伝送に関するプロトコルである。
これは、国際標準化機構(International Standards Or
ganization)によって開発された開放型システム間相互
接続のANSI X3T9.5(FDDI)物理および
データリンク層規格に基づく非同期、全二重データ経路
を与える。
【0044】光ファイバインタフェース56は、FFD
I規格によって規定されるように、光ファイバリンク1
42、144、146、148を介してのデータの送信
および受信のためのフィジカルメディアディペンダント
(Physical Media Dependant)(PMD)および物理層
(層1)と互換性がある。複数のデータストリームが1
対のカスケードPLAYER+装置を介して並列に伝送
される。スループットおよび帯域幅を2倍にするように
2つの光ファイバチャネルが用いられる。各ファイバは
1秒につき1250万バイトまでのデータを扱うことが
できる。データブロックの偶数バイトは一方のファイバ
を介して転送され、データブロックの奇数バイトは他方
のファイバを介して同時に転送される。したがって、カ
スケード動作モードを用いることによって、スループッ
トは1秒につき25MB(1秒につき2億ビット)まで
拡張される。2つのファイバは互いにロックステップで
動作しなくてはならず、双方とも転送されるいかなるデ
ータに対しても動作状態になくてはならない。ファイバ
は、1300ナノメートルの波長および125MHzの
周波数を有する、62.5ミクロンマルチモードグレー
デッドインデックス光ファイバケーブルである。ファイ
バの長さは4キロメートルを超えてはならない。2つの
データ経路間の全スキューは80ナノ秒未満でなくては
ならない。データスループットがファイルキャッシュシ
ステム18の性能を制限する要因であるので、ホストシ
ステム12とファイルキャッシュシステムとの間のイン
タフェースは、高速のポイントツーポイント光ファイバ
インタフェースの理想的なものとなり得る。
【0045】A.機能概説 図7は光ファイバインタフェースの構成要素のブロック
図である。上述のように、ホストシステム12において
データ移動装置(DM)48はM−バス46に接続され
る。ホストシステム内のオペレーティングシステムがフ
ァイルキャッシュシステム18にデータを送る必要があ
るときには、コマンドパケットがM−バス書込VLSI
108、110を介して、ライン124、126を渡っ
てDMの送信フレーム転送機構(SEND FXFA)
128コンポーネントに送られ、そこでバッファ処理さ
れる。FXFAはデータ分割、流れ制御、および光ファ
イバインタフェース再試行を行なう。FXFAは448
相補型金属酸化物半導体(CMOS)VLSIゲートア
レイである。送信FXFA128はそこでデータをスト
アするための8つのバッファを有する。送信FXFAは
これらの8つのバッファを環状の態様で用いる。送信F
XFAはコマンドパケットを36ビットワードから32
ビットワードに変換する。この変換を行なうのは、ホス
トコンピュータシステム12にストアされたデータは1
ワードにつき36ビットのフォーマットであるが、PL
AYER+コンポーネントおよびファイルキャッシュシ
ステムの残りの構成要素によって扱われるデータは1ワ
ードにつき32ビットのフォーマットでなくてはならな
いからである。送信FXFA128は制御情報をコマン
ドパケットの前部に挿入し、ライン130を介してDM
光パイプフレーム制御(LPFC)コンポーネント13
2にデータを転送する。このデータは32ビットワード
と2つのパリティビットからなる。LPFC132は、
一方側でFXFAに、他方側でPLAYER+コンポー
ネントに接続する448CMOS VLSIゲートアレ
イである。これはクロック同期化、速度一致、パケット
形成、およびエラー検出を行なう。
【0046】これはトークンリングではなくポイントツ
ーポイントの実現例であるので非FDDIアプリケーシ
ョンであるが、PLAYER+コンポーネントを用いる
ためにFDDIフレーミングの規則に従わなくてはなら
ない。フレームは、光ファイバインタフェース56を介
して伝送される情報の基本単位である。これは制御シン
ボルおよびデータシンボルの複数のシンボル対からな
る。
【0047】データ移動装置(DM)光パイプフレーム
制御(LPFC)132は、コマンドパケットを受取
り、このデータをローカルクロックに同期化し、32ビ
ットワードと2つのパリティビットを2つの16ビット
ワードと各ワードにつき2つのパリティビットに分割す
る。次に16ビットワードと2つのパリティビットを、
2つのバイトストリームに分割する。バイトストリーム
は、各ブロックにつき1つのパリティビットを備えた9
ビットブロックからなる。DM LPFC132は、各
ストリームからの加えられたエラーチェック情報を備え
た、符号化されたフレームを形成する。データの偶数バ
イトが一方のフレームに置かれ、データの奇数バイトが
第2のフレームに置かれる。DM LPFC132は偶
数バイトデータフレームをライン134を介してDM
PLAYER+0 138に渡し、奇数バイトデータフ
レームをDM PLAYER+1 140にライン13
6を介して渡す。データは2つのPLAYER+コンポ
ーネントで直列化され、一度に1つのビットがそのそれ
ぞれの光トランスミッタ(図示せず)に送られる。2つ
のファイバ上のフレームは並列に伝送される。
【0048】DM PLAYER+0 138およびD
M PLAYER+1 140の機能性は、ナショナル
セミコンダクタ社(National Semiconductor Corporati
on)から入手可能であるファイバ分散データインタフェ
ース(FDDI)データブック(The Fiber Distribute
d Data Interface Databook )に十分に説明される。D
P83251/55PLAYER+デバイスは、ノンリ
ターンツーゼロ(NRZ)/ノンリターンツーゼロ・イ
ンバートオンワン(NRZI)ならびに4B/5Bエン
コーダおよびデコーダ、シリアライザ/デシリアライ
ザ、フレーミング論理、弾性バッファ、ライン状態検出
器、リピートフィルタ、スムーザ、および構成スイッチ
を含むFDDI物理層コントローラである。PLAYE
R+デバイスはまた、ナショナルセミコンダクタ社から
市場で入手可能であるクロックリカバリデバイス(CR
D)およびクロック分配デバイス(CDD)等の別個の
装置に以前はあったクロック能力を含む。PLAYER
+デバイスは、米国国内規格「FDDIトークンリング
物理層プロトコル(PHY)」(“FDDI Token RingPhy
sical Layer Protocol (PHY) ”)の文書、ANSI
X3.148−1988に規定されるように物理層プロ
トコルを実現する。PLAYER+デバイスは12.5
MB/s入力ストリームを125Mボー4B/5B符号
化ビットストリームに、FDDI物理層規格で特定され
るように変換する。PLAYER+デバイスに関するさ
らなる構成要素は、電気−光変換を行なうトランシーバ
(図示せず)である。
【0049】DM PLAYER+0 138およびD
M PLAYER+1 140は、2つの光ファイバリ
ンク142、144を介してHIA PLAYER+0
174およびHIA PLAYER+1 176に並
列にフレームを伝送する。2つのリンクの使用はカスケ
ードモードと呼ばれる。カスケードモードでは、複数の
PLAYER+デバイスがともに接続されて、FDDI
データ速度の倍数でデータ転送を行なう。DM LPF
C132は、フレームを伝送している間、各フレーム内
のすべてのデータがDM PLAYER+0 138お
よびDM PLAYER+1 140に転送されてしま
うまで、各フレームについてのフレームチェックシーケ
ンス(FCS)値を計算する。データの終わりに、DM
LPFCは、DM PLAYER+0 138および
DM PLAYER+1 140にFCSフィールドお
よび終了デリミタフィールドを伝送する。
【0050】受信しているホストインタフェースアダプ
タ(HIA)PLAYER+0 174およびHIA
PLAYER+1 176コンポーネントは、光レシー
バ(図示せず)を介して光ファイバリンク142、14
4からシリアルにフレームを受け取る。データは再同期
化されて、デシリアライズされる。各PLAYER+デ
バイスは、それぞれのフレームから得たバイトのストリ
ームをホストインタフェースアダプタ(HIA)光パイ
プフレーム制御(LPFC)178にそれぞれライン1
80および182を介して送る。HIA LPFC17
8は、有効データシンボルが受取られていることを確実
にするようにパケットフォーマットを確証する。HIA
LPFC178はまた、各フレームが受取られる際に
各フレームに含まれるデータのFCSエラーチェックを
行なう。2つのバイトストリームは併合されて16ビッ
トワードを形成する。16ビットワードが次に組合され
て32ビットワードを形成する。HIA LPFC17
8は、データを再同期化し、この再構成されたデータを
ライン186を介してHIA REC FXFA184
に送り、ここでデータがバッファ処理される。HIA
REC FXFA184は、ライン192および196
を渡り、HIA52内の他のVLSIを介して、ストリ
ート1 80またはストリート2 82を介して意図さ
れる受信側に伝送される。
【0051】ホストインタフェースアダプタ(HIA)
受信フレーム転送機構(REC FXFA)184は、
データ転送の状態に依存して、ライン210を介して肯
定応答(ACK)または否定応答(NAK)をHIA
SEND FXFA202に送る。HIA SEND
FXFA202は、ACKまたはNAKパケットをバッ
ファ処理し、データをライン212を介してHIA L
PFC178に渡す。HIA LPFC178は、偶数
および奇数部分にデータを分割することによって、AC
KまたはNAKを2つのフレームに変換し、後でDM
PLAYER+0 138およびDM PLAYER+
1 140コンポーネントに伝送するために、ライン2
14および216を介してそれぞれHIA PLAYE
R+0174およびHIA PLAYER+1 176
にフレームを送る。DM PLAYER+0 138お
よびDM PLAYER+1 140コンポーネント
は、それぞれ光ファイバリンク146および148を介
してフレームを受取り、これらをそれぞれライン150
および152を介してDM LPFC132に渡す。D
M LPFCはACKまたはNAKをフレームからアン
パックする。ACKが前の伝送に一致しないか、もしく
は予測されない、または受取られるメッセージがNAK
であれば、DM SEND FXFA128は上述のス
テップに従ってコマンドパケットを再び送らなくてはな
らない。DM LPFC132は、ライン154を介し
てNAKをDM REC FXFA156に送り、これ
がライン162を介してDM SEND FXFA12
8にデータを再び送るようにリクエストを送る。そうで
なければ、データ転送プロセスは完了したと考えられ
る。
【0052】同様に、データまたは状態がHIA52か
らDM48に送られるべきであれば、データはライン2
04、208を介してHIA内の他のVLSIを介して
ストリート1 80またはストリート2 82からHI
A SEND FXFA202に受取られる。HIA
SEND FXFA202はライン212を介してデー
タをHIA LPFC178に渡し、ここでデータは、
HIA PLAYER+0 174およびHIA PL
AYER+1 176コンポーネントによる伝送のため
に2つのフレームにフォーマットされる。フレームはD
M PLAYER+0 138およびDM PLAYE
R+1 140コンポーネントによって受取られ、これ
らがフレームをDM LPFC132に渡す。DM L
PFCはフレームをアンパックし、データをDM RE
C FXFA156に送る。データは次にM−バス46
(図示せず)を介してホストシステム12(図示せず)
のオペレーティングシステムに転送される。ACKまた
はNAKが、上述のACKまたはNAKシーケンスに従
ってHIAに送返される。
【0053】B.クロック、クロックリカバリ、および再同期化 図8は、光ファイバインタフェースの1つの端部に関す
るクロックドメインのブロック図である。光ファイバイ
ンタフェースの各端部は、50MHzプラスまたはマイ
ナス100万分の(PPM)50で動作するローカルオ
シレータによってクロック動作される。このローカルク
ロックドメイン218は、光パイプフレーム制御(LP
FC)132の一部とPLAYER+コンポーネント1
38、140のほとんどとを含む。50MHzクロック
は、PLAYER+コンポーネントに渡される前にLP
FC132内で4で割られて12.5MHzとなる。P
LAYER+コンポーネントの残りはリカバードクロッ
クドメイン222に含まれ、これは入来するデータと同
期化された、回復されたクロックによってクロック動作
される。LPFC132の残りはシステムクロックドメ
イン224内に含まれる。システムクロックドメイン2
24は、ファイルキャッシュシステム18の残部をクロ
ック動作させるシステムクロックによってクロック動作
される。システムクロック周波数は30MHzないし5
0MHzでなければならない。DM48システムクロッ
クは44MHzで動作し、HIA52システムクロック
は40MHzで動作する。
【0054】光ファイバインタフェース56はNRZI
符号化を用いる。NRZIは、クロックおよびデータ情
報の両方が単一のシリアル経路を介して伝送されること
を可能にする、一般的なシリアルデータ通信符号化方式
である。光のオンからオフへ、またはオフからオンへの
遷移によって二進1が表わされる。0は遷移がないこ
と、すなわちビット時間の間光がオンのままであるか、
またはオフのままであることによって表わされる。
【0055】光ファイバインタフェースの受信端で、位
相同期オシレータを用いて入来するNRZI符号化デー
タから回復されたクロックが形成される。入来するNR
ZIデータでエッジが起こるたびに、位相ロックループ
はオシレータの位相を修正する。遷移の間にオシレータ
はドリフトし始める。オシレータがドリフトしすぎるの
を防ぐために、4つの以上の連続する0に対する制約が
シリアルインタフェースに設けられる。
【0056】光ファイバインタフェースにはデータの再
同期化を行なう2つの構成要素がある。PLAYER+
コンポーネント138、140は、回復されたクロック
によってクロック動作されている入来データをローカル
オシレータに再同期化する。回復されたクロックがイン
タフェースの他方端でローカルオシレータに同期化され
るので、その周波数は12.5MHzのプラスまたはマ
イナス50PPM以内でなくてはならない。受信端のロ
ーカルオシレータもまたこの範囲内でなくてはならな
い。したがって、2つのクロックは100PPM異なる
可能性があり、再同期化を必要としている。PLAYE
R+コンポーネントは、パケットが4500バイトを超
えない限り、周波数が100PPM異なるデータを同期
化するのに十分深い、内部シリアル非同期先入れ先出し
(FIFO)バッファを有する。このバッファはアンダ
フローまたはオーバフローを避けるためにパケット間で
それ自体を再び中心に置く。
【0057】再同期化に関わる他の構成要素は、光パイ
プフレーム制御(LPFC)132である。これは8の
深さの32ビットワード非同期FIFOバッファをその
送信および受信経路の両方で含む。これらのバッファは
ローカルクロックドメイン218とシステムクロックド
メイン224との間のデータを再同期化させる。
【0058】C.データリンク層プロトコル 光ファイバインタフェースのデータリンク層でのI/O
プロトコルは、インタフェースを介する通信の方法を規
定している。これは2つのタイプのメッセージ、すなわ
ちライン状態およびフレームを含む。ライン状態情報
は、初期化、終了、インタフェースのクリア等のインタ
フェース制御機能のためのみに用いられる。フレームと
称する情報パケットが、光ファイバリンクを介して転送
されるユーザ供給情報を含むように用いられる。ライン
状態情報およびフレームの双方とも、シンボルと称する
データユニットからなる。
【0059】1.シンボル 光パイプフレーム制御(LPFC)132(図8参照)
とPLAYER+コンポーネント138、140との間
のインタフェースは、2つのバイト幅経路からなり、一
方はPLAYER+コンポーネントに入力されるデータ
のためのもの(すなわちライン134、136)であ
り、1つはPLAYER+コンポーネントから出力され
るデータのためのもの(すなわちライン150、15
2)である。バイト幅経路の各々は、パリティビット
(奇数パリティ)、制御ビット、および2つの4ビット
シンボルからなる。LPFCからPLAYER+コンポ
ーネントに渡される各4ビットシンボルは、光ファイバ
トランスミッタ(OPTIC SEND)226、22
8の1つを介しての伝送のために5ビットフォーマット
に符号化される。光ファイバレシーバ(OPTIC R
EC)230、232の1つから5ビットシンボルを受
取ると、PLAYER+コンポーネントはシンボルを4
ビットシンボルにデコードし、これをLPFCに渡す。
1対のバイトの最上位バイトがPLAYER+0 13
8によって伝送され、最下位ビットがPLAYER+1
140によって伝送される。
【0060】図9は光パイプフレーム制御からPLAY
ER+コンポーネントに転送されるシンボルの表であ
る。シンボル対「JK」234は、フレーム境界に関す
る開始デリミタ(SD)を表わし、「T」シンボル23
6は終了デリミタ(ED)をあらわす。
【0061】図10は、PLAYER+コンポーネント
から光パイプフレーム制御に転送されるシンボルの表で
ある。「I」シンボル242はアイドルコマンドを表わ
し、「H」シンボル244は停止コマンドを表わす。
「JK」シンボル対234はSDを表わし、「T」シン
ボル236はEDを表わす。「Q」シンボル246はク
ワイエットコマンドを表わす。図10で特定されていな
い他のすべての5ビットシンボルは無効シンボルと考え
られる。
【0062】2.ライン状態 インタフェース制御情報を伝送するために、送信ノード
は制御シンボル対の反復パターンを伝送する。受信ノー
ドが必要な数の連続制御シンボル対を受取ると、レシー
バは対応するライン状態にあると規定される。可能なラ
イン状態は7つ存在する。
【0063】アクティブライン状態(ALS)はSD
(JKシンボル対)の受信によって選択される。この状
態は、受信ノードがデータシンボルおよびED(Tシン
ボル)を受取る間続く。アイドルライン状態(ILS)
は、2つのアイドル−アイドルシンボル対の受信によっ
て選択される。アイドルライン状態は、通常動作の間の
フレーム伝送の欠如またはフレームのプリアンブルを示
す。スーパアイドルライン状態は、8つの連続するアイ
ドル−アイドルシンボル対の受信によって選択される。
この状態は好ましい実施例においてはデータリンク確立
肯定応答として用いられる。ノーシグナルディテクト状
態は、シグナルディテクト信号のデアサートの際に選択
される。この状態は、送信ノードがパワーダウンされて
いる、ストップもしくはリセットモードにある、クロッ
クが停止されている、または受信ノードへの物理経路が
途絶えているときに起こる。この状態にはどのシンボル
対も当て嵌まらない。
【0064】マスタライン状態(MLS)は、8つの連
続する停止−クワイエットシンボル対の受信によって選
択される。この状態はデータリンク層接続が絶たれてい
ることを知らせる。停止ライン状態(HLS)は、8つ
の連続する停止−停止シンボル対の受信によって選択さ
れる。この状態はDM48による光ファイバインタフェ
ース56のクリアを知らせる。クワイエットライン状態
(QLS)は8つの連続するクワイエット−クワイエッ
トシンボル対の受信によって選択される。この状態の使
用は確保される。
【0065】3.データリンク確立 データリンク確立は、データ移動装置(DM)48とホ
ストインタフェースアダプタ(HIA)52との間の初
期相互作用である。これは、これらの間の物理相互接続
の正しさを確証し、データ経路の両端が一般的なフレー
ムトラフィックの準備ができていることを確立する。こ
れは、すべての一般的なフレームトラフィックに先行し
なくてはならない。DM48は、データリンクを確立す
るために肯定応答およびリクエストからなるHIA52
とのインタロックハンドシェイクを用いる。データリン
ク確立プロセスのすべてが、ファイルキャッシュハンド
ラソフトウェア40からDM48に最初のオーダコード
が受取られる前に完了していなくてはならない。オーダ
コードは、ホストコンピュータシステム12に関してフ
ァイルにアクセスするためのファイルキャッシュシステ
ム18に対するリクエストである。
【0066】図11−16はデータリンク確立のために
行なわれる処理ステップを示すフローチャートである。
データリンク確立プロセスは図11の開始ステップ30
0で始まる。まず、データ移動装置(DM)がステップ
302でそのPLAYER+コンポーネントを初期化す
る。ステップ304でDMは両方の光ファイバリンクを
介してホストインタフェースアダプタ(HIA)に停止
ライン状態(HLS)を送る。HIAがステップ306
でいずれの光ファイバリンクでもHLSを検出しなけれ
ば、プロセスはノーの経路308を取ってHLSを検出
するまで光ファイバリンクを再チェックする。HLSが
検出されれば、イエスの経路310を取ってステップ3
12に進み、ここでHIAはそのPLAYER+コンポ
ーネントを初期化する。ステップ314でHIAは、両
方の光ファイバリンクでHLSが受取られたかどうかを
判断する。受取られていなければ、ノーの経路316を
取って、HIAは、両方のリンクでHLSを検出するま
でHLSをチェックし続ける。
【0067】両方の停止ライン状態(HLS)信号が受
取られれば、イエスの経路318を取ってステップ32
0に進み、ここでホストインタフェースアダプタ(HI
A)は256マイクロ秒待つ。次に、ステップ322で
HIAは、両方の光ファイバリンクでHLSがまだ存在
すること(すなわちラインの状態が変わっていないこ
と)を確認する。HLSが両方のリンクで存在するので
なければ、ノーの経路324を取ってステップ326の
終了シーケンスに進み、HIAはDMにマスタライン状
態(MLS)を送る。ステップ328でHIAはその光
パイプフレーム制御(LPFC)をクリアし、ステップ
330でデータリンク確立の処理を終了する。HLSが
両方のリンクでまだ存在すれば、イエスの経路332を
取って図12のステップ334に進む。このステップ
で、HIAは肯定応答として光ファイバリンクの両方を
介してHLSを送る。HIAがHLSを送った結果とし
てステップ336で新しいライン状態がDMに受取られ
ていなければ、ノーの経路338を取ってステップ34
0に進む。DMによってオーダコードが受取られれば、
データリンク確立プロセスは終了される。プロセスはイ
エスの経路342をとって終了ステップ344に進む。
DMによってオーダコードが受取られていなければ、ノ
ーの経路346を取って、DMはそのライン状態を再び
チェックする。
【0068】DMによって新しい状態が受取られれば、
イエスの経路348を取って、DMはステップ350で
新しいライン状態がHLSであるかどうかを判断するチ
ェックを行なう。もしそうでなければ、ノーの経路35
2を取って、処理はステップ344で終了する。新しい
状態がHLSであれば、イエスの経路354を取ってス
テップ356に進み、DMは256マイクロ秒の間待
つ。この後、DMが両方の光ファイバリンクにおいてH
LSを有していなければ(ステップ358)、ノーの経
路360を取って処理は終了する。DMがまだ両方のリ
ンクでHLSを有していれば、イエスの経路361を取
って、処理はステップ362に続き、DMはそのPLA
YER+コンポーネントのトランスミッタをアクティブ
ライン状態(ALS)に置き、アイドルシンボルストリ
ームがリンクの両方に送られることを引起こす。
【0069】次に、図13においてホストインタフェー
スアダプタ(HIA)はステップ364で新しいライン
状態が受取られたかどうかを判断する。新しいライン状
態がまだ受取られていなければ、ノーの経路366を取
って、HIAはステップ368で100マイクロ秒タイ
マをチェックする。タイマが切れていなければ、ノーの
経路370を取ってステップ364に戻り、新しいライ
ン状態を再びチェックする。タイマが切れていれば、イ
エスの経路372を取ってステップ374に進み、HI
Aはデータ移動装置(DM)にMLSを送る。次にステ
ップ376で、HIAはそのPLAYER+エラーレジ
スタのすべてをクリアし、処理は図11のステップ30
6に続く。
【0070】新しいライン状態がHIAによって受取ら
れると、イエスの経路378が取られる。HIAはステ
ップ380で新しいライン状態がアイドルライン状態
(ILS)であるかどうかを判断する。ILSは、DM
によって送られるアイドルシンボル対を受取ることによ
って起こる。新しいライン状態がILSでなければ、ノ
ーの経路382を取ってステップ374に進み、処理は
上述のように続けられる。ILSが受取られていれば、
イエスの経路384を取ってステップ386に進む。こ
のステップで、HIAはそのPLAYER+コンポーネ
ント内のトランスミッタをALSに置く。次に、ステッ
プ388でHIAはそのPLAYER+エラーレジスタ
のすべてをクリアする。次にステップ390でDMに新
しいライン状態が受取られたかどうかを判断する。新し
いライン状態がまだ受取られていなければ、ノーの経路
392を取ってステップ394に進む。DMによってオ
ーダコードが受取られていれば、イエスの経路396を
取って、処理はステップ398で終了する。オーダコー
ドが受取られていなければ、ノーの経路400を取って
ステップ390に戻る。新しいライン状態がDMによっ
て受取られていれば、イエスの経路402を取って処理
は図14のステップ404に続く。
【0071】ホストインタフェースアダプタ(HIA)
によって検出された新しいライン状態がアイドルライン
状態(ILS)でなければ、ノーの経路406を取って
処理は図11の終了シーケンスに続く。新しいライン状
態がILSであれば、イエスの経路408を取ってステ
ップ410に進み、データ移動装置(DM)はHIAに
ケーブル確証フレームを送る。HIAがこのフレームを
受取らなければ(ステップ412)、ノーの経路414
を取って処理は図11の終了シーケンスに進む。HIA
がこのフレームを受取れば、イエスの経路416を取っ
て、HIAをステップ418でこれがまだALSまたは
ILSにあることを確認する。そうでなければ、ノーの
経路420を取って、処理は図11の終了シーケンスに
続く。HIAがまだALSまたはILSにあれば、イエ
スの経路422を取ってステップ424に進む。このス
テップでHIAは光ファイバリンクが適切に接続されて
いるかどうかを判断する。適切に接続されていなけれ
ば、ノーの経路426を取って、処理は図11の終了シ
ーケンスに進む。リンクが適切に接続されていれば、イ
エスの経路428を取って、HIAはステップ430で
DMにケーブル確証応答を送る。次に処理は図15のス
テップ432に続く。
【0072】データ移動装置(DM)がケーブル確証応
答を受取らなければ、ノーの経路434を取って、デー
タリンク確立処理は終了する。DMによって応答が受取
られれば、イエスの経路436を取ってDMはステップ
438でオーダコードがホストシステムから受取られた
かどうかをチェックする。オーダコードが受取られてい
れば、イエスの経路440を取って処理は終了する。オ
ーダコードが受取られていなければ、ノーの経路442
を取ってステップ444に進み、DMはまだアクティブ
ライン状態(ALS)またはアイドルライン状態(IL
S)にあることを確認する。そうでなければ、ノーの経
路446を取って処理は終了する。ライン状態がまだA
LSまたはILSにあれば、イエスの経路448を取っ
てステップ450に進む。ステップ450でDMはその
光ファイバリンクをチェックして、これらが適切に接続
されていることを確認する。もし適切に接続されていな
ければ、ノーの経路452を取って処理は終了する。も
し適切に接続されていれば、イエスの経路453を取っ
て、図16のステップ454に続く。
【0073】ステップ454で、データ移動装置(D
M)はHIAに確証肯定応答を送る。ステップ456で
DMはデータリンクが確立されたことを宣言する。ステ
ップ458でHIAが確証肯定応答を受取っていなけれ
ば、ノーの経路460を取って図11の終了シーケンス
に進む。肯定応答が受取られれば、イエスの経路462
が取られる。HIAがALSまたはILSになければ
(ステップ464)、ノーの経路466が取られて図1
1の終了シーケンスに進む。HIAのライン状態がAL
SまたはILSであれば、イエスの経路468を取って
ステップ470に進み、HIAはデータリンクが確立さ
れたことを宣言する。確立プロセスはステップ472で
終了する。
【0074】データリンクが確立されれば、DMおよび
HIAは論理的に接続されたと考えられ、一般的な情報
フレームをインタフェースを介して送ることができる。
DMまたはHIAはいずれも、マスタライン状態を設定
するように停止−クワイエットシンボル対のストリーム
を送ることによって、データリンクを論理的に断つこと
ができる。データリンの接続が絶たれれば、データリン
クを介してフレームを再び送る前にデータリンク確立プ
ロセスを繰返さなくてはならない。
【0075】4.フレーム データリンクが確立されれば、データ移動装置(DM)
48とホストインタフェースアダプタ(HIA)52と
の間で伝送される情報のすべては、リンクが論理的に接
続を絶たれるまでフレームの形態にある。フレームには
3つのタイプがある。第1のタイプのフレームは機能フ
レームである。機能フレームはホストシステム12とフ
ァイルキャッシュシステム18との間のデータ、状態お
よびコマンドのすべてを有する。第2のタイプのフレー
ムは肯定応答フレームである。肯定応答フレームは、フ
ロー制御およびデータリンクエラーリカバリのために使
用されるデータリンク制御情報のみを含む。第3のタイ
プのフレームはコンタクトフレームである。これはデー
タリンクエラーリカバリのためのみに用いられる。図1
7は光ファイバインタフェース上で伝送されるフレーム
の一般的なフォーマットを示す図である。このフォーマ
ットは光パイプフレーム制御(LPFC)132とPL
AYER+コンポーネントとの間のインタフェースで用
いられる。この発明の好ましい実施例は専用ポイントツ
ーポイント光ファイバインタフェースであり、非FDD
Iアプリケーション(すなわちトークンリングLANで
ない)であるが、各ファイバについてFDDIフレーミ
ングの一般的な規則には従わなくてはならない。特に、
各ファイバにおける各フレームは有効FDDI開始デリ
ミタ(SD)で始まり、各フレームについて有効FDD
I終了デリミタ(ED)で終了しなくてはならない。さ
らに、フレームサイズは3ないし4500バイト長でな
くてはならない。しかしながら、好ましい実施例では、
データ転送サイズは、システムの性能の理由で127の
36ビットワード(508バイト)に制限される。この
制限は最大フレーム長制限を満たし、データ転送フレー
ム以外のフレームタイプに長いデータ転送が介在するこ
とを可能にする。好ましい実施例では、各フレームは2
バイトのFCフィールド(各ファイバにつき1バイ
ト)、2バイトのIDフィールド(各ファイバにつき1
バイト)、8バイトのFCSフィールド(各ファイバに
つき4バイト)、および0ないし508バイトのデータ
(各ファイバにつき0ないし254バイト)を含む。図
17において、図示される各ブロックは、その長さが可
変のバイト数である情報(INFO)フィールドを除い
て、光ファイバリンクを介して伝送される、1つの8ビ
ットバイトの情報である。ファイバ0は図8からの光フ
ァイバリンク142を表わし、ファイバ1は光ファイバ
リンク144を表わす。
【0076】光ファイバインタフェースを介して転送さ
れるフレームの内容は以下のとおりである。通常は16
のアイドルシンボル(クロック同期化を確立し、かつ維
持するために用いられる最大周波数信号)からなるプリ
アンブルフィールドがすべての伝送に先行する。プリア
ンブルの部分は「II」シンボル対474として図示さ
れる。すべてのフレームは光ファイバリンクの両方にお
いてフレームデレミタの開始で始まる。開始デリミタ
(SD)フィールド476は、データ伝送シーケンスの
開始境界を表わすのに用いられる「JK」シンボル対を
含む。このシンボル対が発生することによって、フレー
ムの開始を知らせるのに加えて、受信するPLAYER
+コンポーネントがシンボル対境界を確立することを可
能にする。PLAYER+コンポーネントはまた各ファ
イバにおける入来「JK」対を用いて、2つの光ファイ
バリンクを介して受取られた情報のスキューを除く。S
Dの発生は物理層の機能であり、データリンク層プロト
コルには透明である。SD476は各ファイバを介して
同時に伝送される。
【0077】フレーム制御(FC)フィールド478は
フレームのタイプおよびその特性を識別する。図18は
フレーム制御フィールドのフォーマットの図である。F
Cフィールドは、レシーバがフレームの残りをどう解釈
するべきかを示す、フレームに関する制御情報を含む。
FCフィールド478は1バイトの長さを有し、両方の
ファイバを介して同時に伝送される。図示のように、F
C478の上位4ビット(ビット0−3)は、フレーム
の主カテゴリを示すようにマスタビットとされて、下位
4ビット(ビット4−7)はフレームのサブカテゴリを
示すようにマスタビットとされる。主カテゴリは36ビ
ットモードデータ、32ビットモードデータ、アクティ
ビティ制御ブロック(ACB)転送、および肯定/否定
応答(ACK/NAK)である。サブカテゴリは、部分
伝送、最終伝送、転送アボート、コマンド/ステータ
ス、読出再接続、書込再接続、UPIメッセージ、肯定
応答、否定応答、致命的誤り、およびコンタクトフレー
ムである。各FCフィールドについてセットされるのは
主カテゴリビット1つとサブカテゴリビット1つだけで
ある。
【0078】図17に戻って、識別フィールド480
は、3つのタイプのフレームの各々について異なる情報
を含む。IDフィールドの内容は後述する。
【0079】ファイバ0上の情報フィールド482は、
送信ノードによって供給された偶数バイトのデータを含
む。ファイバ1上の情報フィールド484は送信ノード
によって供給された奇数バイトのデータを含む。
【0080】フレームチェックシーケンス(FCS)フ
ィールド486は、フレーム内の誤ったデータビットお
よびビットの誤ったフレームへの付加またはフレームか
らの削除を検出するのに用いられる巡回冗長検査であ
る。FCS値は4バイト長である。SD476および終
了デリミタ(ED)490フィールドはFCSによって
カバーされない。FCSフィールド自体を含む、フレー
ム内の他のフィールドはすべて、FCSによってカバー
される。FCSフィールド486は常に偶数バイト境界
から始まる。FCSは各ファイバについて別個に計算さ
れる。FCS486はファイバ0を介して伝送されるフ
レームから計算され、FCS488はファイバ1を介し
て伝送されるフレームから計算される。FCSの発生、
伝送、およびチェックは物理層の機能であり、データリ
ンク層には透明である。データリンク層は、エラーが検
出されたかどうかだけを認識する。フレーム内のデータ
に続くFCS整式は、伝送されたデータの保全性の確認
を与える。この標準的な整式のアルゴリズムは、「トー
クンリングアクセス方法および物理層仕様」(“Token
Ring Access Method and Physical Layer Specificatio
ns”)と題するANSI/IEEE規格802.5−1
985に見られる。
【0081】EDフィールド490は、すべての通常の
データの伝送を終了させる「TT」シンボル対である。
これはフレームが終了し、各ファイバについてそれに先
行した4バイトがFCSとして解釈されるべきであるこ
とを示す。ED490が各ファイバを介して同時に伝送
される。「TT」シンボル対の発生は物理層の機能であ
り、データリンク層には透明である。ED490には、
次のフレームの前に少なくとも8のアイドルシンボル対
(「II」)が後に続かなくてはならない。このアイド
ル(II)フィールド492は、伝送間のリンクの通常
の状態を示す。これはクロック同期化を確立し、維持す
る継続的な充填パターンを与える。最小で16のIDL
Eシンボルが、データ伝送の間に各ファイバを介して伝
送されなければならない。アイドルシンボルの発生は物
理層の機能であり、データリンク層には透明である。
【0082】a.機能フレーム 機能フレームのフォーマットは、IDフィールドを除い
て図17に示される一般的なフレームフォーマットと同
じである。ファイバ0において、IDフィールド480
はアクティビティ制御ブロック識別子(ACB ID)
を含む。ファイバ1において、IDフィールド480は
0ないし15のシーケンス番号を含む。これらのデータ
アイテムは、データ伝送を経路指定し、かつ管理するた
めにDM48およびHIA52制御論理によって用いら
れる。シーケンス番号は、後続の肯定/否定応答フレー
ムを現在のフレームに相関させるために用いられる。ア
クティビティ制御ブロックIDは、ユーザファイルの部
分をステージおよびデステージするのに必要なタスクを
管理するためにファイルキャッシュシステム18マイク
ロコードによって用いられる識別子である。
【0083】ほとんどの機能フレームは、1のコマンド
フレーム、1のステータスフレーム、または1のデータ
フレームを表わす情報フィールド482を有する。SE
NDFXFA/LPFCインタフェースで用いられる3
2ビットワードは、8ビットバイトに分割されてフレー
ムに置かれる。図19はデータを機能フレームの情報フ
ィールドにパックするためのフォーマットを示すブロッ
ク図である。すべての偶数バイトはファイバ0を介して
伝送され、すべての奇数バイトはファイバ1を介して伝
送され、図示のとおりである。
【0084】504バイト長を超えるデータ転送動作
は、伝送のための複数のフレームに分割される。どのフ
レームの情報フィールド482もその最大長は504バ
イトである。「部分的伝送」に関するフレーム制御フィ
ールド478におけるサブカテゴリインジケータは、こ
のフレームが伝送された後にこのデータ転送のために伝
送されるべきデータがさらに存在すれば、セットされ
る。伝送は次のフレームまたはその数フレーム後に継続
され得る。データ転送が再開されれば、IDフィールド
480はデータ転送のための最後のデータフレームに関
するものと同じである。シーケンス番号は、このデータ
転送の最後のデータフレームに関するものと同じではな
い。伝送されるべきデータのバイト数、または伝送され
るように残されているデータのバイト数が504以下で
あれば、サブカテゴリインジケータ「最終伝送」がセッ
トされ、これがこのデータ転送に関しての最後のデータ
フレームであることを示す。
【0085】コマンドフレームは常にデータ移動装置
(DM)48からホストインタフェースアダプタ(HI
A)52に送られる。ステータスフレームは常にHIA
からDMに伝送される。コマンド/ステータスフレーム
のIDフィールド478は、特定のデータ転送動作への
相関に必要な識別を与える。フレーム制御フィールド4
78内のサブカテゴリインジケータ「コマンド/ステー
タス」は、光ファイバインタフェースのどの端部が伝送
しているかに依存して、フレームがコマンドであるか、
またはステータスフレームであるかを特定する。サブカ
テゴリインジケータ「読出再接続」は、受取られてファ
イルキャッシュ内でヒットしていると判断された読出デ
ータ転送リクエストについて読出データ転送が起こりそ
うであることをファイルキャッシュシステム18が示せ
ば、セットされる。サブカテゴリインジケータ「書込再
接続」は、受取られてファイルキャッシュ内でヒットし
ていると判断された書込データ転送コマンドに関してデ
ータ転送を始めることをファイルキャッシュシステムが
求めれば、セットされる。「再接続」フレームは情報フ
ィールドを含まない。
【0086】b.肯定/否定応答フレーム 肯定/否定応答(ACK/NAK)フレームは、受取ら
れたすべての機能フレームに応答して送られる。このフ
レームタイプの伝送は、他のすべてのフレームタイプの
伝送に先行する。肯定応答フレームは対応のフレームが
適切に受取られたことを示す。肯定応答フレームの受信
は、前に送られたフレームの実行が(たとえば前に送ら
れたフレームがコマンドフレームであれば)開始された
こと、または達成されたことを意味するわけではない。
否定応答フレームは、失われたか、または破壊されたフ
レームを示し、この失われた、または破壊されたフレー
ムの送り手がこのフレームおよび後続の全フレームを再
び伝送することを起こす。図20は、光ファイバインタ
フェースを介して伝送される肯定/否定応答フレームの
フォーマットである。これらのACK/NAKフレーム
のフォーマットは、IDフィールド480が異なる意味
を有し、情報フィールド482がないことを除いては、
一般的なフレームフォーマットと類似している。その代
わりに、ファイバ0上のIDフィールド494は無視さ
れるが、ファイバ1のIDフィールド496は、正しく
受取られたフレームのラストグッドシーケンス番号(L
GSN)を含む。
【0087】c.コンタクトフレーム 図21は、光ファイバインタフェース上のコンタクトフ
レームのフォーマットの図である。IDフィールド49
8は無視され、いかなる値も有し得る。情報フィールド
は存在しない。
【0088】5.フレームフロー制御 光ファイバインタフェースの各端部には、複数のフレー
ム送信バッファおよび複数の受信フレームバッファがあ
る。好ましい実施例では、8つのフレーム送信バッファ
および8つの受信フレームバッファがある。バッファは
環状の態様で充填され、空にされて、8の深さのFIF
Oキューを論理的に形成する。各バッファは機能フレー
ムを1つ保持する。
【0089】上述のように、機能フレームはデータ、コ
マンド、またはステータスフレームである。機能フレー
ムは、光ファイバインタフェース56以外のファイルキ
ャッシュシステム18およびホスト12システムの構成
要素によって用いられるデータを含む。光ファイバイン
タフェースの目的はこの情報を転送することである。肯
定および否定応答フレームは、光ファイバインタフェー
スを介しての機能フレームの移動を制御し、確証するた
めのみに用いられる。
【0090】ファイルキャッシュシステム18は、光フ
ァイバインタフェースを介しての機能フレームの伝送を
制御するのに時間決めされたスライディングウィンドウ
プロトコルを用いる。この流れ制御プロトコルは光ファ
イバインタフェースの効率を最大にし、情報のオーバフ
ローを防ぎ、エラーを検出し、かつ受動的伝送エラーが
起こったときにフレームを再伝送するように設計され
る。
【0091】シーケンス番号は機能フレーム制御の中心
である。各機能フレームには、フレームとともに伝送さ
れるシーケンス番号が割当てられる。シーケンス番号は
連続する昇順で割当てられる。好ましい実施例におい
て、4ビットのサイズのカウンタがシーケンス番号を発
生するのに用いられる。しかしながら、カウンタのサイ
ズは一般に1+Log(ベース2)Nであり、ここでN
は送信および受信バッファの数である。シーケンス番号
はフレームが受取られるとき、これが前に受取られたフ
レームに対してシーケンシャルであることを確実にする
ようにチェックされる。シーケンス番号が受入れ可能で
あれば、レシーバはフレームをバッファ処理し、これを
他のエラーについてチェックする。他のエラーが見出さ
れなければ、フレームは有効となる。次にフレームはフ
ァイルキャッシュシステム内の他のどこかの最終宛先に
送られ、そのバッファが再使用される。
【0092】機能フレームの受け手は、それがエラーな
く受取る機能フレームの各々について肯定応答フレーム
を送る。肯定応答フレームは、フレームが受取られ、か
つ有効受信フレームバッファの数が4つに等しいか、ま
たはそれを下回るとき、または有効受信バッファの数が
5と4の間で遷移するときのみに送られる。肯定応答フ
レームの送信は、フレームを受取った光ファイバインタ
フェースの端部の送信経路における次のフレームブレー
クで起こる。機能フレームは、未決定の(outstanding
)肯定応答を有する3つ以下のフレームが送られたと
きのみに送られる。これらの制約によって光ファイバイ
ンタフェースの他方端で利用可能な受信バッファがその
ためにないフレームの送信を防ぐ。
【0093】時間決めされたスライディングウィンドウ
プロトコルは、圧縮された肯定応答を用いる。肯定応答
フレームが受取られると、これは、最後に応答したもの
からそのシーケンス番号が肯定応答フレームに含まれる
ものを含み、そこまでのすべてのフレームに対して効果
的に肯定応答する。否定応答フレームは、最後に応答し
たものからそのシーケンス番号がラストグッドシーケン
ス番号フィールド496に含まれるものを含み、そこま
でのすべてのフレームについて応答する。その後に送ら
れたフレームはすべて誤っていると考えられ、再送信さ
れなくてはならない。
【0094】機能フレームにおいて、受動的エラーが検
出されれば、レシーバによってNAKフレームが発生さ
れ、受信FXFAにおいて4つ以下の有効フレームがあ
るとすぐに送られる。これは、受取ったラストグッドフ
レームのシーケンス番号を含み、そのため送り手は欠陥
フレームおよび続いて送られたすべてのフレームを再送
信できる。受け手はエラーを検出した後、それが受取る
すべてのフレーム(ACKおよびNAKを除く)を、エ
ラーであった機能フレームの再送信をうまく受取るま
で、無視する。再送信されたフレームはその元のシーケ
ンス番号を有する。
【0095】機能フレームは、そのフレームが肯定応答
されるまで、再試行が必要となるときに備えて、光ファ
イバインタフェースの送信端においてそのその送信バッ
ファ内で保持されなくてはならない。
【0096】このプロトコルによって2つのタイマ、す
なわち肯定応答タイマおよび否定応答タイマが用いられ
る。ACKタイマの間隔は200ミリ秒であり、NAK
タイマの間隔は400マイクロ秒である。ACKタイマ
は機能フレームが送られると必ず初期化される。これ
は、送られた機能フレームについて処理中の肯定応答が
あれば常に動作している。このタイマが切れると、送り
手は「コンタクトモード」に入る。送り手は受け手にコ
ンタクトフレームを送る。コンタクトフレームに関して
ACKタイマが切れると、送信側は通常これを致命的誤
りとみなし、この誤りはファイルキャッシュシステムの
保守処理構成要素に報告される。コンタクトフレーム
は、コンタクトフレームタイムアウトにおいて不定期で
再試行される。受け手は常にコンタクトフレームにはN
AKで応答する。送信側がNAKを受取ると、これはN
AKで特定されたラストグッドシーケンス番号から始ま
りそれが送ったすべての機能フレームを送ることによっ
て応答する。
【0097】否定応答タイマは、NAKが送られると必
ず初期化され、活性化される。再送信が受取られる前に
NAKタイマが切れると、NAKが一度再送信される。
【0098】光ファイバインタフェースにおける破壊シ
ンボルは、結果として「ロスト(失われた)フレーム」
につながり得る。これは、フレームの始めのシンボルの
破壊によってレシーバがフレームの始めを認識するのが
難しいか、または不可能となるときに特に当て嵌まる。
ロストフレームは不適切なシーケンス番号によって検出
される。この場合、送信側のACKタイマは切れ、送信
側が「コンタクトモード」に入ることとなる。このモー
ドにおいて、送信側はコンタクトフレームを送り、その
フレームについてNAKを待つ。受信側はコンタクトフ
レームに応答してNAKを送る。送信側がNAKを受取
ると、ロストフレームを再び送り、「コンタクトモー
ド」を終了する。
【0099】NAKの検出の際に、送信側は現在のフレ
ームの送信を終える。次にこれは、それについてNAK
が受取られたフレームの始めから再送信を始める。再送
信はNAKが受取られる限り継続的に起こり得る。
【0100】D.光パイプフレーム制御(LPFC) 1.機能の説明 光パイプフレーム制御(LPFC)132(図5参照)
は、PLAYER+コンポーネント138、140への
アクセスを与える。これはまた、マイクロシーケンサバ
スコントローラ(USBC)94、96へのインタフェ
ース、およびPLAYER+コンポーネントへの制御バ
ス(CBUS)(図示せず)インタフェースを含む。U
SBCインタフェース104は、LPFC132のエラ
ー報告、割込設定、および初期化を制御するために用い
られる。CBUSインタフェースは、PLAYER+コ
ンポーネントにおける制御および状態レジスタを初期化
し、調べるために用いられる。LPFCは、専用ポイン
トツーポイント光ファイバインタフェースのために特定
的に設計される。LPFCは、256のピンを備えた4
48CMOS VLSIオプションであり、そのうちの
196本は機能的使用のために用いることができる。
【0101】送信方向において、LPFC132は、送
信フレーム転送機構(FXFA)128から各々が4つ
の8ビットバイトを含む32ビットデータワードパケッ
トを取込み、これらを12.5MHzローカルオシレー
タに同期化し、再フォーマットして、PLAYER+コ
ンポーネントへの送信のためのフレームに符号化する。
LPFCは各フレームの前部に開始デリミタ(SD)4
76を置く。各フレームはデータのための8ビットおよ
び制御のための1ビットの9ビットバイトを用いてLP
FCによって構成される。LPFCはフレームチェック
シーケンス(FCS)486、488を発生して、それ
を各フレームに含む。LPFCはまた各フレームの終わ
りに終了デリミタ(ED)490を付加する。次にこれ
は光ファイバリンクを介しての後続の送信のために18
ビットコード(倍バイト幅)でPLAYER+コンポー
ネントのメディアアクセスコントローラ(MAC)イン
タフェースの送信部分にフレームを送る。
【0102】受信方向において、LPFC132はPL
AYER+コンポーネントの18ビットMAC受信イン
タフェースからデータを受入れる。これはSD476と
ED490との間のデータシンボルを探すことによって
パケットフォーマットを確証し、FCSチェックを行な
う。次に倍バイト幅データを32ビットワードにパック
して、システムクロックに再同期化させ、データをRE
C FXFA156に渡す。LPFCによってエラーが
検出されなければ、データが良好であることをREC
FXFA156に示す。LPFC132によってエラー
が検出されれば、このデータを廃棄するようにREC
FXFA156に指示する。
【0103】2.LPFCコンポーネント 光パイプフレーム制御(LPFC)で用いられる主な構
成要素は2つある。
【0104】第1の構成要素は、40ビット幅、8ワー
ドの深さの非同期先入れ先出し(FIFO)バッファで
ある。これは非同期境界処理、およびシステムクロック
によって駆動される論理とローカルクロックによって駆
動される論理との間の速度一致論理を与える。FIFO
の動作は、これらの2つの独立したクロックの制御下に
ある。バッファは環状の態様で40ビットワードの入来
するストリームによって充填される。8つのバッファ位
置の各々は有効フラグを有し、これらは対応するバッフ
ァ位置に入来するストリームから新しいデータワードが
ロードされるとセットされる。有効フラグは出力クロッ
クに再同期化される。出力制御論理は環状の態様で再同
期化された有効フラグをテストし、各有効フラグがセッ
トされるのを待つ。有効フラグが活性となれば、対応す
るバッファ位置のワードが出力され、その有効フラグは
クリアされる。FIFOは必要に応じて入来するデータ
ストリームを止めることができる。これはオーバランお
よびアンダランエラーも検出する。
【0105】第2の主な構成要素はフレームチェックシ
ーケンス(FCS)論理であり、8ビット幅データスト
リームを取込み、エラー検出の目的のために用いられる
32ビットFCS値を発生する。
【0106】3.トランスミッタ論理 トランスミッタ論理は送出フレーム転送機構(SEND
FXFA)からデータを受取り、データをローカルク
ロックに再同期化させ、このデータをパケットの形態に
して、パケットをPLAYER+コンポーネントの送信
セクションに渡す。
【0107】図22は光パイプフレーム制御ゲートアレ
イのトランスミッタ論理のブロック図である。SEND
FXFA128が送信すべきデータを持たなければ、
信号ライトデータトランスファ(図示せず)およびライ
トデータバリッド(図示せず)が不活性となる。ライト
データトランスファ信号は、SEND FXFA128
からLPFC132への情報パケットの送信の間アクテ
ィブである。SENDFXFAによるこの信号の不活性
から活性への遷移は、新しい情報パケットの開始を示
す。この信号の活性から不活性への遷移は情報パケット
の終了を示す。ライトデータバリッド信号は、SEND
FXFAによって活性とされて、32の書込データラ
イン500の現在の内容が、光ファイバリンクを介して
送られるべき情報パケットの次の有効ワードであること
をLPFCに示す。
【0108】データワードは書込データライン500か
ら取られ、入力レジスタ(IN REG)502にスト
アされる。この情報は32ビットのデータおよび2ビッ
トのパリティからなる。データはシステムクロックの制
御下で非同期FIFO504にロードされる。データは
非同期FIFO504においてローカルクロックに再同
期化され、ローカルクロックの制御下でFIFOからレ
ジスタ0(REG0)506に出力される。32ビット
データワードは2つの16ビットワードに分割され、2
つの連続する80ナノ秒サイクルでマルチプレクサ(M
UX)508を介して送信パイプラインにロードされ
る。送信パイプラインは直列に接続される3つのレジス
タ(レジスタ1 510、レジスタ2 512、および
レジスタ3514)からなる。
【0109】送信パイプライン内の2つのバイト幅経路
の各々について別個のFCS値が発生される。データは
MUX508によってFCSジェネレータ論理516に
渡される。バイト幅経路の各々は、FCSジェネレータ
論理の別個のセクションに供給される。各FCSジェネ
レータ論理セクションは32ビットFCS値を発生し、
反転されてそのデータストリームの終わりに付加され
る。送信パイプラインの終わりに、シンボルジェネレー
タ論理518、データ経路、FCSジェネレータ51
6、およびMUX520からの情報を用いてフレームが
形成される。シンボルジェネレータ論理518はフレー
ムに関する開始デリミタ(SD)および終了デリミタ
(ED)を与える。フレームは9ビットPLAYER+
コードに符号化され、レジスタ4(REG4)522に
ストアされる。次にフレームはレジスタ5(REG5)
524から出力され、各バイトが、2つの送信光ファイ
バリンクの一方を介しての送信のために80ナノ秒ごと
に2つのPLAYER+コンポーネントの1つに送られ
る。フレームは16の送信データライン526を介して
送られる。
【0110】送るべきデータパケットがなければ、シン
ボルジェネレータ518はアイドルシンボル対のストリ
ームを出力する。
【0111】トランスミッタ論理は、マイクロシーケン
サバスコントローラの制御下で不能化され得る。
【0112】4.レシーバ論理 レシーバ論理はPLAYER+コンポーネントの受信セ
クションからデータパケットを受取り、それらを変換
し、エラーについてチェックし、システムクロックに再
同期化させ、受信FXFAに渡す。
【0113】図23は光パイプフレーム制御ゲートアレ
イのレシーバ論理のブロック図である。2つのPLAY
ER+コンポーネントの各々は、データ情報および制御
シンボルを表わす9ビットの符号化された情報のストリ
ームをLPFC132に送る。データは16の受信デー
タライン528を介して受取られ、入力レジスタ(IN
REG)530でストアされる。2つのストリームは
IN REG530にストアされる際に連結される。デ
ータはヒストリーキュー532およびレジスタ0(RE
G0)534に渡される。データは次に二重FCSチェ
ッカ論理セクション536、538によってチェックさ
れて、FCS値が正しい、すなわち光ファイバリンクを
介してのデータの送信が良好であることを示すかどうか
を判断する。各バイトストリームはFCSチェックにつ
いて独立して扱われる。新しいFCSが各入来バイトス
トリームについて発生され、受信されたFCS値と比較
される。この冗長性によって、光ファイバインタフェー
スのいずれの端部におけるFCS論理内のいかなる単一
の誤りも直ちに検出されることが確実となる。FCS値
は等しくなくてはならず、データパケットが有効とされ
る前の受信FCSコードの反転でなくてはならない。
【0114】データは7つのレジスタ540、542、
544、546、548、550および552からなる
受信パイプラインを介して渡される。データの流れが受
信パイプラインを介する際に、これはデコードされ、プ
ロトコルおよびデータエラーについてチェックされ、レ
ジスタ8(REG8)554およびレジスタ9(REG
9)556でのストアまでに32ビットワードに再フォ
ーマットされる。
【0115】次に、これらの32ビットワードはシステ
ムクロックに再同期化される。これらはREG8 55
4およびREG9 556からローカルクロックの制御
下で非同期FIFO558にロードされ、システムクロ
ックの制御下で除去される。データは非同期FIFO5
58から抽出され、出力レジスタ0(OUT0)560
にストアされる。データは次に、32の読出データ転送
ライン564を介したREC FXFA156への送信
のために出力レジスタ1(OUT1)562に渡され
る。
【0116】光パイプフレーム制御(LPFC)132
は、データパケットを受信フレーム転送機構(REC
FXFA)に、読出データ転送ライン(図示せず)を各
パケットの始めに立上げることによって提供する。この
信号は、REC FXFA156へのパケットの転送の
間はハイのままである。読出データ有効ライン(図示せ
ず)は、読出データ転送ラインが次の有効データワード
を含むサイクルごとにLPFC132によって活性化さ
れる。転送の最後のワードが渡されているとき、読出最
終ワードライン(図示せず)もまた活性である。LPF
Cは読出データ転送ラインを立下げ、後続のサイクルで
成功または失敗ラインがこれに続く。成功ラインが活性
化されれば、REC FXFAは通常どおりパケットを
処理する。失敗ラインが活性化されれば、REC FX
FAはパケットを廃棄する。いずれかのPLAYER+
コンポーネントからの最初の6データバイトまたはSD
でエラーが起こると、ロストパケットが起こる。ロスト
パケットに関してはRECFXFAへのインタフェース
はアイドルのままである。
【0117】LPFC132は8の深さの受信ヒストリ
ーキュー532を含む。PLAYER+コンポーネント
から受取られた各データワードは、受取られるとヒスト
リーキュー532に入れられる。エラーが起こると、ヒ
ストリーキューは不能化され、エラーの前に受取られた
最後の8ワードをセーブする。
【0118】レシーバ論理は、マイクロシーケンサバス
コントローラの制御下で可能化、および不能化され得
る。不能化されているときも、まだ停止ライン状態(H
LS)を認識し、これに応答することができる。データ
パケットが受取られているときにレシーバ論理が不能化
されていれば、パケットは通常どおり受取られる。レシ
ーバ論理が不能化されれば、LPFC132はHLSを
除いて入来するシンボルストリームを無視する。
【0119】D.フレーム転送機構(FXFA) フレーム転送機構(FXFA)は、448CMOS技
術、256機能ピンゲートアレイである。これはデータ
移動装置(DM)48およびホストインタフェースアダ
プタ(HIA)52コンポーネントで用いられる。FX
FAは、127の32ビットワードからなるデータブロ
ック内のデータをバッファ処理する。このバッファ処理
されたデータは、LPFC132を介して光ファイバリ
ンクを通って送られるべきであるか、またはLPFCか
ら受取られている。各LPFCについて2つのFXFA
があり、1つはデータを送信し、1つはデータを受信す
る。FXFAは、送信されているフレームのタイプを示
すように各フレームについてFCフィールドを形成す
る。FXFAはまた各フレームについてのシーケンス番
号を維持する。シーケンス番号は、光ファイバリンクを
介してフレームが送信され、受信された順番を追跡する
のに用いられる。フレームがインタフェースを介して送
られる際に、受信FXFAは、送信にエラーがなければ
光ファイバインタフェースの他方側の送信FXFAにA
CKを送る。そうでなけば、これはNAKを送って、送
信FXFAにデータを再び送るように指示する。
【0120】図24はフレーム転送機構ゲートアレイの
ブロック図である。FXFAは、ライン600を介して
DMデータのワード0、DMコマンド、またはHIA状
態を受入れ、この情報を書込レジスタ0(W0REG)
602にストアする。FXFAは、ライン604を介し
てDMデータのワード1、DMコマンド、またはHIA
データを受入れ、この情報を書込レジスタ1(W1RE
G)606にストアする。W0REG602およびW1
REG606の両方の内容は、36/32変換論理60
8に渡される。FXFAのこのセクションは、DM48
において送信のためのみに用いられる、というのはこれ
がホストシステム12から得られた36ビットデータワ
ードをファイルキャッシュシステムの残りで用いられる
32ビットワードに変換するからである。
【0121】DM48から受取られ、不揮発性記憶装置
(NVS)70に宛てられるデータのみが32ビットワ
ードに変換される。他のすべてのコマンドおよびメッセ
ージは32ビットのデータとされ、36ビットの入力ワ
ードにおいて右詰めされる。4つの最上位ビットは廃棄
される。このデータはバイパスレジスタ610を介し
て、変換されることなく、マルチプレクサ(MUX)6
12に渡される。すべての入力ワードは、36ビットま
たは32ビットワードのいずれについても各ハーフワー
ドと関連するパリティビットを有するとみなされる。F
XFAはすべてのデータビットおよびそれらのパリティ
ビットを、変換されたワード長についてのパリティを発
生するために用いる。
【0122】32/36変換論理614は、受信FXF
Aの位置においてDM48でのみ用いられる。HIA5
2では、双方のFXFAへの、およびそこからの送信の
すべては32ビットワードである。しかしながら、DM
48においては、REC FXFAフレーム内のデータ
は、最終的にファイルキャッシュハンドラソフトウェア
42によって使用されるようにM−バス46送信のため
に32ビットワードから36ビットワードに変換されな
くてはならない。HIA52からDM48への状態の転
送は、32ビットワードであり、36ビットフォーマッ
トに右詰めされるとみなされ、したがって変換される必
要はない。HIA52では、いかなる変換も必要とされ
ない。代わりに、データはバイパスレジスタ616を介
して送られる。再接続状態および単一ワードACK/N
AKフレームはフレームバッファには入らず、したがっ
て変換されることはない。これらはACK/NAK受信
論理618に再び経路指定され、それぞれライン620
および622を介してFXFAから送られる。
【0123】コマンドレジスタ(CMD REG)62
4は、フレーム制御フィールド、ACKおよびNAKの
ための代替経路である。その内容についてのデータの流
れを制御するCMD REG624の出力におけるフレ
ーム制御フィールドデコード(図示せず)が存在する。
CMD REGは、LPFC132からデータを受取る
FXFA位置でのみ用いられる。
【0124】フレーム送信制御論理626は、FXFA
からのデータの送信を制御するために用いられる。ライ
ン628、629、630および631として示される
このインタフェースは、FXFAがデータをLPFC1
32またはM−バス46に書込んでいるときに用いられ
る。FXFAの送信インタフェースは、フレームが有効
となる、すなわち完全に充填されるか、または書込まれ
るのが終了すると、活性となり、FXFAからデータを
送信する。
【0125】FXFAは、LPFC132またはM−バ
ス46によってポーズ信号628が活性化されるか、F
XFAがLPFC132から送信致命的NAK信号62
9を受取るか、またはDM48で内部エラーが検出され
ると、出ていくデータを止める。
【0126】2つの主信号がFXFAからのデータ転送
を制御する。出力データ転送ライン630は、フレーム
の転送全体にわたって活性のままであるが、データ有効
であるサイクルを示すアウトデータバリッド信号631
は、1度のフレーム転送中に何度も活性となったり、不
活性となったりし得る。アウトデータバリッド信号が不
活性であれば、これはFXFAから出ていくデータを止
める(転送の順方向)。
【0127】フレーム送信制御論理626に入力される
他の信号は、フレーム受信制御論理634から受取られ
るフレームバリッド制御信号632と、ACK/NAK
受信論理618から受取られる再送信フレーム信号63
6とである。
【0128】FXFAのフレーム受信制御論理634
は、FXFAへのデータの受信を制御するように用いら
れる。フレーム受信制御論理634は、LPFC13
2、またはM−バス46のいずれかによってFXFAが
書込まれているときに用いられる。FXFAによるデー
タの受信は受動的である、すなわちこれはそれを駆動す
る論理からのリクエストの際にデータを受取る。このイ
ンタフェースは制御信号638、639および640の
組を有する。FXFAは、フレームアベーラブル制御信
号638を不活性化して、利用可能なフレームがもうな
いことを示すことにより、入来するデータを止めること
ができる。この信号は、インデータトランスファ639
およびインデータバリッド制御640信号の両方が活性
であり、充填されているフレームが利用可能な最後のフ
レームである最初のサイクルで不活性化される。この信
号は、LPFC ACKが充填されるべき別のフレーム
を開放するまで不活性のままである。
【0129】FXFAへのデータ転送を制御する2つの
主な信号は、インデータトランスファ639およびイン
データバリッド640信号である。インデータトランス
ファ信号639は、フレームの転送全体にわたって活性
のままであり、インデータバリッド信号640はデータ
が有効であるサイクルを示し、1度のフレーム転送の間
に何度も活性または不活性となり得る。インデータバリ
ッド信号640は、不活性であれば、FXFAに入来す
るデータを止める(転送の順方向)。
【0130】ACK/NAK受信論理618は、DM4
8およびHIA52の双方のRECFXFAでのみ用い
られる。この論理は、送ったフレームについてライン6
42を介してすべてのACKおよびNAKを受取り、受
取られるフレームについてすべてのACKおよびNAK
を発生する。送ったフレームについてのACKおよびN
AKは、光ファイバインタフェースの他方端のFXFA
からの受信したフレームに関する応答である。光ファイ
バインタフェースを介して送ったフレームのすべてにつ
いて、ACKまたはNAKが送り返されると期待され
る。ACKは将来の使用のためにSEND FXFAに
おけるフレームを開放し、NAKは特定されたフレーム
およびすべての後続のフレームが再び送られなくてはな
らないことを要求する。受取られたフレームについての
ACKおよびNAKは、そのFXFAに光ファイバイン
タフェースから送られるフレームについてのACKおよ
びNAKデータである。これらはREC FXFAに入
来するフレームとして発生され、SEND FXFAに
送られる。SEND FXFAはこのACK/NAKデ
ータを光ファイバインタフェースの他方端に送り、転送
が成功であるか失敗であるかを示す。ACK/NAK送
信論理(ACK/NAK SND)644は、ACKお
よびNAKの送信を制御する。すべてのACKおよびN
AKは、REC FXFAからSEND FXFAに送
られ、受取られたフレームに関するACK/NAKは次
のフレームブレークで光ファイバリンクを介して送られ
る。ACK/NAKフレーム自体はフレーム転送メモリ
654内のフレームバッファを用いないことに注目され
たい。送られるフレームのすべてのACKはSEND
FXFAに入り、フレームトラッキングメモリ646を
開放し、そのためACKで受取られたシーケンス番号と
等しいか、またはそれを下回るシーケンス番号を有する
これらのフレームトラッキングメモリ位置を、他のフレ
ームの送信のために用いることができる。NAKによっ
てフレームは再送信されることとなり、そのフレームに
ついてはフレームトラッキングメモリ646を開放しな
い。ACKおよびNAKは圧縮され得る。すなわちAC
KまたはNAKが受取られると、これはACKまたはN
AKフレームにおけるシーケンス番号と等しいか、また
はそれを下回るシーケンス番号を有するフレームについ
てであるとみなされる。ACKまたはNAKを伴って送
られたシーケンス番号は、光ファイバインタフェースの
他方端で受取られるラストグッドシーケンス番号であ
る。
【0131】フレーム転送メモリ654は、LPFC1
32への送信またはそこからの受信のための127まで
の34ビットワードをバッファ処理するのに用いられ
る。各ワードは32ビットのデータおよび2ビットのパ
リティからなる。FXFAをホストしているDM48ま
たはHIA52はフレーム長を追跡し、少なくとも1サ
イクルの間インデータトランスファおよびインデータバ
リッド信号を立下げなくてはならない前に126の32
ビットワードを送る。SEND FXFAは、127番
目のフレーム位置にチェックサムを挿入する。REC
FXFAは、LPFCから受取られたチェックサムおよ
びデータをカバーする新しいチェックサムを発生し、こ
の値を128番目のフレーム位置に書込む。フレームが
読出されるとき、REC FXFAは両方のチェックサ
ムを除去する。
【0132】フレームはFXFAをホストしているHI
A52またはDM48によって書込まれ、フレーム数ビ
ジーカウンタ(図示せず)はフレームが書込まれると増
分する。フレームが充満しているか、または書込が終了
されれば、そのフレームに関するバリッドフラグがセッ
トされる。バリッドフラグがセットされていれば、フレ
ームはLPFCに送られる準備ができていることを意味
する。フレームがLPFCに送られた後、送信フラグが
セットされ、バリッドフラグはクリアされる。送信フラ
グは、フレームが光ファイバインタフェースの他方端に
よってうまく肯定応答されれば、クリアされる。これら
のフラグの両方がクリアされるまでフレームを別の転送
のために用いることはできない。SEND FXFAが
NAKを受取ったためにフレームが再送信されなくては
ならない場合には、バリッドフラグが再びセットされ
て、送信フラグがクリアされる。
【0133】すべての利用可能なフレームバッファ位置
が使用中であれば、フレームアベーラブル信号(図示せ
ず)は不活性となり、FXFAをホストしているDM4
8またはHIA52は、最後のフレームが充填されると
転送を中断させられる。これは、DMまたはHIAがフ
レームの長さを追跡し、フレームの境界にあるとみな
す、またはこの転送が完了すると、フレームアベーラブ
ル信号が再び活性となるまで送信が中断されるとみな
す。FXFAに入来するインデータトランスファおよび
インデータバリッド信号はフレーム間で少なくとも1サ
イクルの間不活性となり、フレームアベーラブル信号が
再活性化された1サイクル後まで活性とはならない。
【0134】フレームトラッキングメモリ646はFX
FAにおける2つの機能を果たす。まず、これは送られ
るすべてのフレームに先行する、LPFC132への第
1のワードとして送られるフレーム制御ワードを登録す
る。第2に、フレームが再送信を必要とするときには、
フレーム制御ワードをストアする。フレームトラッキン
グメモリ646は、フレーム受信制御論理634によっ
て書込まれ、フレーム送信制御論理626によって読出
される20ビットワードの16の深さのスタックであ
る。フレームの再送信の際に、フレーム送信制御論理6
26は、NAKが受取られると適切なフレームおよび関
連のフレームトラッキングメモリアドレスを選択する。
送信および再送信は、SEND FXFAによってのみ
行なわれる。
【0135】チェックサム(CHK SUM)論理64
8は2つの部分、すなわち入力チェックサムストアおよ
び出力チェックサム比較を有する。フレームバッファが
ロードされているとき、実行チェックサムが保持され、
送信の終わりに、全チェックサムが新しいフレームバッ
ファ+1の最後のアドレスにストアされる。フレームが
FXFAから読出されるとき、フレームに書込まれたチ
ェックサムおよびデータをカバーする新しいチェックサ
ムが発生される。この読出チェックサムがセットされて
いる何らかのデータビットを有するか、その両方のパリ
ティビットがセットされていない場合には、内部エラー
が起こり、FXFAとLPFCまたはM−バスとの間の
通信経路はダウンされる。
【0136】データはFXFAからMUX649、出力
レジスタ(OUT REG)650を介してライン65
2に出力される。フレーム転送メモリ654、読出レジ
スタ(RD REG)656、および書込レジスタ(W
R REG)658は、フレームバッファデータ経路と
して用いられる。
【0137】主プロセッサと周辺プロセッサとの間の信
頼性があり、効率的な通信のためのシステムが規定され
た。この専用ポイントツーポイント光ファイバインタフ
ェースは、以前のI/Oチャネルアーキテクチャよりも
優れた故障検出能力および性能の向上を提供する。好ま
しい実施例では、FDDI規格に基づく光ファイバリン
クを用いるが、この規格の完全なかつ扱いにくい実現例
を用いるわけではなく、大量のトランザクションの処理
コンピュータシステムに関するシステムのボトルネック
を軽減するのに必要な速度を与える。
【0138】この発明が現在最良と考えられる態様で説
明されたが、種々の変形、動作モードおよび実施例を受
けることが明らかであり、すべて当業者の能力および技
量の範囲内であり、さらなる発明的行為を必要としない
ことが明らかである。したがって、保護されるように意
図する範囲は前掲の特許請求の範囲に述べられる。
【図面の簡単な説明】
【図1】この発明が動作する環境を示す図である。
【図2】ファイルキャッシュシステム内でファイルアク
セスがいかに達成されるかを示すフローチャートの図で
ある。
【図3】ファイルキャッシュシステムのハードウェアお
よびソフトウェアコンポーネントの機能的ブロック図で
ある。
【図4】図5および図6の組合せの態様を示す図であ
る。
【図5】データ移動装置の構成要素を示す詳細なブロッ
ク図である。
【図6】ホストインタフェースアダプタの構成要素を示
す詳細なブロック図である。
【図7】光ファイバインタフェースの構成要素のブロッ
ク図である。
【図8】光ファイバインタフェースの一方端のためのク
ロックドメインのブロック図である。
【図9】光パイプフレーム制御からPLAYER+コン
ポーネントに転送されるシンボルの表を表わす図であ
る。
【図10】PLAYER+コンポーネントから光パイプ
フレーム制御に転送されるシンボルの表を表わす図であ
る。
【図11】データリンクを確立するために行なわれる処
理ステップを示すフローチャートの図である。
【図12】データリンクを確立するために行なわれる処
理ステップを示すフローチャートの図である。
【図13】データリンクを確立するために行なわれる処
理ステップを示すフローチャートの図である。
【図14】データリンクを確立するために行なわれる処
理ステップを示すフローチャートの図である。
【図15】データリンクを確立するために行なわれる処
理ステップを示すフローチャートの図である。
【図16】データリンクを確立するために行なわれる処
理ステップを示すフローチャートの図である。
【図17】光ファイバインタフェース上で送信されるフ
レームの一般的なフォーマットの図である。
【図18】フレーム制御フィールドのフォーマットの図
である。
【図19】機能フレームの情報フィールドにデータをパ
ックするフォーマットを示すブロック図である。
【図20】光ファイバインタフェース上で送信される肯
定/否定応答フレームのフォーマットの図である。
【図21】光ファイバインタフェースのコンタクトフレ
ームのフォーマットの図である。
【図22】光パイプフレーム制御ゲートアレイのトラン
スミッタ論理のブロック図である。
【図23】光パイプフレーム制御ゲートアレイのレシー
バ論理のブロック図である。
【図24】フレーム転送機構ゲートアレイのブロック図
である。
【符号の説明】
48 データ移動装置 52 ホストインタフェースアダプタ 128 送信フレーム転送機構 132 光パイプフレーム制御 138 PLAYER+0 140 PLAYER+1 142 光ファイバリンク 144 光ファイバリンク 146 光ファイバリンク 148 光ファイバリンク 156 受信フレーム転送機構 174 PLAYER+0 176 PLAYER+1 178 光パイプフレーム制御 184 受信フレーム転送機構 202 送信フレーム転送機構
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドナルド・エム・デイビース アメリカ合衆国、55126 ミネソタ州、シ ョアビュー、セント・アルバンス・ストリ ート、5160 (72)発明者 ジョセバ・エム・デシュビヤーナ アメリカ合衆国、55410 ミネソタ州、ミ ネアポリス、アップトン・アベニュ・エ ス、5558 (72)発明者 マイケル・イー・メイヤー アメリカ合衆国、59780 ミネソタ州、ル イェッド、ピィ・オゥ・ボックス・201 (番地なし) (72)発明者 ランドール・エル・パイパー アメリカ合衆国、55447 ミネソタ州、プ リマス、サーティセブンス・アベニュ・エ ヌ、14105 (72)発明者 ロイド・イー・ソースバッケン アメリカ合衆国、55434 ミネソタ州、ブ レイン、ナインティエイス・アベニュ・エ ヌ・イー、419

Claims (33)

    【特許請求の範囲】
  1. 【請求項1】 専用ポイントツーポイント光ファイバイ
    ンタフェースの端部として第1のプロセッサと第2のプ
    ロセッサとの間でデータパケットを通信するためのシス
    テムであって、 複数の光ファイバリンクを含み、前述光ファイバリンク
    の各々は第1の端部と対向する第2の端部とを含み、さ
    らに複数の物理層コントローラ対を含み、前記物理層コ
    ントローラ対の各々は前記複数の光ファイバリンクの予
    め定められた1つに結合され、前記物理層コントローラ
    対の各々は前記光ファイバリンクの前記予め定められた
    1つの前記第1の端部に結合される第1の物理層コント
    ローラと、前記光ファイバリンクの前記予め定められた
    1つの前記第2の端部に結合される第2の物理層コント
    ローラとを含み、さらに前記第1の物理層コントローラ
    に結合される第1のフレーム制御回路と、前記第2の物
    理層コントローラに結合される第2のフレーム制御回路
    と、 前記第1のフレーム制御回路および第1のプロセッサに
    結合される第1のフレーム送信回路と、前記第2のフレ
    ーム制御回路および第2のプロセッサに結合される第2
    のフレーム送信回路と、 前記第1のフレーム制御回路、前記第1のフレーム送信
    回路、および第1のプロセッサに結合される第1のフレ
    ーム受信回路と、前記第2のフレーム制御回路、前記第
    2のフレーム送信回路、および第2のプロセッサに結合
    される第2のフレーム受信回路とを含む、システム。
  2. 【請求項2】 第1の周波数で動作し、前記第1および
    前記第2のフレーム制御回路、前記第1および前記第2
    のフレーム送信回路、ならびに前記第1および前記第2
    のフレーム受信回路に接続されるシステムクロックと、
    第2の周波数で動作し、前記第1および前記第2のフレ
    ーム制御回路ならびに前記物理層コントローラ対に接続
    されるローカルクロックとをさらに含む、請求項1に記
    載のシステム。
  3. 【請求項3】 前記光ファイバリンクの各々が送信ライ
    ンと受信ラインとを含む、請求項1に記載のシステム。
  4. 【請求項4】 前記第1および前記第2のフレーム制御
    回路がフレーム送信パイプライン回路をさらに含む、請
    求項1に記載のシステム。
  5. 【請求項5】 前記フレーム送信パイプライン回路がフ
    レームチェックシーケンス発生論理をさらに含む、請求
    項4に記載のシステム。
  6. 【請求項6】 前記フレーム送信パイプライン回路が、
    非同期先入れ先出しバッファをさらに含む、請求項4に
    記載のシステム。
  7. 【請求項7】 前記第1および前記第2のフレーム制御
    回路が、フレーム受信パイプライン回路をさらに含む、
    請求項1に記載のシステム。
  8. 【請求項8】 前記フレーム受信パイプライン回路が、
    フレームチェックシーケンス確証論理をさらに含む、請
    求項7に記載のシステム。
  9. 【請求項9】 前記フレーム受信パイプライン回路が、
    非同期先入れ先出しバッファをさらに含む、請求項7に
    記載のシステム。
  10. 【請求項10】 前記第1および前記第2のフレーム送
    信回路、ならびに前記第1および前記第2のフレーム受
    信回路が、第1のワードサイズのデータパケットから第
    2のワードサイズのデータパケットに変換するための変
    換論理をさらに含む、請求項1に記載のシステム。
  11. 【請求項11】 前記第1のワードサイズが36ビット
    であり、前記第2のワードサイズが32ビットである、
    請求項10に記載のシステム。
  12. 【請求項12】 前記第1のワードサイズが32ビット
    であり、前記第2のワードサイズが36ビットである、
    請求項10に記載のシステム。
  13. 【請求項13】 専用ポイントツーポイント光ファイバ
    インタフェースの端部として第1のプロセッサと第2の
    プロセッサとの間でデータパケットを通信するためのシ
    ステムであって、 複数の光ファイバリンクを含み、前記光ファイバリンク
    の各々は第1の端部と対向する第2の端部とを含み、さ
    らに複数の物理層コントローラ対を含み、前記物理層コ
    ントローラ対の各々は、前記複数の光ファイバリンクの
    予め定められた1つに結合され、前記物理層コントロー
    ラ対の各々は、前記光ファイバリンクの前記予め定めら
    れた1つの前記第1の端部に結合される第1の物理層コ
    ントローラと、前記光ファイバリンクの前記予め定めら
    れた1つの前記第2の端部に結合される第2の物理層コ
    ントローラとを含み、さらに前記データパケットを同期
    化し、再フォーマットし、符号化およびデコードし、前
    記物理層コントローラに転送する第1および第2のフレ
    ーム制御手段を含み、前記第1のフレーム制御手段は、
    前記第1の物理層コントローラに結合され、前記第2の
    フレーム制御手段は前記第2の物理層コントローラに結
    合され、さらに第1のプロセッサからデータパケットを
    受取り、データパケットをバッファ処理し、データパケ
    ットを第1のフレーム制御手段に転送するための第1の
    フレーム送信手段を含み、前記第1のフレーム送信手段
    は第1のプロセッサおよび前記第1のフレーム制御手段
    に結合され、さらに第2のプロセッサからデータパケッ
    トを受取り、データパケットをバッファ処理し、データ
    パケットを前記第2のフレーム制御手段に転送するため
    の第2のフレーム送信手段を含み、前記第2のフレーム
    送信手段は第2のプロセッサおよび前記第2フレーム制
    御手段に結合され、さらにデータパケットを前記第1の
    フレーム制御手段から受取り、データパケットをバッフ
    ァ処理し、データパケットを第1のプロセッサに転送
    し、前記第1のフレーム送信手段に肯定応答信号を送る
    第1のフレーム受信手段を含み、前記第1のフレーム受
    信手段は、前記第1のフレーム制御手段、前記第1のフ
    レーム送信手段、および第1のプロセッサに結合され、
    さらにデータパケットを前記第2のフレーム制御手段か
    ら受取り、データパケットをバッファ処理し、データパ
    ケットを第2のプロセッサに転送し、肯定応答信号を前
    記第2のフレーム送信手段に送る第2のフレーム受信手
    段を含み、前記第2のフレーム受信手段は、前記第2の
    フレーム制御手段、前記第2のフレーム送信手段、およ
    び第2のプロセッサに結合される、システム。
  14. 【請求項14】 第1の周波数で動作し、前記第1およ
    び前記第2のフレーム制御手段、前記第1および前記第
    2のフレーム送信手段、ならびに前記第1および前記第
    2のフレーム受信手段に接続されるシステムクロック
    と、第2の周波数で動作し、前記第1および前記第2の
    フレーム制御手段、ならびに前記物理層コントローラ対
    に接続されるローカルクロックとをさらに含む、請求項
    13に記載のシステム。
  15. 【請求項15】 前記第1および前記第2のフレーム制
    御手段の各々が、 前記フレーム送信手段および前記物理層コントローラに
    結合され、データパケットを前記フレーム送信手段から
    受取り、データパケットを前記ローカルクロックに再同
    期化させ、データパケットをフレームに再フォーマット
    し、前記フレームを前記物理層コントローラに転送する
    フレーム送信パイプライン手段と、 前記フレーム受信手段および前記物理層コントローラに
    結合され、前記物理層コントローラからフレームを受取
    り、前記フレームをデータパケットに再フォーマット
    し、データパケットに対してエラーチェックを行ない、
    データパケットを前記システムクロックに再同期化さ
    せ、データパケットを前記フレーム受信手段に転送する
    ためのフレーム受信パイプライン手段とを含む、請求項
    13に記載のシステム。
  16. 【請求項16】 前記フレーム送信パイプライン手段
    が、フレームチェックシーケンスを発生し、前記フレー
    ムチェックシーケンスをデータパケットに挿入するフレ
    ームチェックシーケンス発生手段をさらに含む、請求項
    15に記載のシステム。
  17. 【請求項17】 前記フレームチェックシーケンス発生
    手段が、FDDI規格整式に従って前記フレームチェッ
    クシーケンスを発生する、請求項16に記載のシステ
    ム。
  18. 【請求項18】 前記フレーム送信パイプライン手段
    が、データパケットが前記システムクロックから前記ロ
    ーカルクロックに再同期化される際に、データパケット
    を一時的にストアするバッファ手段をさらに含む、請求
    項15に記載のシステム。
  19. 【請求項19】 前記フレーム送信パイプライン手段
    が、将来の再送信のためにデータパケットを一時的にス
    トアするためのヒストリーキュー手段をさらに含む、請
    求項15に記載のシステム。
  20. 【請求項20】 前記フレーム受信パイプラインが、デ
    ータパケットにおいて受取られた前記フレームチェック
    シーケンスを、データパケットから前記フレーム受信パ
    イプラインによって発生された新しいフレームチェック
    シーケンスと比較するためのフレームチェックシーケン
    ス確証手段をさらに含む、請求項15に記載のシステ
    ム。
  21. 【請求項21】 前記フレーム受信パイプライン手段
    が、データパケットが前記ローカルクロックから前記シ
    ステムクロックに再同期化されている際に、データパケ
    ットを一時的にストアするためのバッファ手段をさらに
    含む、請求項15に記載のシステム。
  22. 【請求項22】 前記フレーム送信手段および前記フレ
    ーム受信手段が、第1のワードサイズのデータパケット
    から第2のワードサイズのデータパケットに変換するた
    めの変換手段をさらに含む、請求項13に記載のシステ
    ム。
  23. 【請求項23】 前記第1のワードサイズが36ビット
    であり、前記第2のワードサイズが32ビットである、
    請求項22に記載のシステム。
  24. 【請求項24】 前記第1のワードサイズが32ビット
    であり、前記第2のワードサイズが36ビットである、
    請求項22に記載のシステム。
  25. 【請求項25】 前記システムが全二重、非同期動作モ
    ードでデータパケットを通信する、請求項13に記載の
    システム。
  26. 【請求項26】 前記フレーム受信手段および前記フレ
    ーム送信手段が、圧縮された肯定応答信号を処理する、
    請求項13に記載のシステム。
  27. 【請求項27】 前記複数の物理層コントローラ対が2
    つであり、前記物理層コントローラ対がカスケード動作
    モードで動作する、請求項13に記載のシステム。
  28. 【請求項28】 データパケットの偶数バイトが、第1
    の物理層コントローラ対の前記第1の物理層コントロー
    ラと前記第2の物理層コントローラとの間で通信され、
    データパケットの奇数バイトが、第2の物理層コントロ
    ーラ対の前記第1の物理層コントローラと前記第2の物
    理層コントローラとの間で通信され、前記偶数バイトお
    よび前記奇数バイトは並列に通信される、請求項27に
    記載のシステム。
  29. 【請求項29】 第1のプロセッサが主プロセッサであ
    り、第2のプロセッサが周辺プロセッサである、請求項
    13に記載のシステム。
  30. 【請求項30】 2つの光ファイバリンクを含む専用ポ
    イントツーポイント光ファイバインタフェースを介して
    第1のプロセッサから第2のプロセッサにデータパケッ
    トを送る方法であって、光ファイバリンクの各々は第1
    の端部と対向する第2の端部とを含み、第1および第2
    の物理層コントローラ対をさらに含み、物理層コントロ
    ーラ対の各々は光ファイバリンクの予め定められた1つ
    に結合され、各物理層コントローラ対は、光ファイバリ
    ンクの予め定められた1つの第1の端部に結合される第
    1の物理層コントローラと、光ファイバリンクの予め定
    められた1つの第2の端部に結合される第2の物理層コ
    ントローラとを含み、前記方法は、 (a)第2のプロセッサに送信するために第1のプロセ
    ッサからデータパケットを受入れるステップと、 (b)データパケットを再フォーマットし、データパケ
    ットを第1の周波数で動作するシステムクロックから第
    2の周波数で動作するローカルクロックに再同期化させ
    るステップと、 (c)データパケットの偶数バイトを、光ファイバイン
    タフェースの第1の端部の第1の物理層コントローラ対
    の第1の物理層コントローラから、光ファイバリンクの
    第2の端部の第1の物理層コントローラ対の第2の物理
    層コントローラに送るステップと、データパケットの奇
    数バイトを、光ファイバインタフェースの第1のプロセ
    ッサ端部の第2の物理層コントローラ対の第1の物理層
    コントローラから、光ファイバリンクの第2のプロセッ
    サ端部の第2の物理層コントローラ対の第2の物理層コ
    ントローラに送るステップとを含み、前記偶数および前
    記奇数バイトは並列に送られ、さらに (d)データパケットの前記偶数および前記奇数バイト
    を受取り、データパケットの前記偶数および前記奇数バ
    イトを再フォーマットし、データパケットを前記第2の
    周波数で動作する前記ローカルクロックから前記第1の
    周波数で動作する前記システムクロックに再同期化させ
    るステップと、 (e)データパケットを第2のプロセッサに与えるステ
    ップとを含む、方法。
  31. 【請求項31】 ステップ(b)のデータパケットを再
    フォーマットする前記ステップが、1ワードにつき第1
    のビット数のワードサイズから1ワードにつき第2のビ
    ット数のワードサイズにデータパケットを変換するステ
    ップを含む、請求項30に記載の方法。
  32. 【請求項32】 1ワードあたりの前記第1のビット数
    が36であり、1ワードあたりの前記第2のビット数が
    32である、請求項31に記載の方法。
  33. 【請求項33】 1ワードあたりの前記第1のビット数
    が32であり、1ワードあたりの前記第2のビット数が
    36である、請求項31に記載の方法。
JP6319787A 1993-12-23 1994-12-22 専用ポイントツーポイント光ファイバインタフェースの両端でデータパケットを通信するためのシステム、およびその方法 Pending JPH07271487A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/172,652 US5524218A (en) 1993-12-23 1993-12-23 Dedicated point to point fiber optic interface
US172652 2002-06-14

Publications (1)

Publication Number Publication Date
JPH07271487A true JPH07271487A (ja) 1995-10-20

Family

ID=22628604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6319787A Pending JPH07271487A (ja) 1993-12-23 1994-12-22 専用ポイントツーポイント光ファイバインタフェースの両端でデータパケットを通信するためのシステム、およびその方法

Country Status (2)

Country Link
US (1) US5524218A (ja)
JP (1) JPH07271487A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524132A (ja) * 2008-06-05 2011-08-25 クゥアルコム・インコーポレイテッド デジタルワイヤレス通信ネットワーク上でのデータ通信のためのインバンドモデムのシステムおよび方法
US8855100B2 (en) 2009-06-16 2014-10-07 Qualcomm Incorporated System and method for supporting higher-layer protocol messaging in an in-band modem
KR20150107223A (ko) * 2014-03-13 2015-09-23 현대모비스 주식회사 히스토리 큐를 이용한 통신 에러 복구 장치 및 그 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185521B1 (en) * 1996-02-16 2001-02-06 Emc Corporation System and method for emulating mainframe channel programs by open systems computer systems
US6230193B1 (en) * 1996-10-31 2001-05-08 3Com Corporation Method and apparatus supporting network communications
US6061358A (en) * 1997-02-13 2000-05-09 Mcdata Corporation Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method
US6272108B1 (en) * 1997-03-05 2001-08-07 Paradyne Corporation Apparatus and method to allow a frame check sequence to determine the updating of adaptive receiver parameters of a high speed communication device
US6160653A (en) * 1997-03-26 2000-12-12 Sun Microsystems, Inc. Optical computer bus with dynamic bandwidth allocation
WO1999000744A1 (en) * 1997-06-30 1999-01-07 Commercial Data Servers, Inc. Novel computer platform connection utilizing virtual system bus
JP3387379B2 (ja) * 1997-09-01 2003-03-17 富士通株式会社 パラレルデータスキュー検出回路
US6195769B1 (en) * 1998-06-26 2001-02-27 Advanced Micro Devices, Inc. Failsafe asynchronous data transfer corruption indicator
US6233073B1 (en) 1998-07-30 2001-05-15 International Business Machines Corporation Diagnostic injection of transmission errors in fiber optic networks
US6161160A (en) * 1998-09-03 2000-12-12 Advanced Micro Devices, Inc. Network interface device architecture for storing transmit and receive data in a random access buffer memory across independent clock domains
JP4207323B2 (ja) * 1999-08-26 2009-01-14 富士通株式会社 データ転送装置及びデータ転送方法
JP2001142845A (ja) * 1999-11-17 2001-05-25 Toshiba Corp コンピュータシステムおよびデータ転送制御方法
WO2001076077A2 (en) 2000-03-31 2001-10-11 Ted Szymanski Transmitter, receiver, and coding scheme to increase data rate and decrease bit error rate of an optical data link
DE602005003452T2 (de) * 2005-04-14 2008-03-06 Agilent Technologies Inc., Santa Clara Messvorrichtung mit Messdatenpuffer
US9106427B2 (en) * 2005-08-26 2015-08-11 Ziqiang He Local area network
US7929860B2 (en) * 2007-10-15 2011-04-19 Motorola Mobility, Inc. System and method for sonet equipment fault management
US8181078B2 (en) * 2008-06-12 2012-05-15 Lsi Corporation Methods and system for simplified SAS error recovery
US8370603B2 (en) * 2008-12-23 2013-02-05 Apple Inc. Architecture for address mapping of managed non-volatile memory
US8438453B2 (en) * 2009-05-06 2013-05-07 Apple Inc. Low latency read operation for managed non-volatile memory
US8260814B2 (en) * 2009-09-17 2012-09-04 Erkki Heilakka Method and an arrangement for concurrency control of temporal data
US9626318B2 (en) 2012-01-26 2017-04-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for storage protocol compliance testing
US11700530B2 (en) 2020-09-21 2023-07-11 Cogitari, Inc. Radio frequency threat detection

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783137A (en) * 1983-11-15 1988-11-08 Kosman Karel J Fiber optic coupling system
US4908823A (en) * 1988-01-29 1990-03-13 Hewlett-Packard Company Hybrid communications link adapter incorporating input/output and data communications technology
US5068854A (en) * 1989-09-12 1991-11-26 Cupertino, California U.S.A. Error detection for fiber distributed interfaced optic link
US5058132A (en) * 1989-10-26 1991-10-15 National Semiconductor Corporation Clock distribution system and technique
US5150244A (en) * 1990-06-08 1992-09-22 American Auto-Matrix, Inc. Fiber optic interface
US5379386A (en) * 1991-09-05 1995-01-03 International Business Machines Corp. Micro channel interface controller

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524132A (ja) * 2008-06-05 2011-08-25 クゥアルコム・インコーポレイテッド デジタルワイヤレス通信ネットワーク上でのデータ通信のためのインバンドモデムのシステムおよび方法
US8855100B2 (en) 2009-06-16 2014-10-07 Qualcomm Incorporated System and method for supporting higher-layer protocol messaging in an in-band modem
KR20150107223A (ko) * 2014-03-13 2015-09-23 현대모비스 주식회사 히스토리 큐를 이용한 통신 에러 복구 장치 및 그 방법

Also Published As

Publication number Publication date
US5524218A (en) 1996-06-04

Similar Documents

Publication Publication Date Title
JPH07271487A (ja) 専用ポイントツーポイント光ファイバインタフェースの両端でデータパケットを通信するためのシステム、およびその方法
US8068488B2 (en) Packet format for a distributed system
US6941396B1 (en) Storage controller redundancy using bi-directional reflective memory channel
US6807639B2 (en) Split computer architecture to separate user and processor while retaining original user interface
US6298398B1 (en) Method to provide checking on data transferred through fibre channel adapter cards
US6247046B1 (en) Method and apparatus for interfacing two remotely disposed devices coupled via a transmission medium
US6170025B1 (en) Distributed computer system supporting remote interrupts and lock mechanism
US6910145B2 (en) Data transmission across asynchronous clock domains
CN100336331C (zh) 丢失分组的检测系统
US6240446B1 (en) Multiplexing of multiple data packets for multiple input/output operations between multiple input/output devices and a channel subsystem having multiple channels
JP5381049B2 (ja) 送信装置、および受信装置
JPH05503197A (ja) データ通信システムにおけるエラー回復の方法
WO1999035791A1 (en) System and method for implementing error detection and recovery in a system area network
JPH0795767B2 (ja) データ通信の最適化された方法と、その方法を使用するシステム
JPH04296140A (ja) 複数のデータフレーム符号化方法
JP2001142845A (ja) コンピュータシステムおよびデータ転送制御方法
JP2002064506A (ja) データ転送方式
JP2002101084A (ja) シリアルデータを同期させるための方法とシステム
US6182166B1 (en) Method/apparatus for interfacing two remotely disposed devices coupled via transmission medium with first and second commands transmitted without first checking receiving device for readiness
JPH04296143A (ja) データフレーム送信方法
US8214716B2 (en) Method for processing noise interference in data accessing device with serial advanced technology attachment interface
WO2024001874A1 (zh) 模式协商方法、装置、设备、系统及计算机可读存储介质
EP1133732A1 (en) Split computer architecture
JPH04277948A (ja) データフレーム再送方法および装置
JP2002281001A (ja) データ通信システム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041130