JPH07264875A - Controller for semiconductor power converter - Google Patents
Controller for semiconductor power converterInfo
- Publication number
- JPH07264875A JPH07264875A JP6051612A JP5161294A JPH07264875A JP H07264875 A JPH07264875 A JP H07264875A JP 6051612 A JP6051612 A JP 6051612A JP 5161294 A JP5161294 A JP 5161294A JP H07264875 A JPH07264875 A JP H07264875A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thyristor
- turn
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、自己消弧素子であるゲ
ートターンオフサイリスタ(以下、GTOと記す。)を
用いた電力半導体変換器の制御装置に係り、特にGTO
の過電流状態、ゲート制御回路異常等の異常時における
電力半導体変換器等の停止制御を行なう制御装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device for a power semiconductor converter using a gate turn-off thyristor (hereinafter referred to as GTO) which is a self-extinguishing element, and more particularly to a GTO.
The present invention relates to a control device for controlling stop of a power semiconductor converter or the like when an abnormality such as an overcurrent state or an abnormality in a gate control circuit occurs.
【0002】[0002]
【従来の技術】図1にはGTOを用いた3相PWM電力
変換器の主回路の一例の構成が示されている。同図にお
いて、1はGTO、2はフライホイールダイオード、3
は平滑コンデンサ、4は交流側電流検出器、5は直流側
電流検出器、6はGTOのゲート制御回路であり、主回
路の各GTOに対応して個別のゲート制御部6回路で、
各GTOに個別のゲート制御部6UP〜6WNで構成さ
れている。2. Description of the Related Art FIG. 1 shows an example of a main circuit of a three-phase PWM power converter using a GTO. In the figure, 1 is a GTO, 2 is a flywheel diode, 3
Is a smoothing capacitor, 4 is an AC side current detector, 5 is a DC side current detector, 6 is a GTO gate control circuit, and is an individual gate control unit 6 circuit corresponding to each GTO of the main circuit,
Each GTO is composed of individual gate control units 6UP to 6WN.
【0003】また7はヒュ−ズ、8は制御回路、50は
電源である。GTOを用いたPWM変換器は公知例(日
立評論VOL75,NO.6,1993−5,PP31
〜34)にあるようにGTOをスイッチング周波数50
0HzのPWM信号に従ってオン/オフすることにより
交流−直流の電力変換を行なっている。GTOはゲート
にオンゲート電流を流すことによりターンオンし、オフ
ゲート電流を流すことによりGTOを介して流れる電流
を遮断する機能を有している。GTOのオン/オフ状態
を制御するため、公知例(電気書院刊「パワーエレクト
ロニクス&ACドライブ」P17〜18)に示されてい
るようにゲート回路が重要であり、この公知例の図1・
13のような回路とするが、本明細書の図2に示すよう
にオンゲート回路(GTOのオン時のオンゲート電流を
流す機能を有する回路)10、オフゲート回路(GTO
のオフ時のオフゲート電流を流す機能及び逆バイアスを
オフ時に印加する機能を有する回路)11とオン、オフ
用の電源回路12、13を別々に有する回路が一般に用
いられている。Reference numeral 7 is a fuse, 8 is a control circuit, and 50 is a power source. A known example of a PWM converter using a GTO (Hitachi Review VOL75, No. 6, 1993-5, PP31
~ 34), the GTO switching frequency 50
AC / DC power conversion is performed by turning on / off according to a PWM signal of 0 Hz. The GTO has a function of turning on by supplying an on-gate current to the gate, and interrupting a current flowing through the GTO by supplying an off-gate current. In order to control the on / off state of the GTO, a gate circuit is important as shown in a publicly known example ("Power Electronics & AC Drive" P17-18 published by Denki Shoin).
Although a circuit such as 13 is used, as shown in FIG. 2 of the present specification, an on-gate circuit (a circuit having a function of flowing an on-gate current when the GTO is on) 10, an off-gate circuit (GTO
In general, a circuit having a function of supplying an off-gate current at the time of turning off and a function of applying a reverse bias at the time of turning off) 11 and power circuits 12 and 13 for turning on and off are generally used.
【0004】上記構成において従来ではGTOは流れる
電流が最大遮断電流以上でオフ操作を行なうと素子破損
に至るため最大遮断電流以上になるとオフ操作を行なわ
ないようなゲート制御を行なっていた。In the above structure, the GTO has conventionally performed gate control so that the off operation is not performed when the current flowing exceeds the maximum breaking current because the element is damaged when the off operation is performed.
【0005】またオンゲート電流、オフゲート電流が不
足した状態下でGTOのオン、オフ制御を行なうと素子
破損に至るため、ゲート制御回路の異常時はオン、オフ
制御を新たに行なわないで現状維持のままにするゲート
制御を行なっていた。Further, when the ON / OFF control of the GTO is performed under the condition where the on-gate current and the off-gate current are insufficient, the element is damaged. Therefore, when the gate control circuit is abnormal, the ON / OFF control is not newly performed and the current state is maintained. I was doing gate control to leave it.
【0006】[0006]
【発明が解決しようとする課題】上記従来技術ではたと
えば図4に示すように主回路におけるGTO1UPがオ
ン状態下でゲート制御部6UPが異常となり、オンゲー
ト電流を流す状態のモードであると、ゲート操作を新た
に行なわないために電源50のV相→ダイオ−ド2VP
→GTO1UP→電源50のU相、及び電源50のW相
→ダイオード2WP→GTO1UP→電源50のU相の
経路で交流短絡モードとなり、ヒュ−ズ7UPが切れる
まで交流短絡電流が流れ続けることになる。In the prior art described above, for example, as shown in FIG. 4, when the GTO 1UP in the main circuit is in the ON state and the gate control section 6UP becomes abnormal and the ON gate current flows, the gate operation is performed. V phase of power supply 50 → diode 2VP
→ GTO1UP → U phase of power supply 50 and W phase of power supply 50 → Diode 2WP → GTO1UP → U phase of power supply 50 The AC short-circuit mode is set and AC short-circuit current continues to flow until fuse 7UP is cut off. .
【0007】また図5に示すように制御回路8の中のU
相PWM信号作成部9が異常となり、ゲート回路6のゲ
ートパルス制御部6UPよりGTO1UPのオン信号が
出放しになると、電源50のV相→ダイオード2VP→
GTO1UP→電源50のU相及び電源50のW相→ダ
イオード2WP→GTO1UP→電源50のU相の経路
で過電流が、やはりヒュ−ズ7UPが切れるまで交流短
絡電流が流れ続ける。Further, as shown in FIG. 5, U in the control circuit 8 is
When the phase PWM signal generation unit 9 becomes abnormal and the ON signal of GTO 1UP is released from the gate pulse control unit 6UP of the gate circuit 6, the V phase of the power supply 50 → the diode 2VP →
GTO1UP → U phase of power supply 50 and W phase of power supply 50 → diode 2WP → GTO1UP → U phase of power supply 50 Overcurrent, and AC short-circuit current continues to flow until fuse 7UP is cut off.
【0008】このように従来はヒュ−ズ溶断により電流
遮断することにより素子破損を防止していたが、欠点と
して必ずヒュ−ズ溶断し、その交換をしなければならな
いため費用がかかるという問題があった。As described above, in the past, the element was prevented from being damaged by cutting off the current by fusing the fuse. However, the disadvantage is that the fuse must be blown and the fuse must be replaced, which is expensive. there were.
【0009】更に事故の波及する範囲が拡大し、その復
旧に時間がかかるという問題があった。Further, there has been a problem that the scope of the accident is expanded and it takes time to recover the accident.
【0010】本発明はこのような事情に鑑みてなされた
ものであり、GTOのゲート制御によりヒュ−ズを溶断
することなく電流遮断することができる電力半導体変換
器の制御装置を提供することを目的とする。The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a control device for a power semiconductor converter capable of cutting off a current without melting a fuse by gate control of a GTO. To aim.
【0011】[0011]
【課題を解決するための手段】本発明の電力半導体変換
器の制御装置は、ゲートターンオフサイリスタを用いて
交流から直流、または直流から交流への電力変換を行な
う電力半導体変換器の制御装置において、前記ターンオ
フサイリスタのスイッチングを制御するゲート制御手段
と、前記ターンオフサイリスタに過電流が流れる状態を
検出する過電流検出手段と、過電流検出手段の検出出力
を取り込み、該検出出力に基づいて前記ゲート制御手段
の制御動作を制御する制御手段とを有し、該制御手段
は、前記過電流検出手段により前記ターンオフサイリス
タに過電流が流れている状態が検出された場合には該検
出時点におけるゲート制御手段のスイッチング制御動作
状態を維持させると共に、前記ターンオフサイリスタの
ゲート・カソード間の電圧を該ターンオフサイリスタが
ゲートサプレスされた通常のサイリスタ動作モードにな
るように制御することを特徴とする。A control device for a power semiconductor converter according to the present invention is a control device for a power semiconductor converter which performs power conversion from AC to DC or from DC to AC using a gate turn-off thyristor. Gate control means for controlling switching of the turn-off thyristor, overcurrent detection means for detecting a state in which an overcurrent flows in the turn-off thyristor, and detection output of the overcurrent detection means, and the gate control based on the detection output. A control means for controlling the control operation of the means, the control means, when the overcurrent detection means detects an overcurrent flowing in the turn-off thyristor, the gate control means at the time of the detection. While maintaining the switching control operation state of the gate-cathode of the turn-off thyristor And controls the voltage such that the turn-off thyristor is gate suppression under normal thyristor operation mode.
【0012】本発明の電力半導体変換器の制御装置は、
ゲートターンオフサイリスタを用いて交流から直流、ま
たは直流から交流への電力変換を行なう電力半導体変換
器の制御装置において、前記ゲートターンオフサイリス
タをターンオンさせるために必要なオンゲート電流を該
ゲートターンオフサイリスタのゲートに供給するオンゲ
ート回路と、前記ゲートターンオフサイリスタをターン
オフさせるのに必要なオフゲート電流を該ゲートターン
オフサイリスタのゲートに供給するオフゲート回路と、
前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、前記ゲートターンオフサイリスタに
許容遮断電流以上の過電流が流れる状態を検出する過電
流検出手段と、該過電流検出手段の検出出力を取り込
み、該検出出力に基づいて前記オンゲート回路及びオフ
ゲート回路の制御動作を制御する制御手段とを有し、該
制御手段は、前記過電流検出手段により前記ターンオフ
サイリスタに過電流が流れる状態が検出された場合には
該検出時点における前記オンゲート回路及びオフゲート
回路の制御動作状態を維持させると共に、前記ターンオ
フサイリスタのゲート・カソード間の電圧を該ターンオ
フサイリスタがゲートサプレスされた通常のサイリスタ
動作モードになるように制御することを特徴とする。The control device for the power semiconductor converter according to the present invention comprises:
In a control device for a power semiconductor converter that performs power conversion from AC to DC or from DC to AC using a gate turn-off thyristor, an on-gate current required to turn on the gate turn-off thyristor is applied to the gate of the gate turn-off thyristor. An on-gate circuit for supplying, an off-gate circuit for supplying an off-gate current necessary for turning off the gate turn-off thyristor to a gate of the gate turn-off thyristor,
For the on-gate circuit and the off-gate circuit,
A power supply circuit for supplying energy required to supply the on-gate current and the off-gate current to the gate turn-off thyristor; and an overcurrent detection means for detecting a state in which an overcurrent of an allowable breaking current or more flows in the gate turn-off thyristor, And a control means for controlling the control operation of the on-gate circuit and the off-gate circuit based on the detection output of the overcurrent detection means, the control means being configured to control the turn-off thyristor by the overcurrent detection means. When a state in which an overcurrent flows in the turn-off thyristor is detected, the control operation state of the on-gate circuit and the off-gate circuit at the time of the detection is maintained, and the voltage between the gate and cathode of the turn-off thyristor is gate-suppressed by the turn-off thyristor. It goes into the normal thyristor operation mode And controlling the.
【0013】本発明の電力半導体変換器の制御装置は、
ゲートターンオフサイリスタを用いて交流から直流、ま
たは直流から交流への電力変換を行なう電力半導体変換
器の制御装置において、前記ゲートターンオフサイリス
タをターンオンさせるために必要なオンゲート電流を該
ゲートターンオフサイリスタのゲートに供給するオンゲ
ート回路と、前記ゲートターンオフサイリスタをターン
オフさせるのに必要なオフゲート電流を該ゲートターン
オフサイリスタのゲートに供給するオフゲート回路と、
前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、前記オンゲート回路、オフゲート回
路及び電源回路の異常状態を検出する異常検出手段と、
該異常検出手段の検出出力を取り込み、該検出出力に基
づいて前記オンゲート回路及びオフゲート回路の制御動
作を制御する制御手段とを有し、該制御手段は、前記異
常検出手段により前記オンゲート回路、オフゲート回路
及び電源回路のいずれかに異常が発生したことが検出さ
れた場合には該検出時点における前記オンゲート回路及
びオフゲート回路の制御動作状態を維持させると共に、
前記ターンオフサイリスタのゲート・カソード間の電圧
を該ターンオフサイリスタがゲートサプレスされた通常
のサイリスタ動作モードになるように制御することを特
徴とする。The control device for the power semiconductor converter according to the present invention comprises:
In a control device for a power semiconductor converter that performs power conversion from AC to DC or from DC to AC using a gate turn-off thyristor, an on-gate current required to turn on the gate turn-off thyristor is applied to the gate of the gate turn-off thyristor. An on-gate circuit for supplying, an off-gate circuit for supplying an off-gate current necessary for turning off the gate turn-off thyristor to a gate of the gate turn-off thyristor,
For the on-gate circuit and the off-gate circuit,
A power supply circuit that supplies energy required to supply the on-gate current and the off-gate current to the gate turn-off thyristor; and an abnormality detection unit that detects an abnormal state of the on-gate circuit, the off-gate circuit, and the power supply circuit,
And a control unit that controls the control operation of the on-gate circuit and the off-gate circuit based on the detection output of the abnormality detection unit, the control unit including the on-gate circuit and the off-gate by the abnormality detection unit. When it is detected that an abnormality has occurred in any of the circuit and the power supply circuit, while maintaining the control operation state of the on-gate circuit and the off-gate circuit at the time of detection,
The voltage between the gate and the cathode of the turn-off thyristor is controlled so that the turn-off thyristor is in a gate-pressed normal thyristor operation mode.
【0014】本発明の電力半導体変換器の制御装置は、
前記制御手段は、前記過電流検出手段により前記ターン
オフサイリスタに過電流が流れる状態が検出された場合
には該検出時点における前記オンゲート回路及びオフゲ
ート回路の制御動作状態を維持させると共に、前記電源
回路のうち前記オンゲート電流の供給源であるオンゲー
ト電流エネルギー供給部から前記オンゲート回路へオン
ゲート電流を生成するためのエネルギーの供給を遮断す
るように制御することを特徴とする。The control device for the power semiconductor converter according to the present invention comprises:
The control means maintains the control operation state of the on-gate circuit and the off-gate circuit at the time of detection when the state in which the overcurrent flows in the turn-off thyristor is detected by the overcurrent detection means, and It is characterized in that control is performed so as to cut off the supply of energy for generating an on-gate current from the on-gate current energy supply unit, which is the supply source of the on-gate current, to the on-gate circuit.
【0015】本発明の電力半導体変換器の制御装置は、
前記制御手段は、前記異常検出手段により前記オンゲー
ト回路、オフゲート回路及び電源回路のいずれかに異常
が発生したことが検出された場合には該検出時点におけ
る前記オンゲート回路及びオフゲート回路の制御動作状
態を維持させると共に、前記電源回路のうち前記オンゲ
ート電流の供給源であるオンゲート電流エネルギー供給
部から前記オンゲート回路へオンゲート電流を生成する
ためのエネルギーの供給を遮断するように制御すること
を特徴とする。The control device for the power semiconductor converter according to the present invention comprises:
When the abnormality detecting unit detects that an abnormality has occurred in any of the on-gate circuit, the off-gate circuit, and the power supply circuit, the control unit determines the control operation state of the on-gate circuit and the off-gate circuit at the time of the detection. The power supply circuit is controlled so as to cut off the supply of energy for generating an on-gate current from the on-gate current energy supply unit, which is the supply source of the on-gate current, to the on-gate circuit.
【0016】本発明ではGTOのゲート信号としてオン
ゲート電流あるいはオフゲート電流(逆バイアスを含
む)のいずれでもない、ゲート・カソード間電圧が、例
えば0ボルトのゲートサプレス信号を与えることによ
り、GTOをゲートターンオフ機能のない通常のサイリ
スタモードとして動作させ、交流短絡電流の電流方向の
変化を待って電流を遮断するものである。According to the present invention, a gate suppress signal having a gate-cathode voltage of, for example, 0 volt, which is neither an on-gate current nor an off-gate current (including reverse bias) as a gate signal of the GTO, is applied to turn off the GTO. It is operated as a normal thyristor mode with no function, and interrupts the current after waiting for a change in the direction of the AC short-circuit current.
【0017】[0017]
【作用】上記構成の電力半導体変換器の制御装置では、
GTOがゲートターンオフ機能を有しない通常のサイリ
スタと同じ動作機能となるため、交流短絡状態にある電
源の極性が変化することにより、電源により限流され、
GTOで電流が遮断され、再び電源電圧の極性が変化し
た時点ではオンゲート信号が存在しないために再びGT
Oがターンオンすることがない。従ってヒュ−ズ溶断す
ることなく過電流を遮断することが可能となる。In the controller of the power semiconductor converter having the above structure,
Since the GTO has the same operation function as a normal thyristor that does not have a gate turn-off function, the polarity of the power supply in the AC short-circuited state changes and the current is limited by the power supply.
When the current is cut off by the GTO and the polarity of the power supply voltage changes again, there is no on-gate signal, so the GT is restarted.
O never turns on. Therefore, it becomes possible to cut off the overcurrent without blowing the fuse.
【0018】[0018]
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1には本発明が適用される3相PWM電力変換
器の構成が示されている。図1に示す電力変換器につい
ては既に説明してあるので重複する説明は省略する。図
3に本発明の特徴であるゲート制御回路の一実施例の構
成を示す。同図においてゲート制御回路は、オンゲート
回路10と、オフゲート回路11と、オンゲート供給電
源回路12とオフゲート供給電源回路13と、オンゲー
トスイッチ14と、オフゲートスイッチ15と、オンゲ
ート電流を制御する制限抵抗16と、平滑コンデンサ1
7、18と、整流回路19、20と、絶縁パルストラン
ス21、22と、オンゲート用スイッチング電源回路2
3と、オフゲート用スイッチング電源回路24とから構
成されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of a three-phase PWM power converter to which the present invention is applied. Since the power converter shown in FIG. 1 has already been described, duplicate description will be omitted. FIG. 3 shows the configuration of an embodiment of the gate control circuit which is a feature of the present invention. In the figure, the gate control circuit includes an on-gate circuit 10, an off-gate circuit 11, an on-gate supply power supply circuit 12, an off-gate supply power supply circuit 13, an on-gate switch 14, an off-gate switch 15, and a limiting resistor for controlling an on-gate current. 16 and smoothing capacitor 1
7, 18, rectifying circuits 19, 20, insulating pulse transformers 21, 22, and on-gate switching power supply circuit 2
3 and an off-gate switching power supply circuit 24.
【0019】オンゲートスイッチ14、オフゲートスイ
ッチ15はそれぞれ、制御回路8から出力されるオンゲ
ート信号、オフゲート信号によりそれぞれスイッチング
制御される。The on-gate switch 14 and the off-gate switch 15 are switching-controlled by an on-gate signal and an off-gate signal output from the control circuit 8, respectively.
【0020】またオンゲート用スイッチング電源回路2
3は制御回路8より出力されるオンゲート電源停止信号
により絶縁パルストランス21を介してのオンゲート回
路10へのエネルギー供給を停止する機能を有してい
る。On-gate switching power supply circuit 2
Reference numeral 3 has a function of stopping the energy supply to the on-gate circuit 10 via the insulating pulse transformer 21 by the on-gate power supply stop signal output from the control circuit 8.
【0021】オフゲート用スイッチング電源回路24は
制御回路8より出力されるオフゲート電源停止信号によ
りオフゲート回路11へのエネルギー供給を停止する機
能を有している。The off-gate switching power supply circuit 24 has a function of stopping the energy supply to the off-gate circuit 11 by the off-gate power supply stop signal output from the control circuit 8.
【0022】上記構成において図4で示したように既述
したゲート回路異常が発生した場合、電源50のV相→
ダイオード2VP→GTO1UP→電源50のU相及び
電源50のW相→ダイオード2WP→GTO1UP→電
源50のU相の経路で図6(b)及び図6(c)に示す
交流電圧が印加され、GTO1UPには図6(d)に示
すような短絡電流が異常発生時点t1より流れ、t2時
点より電源50のV相→ダイオード2VP→GTO1U
P→電源50のU相の経路には逆電圧となり、t3時点
より電源50のW相→ダイオード2WP→GTO1UP
→電源50のU相の経路には逆電圧が印加され、過電流
はt4時点で0となる。In the above structure, when the above-mentioned gate circuit abnormality occurs as shown in FIG. 4, the V phase of the power source 50 →
Diode 2VP → GTO1UP → U phase of power supply 50 and W phase of power supply 50 → Diode 2WP → GTO1UP → U phase of power supply 50 The AC voltage shown in FIG. 6 (b) and FIG. 6 (c) is applied, and GTO1UP is applied. 6d, a short-circuit current as shown in FIG. 6D flows from time t1 when an abnormality occurs, and from time t2, the V phase of the power supply 50 → diode 2VP → GTO1U.
A reverse voltage is applied to the path of P → U phase of the power supply 50, and from t3, the W phase of the power supply 50 → diode 2WP → GTO1UP.
→ A reverse voltage is applied to the U-phase path of the power source 50, and the overcurrent becomes 0 at time t4.
【0023】ここで本発明では図7に示すように制御回
路8は、ゲート制御部6UPの異常検出時点(t2時
点)でGTO1UPのオンゲート信号及びオフゲート信
号によるオン/オフ操作をロックし、すなわちオンゲー
ト操作、オフゲート操作を新たに行なわず現状維持のま
まにすると共に、オンゲート用スイッチング電源23に
停止信号を出力してオンゲート回路10への電源供給を
停止する。この結果オンゲート回路10の平滑コンデン
サ17への充電が停止され、オンゲート電流による放電
で図7(f)のようにt3時点で平滑コンデンサ17の
電圧は0となり、GTO1UPのゲート・カソード間電
圧は0となる。すなわちGTO1UPはゲートサプレス
状態に制御される。この結果、GTO1UPはゲートサ
プレスされた通常のサイリスタと同じ動作となり、図6
におけるt4時点でGTO1UPに流れる電流が0とな
ることによりターンオフし、t5時点で再び順電圧が印
加されてもオンゲート電流が供給されないため、再びタ
ーンオンせず、過電流を遮断することが出来る。Here, in the present invention, as shown in FIG. 7, the control circuit 8 locks the on / off operation by the on-gate signal and off-gate signal of the GTO 1UP at the time of the abnormality detection (time t2) of the gate controller 6UP, that is, the on-gate. The operation and the off-gate operation are not newly performed and the current state is maintained, and a stop signal is output to the on-gate switching power supply 23 to stop the power supply to the on-gate circuit 10. As a result, the charging of the smoothing capacitor 17 of the on-gate circuit 10 is stopped, the voltage of the smoothing capacitor 17 becomes 0 at time t3 as shown in FIG. 7 (f) due to the discharge by the on-gate current, and the gate-cathode voltage of GTO1UP becomes 0. Becomes That is, GTO1UP is controlled in the gate suppress state. As a result, the GTO1UP operates in the same way as an ordinary gate-suppressed thyristor.
At time t4, the current flowing in the GTO1UP becomes 0, so that it is turned off. At time t5, the on-gate current is not supplied even if the forward voltage is applied again, so that it is not turned on again and the overcurrent can be interrupted.
【0024】またGTO1UPに流れる短絡電流は電源
のインピーダンスにより立上りが抑制され、ピーク値は
一定に抑制され、1回の交流短絡電流ではヒュ−ズは溶
断に至らないため、ヒュ−ズ溶断を生じることなく1サ
イクル遮断を行なうことが出来る。The rise of the short-circuit current flowing in the GTO 1UP is suppressed by the impedance of the power supply, the peak value is suppressed to a constant value, and the fuse does not melt down by one AC short-circuit current, so that the fuse melts. It is possible to cut off for one cycle.
【0025】更に過電流検出時も同様にゲート制御をす
ることによりヒュ−ズ溶断をすることなく過電流を遮断
することが出来る。Further, when the overcurrent is detected, the overcurrent can be interrupted without the fuse being blown by controlling the gate in the same manner.
【0026】次に図8にゲート回路及びゲート電源回路
の異常を検出する機能を有するゲート制御部の具体例を
示す。同図においてゲート制御部は、異常検出機能を有
するオンゲート供給電源回路12Bと、スイッチング電
源回路23Bと、パルストランス21Bと、整流回路1
9Bと、ダイオード50〜52と、パルストランス21
Bの入力1次巻線53と、出力2次巻線54と、異常検
出用3次巻線55と、異常検出回路56と、整流回路5
7と、判定回路58とから構成されている。Next, FIG. 8 shows a specific example of the gate control unit having a function of detecting an abnormality in the gate circuit and the gate power supply circuit. In the figure, the gate control unit includes an on-gate power supply circuit 12B having an abnormality detection function, a switching power supply circuit 23B, a pulse transformer 21B, and a rectifier circuit 1.
9B, diodes 50 to 52, and pulse transformer 21
B input primary winding 53, output secondary winding 54, abnormality detection tertiary winding 55, abnormality detection circuit 56, and rectifier circuit 5
7 and a determination circuit 58.
【0027】判定回路58は基準電圧とパルストランス
21Bの3次巻線55の検出出力の整流電圧とを比較
し、基準電圧以下である場合に異常と判定する。The determination circuit 58 compares the reference voltage with the rectified voltage of the detection output of the tertiary winding 55 of the pulse transformer 21B, and when it is less than or equal to the reference voltage, determines that there is an abnormality.
【0028】上記構成において例えばコンデンサ17が
短絡する異常が発生すると、2次巻線54の出力短絡と
なり、3次巻線55の検出電圧が低下する。この結果整
流回路57の出力電圧である整流電圧も低下し、この整
流電圧が基準電圧レベル以下となると、ゲート回路異常
と判定される。In the above structure, for example, when an abnormality occurs in which the capacitor 17 is short-circuited, the output of the secondary winding 54 is short-circuited and the detection voltage of the tertiary winding 55 is lowered. As a result, the rectified voltage, which is the output voltage of the rectifier circuit 57, also decreases, and when the rectified voltage becomes equal to or lower than the reference voltage level, it is determined that the gate circuit is abnormal.
【0029】またダイオード短絡、パルストランス巻線
短絡等の異常状態が発生した場合も同様にパルストラン
ス21Bの3次巻線55の検出出力が低下するのでこれ
らの異常状態を検出することができる。Also, when an abnormal condition such as a diode short circuit or a pulse transformer winding short circuit occurs, the detection output of the tertiary winding 55 of the pulse transformer 21B similarly decreases, so that these abnormal conditions can be detected.
【0030】[0030]
【発明の効果】本発明によれば、GTO素子を破損する
ことなく、かつヒュ−ズ溶断することもなく、GTO素
子の機能を利用することにより過電流を遮断することが
できる。According to the present invention, overcurrent can be interrupted by utilizing the function of the GTO element without damaging the GTO element and without melting the fuse.
【図1】本発明が適用される3相PWM電力変換装置の
一例を示す回路図である。FIG. 1 is a circuit diagram showing an example of a three-phase PWM power conversion device to which the present invention is applied.
【図2】従来のゲート制御部の構成を示す回路図であ
る。FIG. 2 is a circuit diagram showing a configuration of a conventional gate control unit.
【図3】図1におけるゲート制御部の一実施例の構成を
示す回路図である。3 is a circuit diagram showing a configuration of an embodiment of a gate control unit in FIG.
【図4】ゲート制御部異常時の過電流経路を示す説明図
である。FIG. 4 is an explanatory diagram showing an overcurrent path when the gate control unit is abnormal.
【図5】PWM信号作成部異常時の過電流経路を示す説
明図である。FIG. 5 is an explanatory diagram showing an overcurrent path when the PWM signal generating unit is abnormal.
【図6】本発明による過電流遮断波形を示す説明図であ
る。FIG. 6 is an explanatory diagram showing an overcurrent interruption waveform according to the present invention.
【図7】本発明による異常検出時のGTOのゲート制御
動作を示すタイミングチャートである。FIG. 7 is a timing chart showing a GTO gate control operation at the time of abnormality detection according to the present invention.
【図8】ゲート回路及びゲート電源回路の異常を検出す
る機能を有するゲート制御部の要部の構成を示す回路図
である。FIG. 8 is a circuit diagram showing a configuration of a main part of a gate control unit having a function of detecting an abnormality in a gate circuit and a gate power supply circuit.
1 GTO 2 フライホイールダイオード 3 平滑コンデンサ 4 交流側電流検出器 5 直流側電流検出器 6 ゲート制御回路 7 ヒュ−ズ 8 制御回路 10 オンゲート回路 11 オフゲート回路 12 オンゲート供給電源回路 13 オフゲート供給電源回路 14 オンゲートスイッチ 15 オフゲートスイッチ 16 制限抵抗 17 平滑コンデンサ 18 平滑コンデンサ 19 整流回路 20 整流回路 21 絶縁パルストランス 22 絶縁パルストランス 23 オンゲート用スイッチング電源回路 24 オフゲート用スイッチング電源回路 56 異常検出回路 57 整流回路 58 判定回路 1 GTO 2 Flywheel diode 3 Smoothing capacitor 4 AC side current detector 5 DC side current detector 6 Gate control circuit 7 Fuses 8 Control circuit 10 On-gate circuit 11 Off-gate circuit 12 On-gate power supply circuit 13 Off-gate power supply circuit 14 On Gate switch 15 Off-gate switch 16 Limiting resistor 17 Smoothing capacitor 18 Smoothing capacitor 19 Rectifier circuit 20 Rectifier circuit 21 Insulation pulse transformer 22 Insulation pulse transformer 23 On-gate switching power supply circuit 24 Off-gate switching power supply circuit 56 Abnormality detection circuit 57 Rectification circuit 58 Judgment circuit
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H02M 7/155 G 9180−5H Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H02M 7/155 G 9180-5H
Claims (5)
流から直流、または直流から交流への電力変換を行なう
電力半導体変換器の制御装置において、 前記ターンオフサイリスタのスイッチングを制御するゲ
ート制御手段と、 前記ターンオフサイリスタに過電流が流れる状態を検出
する過電流検出手段と、 過電流検出手段の検出出力を
取り込み、該検出出力に基づいて前記ゲート制御手段の
制御動作を制御する制御手段とを有し、 該制御手段は、前記過電流検出手段により前記ターンオ
フサイリスタに過電流が流れている状態が検出された場
合には該検出時点におけるゲート制御手段のスイッチン
グ制御動作状態を維持させると共に、前記ターンオフサ
イリスタのゲート・カソード間の電圧を該ターンオフサ
イリスタがゲートサプレスされた通常のサイリスタ動作
モードになるように制御することを特徴とする電力半導
体変換器の制御装置。1. A control device for a power semiconductor converter for converting power from AC to DC or DC to AC using a gate turn-off thyristor, comprising: gate control means for controlling switching of the turn-off thyristor; and the turn-off thyristor. An overcurrent detection means for detecting a state in which an overcurrent flows through the control circuit, and a control means for fetching the detection output of the overcurrent detection means and controlling the control operation of the gate control means based on the detection output. The means maintains the switching control operation state of the gate control means at the time of detection when a state in which an overcurrent is flowing in the turn-off thyristor is detected by the overcurrent detection means, and the gate of the turn-off thyristor. The turn-off thyristor gate suppresses the voltage across the cathode Device for controlling a power semiconductor converter, characterized in that controlled to be a normal thyristor operation mode.
流から直流、または直流から交流への電力変換を行なう
電力半導体変換器の制御装置において、 前記ゲートターンオフサイリスタをターンオンさせるた
めに必要なオンゲート電流を該ゲートターンオフサイリ
スタのゲートに供給するオンゲート回路と、 前記ゲートターンオフサイリスタをターンオフさせるの
に必要なオフゲート電流を該ゲートターンオフサイリス
タのゲートに供給するオフゲート回路と、 前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、 前記ゲートターンオフサイリスタに許容遮断電流以上の
過電流が流れる状態を検出する過電流検出手段と、 該過電流検出手段の検出出力を取り込み、該検出出力に
基づいて前記オンゲート回路及びオフゲート回路の制御
動作を制御する制御手段とを有し、 該制御手段は、前記過電流検出手段により前記ターンオ
フサイリスタに過電流が流れる状態が検出された場合に
は該検出時点における前記オンゲート回路及びオフゲー
ト回路の制御動作状態を維持させると共に、前記ターン
オフサイリスタのゲート・カソード間の電圧を該ターン
オフサイリスタがゲートサプレスされた通常のサイリス
タ動作モードになるように制御することを特徴とする電
力半導体変換器の制御装置。2. A control device for a power semiconductor converter for converting power from alternating current to direct current or direct current to alternating current using a gate turn-off thyristor, wherein an on-gate current required to turn on the gate turn-off thyristor is applied to the gate. An on-gate circuit that supplies the gate of a turn-off thyristor, an off-gate circuit that supplies an off-gate current necessary to turn off the gate turn-off thyristor to the gate of the gate turn-off thyristor, and the on-gate circuit and the off-gate circuit, respectively,
A power supply circuit for supplying energy required to supply the on-gate current and the off-gate current to the gate turn-off thyristor; and an overcurrent detection means for detecting a state in which an overcurrent of an allowable breaking current or more flows in the gate turn-off thyristor, A turn-off thyristor by the overcurrent detection means, the control means controlling the control operation of the on-gate circuit and the off-gate circuit based on the detection output of the overcurrent detection means. When a state in which an overcurrent flows through the turn-off thyristor is detected, the control operation state of the on-gate circuit and the off-gate circuit at the time of the detection is maintained and the voltage between the gate and cathode of the turn-off thyristor is gate-suppressed by the turn-off thyristor. Normal thyristor operation mode Device for controlling a power semiconductor converter, characterized by controlled so.
流から直流、または直流から交流への電力変換を行なう
電力半導体変換器の制御装置において、 前記ゲートターンオフサイリスタをターンオンさせるた
めに必要なオンゲート電流を該ゲートターンオフサイリ
スタのゲートに供給するオンゲート回路と、 前記ゲートターンオフサイリスタをターンオフさせるの
に必要なオフゲート電流を該ゲートターンオフサイリス
タのゲートに供給するオフゲート回路と、 前記オンゲート回路、オフゲート回路に対しそれぞれ、
前記オンゲート電流、オフゲート電流を前記ゲートター
ンオフサイリスタに供給するのに必要なエネルギーを供
給する電源回路と、 前記オンゲート回路、オフゲート回路及び電源回路の異
常状態を検出する異常検出手段と、 該異常検出手段の検出出力を取り込み、該検出出力に基
づいて前記オンゲート回路及びオフゲート回路の制御動
作を制御する制御手段とを有し、 該制御手段は、前記異常検出手段により前記オンゲート
回路、オフゲート回路及び電源回路のいずれかに異常が
発生したことが検出された場合には該検出時点における
前記オンゲート回路及びオフゲート回路の制御動作状態
を維持させると共に、前記ターンオフサイリスタのゲー
ト・カソード間の電圧を該ターンオフサイリスタがゲー
トサプレスされた通常のサイリスタ動作モードになるよ
うに制御することを特徴とする電力半導体変換器の制御
装置。3. A control device for a power semiconductor converter for converting power from alternating current to direct current or direct current to alternating current using a gate turn-off thyristor, wherein an on-gate current required to turn on the gate turn-off thyristor is applied to the gate. An on-gate circuit that supplies the gate of a turn-off thyristor, an off-gate circuit that supplies an off-gate current necessary to turn off the gate turn-off thyristor to the gate of the gate turn-off thyristor, and the on-gate circuit and the off-gate circuit, respectively,
A power supply circuit that supplies energy required to supply the on-gate current and the off-gate current to the gate turn-off thyristor, an abnormality detection unit that detects an abnormal state of the on-gate circuit, the off-gate circuit, and the power supply circuit, and the abnormality detection unit And a control means for controlling the control operation of the on-gate circuit and the off-gate circuit on the basis of the detection output, wherein the control means includes the on-gate circuit, the off-gate circuit and the power supply circuit by the abnormality detection means. When it is detected that an abnormality has occurred in any of the above, while maintaining the control operation state of the on-gate circuit and the off-gate circuit at the time of the detection, the turn-off thyristor controls the voltage between the gate and cathode of the turn-off thyristor. Gate suppressed normal thyristor motion Device for controlling a power semiconductor converter and controls so that the mode.
より前記ターンオフサイリスタに過電流が流れる状態が
検出された場合には該検出時点における前記オンゲート
回路及びオフゲート回路の制御動作状態を維持させると
共に、前記電源回路のうち前記オンゲート電流の供給源
であるオンゲート電流エネルギー供給部から前記オンゲ
ート回路へオンゲート電流を生成するためのエネルギー
の供給を遮断するように制御することを特徴とする請求
項2に記載の電力半導体変換器の制御装置。4. The control means maintains the control operation state of the on-gate circuit and the off-gate circuit at the time of detection when a state in which an overcurrent flows through the turn-off thyristor is detected by the overcurrent detection means. The power supply circuit is controlled to cut off the supply of energy for generating an on-gate current from the on-gate current energy supply unit, which is the supply source of the on-gate current, to the on-gate current. A control device for the power semiconductor converter according to claim 1.
り前記オンゲート回路、オフゲート回路及び電源回路の
いずれかに異常が発生したことが検出された場合には該
検出時点における前記オンゲート回路及びオフゲート回
路の制御動作状態を維持させると共に、前記電源回路の
うち前記オンゲート電流の供給源であるオンゲート電流
エネルギー供給部から前記オンゲート回路へオンゲート
電流を生成するためのエネルギーの供給を遮断するよう
に制御することを特徴とする請求項3に記載の電力半導
体変換器の制御装置。5. The control means, when the abnormality detecting means detects that an abnormality has occurred in any of the on-gate circuit, the off-gate circuit and the power supply circuit, the on-gate circuit and the off-gate circuit at the time of the detection. Control operation state is maintained, and control is performed so as to cut off the supply of energy for generating an on-gate current from the on-gate current energy supply unit, which is a supply source of the on-gate current, of the power supply circuit. The control device for a power semiconductor converter according to claim 3, wherein
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6051612A JPH07264875A (en) | 1994-03-23 | 1994-03-23 | Controller for semiconductor power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6051612A JPH07264875A (en) | 1994-03-23 | 1994-03-23 | Controller for semiconductor power converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07264875A true JPH07264875A (en) | 1995-10-13 |
Family
ID=12891731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6051612A Pending JPH07264875A (en) | 1994-03-23 | 1994-03-23 | Controller for semiconductor power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07264875A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001197745A (en) * | 2000-01-07 | 2001-07-19 | Mitsubishi Electric Corp | Protective control method and protective control apparatus for power converter |
AU756851B2 (en) * | 2000-02-03 | 2003-01-23 | Kabushiki Kaisha Toshiba | Power converter control device and power converter thereof |
JP2014033552A (en) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | Power circuit and power conditioner |
-
1994
- 1994-03-23 JP JP6051612A patent/JPH07264875A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001197745A (en) * | 2000-01-07 | 2001-07-19 | Mitsubishi Electric Corp | Protective control method and protective control apparatus for power converter |
AU756851B2 (en) * | 2000-02-03 | 2003-01-23 | Kabushiki Kaisha Toshiba | Power converter control device and power converter thereof |
JP2014033552A (en) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | Power circuit and power conditioner |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5726849A (en) | Input overcurrent suppression circuit | |
US6449180B1 (en) | World wide power supply apparatus that includes a relay switch voltage doubling circuit | |
US5355298A (en) | Conversion apparatus including latch and non-latch type functions | |
JPH10164854A (en) | Power converter | |
JPH07264875A (en) | Controller for semiconductor power converter | |
JP2006197792A (en) | Momentary voltage drop compensation device | |
JP3865011B2 (en) | PWM cycloconverter | |
JPH0821861A (en) | Fault detecting circuit for power converting device | |
JPH01292790A (en) | Inverter power supply for magnetron | |
JPH10146050A (en) | Switching power unit and inverter device | |
JPH0768385A (en) | Plasma arc power unit | |
JP2001212669A (en) | Power supply unit | |
JP2001178148A (en) | Protector for self-excited converter | |
JPH06189475A (en) | Uninterruptible power supply apparatus | |
JP3096236B2 (en) | Power supply | |
JPH0226262A (en) | Dc power device | |
JPH0681496B2 (en) | Inrush current prevention circuit | |
JPH08266050A (en) | Voltage resonance type power supply | |
JP3453014B2 (en) | Power supply for arc machining | |
JP3601255B2 (en) | Inverter load short detection method | |
JPH07176390A (en) | Electric discharge lamp lighting device | |
KR0137111Y1 (en) | A monitoring device for driving power of inverter | |
JPH06121461A (en) | Method of protecting parallel operation of uninterruptive power unit | |
JPS6147051B2 (en) | ||
JPS639280Y2 (en) |