JPH07263572A - Manufacture of semiconductor memory device and semiconductor memory device and application system using it - Google Patents

Manufacture of semiconductor memory device and semiconductor memory device and application system using it

Info

Publication number
JPH07263572A
JPH07263572A JP6051535A JP5153594A JPH07263572A JP H07263572 A JPH07263572 A JP H07263572A JP 6051535 A JP6051535 A JP 6051535A JP 5153594 A JP5153594 A JP 5153594A JP H07263572 A JPH07263572 A JP H07263572A
Authority
JP
Japan
Prior art keywords
semiconductor memory
memory device
electrode
capacitor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6051535A
Other languages
Japanese (ja)
Inventor
Yoshio Abe
良夫 阿部
Takuya Fukuda
琢也 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6051535A priority Critical patent/JPH07263572A/en
Publication of JPH07263572A publication Critical patent/JPH07263572A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To realize the high integration of a semiconductor memory device and to miniaturize the system to which the semiconductor memory device is applied by making an electrode containing metal titanium into a semiconductor substrate and forming an insulating film in the surface of the electrode with plasma oxidation applied to the electrode. CONSTITUTION:A thermal oxide film 2 is formed on a semiconductor substrate 1 at first. Next, a metal titanium thin film 3 is formed for a lower electrode by a sputtering method. Further, an insulating film 4 is formed with the surface of the metal titanium thin film 3 oxidized by a plasma oxidation method. Finally, a metal thin film is formed for an upper electrode 5 by an evaporation method and a capacitor is completed. Thus, since metal titanium is oxidized by oxygen plasma which is high density and high reactive, an insulating film containing oxide titanium of high dielectric constant can be made at a low temperature as compared with the other oxidation method such as thermal oxidation method. Thereby, the fining of of a capacitor can be performed with sufficient capacity being secured for alpha-ray resistance.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は高誘電率絶縁体を適用し
た半導体メモリ装置の製造方法及び半導体メモリ装置並
びにその応用システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor memory device to which a high dielectric constant insulator is applied, a semiconductor memory device and its application system.

【0002】[0002]

【従来の技術】コンピュータの小型化や高速化のため
に、そのコンピュータの記憶素子であるダイナミックラ
ンダムアクセスメモリ(以下DRAMと略記する)の高
集積化が進んでいる。現在用いられているDRAMメモ
リセル部の基本的な回路は、MOSトランジスタとコンデ
ンサから構成する。この回路は、コンデンサに蓄積され
た電荷の量によって1ビットのデータを記憶する。この
コンデンサは、α線によって作り出される電荷によるエ
ラー(ソフトエラー)を防ぐために、100fC以上の
電荷を蓄積しなければならない。従って、例えば回路が
±1.5V の電圧で動作する場合には、コンデンサの静
電容量は60fF以上必要となる。
2. Description of the Related Art In order to reduce the size and increase the speed of a computer, the dynamic random access memory (hereinafter abbreviated as DRAM) which is a storage element of the computer is highly integrated. The basic circuit of the DRAM memory cell unit currently used is composed of a MOS transistor and a capacitor. This circuit stores 1 bit of data depending on the amount of charge stored in the capacitor. This capacitor must store a charge of 100 fC or more in order to prevent an error (soft error) due to the charge generated by α rays. Therefore, for example, when the circuit operates at a voltage of ± 1.5 V, the capacitance of the capacitor needs to be 60 fF or more.

【0003】DRAMを高集積化するためには、上記の
ようなコンデンサの静電容量を確保しながら、メモリセ
ルのコンデンサのサイズを微細化する必要がある。
In order to highly integrate the DRAM, it is necessary to miniaturize the size of the capacitor of the memory cell while ensuring the capacitance of the capacitor as described above.

【0004】これを可能にする従来技術としては、第8
回強誘電体応用会議予稿集pp.3−29に記載してあ
るように、比誘電率(εr)の大きな物質をコンデンサの
絶縁膜として用いる方法がある。比誘電率の大きな物質
としては、SrTiO3(εr≒200〜300)やPb
Zr1-xTix3(εr≒1000)がある。これらの物
質は、絶縁膜として通常用いている二酸化シリコン(εr
≒4)の50〜250倍程度の大きな比誘電率を有す
る。
The prior art which makes this possible is the eighth
There is a method of using a material having a large relative permittivity (ε r ) as an insulating film of a capacitor, as described in Proceedings of the 32nd Ferroelectric Application Conference, pp.3-29. Materials having a large relative dielectric constant include SrTiO 3r ≈200 to 300) and Pb.
There is Zr 1-x Ti x O 3r ≈1000). These substances are silicon dioxide (ε r
It has a large relative dielectric constant of about 50 to 250 times that of ≈4).

【0005】[0005]

【発明が解決しようとする課題】上記のSrTiO3
PbZr1-xTix3の薄膜は、その結晶性を良くして
かつこれらの物質のバルク材料と同等の高い誘電率を得
るために、酸素雰囲気下で基板温度を500℃以上の高
温にして作製する必要がある。この時、コンデンサの下
部電極であるアルミニウム(以下Alと記す)や多結晶
シリコンの表面が酸化されて、酸化アルミニウム(以下
Al23と記す)や二酸化シリコン(以下SiO2と記
す)が形成される。Al23及びSiO2の比誘電率
は、それぞれで約9及び約4である。すなわち、これら
の酸化物の比誘電率は、SrTiO3 やPbZr1-x
x3 よりもかなり小さい。この結果、コンデンサの
絶縁膜は高誘電率膜と低誘電率膜との直列結合したもの
となるため、コンデンサの静電容量は低下する。
The thin films of SrTiO 3 and PbZr 1-x Ti x O 3 described above have a good crystallinity and a high dielectric constant equivalent to those of bulk materials. It is necessary to make the substrate temperature higher than 500 ° C. in an oxygen atmosphere. At this time, the surface of aluminum (hereinafter referred to as Al) or polycrystalline silicon, which is the lower electrode of the capacitor, is oxidized to form aluminum oxide (hereinafter referred to as Al 2 O 3 ) or silicon dioxide (hereinafter referred to as SiO 2 ). To be done. The relative permittivities of Al 2 O 3 and SiO 2 are about 9 and about 4, respectively. That is, the relative permittivity of these oxides is SrTiO 3 or PbZr 1-x T
It is much smaller than i x O 3 . As a result, the insulating film of the capacitor is a high-dielectric-constant film and a low-dielectric-constant film connected in series, so that the capacitance of the capacitor is reduced.

【0006】このような電極の酸化を防ぐ方法として、
白金のような貴金属電極を用いる方法がある。しかし、
SrTiO3やPbZr1-xTix3などの多元系の酸化
物絶縁膜では、組成ずれによる低誘電率相が生成すると
いう問題がある。例えば、スパッタリング法あるいはC
VD(化学的気相成長)法によりPbZr1-xTix3
を作製する場合、絶縁膜中のPbはPt電極内に拡散し
やすいため絶縁膜中でPbが欠乏する。このため、Zr
2が析出する。ZrO2の誘電率は10以下であり、P
bZr1-xTix3 の誘電率より小さい。さらに、基板
のSiが電極中を拡散し、電極表面に達すると、ここで
SiO2 を形成する。従って、貴金属電極を用いても、
コンデンサの静電容量が低下する。
As a method for preventing such electrode oxidation,
There is a method using a noble metal electrode such as platinum. But,
In a multi-element oxide insulating film such as SrTiO 3 or PbZr 1-x Ti x O 3, there is a problem that a low dielectric constant phase is generated due to composition shift. For example, sputtering method or C
When the PbZr 1-x Ti x O 3 film is formed by the VD (Chemical Vapor Deposition) method, Pb in the insulating film easily diffuses into the Pt electrode, so Pb is deficient in the insulating film. Therefore, Zr
O 2 precipitates. The dielectric constant of ZrO 2 is 10 or less, and P
It is smaller than the dielectric constant of bZr 1-x Ti x O 3 . Further, when Si of the substrate diffuses in the electrode and reaches the surface of the electrode, SiO 2 is formed here. Therefore, even if a precious metal electrode is used,
The capacitance of the capacitor decreases.

【0007】本発明は、上記の問題点を解決し、半導体
メモリ装置を高集積化することを目的とする。
An object of the present invention is to solve the above problems and to highly integrate a semiconductor memory device.

【0008】さらに、本発明は、半導体メモリ装置を応
用するシステムを小型化すること及び高速化することを
目的とする。
Another object of the present invention is to downsize and speed up a system to which a semiconductor memory device is applied.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
の、本発明の第1の特徴は、次の各工程を有する半導体
メモリ装置の製造方法にある。
A first feature of the present invention for achieving the above object is a method of manufacturing a semiconductor memory device having the following steps.

【0010】(イ)半導体基板に、コンデンサの電極と
なる、金属チタンを含む電極を形成する工程。
(A) A step of forming an electrode containing metallic titanium, which will be an electrode of a capacitor, on a semiconductor substrate.

【0011】(ロ)工程(イ)で形成した電極をプラズ
マ酸化して、電極の表面にコンデンサの絶縁膜を形成す
る工程。
(B) A step of plasma-oxidizing the electrode formed in the step (a) to form an insulating film of a capacitor on the surface of the electrode.

【0012】(ハ)工程(ハ)で形成した絶縁膜の表面
にコンデンサの他の電極を形成する工程。
(C) A step of forming another electrode of the capacitor on the surface of the insulating film formed in the step (C).

【0013】本発明の第2の特徴は、半導体基板に、コ
ンデンサの一方の電極として、金属チタンを含む電極を
設け、かつコンデンサの絶縁膜として、ルチル構造の結
晶を有する酸化チタンを含む絶縁膜を設ける半導体メモ
リ装置にある。
A second feature of the present invention is that a semiconductor substrate is provided with an electrode containing metallic titanium as one electrode of a capacitor, and an insulating film containing titanium oxide having crystals of a rutile structure is used as an insulating film of the capacitor. Is provided in the semiconductor memory device.

【0014】本発明の第3の特徴は、本発明の半導体メ
モリ装置を有する応用システムにある。
A third feature of the present invention is an application system having the semiconductor memory device of the present invention.

【0015】[0015]

【作用】本発明の第1の特徴によれば、高密度でかつ反
応性の強い酸素プラズマにより金属チタンを酸化するの
で、熱酸化法などの他の酸化方法に比べ低温で、高誘電
率の酸化チタン(以下TiO2 と記す)を含む絶縁膜を
作製することができる。従って、熱酸化法などの他の酸
化方法に比べ、下部電極の酸化及び半導体基板からのS
iなどの拡散が起こりにくい。また、TiO2 は、化学
的に、そして熱力学的に安定であるため、絶縁膜形成後
のプロセスの影響により変質しにくい。さらに、TiO
2 は、2元系の単純な化学組成を有するので、組成ずれ
が生じにくい。このため、低誘電率膜や低誘電率相を含
まない高誘電率の絶縁膜を得ることができる。これによ
り、耐α線のために十分な静電容量を確保しながらコン
デンサの微細化が可能になるので、半導体メモリ装置を
高集積化することができる。また、本発明の第2の特徴
によれば、ルチル構造の結晶を有するTiO2 は高誘電
率を有し、さらに、組成ずれが生じにくい物質である。
従って、コンデンサが微細化できるので半導体メモリ装
置の高集積化が可能になる。また、本TiO2は、化学的
及び熱力学的に安定であるので、絶縁膜の不良が起きに
くい。従って、高集積化された大容量の半導体メモリ装
置を高い歩留まりで得ることができる。
According to the first feature of the present invention, since titanium metal is oxidized by the oxygen plasma having high density and high reactivity, it has a high dielectric constant at a lower temperature than other oxidation methods such as thermal oxidation. An insulating film containing titanium oxide (hereinafter referred to as TiO 2 ) can be manufactured. Therefore, as compared with other oxidation methods such as thermal oxidation, oxidation of the lower electrode and S from the semiconductor substrate are performed.
The diffusion of i, etc. is unlikely to occur. Further, since TiO 2 is chemically and thermodynamically stable, it is hard to deteriorate due to the influence of the process after forming the insulating film. Furthermore, TiO
Since No. 2 has a simple binary chemical composition, composition deviation is unlikely to occur. Therefore, a low dielectric constant film or a high dielectric constant insulating film containing no low dielectric constant phase can be obtained. As a result, it is possible to miniaturize the capacitor while ensuring a sufficient capacitance for the α-ray resistance, so that the semiconductor memory device can be highly integrated. Further, according to the second feature of the present invention, TiO 2 having a rutile structure crystal has a high dielectric constant and is a substance which hardly causes compositional deviation.
Therefore, since the capacitor can be miniaturized, the semiconductor memory device can be highly integrated. Further, since the present TiO 2 is chemically and thermodynamically stable, the insulating film is unlikely to be defective. Therefore, a highly integrated and large capacity semiconductor memory device can be obtained with a high yield.

【0016】さらに、本発明の第3の特徴によれば、本
発明により高集積化された大容量の半導体メモリ装置に
より、安価で大容量の記憶装置を構成でき、メモリカー
ド,マイクロプロセッサ,コンピュータなどのシステム
の小型化が可能となる。
Further, according to the third feature of the present invention, a large-capacity semiconductor memory device highly integrated according to the present invention can constitute an inexpensive and large-capacity storage device, and a memory card, a microprocessor, a computer. It is possible to downsize the system such as.

【0017】[0017]

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0018】(実施例1)図1は、本発明の実施例であ
る半導体メモリ装置の製造方法を示す。但し、本図は、
コンデンサ部の製造方法を示したものである。 a)まず、Si基板1の上に、膜厚約100nmの熱酸
化膜2を形成する。 b)次に、下部電極として、スパッタリング法により厚
さ約500nmの金属チタン(Ti)薄膜3を形成す
る。 c)さらに、プラズマ酸化法により金属Ti薄膜3の表
面を酸化し、膜厚約100nmのTiO2 絶縁膜4を形
成する。 d)最後に、上部電極5として蒸着法により金(Au)
薄膜を約50nmの厚さに形成し、コンデンサが完成す
る。スパッタリング法によるTi薄膜の形成の際は、タ
ーゲットとして金属Tiを用い、アルゴンをスパッタガ
スとして、スパッタガス圧力1Pa、及び基板温度30
0℃の条件で成膜する。Ti薄膜の作製には、スパッタ
リング法のほか、化学的気相成長(CVD)法を用いる
ことも可能である。この場合、四塩化チタン(TiCl
4)を水素(H2)雰囲気中でプラズマ分解することによ
りTi薄膜を形成する。
(Embodiment 1) FIG. 1 shows a method of manufacturing a semiconductor memory device according to an embodiment of the present invention. However, this figure shows
4 illustrates a method of manufacturing a capacitor unit. a) First, the thermal oxide film 2 having a film thickness of about 100 nm is formed on the Si substrate 1. b) Next, a metal titanium (Ti) thin film 3 having a thickness of about 500 nm is formed as a lower electrode by a sputtering method. c) Further, the surface of the metal Ti thin film 3 is oxidized by the plasma oxidation method to form the TiO 2 insulating film 4 having a film thickness of about 100 nm. d) Finally, gold (Au) is used as the upper electrode 5 by a vapor deposition method.
A thin film is formed to a thickness of about 50 nm to complete a capacitor. When the Ti thin film is formed by the sputtering method, metallic Ti is used as a target, argon is used as the sputtering gas, the sputtering gas pressure is 1 Pa, and the substrate temperature is 30.
The film is formed under the condition of 0 ° C. In addition to the sputtering method, a chemical vapor deposition (CVD) method can be used for producing the Ti thin film. In this case, titanium tetrachloride (TiCl
4 ) is plasma decomposed in a hydrogen (H 2 ) atmosphere to form a Ti thin film.

【0019】図2は、Ti薄膜のプラズマ酸化に用いる
ECR(電子サイクロトロン共鳴)プラズマ処理装置を
示す。Si基板100は、基板ヒータを内蔵した基板サ
セプタ102にセットする。真空容器101に、石英製
のマイクロ波導入窓106を介してマイクロ波導波管1
08を接続する。そして、この導波管を通して、マイク
ロ波発生装置(図示してはいない)から2.45GHz
のマイクロ波電界を真空容器101内に導入する。また
真空容器101はゲ−トバルブ109を介して基板搬入
ロードロック室104と接続する。そして、ここからS
i基板が真空容器101内に搬入される。プラズマ酸化
のために、酸素ガスを、反応ガス導入口105を通して
真空容器101へ導入する。真空容器101の周囲には
磁界コイル103を設置する。各磁界コイルを制御し
て、Si基板100上で磁力線の方向が基板と垂直にな
るようにする。
FIG. 2 shows an ECR (electron cyclotron resonance) plasma processing apparatus used for plasma oxidation of a Ti thin film. The Si substrate 100 is set on the substrate susceptor 102 having a built-in substrate heater. The microwave waveguide 1 is provided in the vacuum container 101 through a microwave introduction window 106 made of quartz.
08 is connected. Then, through this waveguide, from a microwave generator (not shown) at 2.45 GHz
The microwave electric field is introduced into the vacuum container 101. The vacuum container 101 is connected to the substrate loading load lock chamber 104 via a gate valve 109. And from here S
The i substrate is carried into the vacuum container 101. Oxygen gas is introduced into the vacuum container 101 through the reactive gas inlet 105 for plasma oxidation. A magnetic field coil 103 is installed around the vacuum container 101. Each magnetic field coil is controlled so that the direction of magnetic force lines on the Si substrate 100 is perpendicular to the substrate.

【0020】本ECRプラズマ処理装置を用いて、Ti
薄膜を酸化する際は、真空容器101を1×10-6Torr 程
度まで排気した後、100ml/minの流量の酸素ガスを
真空容器101内に導入し圧力を0.1Pa とする。こ
こでマイクロ波を真空容器101内に導入すると、マイ
クロ波の電界と磁界コイルにより発生した磁界(875ガウ
ス)とにより電子サイクロトロン共鳴が起きる。これに
より、真空容器内の酸素ガスはプラズマ状態となる。こ
のような励起状態の酸素及び酸素イオンによりTi薄膜
を酸化する。従って、通常の熱酸化に比べ、Tiと酸素
の反応が強く起こるので、酸化の際の基板温度を低減で
きる。
Using this ECR plasma processing apparatus, Ti
When oxidizing the thin film, the vacuum vessel 101 is evacuated to about 1 × 10 −6 Torr, and then oxygen gas at a flow rate of 100 ml / min is introduced into the vacuum vessel 101 to set the pressure to 0.1 Pa. When microwaves are introduced into the vacuum chamber 101, electron cyclotron resonance occurs due to the electric field of the microwaves and the magnetic field (875 Gauss) generated by the magnetic field coil. As a result, the oxygen gas in the vacuum container becomes a plasma state. The Ti thin film is oxidized by such excited oxygen and oxygen ions. Therefore, the reaction between Ti and oxygen occurs more strongly than in ordinary thermal oxidation, so that the substrate temperature during oxidation can be reduced.

【0021】図3は、本発明者が検討した、マイクロ波
のパワーを600Wとした時におけるTiO2 膜のX線
回折パターンを示す。基板温度180℃では、回折ピー
クは、下部電極であるTiのもののみである。従って、
この基板温度では、TiO2膜の構造はアモルファスで
ある。基板温度を280℃まで高くすると、X線回折角
2θ=27.6°にルチル構造を有するTiO2の(11
0)面からの回折ピークが現われる。すなわち、ルチル
構造のTiO2 結晶が成長している。基板温度をさらに
高くすると、X線回折角2θ=27.55〜27.75°
の範囲にルチル構造のTiO2(110)面からの強い回
折ピークが現われる。そして、高温になると、その回折
強度が大きくなる。これは、基板温度を高くすると、T
iO2 の結晶性が向上していくことを示す。
FIG. 3 shows the X-ray diffraction pattern of the TiO 2 film examined by the present inventors when the microwave power was 600 W. At a substrate temperature of 180 ° C., the diffraction peak is only for the lower electrode, Ti. Therefore,
At this substrate temperature, the structure of the TiO 2 film is amorphous. When the substrate temperature is increased to 280 ° C., (11) of TiO 2 having a rutile structure is formed at an X-ray diffraction angle 2θ = 27.6 °.
A diffraction peak from the (0) plane appears. That is, a TiO 2 crystal having a rutile structure is growing. When the substrate temperature is further increased, the X-ray diffraction angle 2θ = 27.55 to 27.75 °
In this range, a strong diffraction peak appears from the TiO 2 (110) plane of the rutile structure. Then, as the temperature rises, the diffraction intensity increases. This is because when the substrate temperature is increased, T
It shows that the crystallinity of iO 2 is improved.

【0022】図4は、本発明者が検討した、マイクロ波
のパワーを600Wとした時における、基板温度とTi
2 膜の比誘電率の関係を示す。図3に示したように基
板温度280℃でルチル構造のTiO2 の回折ピークが
現われ始めるのに対応して、比誘電率が急に増加する。
そして、基板温度400℃以上では100を越える。し
かし、500℃以上では、比誘電率は飽和または減少傾
向を示す。結晶性については、図3が示すように、基板
温度が高い方が良い。しかし、Si基板上に直接、Ti
下部電極を形成した場合、500℃程度以上でSiとT
iが反応しチタンシリサイド(TiSi)が生成する。
このように下部電極がTiSiとなると、SiO2がT
iO2絶縁膜との間に形成され静電容量が低下する。
FIG. 4 shows the substrate temperature and Ti when the microwave power was 600 W, which was studied by the present inventors.
The relationship of the relative permittivity of the O 2 film is shown. As shown in FIG. 3, at the substrate temperature of 280 ° C., the relative dielectric constant suddenly increases corresponding to the start of the appearance of the diffraction peak of TiO 2 having a rutile structure.
And, when the substrate temperature is 400 ° C. or higher, it exceeds 100. However, at 500 ° C. or higher, the relative dielectric constant tends to be saturated or decreased. Regarding the crystallinity, as shown in FIG. 3, the higher the substrate temperature is, the better. However, Ti directly on the Si substrate
When the lower electrode is formed, Si and T are heated at about 500 ° C or higher.
i reacts to generate titanium silicide (TiSi).
Thus, when the lower electrode becomes TiSi, SiO 2 becomes T
It is formed between the iO 2 insulating film and the capacitance of the iO 2 insulating film.

【0023】以上のように、基板温度を280〜500
℃の範囲にしてプラズマ酸化することにより、シリサイ
ドによる静電容量の低下を起こさずに、高誘電率のルチ
ル構造TiO2を作製することができる。
As described above, the substrate temperature is set to 280 to 500.
By performing plasma oxidation in the range of ℃, it is possible to produce a rutile structure TiO 2 having a high dielectric constant without causing a decrease in capacitance due to silicide.

【0024】図5は、Tiの酸化膜厚と基板温度の関係
示す。本図に示すように、酸化温度を高くした場合、酸
化速度が速くなる。従って、高温になるほど、膜厚の制
御が難しくなる。そこで、下部電極として、酸化しにく
いPtを用いる。Pt上にTiを形成したTi/Pt積
層膜を酸化することにより、上のTiは完全に酸化され
てTiO2 となるが、下のPtは酸化されずに電極とし
て残る。従って、酸化速度を速くしても、コンデンサの
下部電極がなくなって他の素子とのオーミックコンタク
トがとれなくなることがない。これにより、電極の不良
による歩留まり低下を防止できる。なお、Ptに限ら
ず、Au,Pt,Pd,Ir,Reなどの貴金属を電極
として用いることができる。
FIG. 5 shows the relationship between the Ti oxide film thickness and the substrate temperature. As shown in this figure, when the oxidation temperature is increased, the oxidation rate becomes faster. Therefore, the higher the temperature, the more difficult it becomes to control the film thickness. Therefore, Pt, which is difficult to oxidize, is used as the lower electrode. By oxidizing the Ti / Pt laminated film in which Ti is formed on Pt, the upper Ti is completely oxidized to TiO 2 , but the lower Pt remains as an electrode without being oxidized. Therefore, even if the oxidation rate is increased, the lower electrode of the capacitor will not be lost and ohmic contact with other elements will not be lost. This makes it possible to prevent a decrease in yield due to defective electrodes. Not only Pt but also a noble metal such as Au, Pt, Pd, Ir, Re can be used as the electrode.

【0025】図6は、プラズマ酸化前のTi膜厚と、プ
ラズマ酸化によって形成したTiO2膜厚との関係を示
す。酸化により膜厚が約2倍に増加するので、初めに形
成するTiの膜厚でプラズマ酸化によって生成するTi
2 の膜厚を制御することができる。すなわち、(A)
下部電極をTiとPtとの積層膜とし、このTiの膜厚
を所定の絶縁膜厚さの半分の厚さにして、(B)Tiを
すべて酸化する、という方法により、絶縁膜の厚さの精
度を高くすることができる。
FIG. 6 shows the relationship between the Ti film thickness before plasma oxidation and the TiO 2 film thickness formed by plasma oxidation. Since the film thickness is doubled by the oxidation, the Ti film formed at the thickness of the Ti film initially formed is generated by the plasma oxidation.
The film thickness of O 2 can be controlled. That is, (A)
The lower electrode is formed of a laminated film of Ti and Pt, the thickness of the Ti is set to half the predetermined insulating film thickness, and (B) Ti is entirely oxidized. The accuracy of can be increased.

【0026】なお、プラズマ酸化後に膜の剥離が生じる
ことがある。これは酸化による体積膨張で歪が発生する
ためである。これは、Ti金属膜を酸化前に微細パター
ンに分割する方法により防止できる。これにより、金属
Ti膜とTiO2 との接触面積が小さくなるので、酸化
応力が緩和して剥離しなくなる。
The film may peel after the plasma oxidation. This is because distortion occurs due to volume expansion due to oxidation. This can be prevented by dividing the Ti metal film into fine patterns before oxidation. As a result, the contact area between the metal Ti film and TiO 2 is reduced, so that the oxidative stress is relaxed and peeling does not occur.

【0027】(実施例2)図7は、コンデンサの絶縁膜
にTiO2 膜を適用したDRAMの断面図を示す。この
図において201はp型Si基板、202はMOSトラ
ンジスタのソースを構成するn型ドープ層、他方203
はドレインを構成するn型ドープ層、204はゲート電
極、206は蓄積ノード電極、207はコンデンサの絶
縁膜、208はプレート電極、209はSi酸化膜、2
10はゲート絶縁膜、211は層間絶縁膜、205はビ
ット線である。このDRAMの製造方法は、まず基板上
にMOSトランジスタを構成するソース202及びドレイ
ン203,ゲート絶縁膜210,ゲート電極204,S
i酸化膜209を形成したあと、Si酸化膜209の上
面にTi/Pt積層膜を、スパッタ法またはCVD法に
より形成し、その後パターニングする。この積層膜にお
いては、Ptがソース202のn型ドープ層と接触す
る。ここで、前実施例と同様に、Ptの代わりに、A
u,Pt,Pd,Ir,Reなどの貴金属を電極として
用いることができる。このように積層電極を形成した
後、前実施例のようにプラズマ酸化によりコンデンサの
絶縁膜207となるTiO2 絶縁膜を形成する。さら
に、プレート電極208として、Ptをスパッタリング
法により形成し、層間絶縁膜211とビット線205を
形成すると、DRAMセルが完成する。
(Embodiment 2) FIG. 7 shows a sectional view of a DRAM in which a TiO 2 film is applied to the insulating film of a capacitor. In this figure, 201 is a p-type Si substrate, 202 is an n-type doped layer that constitutes the source of a MOS transistor, and 203 is the other.
Is an n-type doped layer constituting a drain, 204 is a gate electrode, 206 is a storage node electrode, 207 is an insulating film of a capacitor, 208 is a plate electrode, 209 is a Si oxide film, 2
Reference numeral 10 is a gate insulating film, 211 is an interlayer insulating film, and 205 is a bit line. In this DRAM manufacturing method, first, a source 202 and a drain 203, a gate insulating film 210, a gate electrode 204, and an S that form a MOS transistor are formed on a substrate.
After forming the i oxide film 209, a Ti / Pt laminated film is formed on the upper surface of the Si oxide film 209 by a sputtering method or a CVD method, and then patterned. In this laminated film, Pt contacts the n-type doped layer of the source 202. Here, as in the previous embodiment, instead of Pt, A
Noble metals such as u, Pt, Pd, Ir and Re can be used as electrodes. After forming the laminated electrode in this way, a TiO 2 insulating film to be the insulating film 207 of the capacitor is formed by plasma oxidation as in the previous embodiment. Further, Pt is formed as the plate electrode 208 by the sputtering method, and the interlayer insulating film 211 and the bit line 205 are formed, whereby the DRAM cell is completed.

【0028】本実施例においては、コンデンサの絶縁膜
がルチル構造の結晶を含むTiO2である。これによ
り、本絶縁膜は高誘電率を有するので、耐α線に十分な
静電容量を確保しつつ、コンデンサの寸法を微細化でき
る。しかも、本絶縁膜は熱力学的及び化学的に安定であ
るので、本絶縁膜においては不良が発生しにくい。従っ
て、本実施例によれば、高集積かつ高歩留まりのDRA
Mを実現できる。
In this embodiment, the insulating film of the capacitor is TiO 2 containing crystals of the rutile structure. As a result, since the insulating film has a high dielectric constant, it is possible to miniaturize the dimensions of the capacitor while ensuring a sufficient capacitance for α-ray resistance. Moreover, since this insulating film is thermodynamically and chemically stable, defects do not easily occur in this insulating film. Therefore, according to the present embodiment, the highly integrated and high yield DRA
M can be realized.

【0029】図8は本発明のDRAMの構成図である。
メモリセルは1個のMOSトランジスタ1101とコン
デンサ1102から構成する。そしてこのメモリセル
は、コンデンサ1102が蓄積する電荷の量によって1
ビットのデータを記憶する。
FIG. 8 is a block diagram of the DRAM of the present invention.
The memory cell is composed of one MOS transistor 1101 and a capacitor 1102. Then, this memory cell has 1
Stores bit data.

【0030】MOSトランジスタのゲート電極はワード
線1103に接続し、さらにワード線は周辺回路のデコ
ーダドライバに接続する。また、MOSトランジスタの
ドレイン電極はビット線1104に接続し、さらにこの
ビット線はセンスアンプ1105,読みだし回路1106,
書き込み回路1107などの周辺回路に接続する。ま
た、MOSトランジスタのソース電極はコンデンサの一
方の電極に接続し、コンデンサの他方の電極は各ビット
共通のプレート線に接続する。
The gate electrode of the MOS transistor is connected to the word line 1103, and the word line is connected to the decoder driver of the peripheral circuit. The drain electrode of the MOS transistor is connected to the bit line 1104, and this bit line is further connected to the sense amplifier 1105, the read circuit 1106, and the read circuit 1106.
It is connected to a peripheral circuit such as the writing circuit 1107. Also, the source electrode of the MOS transistor is connected to one electrode of the capacitor, and the other electrode of the capacitor is connected to the plate line common to each bit.

【0031】従来のDRAMセルでは、コンデンサの絶
縁膜にSiO2 を用いている。しかし、SiO2 は誘電
率が4と小さいため、高集積化のためセル面積を縮小す
ると十分な容量を確保することが困難である。これに対
し、本発明のDRAMセルでは、高誘電率のTiO2
絶縁膜に用いることで、十分な容量を得ることができ
る。従って、集積度の高い大容量のDRAMを構成でき
る。
In the conventional DRAM cell, SiO 2 is used for the insulating film of the capacitor. However, since SiO 2 has a small dielectric constant of 4, it is difficult to secure a sufficient capacity when the cell area is reduced for high integration. On the other hand, in the DRAM cell of the present invention, a sufficient capacitance can be obtained by using TiO 2 having a high dielectric constant for the insulating film. Therefore, a large-capacity DRAM having a high degree of integration can be constructed.

【0032】(実施例3)図9は、本発明のDRAMセ
ルを、論理素子(マイクロプロセッサ),メモリ素子
(DRAM),半導体ディスク基板、及び半導体メモリ
カードにおいて、本発明のDRAMセルを用いたコンピ
ュータシステムの構成図を示す。
(Embodiment 3) FIG. 9 shows the DRAM cell of the present invention used in a logic element (microprocessor), memory element (DRAM), semiconductor disk substrate, and semiconductor memory card. The block diagram of a computer system is shown.

【0033】本発明のDRAMセルは、小型かつ大容量
であるため、システム全体が小型化する。さらに、大容
量の情報を高速に読み書きできるので、システム全体と
しての処理能力が向上する。
Since the DRAM cell of the present invention is small and has a large capacity, the entire system is miniaturized. Furthermore, since a large amount of information can be read and written at high speed, the processing capacity of the entire system is improved.

【0034】[0034]

【発明の効果】本発明によれば、静電容量の大きなコン
デンサを容易に作製することができる。本発明のコンデ
ンサをDRAMに適用すると高集積大容量のDRAMを
実現できる。
According to the present invention, a capacitor having a large electrostatic capacity can be easily manufactured. When the capacitor of the present invention is applied to a DRAM, a highly integrated and large capacity DRAM can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例である、半導体メモリ装置の製
造方法。
FIG. 1 is a method of manufacturing a semiconductor memory device according to an embodiment of the present invention.

【図2】ECRプラズマ処理装置の概略図。FIG. 2 is a schematic diagram of an ECR plasma processing apparatus.

【図3】酸化チタン薄膜の薄膜X線回折パターン。FIG. 3 is a thin film X-ray diffraction pattern of a titanium oxide thin film.

【図4】酸化チタン薄膜の比誘電率と基板温度との関係
を示す図。
FIG. 4 is a diagram showing the relationship between the relative dielectric constant of a titanium oxide thin film and the substrate temperature.

【図5】Ti薄膜のプラズマ酸化によって生成した酸化
チタンの膜厚と基板温度との関係を示す図。
FIG. 5 is a diagram showing the relationship between the film thickness of titanium oxide produced by plasma oxidation of a Ti thin film and the substrate temperature.

【図6】プラズマ酸化前の金属Ti薄膜の膜厚とプラズ
マ酸化後の酸化チタン薄膜の膜厚との関係を示す図。
FIG. 6 is a diagram showing the relationship between the film thickness of a metal Ti thin film before plasma oxidation and the film thickness of a titanium oxide thin film after plasma oxidation.

【図7】本発明を実施したダイナミックランダムアクセ
スメモリセルの断面図。
FIG. 7 is a cross-sectional view of a dynamic random access memory cell embodying the present invention.

【図8】本発明を実施したダイナミックランダムアクセ
スメモリの構成図。
FIG. 8 is a configuration diagram of a dynamic random access memory embodying the present invention.

【図9】本発明を実施したコンピュータシステムの構成
図。
FIG. 9 is a configuration diagram of a computer system embodying the present invention.

【符号の説明】[Explanation of symbols]

1…Si基板、2…熱酸化膜、3…金属Ti薄膜、4…
TiO2 絶縁膜、5…Au上部電極、100…基板、1
01…真空容器、102…基板サセプタ、103…磁界コ
イル、104…ロードロック室、105…反応ガス導入
口、106…マイクロ波導入窓、108…マイクロ波導
波管、109…ゲートバルブ、201…p型Si基板、
202…ソース、203…ドレイン、204…ゲート電
極、205…ビット線、206…蓄積ノード電極、207
…コンデンサの絶縁膜、208…プレート電極、209
…Si酸化膜、210…ゲート絶縁膜、211…層間絶
縁膜、1101…MOSトランジスタ、1102…コン
デンサ、1103…ワード線、1104…ビット線、1
105…センスアンプ、1106…読みだし回路、11
07…書き込み回路。
1 ... Si substrate, 2 ... Thermal oxide film, 3 ... Metal Ti thin film, 4 ...
TiO 2 insulating film, 5 ... Au upper electrode, 100 ... Substrate, 1
01 ... Vacuum container, 102 ... Substrate susceptor, 103 ... Magnetic field coil, 104 ... Load lock chamber, 105 ... Reactive gas inlet, 106 ... Microwave inlet window, 108 ... Microwave waveguide, 109 ... Gate valve, 201 ... P Type Si substrate,
202 ... Source, 203 ... Drain, 204 ... Gate electrode, 205 ... Bit line, 206 ... Storage node electrode, 207
... Capacitor insulating film, 208 ... Plate electrode, 209
... Si oxide film, 210 ... Gate insulating film, 211 ... Interlayer insulating film, 1101 ... MOS transistor, 1102 ... Capacitor 1103 ... Word line, 1104 ... Bit line, 1
105 ... Sense amplifier, 1106 ... Read-out circuit, 11
07 ... Writing circuit.

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/822 Continuation of front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 21/822

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】半導体メモリ装置の製造方法であって、 金属チタンを含む電極を、半導体基板に形成する工程
と、 この電極をプラズマ酸化することにより、電極の表面に
絶縁膜を形成する工程と、 この絶縁膜の表面に他の電極を形成する工程と、を有す
ることを特徴とする半導体メモリ装置の製造方法。
1. A method of manufacturing a semiconductor memory device, comprising the steps of forming an electrode containing metal titanium on a semiconductor substrate, and forming an insulating film on the surface of the electrode by plasma-oxidizing the electrode. And a step of forming another electrode on the surface of the insulating film, the method of manufacturing a semiconductor memory device.
【請求項2】請求項1に記載の半導体メモリ装置の製造
方法において、プラズマ酸化を280℃以上500℃以下
の温度で行うことを特徴とする半導体メモリ装置の製造
方法。
2. The method of manufacturing a semiconductor memory device according to claim 1, wherein the plasma oxidation is performed at a temperature of 280 ° C. or higher and 500 ° C. or lower.
【請求項3】請求項1または請求項2に記載の半導体メ
モリ装置の製造方法において、金属チタンを含む電極
が、金属チタンと貴金属との積層電極であることを特徴
とする半導体メモリ装置の製造方法。
3. The method of manufacturing a semiconductor memory device according to claim 1, wherein the electrode containing metal titanium is a laminated electrode of metal titanium and a noble metal. Method.
【請求項4】請求項1ないし請求項3のいずれか1項に
記載の半導体メモリ装置の製造方法において、金属チタ
ンの膜厚が絶縁膜の厚さの半分の大きさであることを特
徴とする半導体メモリ装置の製造方法。
4. The method of manufacturing a semiconductor memory device according to claim 1, wherein the film thickness of the metal titanium is half the thickness of the insulating film. Method for manufacturing semiconductor memory device.
【請求項5】コンデンサを有する半導体メモリ装置であ
って、 半導体基板と、 この半導体基板に設ける、金属チタンを含む、コンデン
サの一方の電極と、 ルチル構造の結晶を有する酸化チタンを含む、コンデン
サの絶縁膜と、 この絶縁膜の表面に設けるコンデンサの他方の電極と、
を有することを特徴とする半導体メモリ装置。
5. A semiconductor memory device having a capacitor, comprising: a semiconductor substrate; one electrode of the capacitor, which is provided on the semiconductor substrate, contains titanium metal; and titanium oxide having crystals of a rutile structure. An insulating film and the other electrode of the capacitor provided on the surface of the insulating film,
A semiconductor memory device comprising:
【請求項6】コンデンサを有する半導体メモリ装置であ
って、 半導体基板と、 この半導体基板に設ける、金属チタンを含むコンデンサ
の一方の電極と、 この一方の電極の表面に設け、そしてX線回折強度が2
7.55度ないし27.75度の範囲の回折角において回折ピ
ークを有する、コンデンサの絶縁膜と、 この絶縁膜の表面に設けるコンデンサの他方の電極と、
を有することを特徴とする半導体メモリ装置。
6. A semiconductor memory device having a capacitor, a semiconductor substrate, one electrode of a capacitor containing metal titanium, which is provided on the semiconductor substrate, and a surface of the one electrode, and an X-ray diffraction intensity. Is 2
An insulating film of a capacitor having a diffraction peak at a diffraction angle in the range of 7.55 to 27.75 °, and the other electrode of the capacitor provided on the surface of this insulating film,
A semiconductor memory device comprising:
【請求項7】コンデンサを有する半導体メモリ装置であ
って、 半導体基板と、 この半導体基板に設ける、金属チタンを含むコンデンサ
の一方の電極と、 酸化チタンを含み、そして100以上の比誘電率を有す
る、コンデンサの絶縁膜と、 この絶縁膜の表面に設けるコンデンサの他方の電極と、
を有することを特徴とする半導体メモリ装置。
7. A semiconductor memory device having a capacitor, a semiconductor substrate, one electrode of a capacitor containing metal titanium, which is provided on the semiconductor substrate, titanium oxide, and having a relative dielectric constant of 100 or more. , The insulating film of the capacitor, and the other electrode of the capacitor provided on the surface of this insulating film,
A semiconductor memory device comprising:
【請求項8】請求項5ないし請求項7のいずれか1項に
記載の半導体メモリ装置を有することを特徴とする半導
体メモリカード。
8. A semiconductor memory card comprising the semiconductor memory device according to claim 5.
【請求項9】請求項5ないし請求項7のいずれか1項に
記載の半導体メモリ装置を有することを特徴とする、半
導体ディスク装置。
9. A semiconductor disk device comprising the semiconductor memory device according to claim 5. Description:
【請求項10】請求項5ないし請求項7のいずれか1項
に記載の半導体メモリ装置を有することを特徴とする、
マイクロプロセッサ。
10. A semiconductor memory device according to any one of claims 5 to 7, characterized by comprising:
Microprocessor.
【請求項11】請求項5ないし請求項7のいずれか1項
に記載の半導体メモリ装置、請求項8に記載の半導体メ
モリカード、請求項9に記載の半導体ディスク装置、及
び請求項10に記載のマイクロプロセッサのいずれかを
有することを特徴とするコンピュータ。
11. A semiconductor memory device according to any one of claims 5 to 7, a semiconductor memory card according to claim 8, a semiconductor disk device according to claim 9, and a semiconductor memory device according to claim 10. A computer having any of the microprocessors described in.
JP6051535A 1994-03-23 1994-03-23 Manufacture of semiconductor memory device and semiconductor memory device and application system using it Pending JPH07263572A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6051535A JPH07263572A (en) 1994-03-23 1994-03-23 Manufacture of semiconductor memory device and semiconductor memory device and application system using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6051535A JPH07263572A (en) 1994-03-23 1994-03-23 Manufacture of semiconductor memory device and semiconductor memory device and application system using it

Publications (1)

Publication Number Publication Date
JPH07263572A true JPH07263572A (en) 1995-10-13

Family

ID=12889724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6051535A Pending JPH07263572A (en) 1994-03-23 1994-03-23 Manufacture of semiconductor memory device and semiconductor memory device and application system using it

Country Status (1)

Country Link
JP (1) JPH07263572A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1003206A2 (en) * 1998-11-17 2000-05-24 Siemens Aktiengesellschaft Rutile dielectric material for semiconductor devices
US6087278A (en) * 1998-06-16 2000-07-11 Hyundai Electronics Industries Co., Ltd. Method for fabricating semiconductor devices having an HDP-CVD oxide layer as a passivation layer
US6316355B1 (en) 1998-06-27 2001-11-13 Hyundai Electronics Industries Co., Ltd. Method for forming metal wire using titanium film in semiconductor device having contact holes
WO2002099886A1 (en) * 2001-06-05 2002-12-12 Hitachi, Ltd. Semiconductor device
US6627939B2 (en) 1999-12-09 2003-09-30 Nec Corporation Semiconductor device provided with a capacitor having a high-permittivity insulator film
US6943076B2 (en) 2001-01-16 2005-09-13 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
DE102004046483A1 (en) * 2004-09-23 2006-04-06 Infineon Technologies Ag Laminated structure production for capacitor, involves fabricating two layers from same metallic conductive layer on dielectric layer, and converting material of one layer into dielectric material by chemical reaction of gaseous phase

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087278A (en) * 1998-06-16 2000-07-11 Hyundai Electronics Industries Co., Ltd. Method for fabricating semiconductor devices having an HDP-CVD oxide layer as a passivation layer
US6316355B1 (en) 1998-06-27 2001-11-13 Hyundai Electronics Industries Co., Ltd. Method for forming metal wire using titanium film in semiconductor device having contact holes
EP1003206A2 (en) * 1998-11-17 2000-05-24 Siemens Aktiengesellschaft Rutile dielectric material for semiconductor devices
EP1003206A3 (en) * 1998-11-17 2000-09-20 Siemens Aktiengesellschaft Rutile dielectric material for semiconductor devices
US6627939B2 (en) 1999-12-09 2003-09-30 Nec Corporation Semiconductor device provided with a capacitor having a high-permittivity insulator film
US6943076B2 (en) 2001-01-16 2005-09-13 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
KR100618098B1 (en) * 2001-01-16 2006-08-30 가부시키가이샤 히타치세이사쿠쇼 Semiconductor device and manufacturing method of the same
WO2002099886A1 (en) * 2001-06-05 2002-12-12 Hitachi, Ltd. Semiconductor device
US7135732B2 (en) 2001-06-05 2006-11-14 Hitachi, Ltd. Semiconductor device
DE102004046483A1 (en) * 2004-09-23 2006-04-06 Infineon Technologies Ag Laminated structure production for capacitor, involves fabricating two layers from same metallic conductive layer on dielectric layer, and converting material of one layer into dielectric material by chemical reaction of gaseous phase

Similar Documents

Publication Publication Date Title
US8076714B2 (en) Memory device with high dielectric constant gate dielectrics and metal floating gates
KR100297210B1 (en) High Temperature Electrode-Barriers for Ferroelectric Capacitors and Other Capacitor Structures
JP3319994B2 (en) Semiconductor storage element
US20020036313A1 (en) Memory cell capacitor structure and method of formation
US6274454B1 (en) Method for fabricating dielectric capacitor
US6420191B2 (en) Method of manufacturing semiconductor device which includes a capacitor having a lower electrode formed of iridium or ruthenium
JPH0794600A (en) Semiconductor device and fabrication thereof
US6908802B2 (en) Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
US8686489B2 (en) Memory with metal-insulator-metal tunneling program and erase
JPH10189908A (en) Manufacture of metal oxide capacitor and semiconductor memory device
US5365096A (en) Thin film capacitive memory device with a high dielectric constant
JPH07263572A (en) Manufacture of semiconductor memory device and semiconductor memory device and application system using it
US6833605B2 (en) Method of making a memory cell capacitor with Ta2O5 dielectric
JPH06204404A (en) Semiconductor device and capacitative element, and manufacture thereof
JP3416150B2 (en) Method for producing dielectric layer or ferroelectric layer having high dielectric constant ε
JPH09223779A (en) Ferroelectric capacitor, wiring, semiconductor device, and their manufacture
JPH0714992A (en) Semiconductor device and manufacturing thereof and applied system using the semiconductor device
JP3151684B2 (en) Semiconductor device and manufacturing method thereof
JP3472932B2 (en) Semiconductor integrated circuit
JPH07135258A (en) Semiconductor device and its driving method
JPH1126722A (en) Semiconductor device and manufacture thereof
KR100230355B1 (en) Capacitor using the silicide electrode film and manufacturing method thereof
JP2000208742A (en) Integrated circuit device having composite oxide dielectric substance
JPH08236719A (en) Platinum thin film and semiconductor device, and method of their fabrication
JPH05283612A (en) Capacity element