JPH07262000A

JPH07262000A - メモリ装置およびゲーム機用カートリッジ

Info

Publication number: JPH07262000A
Application number: JP6048146A
Authority: JP
Inventors: Mitsukane Yamada; 光謙山田
Original assignee: Nintendo Co Ltd
Current assignee: Nintendo Co Ltd
Priority date: 1994-03-18
Filing date: 1994-03-18
Publication date: 1995-10-13

Abstract

(57)【要約】【構成】メモリカートリッジのメモリ装置１７が、プ
ログラムデータおよび画像データを記憶しているマスク
ＲＯＭ４８を含み、そのアドレスがＣＰＵのアドレスバ
スに出力されるアドレスデータに従ってアドレスセレク
タ５０によって指定され、マスクＲＯＭからデータが読
み出される。ＣＰＵからのリード信号をカウントするカ
ウンタ５６がキャリーを出力すると、マスクＲＯＭから
読み出されたデータがデータ修飾回路５２によって修飾
されて別データとして出力される。カウンタはトリガア
ドレスデコーダ５４がトリガアドレスを検出したときリ
セットされる。したがって、非本来的使用でないとき、
トリガアドレスが出力されず、出力データとしては別デ
ータが出力される。【効果】非本来的使用のときマスクＲＯＭからのデー
タとは別のデータが出力されるので、コピー等の不正使
用を防止できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はメモリ装置およびゲー
ム機用カートリッジに関する。より特定的には、情報処
理装置やゲーム機によって利用されるディジタル情報や
プログラムデータを不揮発的に記憶するマスクＲＯＭの
ような不揮発メモリを含む、メモリ装置およびゲーム機
用カートリッジに関する。

【０００２】

【従来の技術】従来、マスクＲＯＭの記憶データを不法
に複製する場合は、マスクＲＯＭを実装した基板からマ
スクＲＯＭを取り外し、ＲＯＭリーダによって先頭番地
から読出アドレスを１番地ずつ順次変化させて高速で読
み出していた。そして、この読出データを別の記憶媒体
に書き込むことにより、不法な複製が行われていた。従
来のマスクＲＯＭは、このような不法な複製を目的とし
た不法な読み出しであっても、ＣＰＵ等の処理ユニット
がその記憶データに基づいてデータ処理しながら読み出
す場合と同様に記憶データを読み出してしまうため、不
法に複製され易く、記憶データの秘密性が保てなかっ
た。

【０００３】そこで、この種のメモリ装置のデータを不
正に読み出して不法複製されるのを防止する技術の一例
として、平成３年（１９９１）１２月９日付で公開され
た特開平３−２７８１５１号が知られている。この従来
技術では、記憶データの読み出しの可否を判定するため
のプログラム可能な暗号コードを記憶したスイッチを設
け、このスイッチをアドレスバスに介挿し、入力コード
と暗号コードとが一致しない場合にはそのスイッチを遮
断してアドレスデータがメモリに与えられないようにし
ている。

【０００４】

【発明が解決しようとする課題】この従来技術によれ
ば、不正な読み出しを防止するための周辺装置を施す必
要がないという利点はあるものの、暗号コードに相当す
るコードをその都度入力しなければならないので、取り
扱いが面倒であり、ゲーム機の用途には適さない。さら
に、この従来技術によれば、入力コードと暗号コードと
が異なる場合にはデータが読み出されないので、それを
不正に利用しようとしている者にメモリプロテクトがか
かっていることを即座に知らせる結果となる。そのため
に、不正利用者をしてそのメモリプロテクトを外すこと
を思いつかせ、最終的にはそのメモリプロテクトが破ら
れてしまい、不正利用者が不正なコピー品を作成してし
まう可能性がある。

【０００５】それゆえに、この発明の主たる目的は、不
揮発性半導体メモリの本来的な使用目的のための記憶デ
ータが不正に読み出せず、不法に複製できないようにし
た、メモリ装置を提供することである。この発明の他の
目的は、暗号コード等の入力なしに簡単に不正なデータ
の読出を防止できる、メモリ装置を提供することであ
る。

【０００６】この発明の他の目的は、メモリプロテクト
がかけられていることを不正利用者に意識させることの
ない、メモリ装置を提供することである。この発明の他
の目的は、このようなメモリ装置を利用したゲーム機用
カートリッジを提供することである。

【０００７】

【課題を解決するための手段】第１の発明は、情報処理
ユニット(24)を含む情報処理装置(12)に装着されて使用
されるメモリ装置であって、情報処理ユニットによって
読み出されかつ処理されるプログラムデータと画像デー
タとを含む第１の情報を不揮発的に記憶する第１の半導
体メモリ(48)、情報処理ユニットから与えられるアドレ
ス情報を受けるアドレス入力端子(30 ′) 、アドレス入
力端子が受けたアドレス情報に従って第１のメモリの読
出アドレスを指定するアドレス指定手段(50)、少なくと
も、第１の半導体メモリから読み出された第１の情報を
出力するためのデータ出力端子(38 ′) 、能動化された
とき、情報処理ユニットがデータ出力端子への読み出し
を要求したものとは異なる別の第２の情報を発生する別
情報出力手段(52 または66,74)、情報処理ユニットから
与えられる少なくともアドレス情報に基づいて、情報処
理ユニットによる本来的なデータ読出状態ではない非本
来的使用状態を検出する非本来的使用状態検出手段(52,
52′,62,66,48,62′,76)、および非本来的使用状態検出
手段が非本来的使用状態を検出したことに基づいて、別
情報出力手段を能動化あるいは不能動化する出力制御手
段(56)を備える、メモリ装置である。

【０００８】第２の発明は、ゲームプロセサ(24)を含む
ゲーム機(12)に着脱可能に装着されるゲーム機用外部記
憶装置であって、ゲームプロセサによって実行されるゲ
ームプログラムデータとゲーム画像データとを含む第１
の情報を不揮発的に記憶する第１の半導体メモリ(48)、
ゲームプロセサから与えられるアドレス情報を受けるア
ドレス入力端子(30 ′) 、アドレス入力端子が受けたア
ドレス情報に従って第１の半導体メモリのアドレスを指
定するアドレス指定手段(50)、少なくとも、第１の半導
体メモリから読み出された第１の情報を出力するための
データ出力端子(38 ′) 、能動化されたとき、ゲームプ
ロセサがデータ出力端子への読み出しを要求したものと
は異なる別の第２の情報を発生する別情報出力手段(52
または66,74)、ゲームプロセサから与えられる少なくと
もアドレス情報に基づいてゲームプロセサによる本来的
なデータ読出状態ではない非本来的使用状態を検出する
非本来的使用状態検出手段(52,52′,62,66,48,62′,7
6)、および非本来的使用状態検出手段が非本来的使用状
態を検出したことに基づいて、別情報出力手段を能動化
あるいは不能動化する出力制御手段(56)を備える、ゲー
ム機用カートリッジである。

【０００９】

【作用】ＲＯＭのような不揮発性の第１の半導体メモリ
(48)には情報処理装置またはゲーム機(10)によって利用
される第１の情報、たとえばプログラムデータや画像デ
ータが記憶されている。情報処理ユニットまたはゲーム
プロセサ(24)は、第１の半導体メモリを読み出すため
に、メモリ装置またはゲーム機用カートリッジ(14)のア
ドレス入力端子(30 ′) にアドレス情報を与える。応じ
て、アドレス指定手段(50)が第１のメモリをアドレス指
定し、第１の半導体メモリから情報処理ユニットまたは
ゲームプロセサが要求する第１の情報（プログラムデー
タや画像データ）が読み出され、データ出力端子(38
′) を通して、情報処理ユニットまたはゲームプロセ
サに与えられる。

【００１０】情報処理ユニットまたはゲームプロセサ(2
4)がアドレス入力端子に特定のアドレス、具体的には特
定のプログラムを指定するトリガアドレスを与えると、
トリガアドレスデコーダのような非本来的使用状態検出
手段(54,56,58 または54,56,58,62,64,68)が出力制御手
段(56)に信号を与える。実施例でいえば、トリガアドレ
スデコーダの出力は、出力制御手段に含まれるカウンタ
手段のリセット信号として与えられる。このカウンタ手
段は情報処理ユニットまたはゲームプロセサが出力する
リード信号(RD)によってインクリメントされる。

【００１１】別情報出力手段(52 または66,74)は、それ
がデータ修飾手段を含むものであれば、カウンタ手段か
らキャリー信号が出力されると、能動化され、第１の半
導体メモリから読み出した第１の情報が修飾されてデー
タ出力端子に出力される。もし、出力制御手段が、非本
来的使用状態を検出しないことに基づいて別情報出力手
段を能動化するものであれば、キャリー信号が出力され
ていないときにプロテクトアドレスからデータが読み出
されることに応答して、第１の半導体メモリからのディ
ジタル情報に代えて別情報出力手段からの第２の情報が
情報処理ユニットまたはゲームプロセサが要求する第１
の情報としてデータ出力端子に出力される。ところが、
出力制御手段が、非本来的使用状態を検出したことに基
づいて別情報出力手段を不能動化するものであれば、計
数手段からキャリー信号が出力されているときは出力制
御手段により別情報出力手段が不能動化されているの
で、プロテクトアドレスからデータが読み出されても第
１の半導体メモリから読み出された第１の情報がそのま
ま出力端子に出力される。

【００１２】すなわち、上述のトリガアドレスのような
所定アドレスが情報処理ユニットまたはゲームプロセサ
から周期的に出力されるか、あるいはトリガアドレスが
出力された後所定期間内にプロテクトアドレスからデー
タが読み出されると、情報処理ユニットまたはゲームプ
ロセサが本来的な情報処理を続行することに基づく本来
的な使用状態であることが検出され、出力制御手段によ
り別情報を出力するか否かが制御される。

【００１３】なお、本来的な使用状態とは、第１の半導
体メモリのプログラムに基づいてプログラムを実行する
ことであり、プログラムがテレビゲーム用プログラムで
あれば画像処理またはゲームコントローラの操作状態に
基づいて表示画像に変化を生じさせる処理等である。こ
れに対して、非本来的な使用状態とは、一定アドレス空
間または領域以上のプログラムデータの連続的な読出状
態（請求項４に対応）、周期的にゲームコントローラの
操作状態を判断しても一定期間以上ゲームコントローラ
の操作が行われない状態の継続していること（請求項５
に対応）、本来的な使用目的でプログラムを実行する場
合に所定の周期で所定のアドレス空間をアクセスするよ
うにプログラムされているにも拘わらず当該所定のアド
レス空間のアドレス指定が一定期間以上生じていない状
態の継続（請求項６に対応）等がある。

【００１４】また、他の実施例では、トリガアドレスが
出力されることに応答して計数手段がリセットされ、計
数手段がリセットされてから所定の期間内にプロテクト
アドレスからのデータの読み出しがなかったことに基づ
いて非本来的使用状態であることを検出（請求項１１，
１２に対応）する。

【００１５】

【発明の効果】この発明によれば、従来に比べて、暗号
コードを入力する必要がなく、取り扱いが簡単である。
また、アドレス情報が所定のものになれば、情報処理ユ
ニットまたはゲームプロセサが要求するものとは異なる
情報が出力されるため、不正利用者が単純に第１の半導
体メモリからの情報を単純に読み出して、それをコピー
し、そのコピー品を情報処理装置またはゲーム機に装着
しても、本来のメモリ装置やゲーム機用カートリッジを
装着した場合とは異なる動作を生じる。したがって、そ
のようなコピー品が使えなくなり、結果的にコピー品の
作成を防止できる。また、特定のアドレス情報になって
も情報そのものはメモリ装置やゲーム機用カートリッジ
から出力されてくるので、不正利用者は、メモリプロテ
クトがかけられていることに気付かない。したがって不
正利用者がメモリプロテクトを破ろうとすることがな
く、結果的にメモリプロテクトが破られることがない。

【００１６】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。

【００１７】

【実施例】図１に示すゲームシステム１０は、ゲーム機
本体１２，そのゲーム機本体１２に着脱可能に装着され
るカートリッジ１４を含み、ゲーム機本体１２からの映
像信号および音声信号がモニタテレビ１６に与えられ
る。したがって、カートリッジ１４に予め設定されてい
るゲームプログラムに従ったゲーム画像がモニタテレビ
１６に表示される。

【００１８】カートリッジ１４はゲームプログラムを記
憶したメモリ装置１７を含み、さらに、必要に応じて、
ゲームプログラムの実行によって生じるデータをバック
アップするためのバックアップＲＡＭ２０を含む。この
バックアップＲＡＭ２０は電池２２によってバックアッ
プされる。また、ゲーム機本体１２はＣＰＵ２４および
ＰＰＵ２６を含み、ＣＰＵ２４はメモリ装置１７に予め
記憶されているゲームプログラムおよびゲーム機本体１
２に接続されているコントローラ（図示せず）からのコ
ントローラデータに従ってゲームを実行する。ＰＰＵ２
６は、ＣＰＵ２４の制御の下で、Ｖ−ＲＡＭ２８と協働
して映像信号を発生する。ＣＰＵ２４は第１アドレスバ
ス３０を通して、ワーキングＲＡＭ３２に結合される。
ワーキングＲＡＭ３２の適宜の領域には、後に説明する
ループカウンタ３２ａ，およびデータレジスタ３２ｂ，
３２ｃおよび３２ｄなどが割り付けられている。したが
って、ワーキングＲＡＭ３２は、ＣＰＵ２４がプログラ
ムを実行するに際して必要なデータ等を一時的に記憶す
る。ＣＰＵ２４とＰＰＵ２６とは第２アドレスバス３４
によって結合され、この第２アドレスバス３４には、さ
らに、サウンドプロセサ３６が接続される。サウンドプ
ロセサ３６はＣＰＵ２４の制御の下で音声信号を出力す
る。なお、第１アドレスバス３０および第２アドレスバ
ス３４は互いに全く異なり、異なるアドレス情報が異な
るタイミングで与えられる。ＣＰＵ２４，ＰＰＵ２６，
ワーキングＲＡＭ３２およびサウンドプロセサ３６は、
第１データバス３８によって互いに結合される。ＰＰＵ
２６およびＶ−ＲＡＭ２８が、第３アドレスバス４０お
よび第２データバス４２によって結合される。したがっ
て、ＰＰＵ２６は、専用の第３アドレスバス４０および
第２データバス４２を用いてＶ−ＲＡＭ２８にアクセス
する。なぜならば、モニタテレビ１６においてゲーム画
像を表示しているときには、ＰＰＵ２６によって第３ア
ドレスバス４０および第２データバス４２が占有される
からである。

【００１９】第１アドレスバス３０および第１データバ
ス３８はコネクタ４４に接続される。このコネクタ４４
は、たとえば雌型コネクタであり、カートリッジ１４の
雄型コネクタ４６に接続される。カートリッジ１４のコ
ネクタ４６には、ゲーム機本体１２の第１アドレスバス
３０に相当するカートリッジアドレスバス３０′および
第１データバス３８に相当するカートリッジデータバス
３８′が接続され、このアドレスバス３０′およびデー
タバス３８′はともに、メモリ装置１７およびバックア
ップＲＡＭ２０に接続される。したがって、ゲーム機本
体１２のコネクタ４４にカートリッジ１４のコネクタ４
６が接続されたとき、ＣＰＵ２４は第１アドレスバス３
０（３０′）および第１データバス３８（３８′）を通
して、カートリッジ１４のメモリ装置１７およびバック
アップＲＡＭ２０に結合される。

【００２０】この発明は、図１に示すゲームシステム１
０において、ゲーム機本体１２にゲームプログラムデー
タを与えるためのメモリ装置１７に向けられるものであ
るが、このようなゲームシステムに限ることなく、任意
の情報処理装置によって利用されるディジタル情報を記
憶するためのメモリ装置に適用され得る。そして、この
ようなカートリッジ１４のメモリ装置１７に予め記憶さ
れているプログラムデータのようなディジタル情報が不
正に読み出されるのを防止する。

【００２１】図２に示すこの発明の実施例のメモリ装置
１７は、半導体記憶装置１８を含み、この半導体記憶装
置１８は、具体的には、不揮発性メモリすなわちマスク
ＲＯＭ４８を含む。このマスクＲＯＭ４８に、ディジタ
ル情報ないしゲームプログラムデータが不揮発的に記憶
されている。マスクＲＯＭ４８からディジタル情報ない
しプログラムデータを読み出す場合には、アドレスバス
３０′を通してＣＰＵ２４（図１）から与えられるアド
レスデータに従って、マスクＲＯＭアドレスセレクタ５
０がマスクＲＯＭ４８のアドレスを指定する。したがっ
て、マスクＲＯＭ４８からは、アドレスセレクタ５０に
よるアドレス指定に応じて当該アドレスからデータを読
み出す。このディジタル情報ないしデータがデータバス
６０を介してデータ修飾回路５２に与えられる。

【００２２】アドレスバス３０′から入力されるアドレ
スデータはまた、トリガアドレスデコーダ５４に与えら
れる。このトリガアドレスデコーダ５４は特定のアドレ
ス範囲にあるアドレスデータがアドレスバス３０′から
入力されたかどうかを検出する。この特定アドレス範囲
のアドレスとは、通常の使用状態において周期的に読み
出されるアドレスであり、たとえばゲーム機本体１２
（図１）に接続されているコントローラ（図示せず）の
データをＣＰＵ２４が読み取るためのプログラムが記述
されているアドレス，モニタテレビ１６（図１）の垂直
ブランキング期間に割込ルーチンをスタートさせるため
のプログラムが書き込まれているアドレス，たとえばワ
ーキングＲＡＭ３２に形成される各種のレジスタを読み
取るためのプログラムが記憶されているアドレス，ある
いはＶ−ＲＡＭ２８（図１）を書き換える命令がプログ
ラムされているアドレスなどである。そして、アドレス
バス３０′を通してＣＰＵ２４（図１）から与えられる
アドレスデータがそのような特定アドレスに相当すると
き、このトリガアドレスデコーダ５４からアクティブ信
号が出力され、そのアクティブ信号はたとえば２４ビッ
トまたは３２ビットからなるカウンタ５６のリセット入
力に与えられる。

【００２３】カウンタ５６はＯＲゲート５８の出力をそ
のカウント入力として受ける。ＯＲゲート５８の一方入
力にはコネクタ４６（図１）に接続されたコントロール
バス（図示せず）を通してＣＰＵ２４（図１）から与え
られるローアクティブのリード信号ＲＤが与えられる。
このリード信号ＲＤは、マスクＲＯＭ４８のプログラム
データなどを読み出すべきときにＣＰＵ２４から出力さ
れる。ＯＲゲート５８の他方入力には、カウンタ５６か
らのキャリー信号が与えられる。したがって、カウンタ
５６は、ＯＲゲート５８から、リード信号ＲＤが与えら
れる都度インクリメントされる。ＯＲゲート５８からキ
ャリー信号が与えられると、このキャリー信号はハイレ
ベルであるので、カウンタ５６にカウント入力（すなわ
ちローレベルのリード信号ＲＤ）が与えられなくなり、
カウンタ５６はカウント動作を停止し、その状態を保持
する。そして、カウンタ５６からのキャリー信号はま
た、データ修飾回路５２に与えられる。データ修飾回路
５２は、カウンタ５６からキャリー信号が与えられたと
き能動化され、そのときマスクＲＯＭ４８から読み出さ
れているディジタル情報ないしプログラムデータを修飾
してデータバス３８′に出力する。ただし、データ修飾
回路５２は、キャリー信号がないときは、マスクＲＯＭ
４８からのディジタル情報をそのまま出力する。

【００２４】図２に示すデータ修飾回路５２の一例が図
３に示される。すなわち、図３の実施例では、データ修
飾回路５２はスクランブラ５２ａを含む。そして、マス
クＲＯＭ４８からデータバス６０に出力されたプログラ
ムデータはスクランブラ５２ａに与えられる。スクラン
ブラ５２ａは、データ修飾回路５２が能動化されると、
そのプログラムデータにスクランブル処理を施して、ス
クランブルされたプログラムデータをデータバス３８′
に出力する。この種のデータスクランブラとしては、図
示しないが、たとえば、乱数発生器とイクスクルーシブ
ＯＲゲートとを含み、マスクＲＯＭ４８から読み出した
データと乱数データとをＥＸＯＲ処理することによって
データにスクランブルをかけるような回路が考えられ
る。

【００２５】また、図４に示す実施例では、マスクＲＯ
Ｍ４８から読み出されたプログラムデータがデータバス
６０に出力される。データ修飾回路５２はバス切換回路
５２ｂを含み、このデータ修飾回路５２が能動化される
と、バス切換回路５２ｂはデータバス６０とデータバス
３８′との接続を切り換える。通常であれば、データバ
ス６０の最上位ビットはデータバス３８′の最上位ビッ
トに接続され、データバス６０の最下位ビットはデータ
バス３８′の最下位ビットに接続される。すなわち、通
常動作においては、データバス６０とデータバス３８′
とはそのまま接続される。ところが、データ修飾回路５
２が能動化されると、たとえば、データバス６０の最上
位ビットをデータバス３８′の最下位ビットに接続した
りするバス切換が行われる。

【００２６】また、図５に示す実施例では、データ修飾
回路５２はビットシフタ５２ｃを含む。ビットシフタ５
２ｃは、データ修飾回路５２が能動化されると、データ
バス６０から与えられるマスクＲＯＭ４８のプログラム
データを適宜のビット数左または右シフトして、ビット
シフトされたプログラムデータをデータバス３８′に出
力する。

【００２７】図６に示す実施例のメモリ装置１７は、図
２の実施例のデータ修飾回路５２に代えて、バス切換回
路５２′を用いる。このバス切換回路５２′は、アドレ
スバス３０ａによって第１アドレスバス３０（３０′）
とマスクＲＯＭアドレスセレクタ５０との間に接続され
る。バス切換回路５２′は、図４実施例のバス切換回路
５２ｂと同様に、アドレスバス３０′上にＣＰＵ２４か
ら出力されたアドレスデータを改変してマスクＲＯＭア
ドレスセレクタ５０に与える。たとえば、アドレスバス
３０′の最上位ビットを最下位ビットになるような接続
の変更をする。そして、このアドレス切換回路５２′
は、カウンタ５６からのキャリー信号によって能動化さ
れる。

【００２８】したがって、ＣＰＵ２４からトリガアドレ
スが出力された後、カウンタ５６がリード信号ＲＤによ
ってインクリメントされ、そのカウンタ５６からキャリ
ー信号が出力されると、バス切換回路５２′が能動化さ
れる。応じて、バス切換回路５２′がバス切換を行い、
ＣＰＵ２４が出力したアドレスとはこのなるアドレスか
らマスクＲＯＭ４８が読み出される。このようにして、
結果的に、ＣＰＵ２４が要求するものとは異なったデー
タがデータバス３８′に出力される。

【００２９】図３，図４，図５および図６のいずれの実
施例においても、データ修飾回路５２またはバス切換回
路５２′がカウンタ５６からのキャリー信号によって能
動化されたとき、ＣＰＵ２４が読み出そうと意図してい
たデータとは異なる別データがデータバス３８′に出力
されることになる。すなわち、通常動作の場合には、カ
ウンタ５６がカウントアップしてキャリー信号を出力す
るまでには、アドレスバス３０′には前述した特定アド
レス（トリガアドレス）が与えられ、それがトリガアド
レスデコーダ５４で検出され、カウンタ５６がリセット
されるので、カウンタ５６からキャリー信号が出ること
はない。したがって、データ修飾回路５２やバス切換回
路５２′は不能動化される。データ修飾回路５２が不能
動化されているので、ＣＰＵ２４から出力されたアドレ
スデータに従ってマスクＲＯＭ４８から読み出されたプ
ログラムデータがデータバス３８′に出力される。同じ
ように、バス切換回路５２′が不能動化されていれば、
アドレスバス３０′と３０ａとの接続の切り換えは行わ
れないので、ＣＰＵ２４が出力したアドレス情報に従っ
てマスクＲＯＭ４８がアドレス指定される。このように
して、通常動作の場合には、カウンタ５６からキャリー
信号が出されることがないので、データバス３８′には
ＣＰＵ２４が要求したデータがマスクＲＯＭ４８から出
力される。

【００３０】ところが、マスクＲＯＭ４８を不正にコピ
ーしようとする場合には、マスクＲＯＭ４８のアドレス
が「０」から順次インクリメントされるだけであるの
で、アドレスバス３０′に上述のトリガアドレスが出力
されることはない。したがって、カウンタ５６はリード
信号RDによってインクリメントされ、やがてカウントア
ップし、キャリー信号を出力する。応じて、カウンタ５
６がその状態でホールド状態になり、キャリー信号は出
力され続ける。そして、キャリー信号が出力されると、
先に説明したように、データ修飾回路５２またはバス切
換回路５２′が能動化されるので、上述の通常動作の場
合にＣＰＵ２４が意図したとは異なるディジタル情報が
データバス３８′に出力される。

【００３１】このことを、図７で説明すると、不正利用
する場合、マスクＲＯＭ４８の読出開始アドレスは
「０」であり、カウンタ５６のカウントアップまでにト
リガアドレスが入力されることはない。したがって、カ
ウンタ５６がリード信号RDによってカウントを開始して
から、カウントアップした時点で、データバス３８′に
出力されるデータが異常なデータ、すなわちＣＰＵ２４
が要求したものとは異なるデータとなる。そして、その
後トリガアドレスが入力されるとカウンタ５６がリセッ
トされるが、続いてトリガアドレスが入力されない限
り、カウンタ５６がカウントアップしてキャリー信号が
出てしまい、データバス３８′のデータが異常なデータ
になるのである。

【００３２】図８を参照して、上述の実施例において、
ＣＰＵ２４によるプログラムの実行がスタートすると、
まず情報処理装置またはゲーム機１２等のシステムの初
期化が行われる。システムの初期化が終了すると、次に
情報処理装置またはゲーム機１２の本来的な動作の一部
である数値演算やゲーム処理等が行われ、所望の処理が
終了するまでこの動作が反復継続される。

【００３３】一方、情報処理装置またはゲーム機１２
は、データの入出力（具体的には、ゲーム制御のための
ゲームコントローラデータの読み出しや画面制御等）の
ために、一定期間毎、たとえば１／６０秒毎に割込信号
を発生し、これに応答してＣＰＵ２４により割込プログ
ラムが実行される。割込プログラムにおいて、初めに割
込開始処理（たとえば、ＣＰＵレジスタの値の退避処理
等）が行われた後、ゲームコントローラデータの読み出
しおよび画面制御のためのＶＲＡＭデータの書き換え等
が行われる。通常、ゲームコントローラデータの読み出
しおよび画面制御のためのＶＲＡＭデータの書き換え等
は、システムレジスタと呼ばれる特定のアドレスを介し
て行われる。すなわち、換言すれば、ゲームコントロー
ラデータの読み出しおよび画面制御のためのＶＲＡＭデ
ータの書き換え等が行われると、ＣＰＵ２４からアドレ
スバス３０に特定のアドレスデータが出力される。した
がって、メモリ装置１７が、ＣＰＵ２４によるプログラ
ム実行のための本来的な使用目的のために読み出された
場合は、ＣＰＵ２４から一定期間毎に前述の特定のアド
レスが出力されるので、一定期間毎に特定のアドレスが
与えられるか否かを検出することにより、メモリ装置１
７が本来的な使用目的のために読み出されているか、あ
るいは不正な複製品を作る目的で読み出されているかを
判別することができる。

【００３４】割込プログラムが終了すると、退避させた
ＣＰＵレジスタの値等をＣＰＵレジスタに復帰させ、割
込処理を終了する。次に、図９に示す実施例について説
明する。この実施例においても、メモリ装置１７はマス
クＲＯＭ４８およびマスクＲＯＭアドレスセレクタ５０
を含む半導体記憶装置１８を含む。そして、この実施例
においては、アドレスバス３０′から入力されるアドレ
スデータがトリガアドレスデコーダ５４に与えられると
ともに、プロテクトアドレスエリアセレクタおよびデコ
ーダ６２に与えられる。プロテクトアドレスエリアセレ
クタおよびデコーダ６２は、アドレスバス３０′から入
力されたアドレスがプロテクトアドレスエリア、すなわ
ち図１０で示すＲＯＭエリアＤ′のアドレスであること
を示す信号をＯＲゲート６４に与えるとともに、そのプ
ロテクトアドレスを拡張メモリ６６に与える。ＯＲゲー
ト６４には、さらに、リード信号ＲＤおよびカウンタ５
６からのキャリー信号が与えられ、このＯＲゲート６４
の出力は、トリガアドレスデコーダ５４からのリセット
信号とともにＡＮＤゲート６８に与えられる。そして、
ＡＮＤゲート６８の出力がカウンタ５６をリセットする
とともに、パワーオン検出回路７０をリセットする。プ
ロテクトアドレスエリアセレクタおよびデコーダ６２か
ら出力される信号はまた、カウンタ５６からのキャリー
信号およびパワーオン検出回路７０からの検出信号とと
もにＯＲゲート７２を介してマルチプレクサ７４の選択
入力として与えられる。マルチプレクサ７４の一方入力
（Ａ）には、マスクＲＯＭ４８から読み出したプログラ
ムデータが与えられ、他方入力（Ｂ）には拡張メモリ６
６から読み出したデータが与えられる。この拡張メモリ
６６もまたＲＯＭであり、そのＲＯＭにはマスクＲＯＭ
４８のプログラムデータとは異なるデータが予め記憶さ
れている。

【００３５】そして、アドレスバス３０′からトリガア
ドレスが入力されると、トリガアドレスデコーダ５４の
出力がローレベルとなり、ＡＮＤゲート６８の出力もま
たローレベルとなる。応じて、カウンタ５６がリセット
されるとともに、パワーオン検出回路７０もリセットさ
れる。したがって、カウンタ５６からのキャリー信号お
よびパワーオン検出回路７０からの検出信号がともにロ
ーレベルとなる。アドレスバス３０′からプロテクトア
ドレスが入力されると、このプロテクトアドレスエリア
セレクタおよびデコーダ６２からの信号もまたローレベ
ルとなり、ＯＲゲート７２の出力がローレベルとなる。
一方、入力されたプロテクトアドレスはプロテクトアド
レスエリアセレクタおよびデコーダ６２から拡張メモリ
６６に与えられる。マルチプレクサ７４の選択入力にロ
ーレベルが与えられているので、このマルチプレクサ７
４は他方入力（Ｂ）を選択してデータバス３８′に出力
する。すなわち、この状態では、拡張メモリ６６から読
み出されたデータがデータバス３８′に出力される。

【００３６】また、この図９実施例においてカウンタ５
６がたとえば３ビットであるとすると、カウンタ５６が
トリガアドレスによってリセットされてからカウンタ５
６が「８」をカウンタする間にＣＰＵ２４がプロテクト
アドレスをアドレスバス３０′に出力しなければ、拡張
メモリ６６すなわち図１０に示すＲＯＭエリアＤ′のデ
ータを読み出すことはできない。なぜなら、カウンタ５
６がカウントアップすると、キャリー信号がハイレベル
となり、ＯＲゲート７２の出力もまたハイレベルとなる
ため、マルチプレクサ７４が一方入力（Ａ）すなわちマ
スクＲＯＭ４８から読み出したデータを選択するからで
ある。

【００３７】そして、この図９実施例においては、拡張
メモリ６６に非常に重要なディジタル情報を予め記憶さ
せておく。通常動作の場合には、ＣＰＵ２４からはトリ
ガアドレスが出力されてから、上述の時間内にプロテク
トアドレスを出力するので、上述の拡張メモリ６６に記
憶されている非常に重要なディジタル情報が何の支障も
なくデータバス３８′に出力される。

【００３８】ところが、不正利用者はそのようなプロテ
クトアドレスの存在に気付かないので、トリガアドレス
をアドレスバス３８′に載せた後、直ちにプロテクトア
ドレスをアドレスバス３８′に載せることがない。した
がって、カウンタ５６がカウントアップして、そこから
キャリー信号が出力されてしまう。そうすると、マルチ
プレクサ７４が一方入力（Ａ）を選択するので、そのと
きＣＰＵ２４から出力されたアドレス情報に従ってマス
クＲＯＭ４８から読み出されたディジタル情報がデータ
バス３８′に出力されてしまう。すなわち、ＣＰＵ２４
が要求したデータ（拡張メモリ６６からの）とは異なる
データ（マスクＲＯＭ４８からの）が出力される。した
がって、このようにして出力されたディジタル情報をコ
ピーして、そのようなコピーカートリッジをゲーム機本
体１２（図１）に装着しても、前述の非常に重要なディ
ジタル情報が読み出せていないのであるから、コピーカ
ートリッジではゲームできないことになる。

【００３９】図１１を参照して、第９図実施例におい
て、ＣＰＵ２４によるプログラムの実行がスタートする
と、まず情報処理装置またはゲーム機１２等のシステム
の初期化が行われる。システムの初期化が終了すると、
次にＲＯＭエリアＢに記憶されたプログラムを実行す
る。ＲＯＭエリアＢ（図１０）に記憶されたプログラム
を実行するためにはＲＯＭエリアＢからプログラムデー
タを読み出さなければならないため、ＣＰＵ２４からＲ
ＯＭエリアＢを指定するアドレスデータ、すなわちトリ
ガアドレスが出力される。これにより、カウンタ５６が
リセットされる。そして、ＲＯＭエリアＢにはたとえば
ジャンプ命令を記憶させておき、カウンタ５６のカウン
トが終了してキャリー信号が出力される前にＲＯＭエリ
アＤに記憶されたプログラムへ実行を移す。

【００４０】このようにプログラムを作成することによ
り、ＣＰＵ２４によりトリガアドレスが出力されたこと
に応答してカウンタ５６がリセットされた後、カウンタ
５６からキャリー信号が出力される以前にＲＯＭエリア
Ｄ（図１０）に記憶されたプログラムへ実行を移す、す
なわちＣＰＵ２４からプロテクトアドレスが出力され
る。これを受けて拡張メモリ６６が能動化され、ＲＯＭ
エリアＤに代えてＲＯＭエリアＤ′に記憶された画面書
換プログラムや画像データ等、重要なプログラムやデー
タの読み出しが可能となる。

【００４１】これに対して、ＲＯＭの不法複製等による
非本来的なＲＯＭの読み出し、すなわちＲＯＭの先頭番
地から最終番地までの連続的な読み出しの場合は、ＲＯ
ＭエリアＢがアクセスされることに応答してトリガアド
レスが出力された後、ＲＯＭエリアＣを読み出してから
ＲＯＭエリアＤ（すなわちプロテクトアドレス）を読み
出すので、この間にカウンタ５６のカウントが終了して
しまいキャリー信号が出力されるので拡張メモリ６６が
能動化されることがなく、したがってＲＯＭエリアＤに
記憶されたデータのみ読み出し可能となり、ＲＯＭエリ
アＤ′に記憶された重要なプログラムやデータを読み出
すことができない。したがって、このようにして不正に
ＲＯＭを読み出して模倣品を作成しても、本来的なプロ
グラムの実行は望めない。

【００４２】一方、本来的な使用に基づいてＲＯＭエリ
アＤ′のプログラムが実行された後は、たとえばＲＯＭ
エリアＥ（図１０）等に記憶された情報処理のためのそ
の他の処理が行われる。そして、次に情報処理が終了し
たか否かが判断される。情報処理の終了が判断されなか
ったときは、所望の処理が終了するまでこの動作が反復
継続される。情報処理の終了が判断されたときは、プロ
グラムの実行を終了する。

【００４３】図１２に示す別の実施例のメモリ装置１７
は、図９実施例のプロテクトアドレスエリアセレクタお
よびデコーダ６２がプロテクトアドレスエリアデコーダ
６２′に置き換えられるとともに、図９実施例の拡張メ
モリ６６に代えて乱数発生器７６が用いられる。この乱
数発生器７６はＯＲゲート６４の出力によってリセット
され、読出クロックに応じて乱数データを順次発生す
る。

【００４４】この図１２実施例においては、トリガアド
レスがアドレスバス３０′に入力された後カウンタ５６
がカウントアップするまでにプロテクトアドレスがアド
レスバス３０′に与えられると、乱数発生器７６で発生
した乱数データがマルチプレクサ７４によって選択され
てデータバス３８′に出力される。すなわち、図１０に
示すＲＯＭエリアＤ′のデータとして乱数発生器７６か
らの乱数データが出力されることになる。

【００４５】図１２実施例は図１３に示すフロー図に従
って動作する。すなわち、ゲーム機本体１２のＣＰＵ２
４は、ゲーム機本体の電源スイッチ（図示せず）がオン
されると、カートリッジ１４のメモリ装置１７に含まれ
るマスクＲＯＭ４８に記憶されているプログラムを実行
する。このプログラムは、図６のステップＳ１〜Ｓ２１
までの真偽判別ルーチンと、ステップＳ２３の通常のゲ
ームルーチンとを含む。ステップＳ１では、ＣＰＵ２４
は、トリガアドレスを出力しないで、マスクＲＯＭ４８
のＲＯＭエリアＤ内の任意のアドレスからデータを読み
出す。そして、ＣＰＵ２４は、ステップＳ３において、
ステップＳ１でマスクＲＯＭ４８から読み出したプログ
ラムデータをＤＡＴＡ１としてレジスタ３２ｂ（図１）
に記憶するとともに、ステップＳ１でアクセスしたマス
クＲＯＭ４８のアドレスをＡＤとしてレジスタ３２ｄに
記憶する。

【００４６】次に、ＣＰＵ２４は、ステップＳ５におい
て、ワーキングＲＡＭ３２に形成されたループカウンタ
３２ａの値（ＬＯＯＰ）として任意の数値を設定する。
この数値ＬＯＯＰは、ステップＳ７からステップＳ２１
までの繰り返し回数を示すものであり、その数値ＬＯＯ
Ｐが大きいほど真偽判別の判別精度が高くなる。そし
て、ステップＳ７において、ＣＰＵ２４は、トリガアド
レスをアクセスする。このトリガアドレスは１つのアド
レスでもよく、また複数のアドレスを含むアドレスエリ
アであってもよい。応じて、アドレスバス３０′（図
２）からそのトリガアドレスが入力され、トリガアドレ
スデコーダ５４からのリセット信号がカウンタ５６に与
えられる。そして、ＣＰＵ２４は、先にレジスタ３２ｄ
に記憶されたアドレスデータＡＤを読み出し、それを第
１アドレスバス３０に出力する。したがって、マスクＲ
ＯＭ４８のステップＳ１と同じアドレスからプログラム
データが読み出されることになる。そして、ステップＳ
７で読み出したデータをＤＡＴＡ２としてレジスタ３２
ｃ（図１）に記憶する。

【００４７】続くステップＳ１１において、ＣＰＵ２４
は、レジスタ３２ｂに記憶されたＤＡＴＡ１とレジスタ
３２ｃに記憶されたＤＡＴＡ２とが等しいかどうかを判
断する。ここで、乱数発生器７６がある場合には、ＤＡ
ＴＡ１とＤＡＴＡ２とは異なるはずである。なぜなら、
ＤＡＴＡ１はトリガアドレスをアクセスすることなくマ
スクＲＯＭ４８から読み出したデータであってＲＯＭエ
リアＤに記憶された値がそのまま読み出されたものであ
り、ＤＡＴＡ２はトリガアドレスをアクセスしたことに
応答してＲＯＭエリアＤが乱数発生器７６に切り換えら
れて、乱数発生器７６から出力されたデータであるから
である。そこで、このステップＳ１１において、ＤＡＴ
Ａ１とＤＡＴＡ２とが等しいかどうかを比較する。この
ステップＳ１１において“ＹＥＳ”が判断されるという
ことは、乱数発生器７６が設けられていないコピーカー
トリッジであることを示す。したがって、ＣＰＵ２４
は、次のステップＳ１３において、マスクＲＯＭ４８の
プログラムの実行を中断するとともに（プログラムホー
ルド状態）、ＰＰＵ２６と協働して、モニタテレビ１６
の画面上にエラーメッセージを表示する。

【００４８】これに対して、ステップＳ１１において
“ＮＯ”が判断される場合には、メモリ装置１７には乱
数発生器７６が設けられていることを意味し、したがっ
てステップＳ１１においてＤＡＴＡ１とＤＡＴＡ２とが
互いに等しくないと判断した場合、ステップＳ１５にお
いて、さらに、ステップＳ７で読み出しかつステップＳ
９でレジスタ３２ｃに記憶されたＤＡＴＡ２が、所定の
予測乱数値と等しいかどうかを判断する。すなわち、こ
のステップＳ１５は、メモリ装置１７に設けられている
乱数発生器７６が真正なものであるかどうかを判別する
ステップである。すなわち、乱数データを発生するには
様々な方法があるが、ステップＳ１５では、乱数発生器
７６が多種の乱数発生方法のうち特定の１つの方法に基
づく乱数発生器であるか否かを判別する。より詳しく述
べると、マスクＲＯＭ４８のプログラムを作成するプロ
グラマは、乱数発生器７６からどのような値の乱数が順
番に発生されるかを予め調べておき、これを暗号化した
後データとしてマスクＲＯＭ４８のＲＯＭエリアＤ以外
のエリア（図１０）に記憶しておく。そして、この暗号
化データを復号した結果とＤＡＴＡ２とを比較して、比
較結果が異なる場合は、真正ではない乱数発生器が用い
られているものと判断して、ステップＳ１１で“ＹＥ
Ｓ”と判断した場合と同様に、ステップＳ１３において
プログラムの実行を中断するとともにモニタテレビ１６
にエラーメッセージを表示する。

【００４９】次のステップＳ１７において、ＣＰＵ２４
はレジスタ３２ｃのＤＡＴＡ２をレジスタ３２ｂに記憶
させる。それとともに、ステップＳ１９において、ルー
プカウンタ３２ａ（図１）の数値ＬＯＯＰをディクリメ
ントし、ステップＳ２１に進む。このステップＳ２１で
は、ループカウンタ３２ａの数値ＬＯＯＰがゼロである
かどうかを判断し、数値ＬＯＯＰがゼロでなければ先の
ステップＳ７に戻り、上述の処理を繰り返す。すなわ
ち、ステップＳ７，Ｓ９，Ｓ１１，Ｓ１５，Ｓ１７およ
びＳ１９が、カウンタ３２ａの数値ＬＯＯＰがゼロにな
るまで繰り返し実行される。したがって、メモリ装置１
７が真正品であるのかコピー品であるのかを判断する真
偽判別の精度が向上する。

【００５０】そして、ステップＳ２１において数値ＬＯ
ＯＰがゼロになったことを検出すると、ステップＳ２３
において、メモリ装置１７が真正品であるとして、ＣＰ
Ｕ２４はゲームプログラムを実行する。なお、上述のス
テップＳ１５がない場合でも、真偽判別の精度が若干小
さくなるだけで真偽判別の目的を損なうことはない。

【００５１】このようにして、図１２実施例によれば、
メモリ装置１７が乱数発生器７６をもたないものである
場合、あるいは乱数発生器が設けられていてもそれが乱
数発生器７６とは異なるものである場合には、マスクＲ
ＯＭ４８からのプログラムデータの読み出しができなく
なる。

【図面の簡単な説明】

【図１】この発明が適用される情報処理装置の一例とし
てのゲームシステムを示すブロック図である。

【図２】この発明の一実施例を示すブロック図である。

【図３】図２実施例のデータマスク回路を示すブロック
図である。

【図４】図２実施例のデータマスク回路を示すブロック
図である。

【図５】図２実施例のデータマスク回路を示す回路図で
ある。

【図６】この発明の他の実施例を示すブロック図であ
る。

【図７】図２または図６実施例における不正読出防止の
効果を示す図解図である。

【図８】図２または図６実施例の動作を示すフロー図で
ある。

【図９】この発明の他の実施例を示すブロック図であ
る。

【図１０】図９実施例におけるマスクＲＯＭを含むアド
レススペースを示す図解図である。

【図１１】図９実施例の動作を示すフロー図である。

【図１２】この発明の他の実施例を示すブロック図であ
る。

【図１３】図１０実施例の動作を示すフロー図である。

【符号の説明】

１０ …ゲームシステム１２ …ゲーム機本体１４ …カートリッジ１６ …モニタテレビ１７ …メモリ装置１８ …半導体記憶装置２４ …ＣＰＵ２６ …ＰＰＵ２８ …Ｖ−ＲＡＭ３０ …第１アドレスバス３０′…アドレスバス３２ …ワーキングＲＡＭ３４ …第２アドレスバス３８ …第１データバス３８′…データバス４４，４６ …コネクタ４８ …マスクＲＯＭ５２ …データマスク回路５４ …トリガアドレスデコーダ５６ …カウンタ５２ …データ修飾回路５２ａ …スクランブラ５２ｂ，５２′ …バス切換回路５２ｃ …ビットシフタ６２ …プロテクトアドレスエリアセレクタおよびデコ
ーダ６２′…プロテクトアドレスエリアデコーダ６６ …拡張メモリ７６ …乱数発生器

Claims

【特許請求の範囲】

【請求項１】情報処理ユニット(24)を含む情報処理装置
(12)に装着されて使用されるメモリ装置であって、前記情報処理ユニットによって読み出されかつ処理され
るプログラムデータと画像データとを含む第１の情報を
不揮発的に記憶する第１の半導体メモリ(48)、前記情報処理ユニットから与えられるアドレス情報を受
けるアドレス入力端子(30 ′) 、前記アドレス入力端子が受けたアドレス情報に従って前
記第１のメモリの読出アドレスを指定するアドレス指定
手段(50)、少なくとも、前記第１の半導体メモリから読み出された
第１の情報を出力するためのデータ出力端子(38 ′) 、能動化されたとき、前記情報処理ユニットが前記データ
出力端子への読み出しを要求したものとは異なる別の第
２の情報を発生する別情報出力手段(52 または66,74)、前記情報処理ユニットから与えられる少なくとも前記ア
ドレス情報に基づいて、情報処理ユニットによる本来的
なデータ読出状態ではない非本来的使用状態を検出する
非本来的使用状態検出手段(52,52′,62,66,48,62′,7
6)、および前記非本来的使用状態検出手段が非本来的使
用状態を検出したことに基づいて、前記別情報出力手段
を能動化あるいは不能動化する出力制御手段(56)を備え
る、メモリ装置。
【請求項２】前記非本来的使用状態検出手段は、非本来
的使用状態が一定計数値以上継続したことを検出する計
数手段を含む、請求項１記載のメモリ装置。
【請求項３】前記出力制御手段は、前記非本来的使用状
態検出手段が非本来的使用状態を検出しないとき前記情
報処理ユニットから前記アドレス入力端子に与えられる
アドレス情報に基づいて前記第１の半導体メモリに記憶
されている第１の情報を読み出させ、非本来的使用状態
を検出したとき前記別情報出力手段を能動化させて第２
の情報を出力させるよう構成された、請求項１または２
記載のメモリ装置。
【請求項４】前記情報処理ユニットは、前記第１の半導
体メモリの最大アドレス空間よりも相対的に小さなアド
レス空間の範囲内でしか第１の情報を連続的に読み出し
できないように定められ、前記非本来的使用状態検出手段は、前記情報処理ユニッ
トが連続的に読み出し可能なアドレス空間を越える連続
的な読み出しを行ったことに基づいて、前記非本来的使
用状態であることを検出する手段を含む、請求項２また
は３記載のメモリ装置。
【請求項５】前記情報処理装置は、操作手段を含み、前記第１の半導体メモリは、使用者が前記操作手段を操
作したとき、その操作状態によって前記第１の情報に基
づく処理に変化を与えるように処理するために、所定の
周期で操作手段の操作状態を判断するようなプログラム
を前記第１の情報の一部に含み、前記非本来的使用状態検出手段は、前記情報処理ユニッ
トが当該メモリ装置から本来的なデータ読み出しを行っ
た場合に発生する所定の周期での前記操作手段の操作状
態の判断があるか否かを検出した結果、情報処理ユニッ
トによる本来的なデータ読出状態ではあり得ない一定時
間以上継続して操作手段の操作状態判断がないにも拘わ
らず、当該メモリ装置から一定回数以上の読み出しが行
われたことに基づいて、非本来的使用状態であることを
検出する手段を含む、請求項２または３記載のメモリ装
置。
【請求項６】前記情報処理ユニットは、所定の周期で前
記第１の半導体メモリの所定のアドレス空間をアクセス
するように定められたものであり、前記非本来的使用状態検出手段は、前記情報処理ユニッ
トが所定の周期で所定のアドレス空間をアクセスしてい
ない状態が一定時間以上継続していることに基づいて、
非本来的使用状態であることを検出する手段を含む、請
求項２または３記載のメモリ装置。
【請求項７】前記別情報出力手段は前記第１の半導体メ
モリから読み出された第１の情報を修飾するデータ修飾
手段(52,52′) を含む、請求項１記載のメモリ装置。
【請求項８】前記データ修飾手段は前記第１の半導体メ
モリから読み出された第１の情報にスクランブルをかけ
るスクランブラ(52a) を含む、請求項２記載のメモリ装
置。
【請求項９】前記第１の半導体メモリからの第１の情報
が第１のデータバス(60)に出力され、前記データ出力端
子は第２のデータバス(38 ′) を含み、前記データ修飾手段は前記第１のデータバスと前記第２
のデータバスとの接続を切り換えるデータバス切換手段
(52b) を含む、請求項７記載のメモリ装置。
【請求項１０】前記別情報出力手段は前記アドレス入力
端子に与えられたアドレス情報を修飾して前記第１の半
導体メモリに与えるアドレス修飾手段(52 ′) を含み、
それによって前記情報処理ユニットから前記アドレス入
力端子に与えられたアドレス情報とは異なるアドレス情
報でアドレスされた前記第１の半導体メモリからの第１
の情報が結果的に前記データ出力端子に与えられ、前記アドレス入力端子は第１のアドレスバス(30 ′) を
含み、前記アドレス修飾手段は第２のアドレスバス(30
a) によって前記アドレス指定手段にアドレス情報を与
え、前記アドレス修飾手段は前記第１のアドレスバスと
前記第２のアドレスバスとの接続を切り換えるアドレス
バス切換手段(52 ′) を含む、請求項１記載のメモリ装
置。
【請求項１１】前記出力制御手段は、前記非本来的使用
状態検出手段が非本来的使用状態を検出したとき前記情
報処理ユニットから前記アドレス入力端子に与えられる
アドレス情報に基づいて前記第１の半導体メモリに記憶
されている第１の情報を読み出させ、非本来的使用状態
を検出しないとき前記別情報出力手段を能動化させて第
２の情報を出力させるよう構成された、請求項２記載の
メモリ装置。
【請求項１２】前記非本来的使用状態検出手段は、前記
第１の半導体メモリの所定の第１のアドレス空間をアク
セスした後、所定の期間以内に所定の第２のアドレス空
間がアクセスされないことに基づいて非本来的使用状態
であることを検出する。請求項１または１１記載のメモ
リ装置。
【請求項１３】前記別情報発生手段は、前記第１の半導
体メモリに記憶された第１の情報とは異なる第２の情報
を記憶する第２の半導体メモリ(66)を含む、請求項１０
記載のメモリ装置。
【請求項１４】前記別情報発生手段は、前記第２の情報
として乱数データを発生する乱数発生手段(76)を含み、前記別情報発生手段が所定のディジタル情報を発生して
いるかどうかを検知する検知手段(S11,S15) 、および前
記検知手段によって前記別情報発生手段が所定のディジ
タル情報を発生していないことを検知したとき前記情報
処理ユニットに通常のプログラム処理を中断させる手段
(S13) を備える、請求項１２記載のメモリ装置。
【請求項１５】ゲームプロセサ(24)を含むゲーム機(12)
に着脱可能に装着されるゲーム機用外部記憶装置であっ
て、前記ゲームプロセサによって実行されるゲームプログラ
ムデータとゲーム画像データとを含む第１の情報を不揮
発的に記憶する第１の半導体メモリ(48)、前記ゲームプロセサから与えられるアドレス情報を受け
るアドレス入力端子(30 ′) 、前記アドレス入力端子が受けたアドレス情報に従って前
記第１の半導体メモリのアドレスを指定するアドレス指
定手段(50)、少なくとも、前記第１の半導体メモリから読み出された
前記第１の情報を出力するためのデータ出力端子(38
′) 、能動化されたとき、前記ゲームプロセサが前記データ出
力端子への読み出しを要求したものとは異なる別の第２
の情報を発生する別情報出力手段(52 または66,74)、前記ゲームプロセサから与えられる少なくとも前記アド
レス情報に基づいてゲームプロセサによる本来的なデー
タ読出状態ではない非本来的使用状態を検出する非本来
的使用状態検出手段(52,52′,62,66,48,62′,76)、およ
び前記非本来的使用状態検出手段が非本来的使用状態を
検出したことに基づいて、前記別情報出力手段を能動化
あるいは不能動化する出力制御手段(56)を備える、ゲー
ム機用カートリッジ。
【請求項１６】前記ゲームプロセサは少なくとも前記第
１の半導体メモリから前記第１の情報を読み出すべきと
きリード信号(RD)を出力し、さらに前記リード信号を受
けるリード信号入力端子を備え、前記非本来的使用状態検出手段は、前記リード信号入力
端子に与えられたリード信号またはそれに関連する信号
に応答してカウント動作するカウンタ手段(56)を含み、前記判別手段によって前記所定のアドレス情報が入力さ
れたことを判別したとき前記カウンタ手段をリセットす
るリセット手段(54)をさらに備え、前記カウンタ手段のカウント値が所定値でないとき前記
別情報出力手段が能動化される、請求項１５記載のカー
トリッジ。