JPH07261694A - Fluorescent display tube driving circuit - Google Patents
Fluorescent display tube driving circuitInfo
- Publication number
- JPH07261694A JPH07261694A JP5335494A JP5335494A JPH07261694A JP H07261694 A JPH07261694 A JP H07261694A JP 5335494 A JP5335494 A JP 5335494A JP 5335494 A JP5335494 A JP 5335494A JP H07261694 A JPH07261694 A JP H07261694A
- Authority
- JP
- Japan
- Prior art keywords
- display
- latch
- display tube
- fluorescent display
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は蛍光表示管駆動回路に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fluorescent display tube driving circuit.
【0002】[0002]
【従来の技術】例えば、VTRでは、その動作状態等の
情報を表示する手段として蛍光表示管(FL管)が使用
されている。一方、蛍光表示管の駆動方式としては、複
数の表示部(表示文字)をダイナミック駆動する方式が
用いられる。図5は、そのような従来例を示している。
同図において、50はマイクロコンピュータから表示デ
ータを受けるシリアルインターフェースであり、その出
力はRAMより成る表示メモリ51にいったん記憶され
る。2. Description of the Related Art For example, in a VTR, a fluorescent display tube (FL tube) is used as a means for displaying information such as its operating state. On the other hand, as a driving method of the fluorescent display tube, a method of dynamically driving a plurality of display portions (display characters) is used. FIG. 5 shows such a conventional example.
In the figure, reference numeral 50 is a serial interface for receiving display data from a microcomputer, and its output is temporarily stored in a display memory 51 composed of a RAM.
【0003】そして、タイミングジェネレータ54から
のタイミング信号に基づいて読み出され、ラッチ回路5
2へ供給され、ここでラッチされて、そのラッチ出力が
表示部のセグメントのアノードへ与えられる。一方、各
表示部のグリッドには、シフトレジスタ55からグリッ
ド電圧がシフト的に与えられる。そして、そのグリッド
電圧が与えられた表示部の文字だけが発光表示されるこ
とになる。この発光表示はシフトレジスタ55の出力の
シフトに伴って複数の表示部を次々と巡回することにな
るが、駆動された表示部は人間の目の残像効果によって
同時に発光しているように見える。Then, the latch circuit 5 is read based on the timing signal from the timing generator 54.
2 where it is latched and its latched output is provided to the anode of a segment of the display. On the other hand, a grid voltage is applied to the grid of each display unit from the shift register 55 in a shift manner. Then, only the characters on the display unit to which the grid voltage is applied are displayed as light emission. This light emission display sequentially circulates through a plurality of display units as the output of the shift register 55 shifts, but the driven display units appear to emit light simultaneously due to the afterimage effect of human eyes.
【0004】[0004]
【発明が解決しようとする課題】しかし、上記従来例で
は、一度に表示データを蓄えるための表示メモリ(RA
M)51が必要になるとともに、表示メモリ51からの
データを読み出すためのタイミングジェネレータ54及
びそのタイミングジェネレータ54にクロックを与える
発振器53が必要になるため、IC化した場合、チップ
サイズが大きくなってしまうという欠点があった。However, in the above-mentioned conventional example, a display memory (RA for storing display data at one time) is used.
M) 51 is required, and a timing generator 54 for reading data from the display memory 51 and an oscillator 53 for supplying a clock to the timing generator 54 are required. Therefore, when integrated into an IC, the chip size becomes large. There was a drawback that it would end up.
【0005】本発明はこのような点に鑑み、回路構成が
簡単でIC化してもチップサイズが大きくならないよう
にした蛍光表示管駆動回路を提供することを目的とす
る。In view of the above points, an object of the present invention is to provide a fluorescent display tube drive circuit which has a simple circuit configuration and which does not increase the chip size even when integrated into an IC.
【0006】[0006]
【課題を解決するための手段】上記の目的を達成するた
め本発明では、複数の表示部の対応するセグメントのア
ノードが共通に接続されてセグメント表示信号を受ける
ようになっているとともに前記複数の表示部のグリッド
に動作電圧が順次シフト的に与えられるダイナミック駆
動式の蛍光表示管駆動回路において、表示データをシリ
アル転送供給する表示データ供給回路と、シリアル転送
されてきた前記表示データを入力する第1シフトレジス
タと、この第1シフトレジスタの出力をラッチし蛍光表
示管のセグメントへ与えるラッチレジスタと、前記ラッ
チレジスタのラッチ用パルスを発生するラッチパルス発
生回路と、前記ラッチパルス発生回路の出力パルスを受
けて蛍光表示管のグリッドへ与える電圧を順次シフトし
て出力する第2シフトレジスタとを設けている。In order to achieve the above object, according to the present invention, the anodes of the corresponding segments of a plurality of display sections are commonly connected to receive a segment display signal. A dynamic drive type fluorescent display tube drive circuit in which operating voltages are sequentially applied to a grid of a display unit in a shift manner. 1 shift register, a latch register for latching the output of the first shift register and applying it to a segment of the fluorescent display tube, a latch pulse generating circuit for generating a pulse for latching the latch register, and an output pulse of the latch pulse generating circuit In response to this, a second system for sequentially shifting and outputting the voltage applied to the grid of the fluorescent display tube is output. It is provided and Torejisuta.
【0007】[0007]
【作用】このような構成によると、シリアル転送されて
きた表示データを第1シフトレジスタ、ラッチレジスタ
でシリアル/パラレル変換し、セグメントを駆動する表
示信号を出力できる。また、ラッチパルス発生回路で形
成されたラッチパルスはラッチレジスタのラッチ用パル
スとして使用される以外に、第2シフトレジスタのシフ
トパルスとしても利用され、グリッド電圧の生成に役立
つことになる。With this structure, the display data transferred serially can be converted into serial / parallel by the first shift register and the latch register, and the display signal for driving the segment can be output. Further, the latch pulse formed by the latch pulse generation circuit is used not only as a latch pulse for the latch register but also as a shift pulse for the second shift register, which is useful for generating the grid voltage.
【0008】[0008]
【実施例】以下、本発明の実施例を図面に従って説明す
る。図4に示すように、マイクロコンピュータ40から
表示データが蛍光管ドライバ41へシリアルに転送され
る。蛍光表示管ドライバ41はこのデータに基づいて蛍
光表示管42を駆動する信号を形成し蛍光表示管42に
与える。蛍光表示管42は例えば図3のような4個の表
示部(A)〜(D)を持っている。この例では、4個の
表示部は4桁の数字表示となっているが、これに限るこ
となく、文字やマーク等であってもよいことはいうまで
もなく、また表示部は4個だけに限ることなく、用途に
応じた個数設けられる。Embodiments of the present invention will be described below with reference to the drawings. As shown in FIG. 4, display data is serially transferred from the microcomputer 40 to the fluorescent tube driver 41. The fluorescent display tube driver 41 forms a signal for driving the fluorescent display tube 42 based on this data and supplies it to the fluorescent display tube 42. The fluorescent display tube 42 has, for example, four display parts (A) to (D) as shown in FIG. In this example, the four display parts are 4-digit numbers, but needless to say, they may be characters or marks, and only four display parts are provided. However, the number is not limited to the above and is provided according to the application.
【0009】図3において、表示部(A)のセグメント
a〜gは、他の表示部(B)〜(D)の対応するセグメ
ントと接続されている。例えば、セグメントaは4個の
表示部のセグメントaが全て接続されて1つの入力端子
から共通にセグメントaの表示データを受ける。他のセ
グメントb〜gに関しても同様である。各表示部(A)
〜(D)のグリッド(図示せず)は独立になっており、
グリッドに電圧が与えられた表示部だけが発光すること
になる。このようなダイナミック駆動方式では、グリッ
ドに与えられる電圧は各表示部(A)〜(D)をシフト
していくように与えられる。In FIG. 3, the segments a to g of the display unit (A) are connected to the corresponding segments of the other display units (B) to (D). For example, in the segment a, all the segments a of the four display units are connected and the display data of the segment a is commonly received from one input terminal. The same applies to the other segments b to g. Each display (A)
~ (D) grid (not shown) is independent,
Only the display unit to which voltage is applied to the grid emits light. In such a dynamic drive system, the voltage applied to the grid is applied so as to shift the display units (A) to (D).
【0010】蛍光表示管ドライバ41を示す図1におい
て、1〜4はマイクロコンピュータ40に接続される端
子であり、そのうち端子1には表示データがシリアルに
入力される。また、マイクロコンピュータ40の転送動
作に同期してデータの取り込みができるように、マイク
ロコンピュータ40からクロックが与えられるが、この
クロックは端子2を介して入力され、シフトレジスタ5
へ与えられる。In FIG. 1 showing the fluorescent display tube driver 41, terminals 1 to 4 are connected to the microcomputer 40, and display data is serially input to the terminal 1 among them. Further, a clock is given from the microcomputer 40 so that data can be taken in in synchronization with the transfer operation of the microcomputer 40. The clock is inputted through the terminal 2 and the shift register 5
Given to.
【0011】6は前記シフトレジスタ5の出力をラッチ
するラッチレジスタであり、その出力は前記各表示部
(A)〜(D)のセグメントa〜gのアノードに与えら
れる。ラッチレジスタ6をラッチ動作させるラッチパル
スはラッチパルス発生回路7によって形成される。ラッ
チパルス発生回路7はマイクロコンピュータ40から端
子3を介して与えられるチップセレクト信号に同期して
ラッチパルスを発生する。Reference numeral 6 is a latch register for latching the output of the shift register 5, and its output is given to the anodes of the segments a to g of the display sections (A) to (D). A latch pulse for latching the latch register 6 is generated by the latch pulse generation circuit 7. The latch pulse generation circuit 7 generates a latch pulse in synchronization with a chip select signal supplied from the microcomputer 40 via the terminal 3.
【0012】8はグリッド用電圧を発生するシフトレジ
スタであり、そのQ出力はプリセット端子PRへ帰還さ
れている。また、端子4を介してマイクロコンピュータ
40からリセットパルスをリセット端子Rに受ける。シ
フトレジスタ8はラッチパルス発生回路7から与えられ
るラッチパルスによってシフト動作をするように接続さ
れている。Reference numeral 8 is a shift register for generating a grid voltage, and its Q output is fed back to the preset terminal PR. Further, the reset pulse is received at the reset terminal R from the microcomputer 40 via the terminal 4. The shift register 8 is connected so as to perform a shift operation by a latch pulse given from the latch pulse generation circuit 7.
【0013】さて、図2において、で示すようにマイ
クロコンピュータ40からシリアル転送によって表示デ
ータDA、DB、DC、DD・・・が送られる。この場
合、表示部(A)〜(D)ごとの表示データDA〜DD
が送られる。この表示データはシフトレジスタ5へ端子
2からのクロックに同期して次々と入力されていく。そ
して、ラッチパルス発生回路7からラッチパルスP1が
発生すると、そのパルスの立上がりに同期して、まず表
示部(A)用の表示データDAがの如くラッチされ、
以下同様に、パルスP2、P3、P4によって表示部
(B)(C)(D)用の表示データDB、DC、DDが
順次ラッチされる。シフトレジスタ5とラッチレジスタ
6によって端子1から入力された表示データはシリアル
/パラレル変換される。Now, as shown in FIG. 2, display data DA, DB, DC, DD ... Are sent from the microcomputer 40 by serial transfer. In this case, the display data DA to DD for each of the display units (A) to (D)
Will be sent. This display data is successively input to the shift register 5 in synchronization with the clock from the terminal 2. Then, when the latch pulse P1 is generated from the latch pulse generation circuit 7, the display data DA for the display unit (A) is first latched as shown in synchronization with the rise of the pulse.
Similarly, the display data DB, DC, and DD for the display units (B), (C), and (D) are sequentially latched by the pulses P2, P3, and P4. The display data input from the terminal 1 is serial / parallel converted by the shift register 5 and the latch register 6.
【0014】ラッチパルスP1〜P4はシフトレジスタ
8にも与えられる。その結果、シフトレジスタ8からは
〜に示すようにハイレベルの電圧が生じる。の電
圧は表示部(A)のグリッドに加えられ、以下同様に
〜の電圧はそれぞれ表示部(B)(C)(D)のグリ
ッドに順次印加される。この結果、表示部(A)〜
(D)が順次発光していく。The latch pulses P1 to P4 are also given to the shift register 8. As a result, a high level voltage is generated from the shift register 8 as indicated by. Are applied to the grid of the display unit (A), and similarly, the voltages of to are sequentially applied to the grids of the display units (B), (C) and (D). As a result, the display section (A)
(D) sequentially emits light.
【0015】本実施の蛍光表示管駆動回路は、例えばV
TRにおいて使用される。この場合、図4のマイクロコ
ンピュータ40としては、VTRのサーボ系やシステム
コントロール等を行なうマイクロコンピュータが兼用さ
れる。The fluorescent display tube drive circuit of this embodiment is, for example, V
Used in TR. In this case, the microcomputer 40 shown in FIG. 4 is also used as a microcomputer for VTR servo system and system control.
【0016】[0016]
【発明の効果】以上説明した通り本発明によれば、従来
必要であった表示メモリ、タイミングジェネレータ、発
振器等が不要となり、全体をコンパクトに形成すること
ができる。As described above, according to the present invention, the display memory, the timing generator, the oscillator, etc., which have been conventionally required, are not required, and the entire structure can be made compact.
【図1】 本発明を実施した蛍光表示管駆動回路のブロ
ック回路図。FIG. 1 is a block circuit diagram of a fluorescent display tube drive circuit embodying the present invention.
【図2】 その動作説明用の信号波形図。FIG. 2 is a signal waveform diagram for explaining the operation.
【図3】 蛍光表示管の表示部と、そのセグメントを示
す図。FIG. 3 is a diagram showing a display portion of a fluorescent display tube and its segments.
【図4】 本発明を実施した蛍光表示管駆動回路の全体
概略図。FIG. 4 is an overall schematic diagram of a fluorescent display tube drive circuit embodying the present invention.
【図5】 従来の蛍光表示管駆動回路のブロック回路
図。FIG. 5 is a block circuit diagram of a conventional fluorescent display tube drive circuit.
5 第1シフトレジスタ 6 ラッチレジスタ 7 ラッチパルス発生回路 8 第2シフトレジスタ a〜g セグメント 40 マイクロコンピュータ 5 1st shift register 6 latch register 7 latch pulse generation circuit 8 2nd shift register ag segment 40 Microcomputer
Claims (2)
ードが共通に接続されてセグメント表示信号を受けるよ
うになっているとともに前記複数の表示部のグリッドに
動作電圧が順次シフト的に与えられるダイナミック駆動
式の蛍光表示管駆動回路において、表示データをシリア
ル転送供給する表示データ供給回路と、シリアル転送さ
れてきた前記表示データを入力する第1シフトレジスタ
と、前記第1シフトレジスタの出力をラッチし蛍光表示
管のセグメントへ与えるラッチレジスタと、前記ラッチ
レジスタのラッチ用パルスを発生するラッチパルス発生
回路と、前記ラッチパルス発生回路の出力パルスを受け
て蛍光表示管のグリッドへ与える電圧を順次シフトして
出力する第2シフトレジスタと、から成る蛍光表示管駆
動回路。1. A dynamic system in which anodes of corresponding segments of a plurality of display units are commonly connected to receive a segment display signal, and operating voltages are sequentially applied in a shift manner to grids of the plurality of display units. In a drive type fluorescent display tube drive circuit, a display data supply circuit for serially transferring display data, a first shift register for inputting the serially transferred display data, and an output of the first shift register are latched. A latch register applied to a segment of a fluorescent display tube, a latch pulse generation circuit for generating a latching pulse for the latch register, an output pulse of the latch pulse generation circuit, and a voltage applied to a grid of the fluorescent display tube are sequentially shifted. And a second shift register for outputting as a fluorescent display tube drive circuit.
制御するマイクロコンピュータであり、前記複数の表示
部はVTRにおける表示部であることを特徴とする請求
項1に記載の蛍光表示管駆動回路。2. The fluorescent display tube drive circuit according to claim 1, wherein the display data supply circuit is a microcomputer that controls each unit of the VTR, and the plurality of display units are display units of the VTR. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5335494A JPH07261694A (en) | 1994-03-24 | 1994-03-24 | Fluorescent display tube driving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5335494A JPH07261694A (en) | 1994-03-24 | 1994-03-24 | Fluorescent display tube driving circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07261694A true JPH07261694A (en) | 1995-10-13 |
Family
ID=12940465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5335494A Pending JPH07261694A (en) | 1994-03-24 | 1994-03-24 | Fluorescent display tube driving circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07261694A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821612A (en) * | 1995-08-21 | 1998-10-13 | Kitigawa Industries Co., Ltd. | Heat radiative electronic component |
-
1994
- 1994-03-24 JP JP5335494A patent/JPH07261694A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821612A (en) * | 1995-08-21 | 1998-10-13 | Kitigawa Industries Co., Ltd. | Heat radiative electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1600924B1 (en) | Line scan drivers for an OLED display | |
US5764225A (en) | Liquid crystal display with two separate power sources for the scan and signal drive circuits | |
KR960004650B1 (en) | Apparatus and method for driving a liquid crystal display | |
JPH05216431A (en) | Display device | |
JPS5911916B2 (en) | Display data synthesis circuit | |
JP2726070B2 (en) | Apparatus and method for addressing a display device | |
US4424513A (en) | Method and apparatus for controlling a dynamic or static type digital display device | |
WO2001018779A1 (en) | Led display device and control method therefor | |
JPS62138893A (en) | Dot matrix display unit | |
US6232940B1 (en) | Picture data transfer control apparatus and display apparatus | |
JPH07261694A (en) | Fluorescent display tube driving circuit | |
US5644328A (en) | Apparatus and method for operating groups of led display pixels in parallel to maximize active time | |
JPH10226102A (en) | Driving ic and optical print head | |
JP2001350452A (en) | Liquid crystal drive control device and method therefor, and liquid crystal display device | |
JP2006309142A (en) | Data drive circuit, light-emitting display device using the same, and method thereof | |
US20010048419A1 (en) | Method of gray scale generation for displays using a binary weighted clock | |
JPS6020764B2 (en) | matrix display device | |
KR20050038648A (en) | Driving an active matrix display | |
US11908384B2 (en) | Method of generating a PWM signal and circuit for generating a PWM signal | |
JP2508553B2 (en) | Fluorescent display tube drive circuit | |
JP3484855B2 (en) | Drive | |
JPS6318046Y2 (en) | ||
JP2000206936A (en) | Display device | |
KR100250427B1 (en) | Cathode driving system of field emission display device | |
JP3067068B2 (en) | Liquid crystal drive |