JPH07260897A

JPH07260897A - テストパターン自動生成方法

Info

Publication number: JPH07260897A
Application number: JP6046928A
Authority: JP
Inventors: Kenichi Yasukura; 藏顕一安
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-03-17
Filing date: 1994-03-17
Publication date: 1995-10-13

Abstract

(57)【要約】【目的】テストパターン生成の時間を可及的に短縮す
ることを可能にする。【構成】論理回路の各素子および機能ブロックの挙動
情報および接続情報に基づいて乱数法を用いてテストパ
ターンを生成するとともに、この生成の過程で前記論理
回路内の各信号線の信号値の変化を記憶する第１のステ
ップと、この第１のステップによって記憶された各信号
線の信号値の変化に基づいて実現容易性情報を求める第
２のステップと、実現容易性情報に基づいてアルゴリズ
ム法を用いてテストパターンを生成する第３のステップ
と、を備えていることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は論理回路の故障を検出す
ることが可能なテストパターンをコンピュータを用いて
自動的に生成するテストパターン自動生成方法に関す
る。

【０００２】

【従来の技術および発明が解決しようとする課題】論理
回路の故障を検出することが可能なテストパターンをコ
ンピュータを用いて自動的に生成するテストパターン自
動生成の方法は、古くから研究されており、特に、メモ
リやフリップフロップ等の記憶素子を含まない組合せ回
路に対しては完全なアルゴリズムが開発されている。こ
こで言う完全なアルゴリズムとは、解（この場合は、あ
る故障を検出可能とするテストパターン）が存在する場
合はその解が有限な手順で必ず求まる手続きを指す。し
かし、アルゴリズムは完全であるが、論理回路の規模が
増大するに伴い、計算時間が指数関数的に増大する欠点
を持ち、その使用に制約が生じている。

【０００３】一方、記憶素子を内部に含む順序回路に対
するテストパターン自動生成は、順序回路をスキャンデ
ザインの手法により設計する等により、組合せ回路用の
テストパターン生成アルゴリズムを用いて行われる。

【０００４】しかし、いずれにしてもアルゴリズムを用
いてテストパターンを生成する方法は発見的なものであ
る。一般にテストパターンを生成するには、論理回路内
の信号線の故障を観測可能な地点（外部出力端子または
スキャン化されたフリップフロップ）まで伝播させる必
要がある。このため、各論理素子に対して出力を特定の
信号値に設定する操作が必要であり、この設定のために
その論理素子の入力信号線の信号値の組の中から、上記
設定が可能な組を選択することが行なわれる。この可能
な組を選択するには上述の設定および選択という操作を
前段の論理素子に対しても行い、この操作を制御可能な
地点（外部入力端子やスキャン化されたフリップフロッ
プ）に到達するまで繰返す。なお、このような操作は一
般的に、後方追跡（ＢａｃｋＴｒａｃｅ）操作と呼ば
れている。そして、最終的に故障が観測可能な地点まで
伝播することが可能な入力信号を設定することができれ
ば上記故障に対するテストパターンの生成に成功したこ
とになる。

【０００５】なお、上記テストパターン生成の手順にお
いては、論理素子の出力を設定することが可能な上記論
理素子の入力信号値に組合せの内から任意の１つの組を
選択して後方追跡を行うという操作を繰返して行き、設
定可能な入力信号値の組が存在しない場合、論理回路全
体として信号値の整合がとれなくなった場合、または故
障を観測可能な地点まで伝播させることが不可能になっ
た場合は、１つ前の選択地点まで戻って、別の設定可能
な信号値の組を選択し直すということが必要である。

【０００６】このときに問題となるのは、論理回路の規
模が増大するとともに、行わなければならない選択の総
数が指数関数的に増大し、この結果テストパターンを得
るまでの時間が長くなって行くことである。

【０００７】この点を改善するために、様々な方法が考
えられている。そのひとつの方法がアルゴリズムによる
生成に比べて高速な乱数テストパターン生成手法との併
用である。乱数テストパターン生成手法は、テストパタ
ーンを乱数的にあるいは疑似乱数的に自動生成し、故障
シミュレーションを行なうことによって検出が容易な故
障を始めにふるい落としておくものである。しかし、こ
の乱数テストパターン生成手法を用いても、ある段階ま
で故障検出が進むと、検出容易でない故障ばかりが残っ
た状態となり、テストパターン生成がそれ以上進まなく
なってくる場合が多い。そこで乱数テストパターン生成
手法で故障検出がしにくくなってきた時点でアルゴリズ
ムによるテストパターン生成に切替えることによって全
体として効率良くテストパターンの生成を行なうことが
できる。

【０００８】しかし乱数テストパターン生成手法を併用
しても、元々、論理回路の構成上、検出が困難な故障が
多いと、アルゴリズム法によるテストパターン生成の時
間が全体のテストパターン生成の時間内に占める割合が
大きくなり、全体の生成時間も依然として大きいという
場合もある。このためアルゴリズム法による生成時間も
そのものを短縮することが必要となってくる。そのため
の手法のうち主なものは、信号値の選択値の選択という
観点から見ると次のように分類できる。

【０００９】（１）選択を行なう地点の総数を削減す
る。（２）各地点で行ない得る選択の数を削減する。（３）各地点でなるべく無駄な選択を行なわないよう
にする。（１）に関しては多くの手法が提案されている。そのう
ちの１つの手法であるＰＯＤＥＭアルゴリズム法（Ｐ．
Ｇｏｅｌ，“Ａｎｉｍｐｌｉｃｉｔｅｎｕｍｅｒａ
ｔｉｏｎａｌｇｏｒｉｔｈｍｔｏｇｅｎｅｒａｔ
ｅｔｅｓｔｓｆｏｒｃｏｍｂｉｎａｔｉｏｎａｌ
ｃｉｒｃｕｉｔｓ”，ＩＥＥＥＴｒａｎｓＣｏｍｐ
ｕｔ．，ｖｏｌ．Ｃ−３０，ＰＰ．２１５〜２２２．Ｍ
ａｒ．１９８１参照）は、回路内部の信号線を選択地点
から除外し、外部から直接制御できる信号（外部入力や
スキャン化されたフリップフロップの入出力等）に限る
ことにより、選択を行なう地点の総数を削減している。
また、ＦＡＮアルゴリズム（Ｈ．Ｆｕｊｉｗａｒａａ
ｎｄＴ．Ｓｈｉｍｏｎｏ，“Ｏｎｔｈｅａｃｃｅ
ｌｅｒａｔｉｏｎｏｎｔｅｓｔｇｅｎｅｒａｔｉ
ｏｎａｌｇｏｒｉｔｈｍｓ”，ＩＥＥＥＴｒａｎ
ｓ．Ｃｏｍｐｕｔ．，ｖｏｌ．Ｃ−３２，ＰＰ．１３７
７〜１１４４，Ｄｅｃ．１９８３参照）では、信号値を
容易に設定可能な、外部入力端子から分岐なしに到達で
きる信号を選択地点から除外し、代わりにその境界（先
頭信号線と呼ばれる）およびこの境界から信号が伝播す
る部分を選択地点としている。（２）に関してはＳＯＣＲＡＴＥＳアルゴリズム（Ｍ．
Ｓｃｈｕｌｚ，Ｅ．ＴｒｉｓｃｈｌｅｒａｎｄＴ．
Ｓａｒｆｅｒｔ，“ＳＯＣＲＡＴＥＳ：ＡＨｉｇｈｌ
ｙＥｆｆｉｃｉｅｎｔＡｕｔｏｍａｔｉｃＴｅｓ
ｔＰａｔｔｅｒｎＧｅｎｅｒａｔｉｏｎＳｙｓｔ
ｅｍ”，ＩＥＥＥＴｒａｎｓ．Ｃｏｍｐｕｔ．，ｖｏ
ｌ．７，Ｎｏ．１，ＰＰ．１２６〜１３７，Ｊａｎ．１
９８８参照）が知られており、このアルゴリズムは内部
の信号線への値の設定が他の信号線の値に与える影響
を、予め解析することにより後方追跡操作における入力
側の信号線への値の設定を効率化しているものである。（３）で用いられる手法の多くは、テスト容易性という
一種の指標を用いるものである。テスト容易性は外部か
らある信号を与えることにより内部の信号を特定の値に
設定することの容易さを表わす指標（以降、制御性とい
う）と、内部のある信号を外部に伝播させて観測できる
ようにすることの容易さを表わす指標（以降、観測性と
いう）とからなり、数値によって表現される。なお、こ
の指標の与え方には様々な形がある。

【００１０】制御性や観測性は論理回路を解析すること
により学習的に求めるのが一般的であり、その求め方に
は静的学習法と動的学習法がある。静的学習法は論理回
路の回路接続情報のみに基づいて、各信号線の制御性お
よび観測性をある計算式を用いて求める方法である。こ
の静的学習法と呼ばれる方法は種々のアルゴリズムが考
えられており、計算式や指標の形式もこれにより異な
る。

【００１１】これに対して動的学習法は、論理回路に対
してある入力テストパターンの組を用意し、これを用い
て実際に論理回路の論理シミュレーションを行ない、内
部の信号線の変化を観測することにより、テスト容易性
の概略値を求める方法であって、一種のモンテカルロシ
ミュレーションである。

【００１２】乱数法とアルゴリズム法を併用してテスト
パターンをコンピュータを用いて自動生成する従来の方
法を図９を参照して説明する。まず、テストパターンを
生成する対象となる論理回路の論理素子およびその接続
情報をコンピュータに入力する（ステップＦ１０１参
照）。このとき、論理回路が論理素子、例えばＡＮＤ素
子、ＯＲ素子等で表わされない機能ブロックを含む場合
は真理値表や機能動作記述など、上記機能ブロックの挙
動を表わす情報も入力する（ステップＦ１０２参照）。

【００１３】次に、上記回路接続情報および機能ブロッ
ク情報を用いて静的学習または動的学習を行ない、論理
回路内部の信号のテスト容易性情報を求める（ステップ
Ｆ１０３参照）。続いて乱数法を用いてテストパターン
の生成を行なう（ステップＧ１０４参照）。なお、この
例ではテスト容易性情報を求めてから乱数法によるテス
トパターンの生成を行なったが、乱数法によるテストパ
ターンの生成を先に行ない、その後にテスト容易性情報
を求めても良い。

【００１４】次にテスト容易性情報を用いてアルゴリズ
ム法によるテストパターンの生成を行ない（Ｆ１０５参
照）、乱数法によって生成されたテストパターンと合わ
せてテストパターンの出力を行なう（ステップＦ１０６
参照）。

【００１５】アルゴリズム法においてテスト容易性情報
がどのように用いられるかを次に説明する。このテスト
容易性情報は、一般に、論理回路内部のある信号を所望
の値に設定するために用いられるが、この手順を図１０
を参照して説明する。図１０（ａ）はＮ個の入力ａ₁，
…，ａ_Nと、１個の出力を有するＡＮＤ素子１１０であ
る。このＡＮＤ素子１１０において、この素子の出力を
０に設定するには、Ｎ個の入力のうちいずれか１個を選
択し、選択した入力を０に設定すれば良い。この選択は
任意であるが、選択の仕方によっては後方追跡操作を用
いてその信号を０に設定するテストパターンを決定する
ことが非常に困難であったり、設定できるパターンが存
在しなかったりすることがある。ここで０に設定するこ
とが最も容易である（即ち、０制御性が高い）入力を選
択することによって入力パターンの決定を効率化するこ
とができることが知られている。

【００１６】一方、図１０（ｂ）に示すように、ＡＮＤ
素子１１０の出力を１に設定するには、Ｎ個の入力
ａ₁，…ａ_Nのすべてを１に設定する必要がある。そし
て設定した値を実現するためにはすべての選択に対して
同時に後方追跡を行なう場合（以降、多重後方追跡とも
いう）には他に選択の余地はないが、選択した入力を１
つずつ選んで後方追跡を行なっていく場合（以降、単一
後方追跡ともいう）には、どの入力から後方追跡を開始
するかが問題になる。

【００１７】この場合は１に設定することが最も困難な
入力から選択すれば、設定することが不可能な入力があ
る場合に、より早い時点でこの選択を放棄することがで
きる。

【００１８】このようにＡＮＤ，ＮＡＮＤ，ＯＲ，ＮＯ
Ｒのような素子を扱う場合は、素子の出力をあるい値に
設定するには、入力のうちの何れか１つを特定の値に設
定するか、或いは入力のすべてをある１つの特定の値の
組に設定すれば良く、この意味では信号の制御性を用い
た入力値の選択方法も単純なものとなっている。

【００１９】しかし、ＸＯＲ（排他的論理和）のような
素子では、出力値をある値に設定するには、入力のすべ
てについて値を決定しなければならず、しかもその組合
せは複数個あり、上述のＡＮＤ素子に用いるような、入
力信号値の決定の手法をそのまま用いるには問題があ
る。図１１にＮ入力１出力のＸＯＲ素子１１５を示す。
この素子１１５の出力を０或いは１に設定しようとすれ
ば、入力信号ａ₁，…，ａ_Nの値設定にはＮ−１の自由
度がある。即ち、最後に残った一つを除いては、自由に
値を選択できる。そこで１つの方法としては、入力
ａ₁，…ａ_Nのうち０或いは１制御性が最も高いものか
ら次々に設定して行き、最後の１つのみを所望の出力値
を実現できるように決定を行なうということが考えられ
る。しかし、例えば図１２に示すようなＸＯＲ素子１２
５に対してその出力１２６をある値に設定するために、
ある入力１２３の値を決定した時点で単一後方追跡を行
ない、論理回路１２２を通じて信号１２１の値を決定し
たとする。このとき、論理回路１２２の内部状態は初期
の状態から変化しているので、ＸＯＲ素子１２５の他の
入力信号１２４の制御性が変化している可能性がある。
また、一度にすべての入力値を決定して多重後方追跡を
行なう場合でも、各入力毎の制御性のみを考慮している
限りは後方追跡によって実現しにくいか、或いは実現不
可能な入力値の組合せを選択している可能性がある。こ
のため、テストパターンの生成に非常に時間がかかると
いう問題が生じる。

【００２０】本発明は上記事情を考慮してなされたもの
であってテストパターン生成の時間を可及的に短縮する
ことのできるテストパターン自動生成方法を提供するこ
とを目的とする。

【００２１】

【課題を解決するための手段】論理回路の各素子および
機能ブロックの挙動情報および接続情報に基づいて乱数
法を用いてテストパターンを生成するとともに、この生
成の過程で論理回路内の各信号線の信号値の変化を記憶
する第１のステップと、この第１のステップによって記
憶された各信号線の信号値の変化に基づいて実現容易性
情報を求める第２のステップと、実現容易性情報に基づ
いてアルゴリズム法を用いてテストパターンを生成する
第３のステップと、を備えていることを特徴とする。

【００２２】

【作用】このように構成された本発明のテストパターン
自動生成方法によれば、乱数法を用いたテストパターン
生成時に求められる各信号線の信号値の変化に基づいて
実現容易性情報が求められ、この実現容易性情報に基づ
いてアルゴリズム法を用いてテストパターンが自動生成
される。これにより、実現不可能な組を早い段階で選択
することがなくなり、テストパターン生成の時間を可及
的に短縮することができる。なお、乱数法によって生成
されたテストパターンとアルゴリズム法によって生成さ
れたテストパターンとを合わせたものが求めるべきテス
トパターンとなる。

【００２３】

【実施例】本発明によるテストパターン自動生成方法の
一実施例を図１を参照して説明する。この実施例のテス
トパターン自動生成の手順を図１に示す。まず、テスト
パターン生成の対象となる論理回路の論理素子および回
路接続情報をコンピュータに入力する（図１のステップ
Ｆ１参照）。そして必要であれば、上記論理回路の機能
ブロックに関する機能ブロック情報（挙動情報）も入力
する（図１のステップＦ２参照）。次に乱数法を用いて
テストパターン生成を行なう（図１のステップＦ３参
照）。このとき、乱数法を行なった過程で各信号線の信
号値の変化を記憶装置に記憶するものとする（図１のス
テップＦ４参照）。そして、この信号値の変化に基づい
て動的学習を行ない、テスト容易性情報および実現容易
性情報を求める（図１のステップＦ５参照）。得られた
テスト容易性情報および実現容易性情報を用いてアルゴ
リズム法によるテストパターン生成を行ない（図１のス
テップＦ６参照）、テストパターンを得る（図１のステ
ップＦ７参照）。

【００２４】次に本実施例で用いられるテスト容易性情
報（特に制御性情報）および実現容易性情報について説
明する。図３（ａ）はテストパターン生成の対象とすな
る論理回路のある素子３１を示したものであって、その
入力信号ａ_i（ｉ＝１，…，Ｎ）に対する０制御性およ
び１制御性を各々、Ｃ０（ａ_i）、Ｃ１（ａ_i）と表
す。本実施例においては０制御性および１制御性は動的
学習によって求める。また、図３（ｂ）は、テストパタ
ーン生成の対象となる論理回路のある素子３２を示した
ものであって、この素子３２の一部或いは全部の入力信
号の組ｘ_i，…ｘ_k（１≦ｉ≦ｋ≦Ｎ）と、この信号の
組に対して与えられた値ｖ_i，…ｖ_kに対して、これら
の値の組の実現容易性をＣ（ｘ_i＝ｖ_i，…ｘ_k＝
ｖ_k）と表す。この実現容易性も本実施例においては動
的学習によって求められる。

【００２５】乱数的に発生された各テストパターンに対
してシミュレーションを行ない、各信号線の変化を信号
毎、および２つの信号間の相関として図４に示すような
表として記憶装置上に保存する。例えば、シミュレーシ
ョンを通じて、入力信号ａ_iが値ｖ_iを取ったときに、
同時に入力信号ａ_jが値ｖ_iを取った回数を、図４の表
の（ａ_i＝ｖ_i，ａ_j＝ｖ_j）の項の部分に保存する。
ａ_i＝ａ_jでかつｖ_i＝ｖ_jとなる部分には、通常の制
御性を求めるため、入力信号ａ_iが値ｖ_iを取った回数
を保存する。ａ_i＝ａ_jでｖ_i≠ｖ_jとなる部分はない
ので、この部分については何も保存しない。

【００２６】一定数のパターンでシミュレーションを行
なった後、表の各項の数値を与えられた入力テストパタ
ーンの数で割った値を計算する。このとき、（ａ_i＝ｖ
_i，ａ_j＝ｖ_j）の部分に対し求められる値は、入力信
号ａ_iが値ｖ_iを取るとき、同時に入力信号ａ_jが値ｖ
_jを取る確率、すなわち実現容易性Ｃ（ａ_i＝ｖ_i，ａ
_j＝ｖ_j）を表すと考える。特にＣ（ａ_i＝０，ａ_i＝
０），Ｃ（ａ_i＝１，ａ_i＝１）は各々入力信号の０制
御性および１制御性を表わし、これをＣ０（ａ_i），Ｃ
１（ａ_i）と表わす。

【００２７】なお、Ｎ個の入力信号の値の組（ａ₁＝ｖ
₁，ａ₂＝ｖ₂，…，ａ_N＝ｖ_N）に対する実現容易性
Ｃ（ａ₁＝ｖ₁，ａ₂＝ｖ₂，…，ａ_N＝ｖ_N）は帰納
的にＣ（ａ₁＝ｖ₁，ａ₂＝ｖ₂，…，ａ_N＝ｖ_N）＝Ｃ（ａ₁＝ｖ₁，ａ₂＝ｖ₂，…，ａ_N-1＝ｖ_N-1）・
Ｃ（ａ₁＝ｖ₁，ａ_N＝ｖ_N）…・Ｃ（ａ_N-1＝
ｖ_N-1，ａ_N＝ｖ_N）として求められる。なお、求めた実現容易性の値が小さ
過ぎる場合は、対数をとることもある。

【００２８】上述の実現容易性を、図５に示す回路を例
にとって説明する。図５においてＸＯＲ素子４５の３個
の入力ａ，ｂ，ｃは各々ＡＮＤ素子４１，ＯＲ素子４
２，ＡＮＤ素子４３の出力に接続されている。そして、
ＡＮＤ素子４１には信号５１，５２が入力され、ＯＲ素
子４２には信号５２，５３が入力され、ＡＮＤ素子４３
には信号５２，５４が入力されている。これらの信号５
１，５２，５３，５４の０制御性と１制御性が等しいも
のと仮定して、これらの信号に０または１の値の計１６
通りの組を与えると、各々の組に対してＸＯＲ素子４５
の入力ａ，ｂ，ｃの値は図６の表に示すようになる。そ
して、これらの１６組の値に対するＸＯＲ素子４５の入
力ａ，ｂ，ｃの変化の表を作成すると図７に示すように
なる。この図７に示す表の各項目の値から、信号変化の
割合を求める。

【００２９】例えば、ａ＝０となった回数は１２である
からＣ（ａ＝０，ａ＝０）は１２をテストパターンの総
数１６で割った値、すなわちＣ（ａ＝０，ａ＝０）＝１
２／１６＝３／４となり、Ｃ（ａ＝０，ｂ＝０）はａ＝
０でかつｂ＝０となった回数が４であるので４を、ａ＝
０となった回数１２で割った値、すなわちＣ（ａ＝０，
ｂ＝０）＝４／１２＝１／３となる。同様にＣ（ａ＝
０，ｃ＝１）＝８／１２＝２／３であり、Ｃ（ａ＝０，
ｃ＝０）＝１０／１２＝５／６であり、Ｃ（ａ＝０，ｃ
＝１）＝２／１２＝１／６となる。

【００３０】このようにして実現容易性を求めたものを
図８に示す。なお、上記の表は信号５１，５２，５３，
５４が均一に現われるとしているため、対称となってい
るが、実際は外部の入力端子からテストパターンが与え
られるため、これらの信号の組合せは一般に不均一とな
り、表も対称とはならない。

【００３１】次に、テスト容易性情報（制御性情報）お
よび実現容易性情報に基づいてアルゴリズム法を用いた
テストパターン生成について図２を参照して説明する。
図２はアルゴリズム法を用いたテストパターン生成の後
方追跡処理のフローチャートである。ここでは単一後方
追跡を用いることを仮定している。まず、ある素子に対
して特定の値に設定しようとするときは、目的の値を設
定することのできる素子の実現可能な値の組が存在して
いるかどうか調べる（図２のステップＦ２１参照）。も
し、存在しないならば、後方追跡処理は失敗と判定さ
れ、１レベル上の処理に戻る（図２のステップＦ３２参
照）。存在するならば、その中から実現容易性の最も高
い１つの組を選択する（図２のステップＦ２２参照）。
次に、設定すべき入力信号値のうちまだ未設定なものが
残っているかどうか判定する（図２のステップＦ２３参
照）。残っている場合は、未決定な入力のうち制御性の
最も低いものを１つ選択する（図２のステップＦ２４参
照）。次にこの選択した入力に対して上記目的の値を設
定するための後方追跡処理を行なう（図２のステップＦ
２５参照）。選択した入力が直接制御可能である場合は
目的の値を設定して成功とする。そうでない場合は入力
信号につながる素子に対して図２に示す手順の処理を再
帰的に行なう。最終的に下位で行なう全ての後方追跡が
制御可能な地点に到達すれば、選択した素子を目的の値
に設定することが可能であり、後方追跡は成功したこと
になる。

【００３２】後方追跡操作を行なって、この後方追跡が
成功したかどうかを判定する（図２のステップＦ２６参
照）。成功である場合はステップＦ２３に戻って他に未
設定な入力信号が残っているかどうかを判定する。残っ
ていない場合は選択した素子の設定は成功したことにな
り（図２のステップＦ３１参照）、１レベル上の処理に
戻る。なお、残っている場合はステップＦ２４，Ｆ２
５，Ｆ２６を繰り返す。後方追跡操作が失敗に終わった
場合はステップＦ２３で選択した組を破棄し、ステップ
Ｆ２１に戻る。

【００３３】例えば図５に示す回路において、ＸＯＲ素
子４５の出力６０を１に設定する場合を考える。出力６
０を１にする信号（ａ，ｂ，ｃ）の組合せは、（０，
０，１），（０，１，０），（１，０，０），（１，
１，１）の４通りである。これらについて各々実現容易
性を図８を参照して求めると、Ｃ（ａ＝０，ｂ＝０，ｃ＝１）＝Ｃ（ａ＝０，ｂ＝０）・Ｃ（ａ＝０，ｃ＝１）・Ｃ
（ｂ＝０，ｃ＝１）＝１／３・１／６・０＝０Ｃ（ａ＝０，ｂ＝１，ｃ＝０）＝Ｃ（ａ＝０，ｂ＝１）・Ｃ（ａ＝０，ｃ＝０）・Ｃ
（ｂ＝１，ｃ＝０）＝２／３・５／６・２／３＝２０／５４Ｃ（ａ＝１，ｂ＝０，ｃ＝０）＝Ｃ（ａ＝１，ｂ＝０）・Ｃ（ａ＝１，ｃ＝０）・Ｃ
（ｂ＝０，ｃ＝０）＝０・１／２・１＝０Ｃ（ａ＝１，ｂ＝１，ｃ＝１）＝Ｃ（ａ＝１，ｂ＝１）・Ｃ（ａ＝１，ｃ＝１）・Ｃ
（ｂ＝１，ｃ＝１）＝１・１／２・１／３＝１／６となり、（ａ＝０，ｂ＝１，ｃ＝０）の組合せが最も実
現容易性が高い。そこで、この組合せを選択して図２の
ステップＦ２３以降のステップを実行し、入力信号５
１，５２，５３，５４に対して例えば（０，０，１，
１）を設定できるようなテストパターンを生成できれば
ＸＯＲ素子４５の出力６０を１に設定することができる
ことになる。もし、設定できなければ、次に実現容易性
の高い組（ａ＝１，ｂ＝１，ｃ＝１）の組合せを選択し
て図２のステップＦ２３以降のステップを実行する。

【００３４】ここで、従来のように制御性のみを用いて
選択する場合を考える。各信号ａ，ｂ，ｃの制御性は動
的学習て求めたものと同じとすれば、Ｃ０（ａ）＝３／４，Ｃ０（ｂ）＝１／４，Ｃ０（ｃ）
＝３／４Ｃ１（ａ）＝１／４，Ｃ１（ｂ）＝３／４，Ｃ１（ｃ）
＝１／４となる。この場合、制御性の高い入力の組合せとしてま
ず、（ａ＝０，ｂ＝１，ｃ＝０）を選択することができ
るが、この選択した組に基づいて後方追跡を行った結
果、上記組を放棄しなければならない場合には、次の組
合せを選択する基準がない。ここで従来のように任意に
選択を行なって（ａ＝０，ｂ＝０，ｃ＝１）や（ａ＝
１，ｂ＝０，ｃ＝０）を選択すると、回路の構成上、こ
れらは実現不可能であるので元に戻って選択し直さなけ
ればならないことになる。

【００３５】したがって、本実施例は、従来の場合に比
べてテストパターン生成の時間を可及的に短縮できるこ
とになる。

【００３６】なお、上記実施例においては、図２のステ
ップＦ２４で未決定な入力を決定する場合に、制御性の
低いものから選択したが、今Ｎ個の入力（ａ₁，…
ａ_N）の組合せの一部、例えば（ａ₁＝ｖ₁，…ａ_i＝
ｖ_i）の後方追跡に成功し、残りの組合せ（ａ_i+1＝ｖ
_i+1，…ａ_N＝ｖ_N）の中から次に追跡を行なうものを
選択する場合は、既に定まった入力とのＮ−ｉ個の組合
せにおいて、実現容易性Ｃ（ａ₁＝ｖ₁，…ａ_i＝
ｖ_i，ａ_i+1＝ｖ_i+1），…，Ｃ（ａ₁＝ｖ₁，…ａ_i
＝ｖ_i，ａ_N＝ｖ_N）が最も低いものを選択してもよ
い。このように、制御性の最も低いものまたは実現容易
性の最も低いもの選択することにより、従来の場合に比
べて、実現不可能な場合を早く知ることが可能となり、
その入力の組合せを早く放棄することができ、これによ
りテストパターン生成の時間を短縮するこどかできる。

【００３７】また、本実施例においては、テスト容易性
情報（制御性情報）は動的学習法を用いて実現容易性情
報を当時に求めたが、静的学習法を用いて求めるか、ま
たは静的学習法と動的学習法の両方を用いて求めても良
い。

【００３８】

【発明の効果】以上述べたように、本発明によればアル
ゴリズム法によるテストパターン生成時に実現容易性情
報を用いて行うため、従来の場合に比べてテストパター
ン生成の時間を短縮することができる。

【図面の簡単な説明】

【図１】本発明によるテストパターン生成方法の一実施
例の手順を示すフローチャート。

【図２】本発明の一実施例にかかるアルゴリズム法によ
るテストパターン生成の手順を示すフローチャート。

【図３】制御性情報および実現容易性情報を説明するブ
ロック図。

【図４】実現容易性情報の記憶形態を示す図。

【図５】実現容易性情報を求めるのに適用される回路の
構成図。

【図６】図５に示す回路の信号の変化を示す図。

【図７】実現容易性情報の求め方を説明する図。

【図８】実現容易性情報の求め方を説明する図。

【図９】従来のテストパターン生成方法の手順を示すフ
ローチャート。

【図１０】テスト容易性情報が用いられることを説明す
る回路図。

【図１１】テスト容易性情報が用いられることを説明す
る回路図。

【図１２】従来の方法の問題点を説明する回路図。

Claims

【特許請求の範囲】

【請求項１】論理回路の各素子および機能ブロックの挙
動情報および接続情報に基づいて乱数法を用いてテスト
パターンを生成するとともに、この生成の過程で前記論
理回路内の各信号線の信号値の変化を記憶する第１のス
テップと、この第１のステップによって記憶された各信号線の信号
値の変化に基づいて実現容易性情報を求める第２のステ
ップと、前記実現容易性情報に基づいてアルゴリズム法を用いて
テストパターンを生成する第３のステップと、を備えていることを特徴とするテストパターン自動生成
方法。
【請求項２】前記アルゴリズム法を用いてテストパター
ンを生成する場合は、素子の出力を目的の値に設定する
ことができる前記素子の入力の値の組が複数存在する場
合には、これらの組の中で実現容易性の高い組を選択し
て後方追跡操作を行なうことを特徴とする請求項１記載
のテストパターン自動生成方法。
【請求項３】前記第３のステップを実行する前にテスト
容易性情報を求め、このテスト容易性情報と前記実現容
易性情報に基づいてアルゴリズム法を用いてテストパタ
ーンの生成を行なうことを特徴とする請求項１または２
記載のテストパターン自動生成方法。
【請求項４】前記テスト容易性情報は動的学習法を用い
て前記実現容易性情報と同時に求めることを特徴とする
請求項３記載のテストパターン自動生成方法。
【請求項５】前記アルゴリズム法を用いてテストパター
ンを生成するさいに、値が未設定な入力が残っている場
合は、未決定な入力のうちからテスト容易性の最も低い
ものを選択して後方追跡を行なうことを特徴とする請求
項３または４に記載のテストパターン自動生成方法。