JPH07254823A - Delta sigma modulation amplifier - Google Patents
Delta sigma modulation amplifierInfo
- Publication number
- JPH07254823A JPH07254823A JP6068131A JP6813194A JPH07254823A JP H07254823 A JPH07254823 A JP H07254823A JP 6068131 A JP6068131 A JP 6068131A JP 6813194 A JP6813194 A JP 6813194A JP H07254823 A JPH07254823 A JP H07254823A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- signal
- variable gain
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はデルタシグマ変調増幅器
に関し、さらに詳細には高効率で入力アナログ信号を電
力増幅するデルタシグマ変調増幅器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a delta sigma modulation amplifier, and more particularly to a delta sigma modulation amplifier for power amplification of an input analog signal with high efficiency.
【０００２】[0002]
【従来の技術】従来のデルタシグマ変調増幅器は、図２
に示すように、入力端子に供給されたアナログ信号と帰
還回路２７から出力される帰還信号とを差分積分器２１
に供給して差分値を積分し、差分積分器２１から出力さ
れる差分積分出力を１ビット量子化器２２に供給して量
子化し、１ビット量子化器２２から出力される量子化出
力を遅延器２３に供給して、量子化出力を遅延器２３に
おいてクロック発振器２４から出力されるクロックに基
づいて遅延させ、遅延器２３からの出力をパルス増幅器
２５に供給して電力増幅し、増幅出力をローパスフィル
タ２６に供給して不要な信号成分を除去して出力すると
共に、パルス増幅器２５の出力を帰還回路２７に供給す
るように構成されている。2. Description of the Related Art A conventional delta-sigma modulation amplifier is shown in FIG.
As shown in, the difference integrator 21 compares the analog signal supplied to the input terminal and the feedback signal output from the feedback circuit 27.
To the 1-bit quantizer 22 to quantize the differential integrated output output from the differential integrator 21 and delay the quantized output output from the 1-bit quantizer 22. To the delay unit 23 to delay the quantized output based on the clock output from the clock oscillator 24, and to supply the output from the delay unit 23 to the pulse amplifier 25 for power amplification and output the amplified output. The output of the pulse amplifier 25 is supplied to the feedback circuit 27 while being supplied to the low-pass filter 26 to remove unnecessary signal components and output.
【０００３】上記のように構成したデルタシグマ変調増
幅器によれば、帰還回路を含む閉ループ回路は差分積分
器および遅延器の位相遅れによって低周波域では負帰還
状態となり、高周波域では正帰還状態となって、高周波
域では発振する。低周波領域で１ビット量子化の誤差を
補正するように閉ループが構成されているため、高周波
域での発振周波数は一定周波数ではなく、閉ループにお
ける発振周波数、すなわちキャリヤ信号の周波数は常に
変化することになって、キャリヤ信号のエネルギは拡散
され、キャリヤ信号の周波数に基づく電力増幅器のスイ
ッチングに起因する他の電気機器への妨害を低減してい
る。According to the delta-sigma modulation amplifier configured as described above, the closed loop circuit including the feedback circuit is in the negative feedback state in the low frequency region and in the positive feedback state in the high frequency region due to the phase delay of the differential integrator and the delay device. Then, it oscillates in the high frequency range. Since the closed loop is configured to correct the 1-bit quantization error in the low frequency region, the oscillation frequency in the high frequency region is not a constant frequency, and the oscillation frequency in the closed loop, that is, the frequency of the carrier signal always changes. Thus, the energy of the carrier signal is spread, reducing interference with other electrical equipment due to switching of the power amplifier based on the frequency of the carrier signal.
【０００４】上記した従来のデルタシグマ変調増幅器に
よるときは、簡単な構成によって従来のパルス幅変調増
幅器において問題となる高周波スイッチングによって生
ずるスイッチングノイズの低減ができる。When the above-mentioned conventional delta-sigma modulation amplifier is used, it is possible to reduce switching noise caused by high frequency switching, which is a problem in the conventional pulse width modulation amplifier, with a simple structure.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、従来の
デルタシグマ変調増幅器においては、デルタシグマ変調
の原理上、量子化ノイズが存在し、この量子化ノイズは
オーディオ周波数帯域、その内でも特に小信号時にＳ／
Ｎを悪化させる等の悪影響をおよぼすという問題点があ
った。However, in the conventional delta-sigma modulation amplifier, there is quantization noise due to the principle of delta-sigma modulation, and this quantization noise is present in the audio frequency band, especially in small signals. S /
There is a problem that it has a bad influence such as worsening N.
【０００６】本発明は、低レベル入力信号時であっても
Ｓ／Ｎのよいデルタシグマ変調増幅器を提供することを
目的とする。It is an object of the present invention to provide a delta-sigma modulation amplifier having a good S / N even when a low level input signal is input.
【０００７】[0007]
【課題を解決するための手段】本発明のデルタシグマ変
調増幅器は、入力アナログ信号の振幅値を検出する振幅
検出器と、前記振幅検出器により検出された振幅値に基
づく利得で前記入力アナログ信号をほぼ最大出力の状態
にまで増幅する可変利得増幅器と、前記入力アナログ信
号と前記可変利得増幅器の出力との差を取り出す減算器
と、前記可変利得増幅器の出力と帰還信号との差を積分
する積分器と、積分器の出力を１ビット量子化する１ビ
ット量子化器と、前記１ビット量子化器の出力をクロッ
ク発振器からのクロックに基づいて遅延させる遅延器
と、前記遅延器の出力を入力としかつ出力を帰還信号と
して前記積分器へ送出する帰還回路と、前記遅延器の出
力を増幅する出力段増幅器と、前記出力段増幅器の出力
中から必要な周波数帯域の信号のみを通過させるローパ
スフィルタと、前記減算器の出力を基準電圧に重畳して
出力電圧としかつ出力電圧を前記電力増幅器に電源電圧
として供給する直流／直流変換器とを備えたことを特徴
とする。SUMMARY OF THE INVENTION A delta-sigma modulation amplifier according to the present invention comprises an amplitude detector for detecting an amplitude value of an input analog signal, and the input analog signal with a gain based on the amplitude value detected by the amplitude detector. Gain amplifier that amplifies the input signal to the maximum output state, a subtracter that extracts the difference between the input analog signal and the output of the variable gain amplifier, and a difference between the output of the variable gain amplifier and the feedback signal. An integrator, a 1-bit quantizer for quantizing the output of the integrator by 1-bit, a delay device for delaying the output of the 1-bit quantizer based on a clock from a clock oscillator, and an output of the delay device. A feedback circuit that inputs and outputs the output as a feedback signal to the integrator, an output stage amplifier that amplifies the output of the delay device, and a frequency required from the output of the output stage amplifier. A low-pass filter that passes only a signal in the frequency range, and a DC / DC converter that superimposes the output of the subtractor on a reference voltage to form an output voltage and supplies the output voltage to the power amplifier as a power supply voltage. Characterize.
【０００８】[0008]
【作用】本発明のパルス幅変調増幅器は、積分器と１ビ
ット量子化器と遅延器と帰還回路とクロック発振器とに
よってデルタシグマ変調器が構成され、低周波域では負
帰還状態となり、高周波域では正帰還状態となって、高
周波域では発振し、低周波領域で１ビット量子化の誤差
を補正するように閉ループが構成されているため、高周
波域での発振周波数は一定周波数ではなく、閉ループに
おける発振周波数、すなわちキャリヤ信号の周波数は常
に変化することになって、キャリヤ信号のエネルギは拡
散され、キャリヤ信号の周波数に基く電力増幅器のスイ
ッチングに起因する他の電気機器への妨害を低減され
る。In the pulse width modulation amplifier of the present invention, the integrator, the 1-bit quantizer, the delay device, the feedback circuit, and the clock oscillator constitute a delta-sigma modulator, which is in a negative feedback state in the low frequency region and in the high frequency region. In the positive feedback state, the closed loop is configured to oscillate in the high frequency range and correct the 1-bit quantization error in the low frequency range. Therefore, the oscillation frequency in the high frequency range is not a constant frequency, but a closed loop. The oscillation frequency, that is, the frequency of the carrier signal, is constantly changing, the energy of the carrier signal is spread, and the interference to other electric devices due to the switching of the power amplifier based on the frequency of the carrier signal is reduced. .
【０００９】さらに一方、振幅検出器と可変利得増幅器
との協働によって入力アナログ信号は可変利得増幅器の
ほぼ最大出力にまで増幅され、可変利得増幅器の出力が
デルタシグマ変調されるため、入力アナログ信号のレベ
ルにかかわらずレベルの大きい信号にされてデルタシグ
マ変調がなされることになって、デルタシグマ変調が常
に最良のＳ／Ｎにて行われることになり、入力アナログ
信号レベルが低い場合においても出力信号のＳ／Ｎは最
良の状態となる。また、電力増幅器に印加される電源電
圧は入力アナログ信号のレベルに基づいて制御されるた
め出力信号が歪むこともない。On the other hand, the input analog signal is amplified by the cooperation of the amplitude detector and the variable gain amplifier to almost the maximum output of the variable gain amplifier, and the output of the variable gain amplifier is delta-sigma modulated. Delta sigma modulation will be performed with a high level signal regardless of the level of, and delta sigma modulation will always be performed with the best S / N, even when the input analog signal level is low. The S / N of the output signal is in the best state. Further, since the power supply voltage applied to the power amplifier is controlled based on the level of the input analog signal, the output signal will not be distorted.
【００１０】[0010]
【実施例】以下、本発明を実施例により説明する。図１
は本発明にかかるデルタシグマ変調増幅器の一実施例の
構成を示すブロック図である。EXAMPLES The present invention will be described below with reference to examples. Figure 1
FIG. 3 is a block diagram showing the configuration of an embodiment of a delta-sigma modulation amplifier according to the present invention.
【００１１】本発明の一実施例のデルタシグマ変調増幅
器１８は、入力アナログ信号の振幅値を検出する振幅検
出器１と、振幅検出器１により検出された振幅値に基づ
く利得で入力アナログ信号を増幅する可変利得増幅器２
と、入力アナログ信号と可変利得増幅器の出力との差を
増幅する差動増幅器１３とを備えており、入力アナログ
信号は可変利得増幅２によって増幅される。一方、入力
アナログ信号の振幅値は振幅検出器１によって検出さ
れ、可変利得増幅器２の利得は振幅検出器１によって検
出された入力アナログ信号の振幅に基づいて制御され、
入力アナログ信号の振幅値が大きいときには利得は小さ
く制御され、振幅値が小さいときは利得が大きく制御さ
れて、可変利得増幅器２の出力は常に最大出力の状態に
制御される。また、入力アナログ信号と可変利得増幅器
２の差は差動増幅器１３によって増幅のうえ出力され
る。A delta-sigma modulation amplifier 18 according to one embodiment of the present invention detects an amplitude value of an input analog signal by an amplitude detector 1 and an input analog signal with a gain based on the amplitude value detected by the amplitude detector 1. Variable gain amplifier 2 for amplification
And a differential amplifier 13 that amplifies the difference between the input analog signal and the output of the variable gain amplifier, and the input analog signal is amplified by the variable gain amplifier 2. On the other hand, the amplitude value of the input analog signal is detected by the amplitude detector 1, the gain of the variable gain amplifier 2 is controlled based on the amplitude of the input analog signal detected by the amplitude detector 1,
The gain is controlled to be small when the amplitude value of the input analog signal is large, and the gain is controlled to be large when the amplitude value is small, so that the output of the variable gain amplifier 2 is always controlled to the maximum output state. The difference between the input analog signal and the variable gain amplifier 2 is amplified by the differential amplifier 13 and output.
【００１２】さらに、デルタシグマ変調増幅器１８は、
可変利得増幅器２の出力を入力とするバッファ増幅器３
と、バッファ増幅器３を介した可変利得増幅器２の出力
から帰還信号を減算する減算器４と、減算器４の出力を
積分する積分器５と、、積分器５の出力を１ビット量子
化する１ビット量子化器６と、クロック発振器８と、１
ビット量子化器６の出力をクロック発振器８からの出力
クロック信号に基づいて遅延させる遅延器７と、遅延器
７からの出力が入力されて出力を減算器４へ帰還信号と
して送出する帰還回路９と、遅延器７の出力を受けて電
力増幅する電力増幅器を構成する出力段増幅器１２と、
出力段増幅器１２の出力中から必要な周波数帯域の信号
のみを通過させるローパスフィルタ１７とを備えてい
る。Further, the delta-sigma modulation amplifier 18 is
Buffer amplifier 3 that receives the output of variable gain amplifier 2
, A subtractor 4 for subtracting the feedback signal from the output of the variable gain amplifier 2 via the buffer amplifier 3, an integrator 5 for integrating the output of the subtractor 4, and a 1-bit quantization of the output of the integrator 5. 1-bit quantizer 6, clock oscillator 8, 1
A delay unit 7 that delays the output of the bit quantizer 6 based on the output clock signal from the clock oscillator 8, and a feedback circuit 9 that outputs the output to the subtractor 4 as a feedback signal when the output from the delay unit 7 is input. And an output stage amplifier 12 that constitutes a power amplifier that receives the output of the delay device 7 and amplifies the power,
The output stage amplifier 12 includes a low-pass filter 17 that passes only a signal in a required frequency band from the output.
【００１３】バッファ増幅器３、減算器４、積分器５、
１ビット量子化器６、クロック発振器８、遅延器７およ
び帰還回路９はデルタシグマ変調器を構成し、出力段増
幅器１２とローパスフィルタ１４とは、図２に示した従
来例のデルタシグマ増幅器と同様の構成であり、帰還回
路９を含む閉ループ回路は積分器５および遅延器７の位
相遅れによって低周波域では負帰還状態となり、高周波
域では正帰還状態となって、高周波域では発振する。低
周波領域で１ビット量子化の誤差を補正するように閉ル
ープが構成されているため、高周波域での発振周波数は
一定周波数ではなく閉ループにおける発振周波数、すな
わちキャリヤ信号の周波数は常に変化することになっ
て、キャリヤ信号のエネルギは拡散され、キャリヤ信号
の周波数に基づく出力段増幅器１２のスイッチングに起
因する他の電気機器への妨害が低減されることは、従来
例の場合と同様である。Buffer amplifier 3, subtractor 4, integrator 5,
The 1-bit quantizer 6, the clock oscillator 8, the delay unit 7 and the feedback circuit 9 constitute a delta sigma modulator, and the output stage amplifier 12 and the low-pass filter 14 are the same as the conventional delta sigma amplifier shown in FIG. With the same configuration, the closed loop circuit including the feedback circuit 9 becomes a negative feedback state in the low frequency region, becomes a positive feedback state in the high frequency region, and oscillates in the high frequency region due to the phase delay of the integrator 5 and the delay device 7. Since the closed loop is configured to correct the 1-bit quantization error in the low frequency region, the oscillation frequency in the high frequency region is not a constant frequency, but the oscillation frequency in the closed loop, that is, the frequency of the carrier signal always changes. Then, the energy of the carrier signal is diffused, and the interference with other electric devices due to the switching of the output stage amplifier 12 based on the frequency of the carrier signal is reduced, as in the case of the conventional example.
【００１４】ここで、デルタシグマ変調増幅器１８にお
いては、出力段増幅器１２は、遅延器７の出力によって
オンオフ駆動されるコンプリメンタリプシュプル接続の
ＰチャンネルＭＯＳＦＥＴ１０とＮチャンネルＭＯＳＦ
ＥＴ１１とによって構成してあり、ローパスフィルタ１
７はコイル１５とコンデンサ１６とによって構成してあ
る。Here, in the delta-sigma modulation amplifier 18, the output stage amplifier 12 is a complementary-push-pull connected P-channel MOSFET 10 and N-channel MOSF which are driven on and off by the output of the delay device 7.
ET11 and low pass filter 1
Reference numeral 7 is composed of a coil 15 and a capacitor 16.
【００１５】さらに、デルタシグマ変調増幅器１７は、
正、負の基準電圧＋Ｖｃｃ、−Ｖｃｃが印加され、かつ
差動増幅器１３の出力を正、負の基準電圧＋Ｖｃｃ、−
Ｖｃｃに重畳して出力電圧とし、かつ該出力電圧をＰチ
ャンネルＭＯＳＦＥＴ１０のソースに、ＮチャンネルＭ
ＯＳＦＥＴ１１のソースに各別に電源電圧として印加す
る直流／直流変換器１４を備えている。Further, the delta-sigma modulation amplifier 17 is
Positive and negative reference voltages + Vcc and -Vcc are applied, and the output of the differential amplifier 13 is positive and negative reference voltages + Vcc and-.
The output voltage is superimposed on Vcc, and the output voltage is used as the source of the P-channel MOSFET 10 for the N-channel M.
A DC / DC converter 14 for individually applying a power supply voltage to the source of the OSFET 11 is provided.
【００１６】上記のように構成したデルタシグマ変調増
幅器１８によれば、入力アナログ信号は可変利得増幅器
２によって増幅される。入力アナログ信号を図３（ａ）
に示す波形とする。可変利得増幅器２の利得は振幅検出
器１によって検出された入力アナログ信号の振幅値に基
づき、入力アナログ信号の振幅値が入力可能最大振幅の
ときゲインが０ｄＢ（１倍）に、振幅値が小さくなるに
したがってゲインは大きくなるように制御されて、可変
利得増幅器２の出力は図３（ｂ）に示すように常に最大
出力の状態となる。According to the delta-sigma modulation amplifier 18 configured as described above, the input analog signal is amplified by the variable gain amplifier 2. Input analog signal is shown in Fig. 3 (a).
The waveform is as shown in. The gain of the variable gain amplifier 2 is based on the amplitude value of the input analog signal detected by the amplitude detector 1, and when the amplitude value of the input analog signal is the maximum amplitude that can be input, the gain is 0 dB (1 time) and the amplitude value is small. The gain is controlled so as to increase, and the output of the variable gain amplifier 2 is always in the maximum output state as shown in FIG. 3 (b).
【００１７】一方、可変利得増幅器２の入力、すなわち
入力アナログ信号と可変利得増幅器２の出力との差が差
動増幅器１３によって増幅される。仮に、可変利得増幅
器２のゲインがＡ倍であるとすると、差動増幅器１３の
出力は（１−Ａ）倍、すなわち２０log（１−Ａ）ｄＢ
となる。この結果、差動増幅器１３の出力は図３（ｃ）
に示すごとくになる。ここで、入力アナログ信号が入力
可能最大振幅のときは可変利得増幅器２のゲインは前記
のように０ｄＢであるため、差動増幅器１３の出力は無
信号となる。差動増幅器１３からの出力の極性は可変利
得増幅器２の出力から入力アナログ信号を差し引いて、
反転したものとなっている。On the other hand, the input of the variable gain amplifier 2, that is, the difference between the input analog signal and the output of the variable gain amplifier 2 is amplified by the differential amplifier 13. If the gain of the variable gain amplifier 2 is A times, the output of the differential amplifier 13 is (1−A) times, that is, 20log (1−A) dB.
Becomes As a result, the output of the differential amplifier 13 is shown in FIG.
It becomes as shown in. Here, when the input analog signal has the maximum amplitude that can be input, the gain of the variable gain amplifier 2 is 0 dB as described above, so that the output of the differential amplifier 13 becomes a no signal. The polarity of the output from the differential amplifier 13 is obtained by subtracting the input analog signal from the output of the variable gain amplifier 2.
It has been inverted.
【００１８】差動増幅器１３からの出力が入力された直
流／直流変換器１４からは正極性の基準電圧＋Ｖｃｃ、
負極性の基準電圧−Ｖｃｃに差動増幅器１３の出力を重
畳した直流電圧が出力される。直流／直流変換器１４か
らの出力の波形は図３（ｄ）に示すごとくである。正極
性の電圧はＰチャンネルＭＯＳＦＥＴ１０のソースに電
源電圧として印加され、負極性の電圧はＮチャンネルＭ
ＯＳＦＥＴ１１のソースに電源電圧として印加される。From the DC / DC converter 14 to which the output from the differential amplifier 13 is inputted, a positive reference voltage + Vcc,
A DC voltage in which the output of the differential amplifier 13 is superimposed on the negative reference voltage −Vcc is output. The waveform of the output from the DC / DC converter 14 is as shown in FIG. A positive voltage is applied as a power supply voltage to the source of the P-channel MOSFET 10, and a negative voltage is N-channel M.
The power supply voltage is applied to the source of the OSFET 11.
【００１９】一方、可変利得増幅器２の出力をデルタシ
グマ変調した１ビットパルスに基づいてＰチャンネルＭ
ＯＳＦＥＴ１０およびＮチャンネルＭＯＳＦＥＴ１１は
スイッチングされる。この場合において、Ｐチャンネル
ＭＯＳＦＥＴ１０およびＮチャンネルＭＯＳＦＥＴ１１
には、正極性の基準電圧＋Ｖｃｃおよび負極性の基準電
圧−Ｖｃｃに差動増幅器１３の出力が重畳された直流電
圧が電源電圧としてそれぞれ印加されていて、この電源
電圧がＰチャンネルＭＯＳＦＥＴ１０およびＮチャンネ
ルＭＯＳＦＥＴ１１のオン、オフにしたがって、スイッ
チングされた状態となり、電源電圧のオン、オフによる
出力がローパスフィルタ１７に供給されて、必要周波数
帯域の信号がローパスフィルタ１７から出力されること
になり、出力信号波形は入力アナログ信号の波形と同じ
になる。On the other hand, based on the 1-bit pulse obtained by delta-sigma modulating the output of the variable gain amplifier 2, the P channel M
The OSFET 10 and the N-channel MOSFET 11 are switched. In this case, P-channel MOSFET 10 and N-channel MOSFET 11
A DC voltage obtained by superimposing the output of the differential amplifier 13 on the positive reference voltage + Vcc and the negative reference voltage -Vcc is applied as a power supply voltage to the P-channel MOSFET 10 and the N-channel. As the MOSFET 11 is turned on and off, it is switched to a state in which the power supply voltage is turned on and off, the output is supplied to the low-pass filter 17, and the signal in the required frequency band is output from the low-pass filter 17, thus the output signal. The waveform will be the same as the waveform of the input analog signal.
【００２０】また、本実施例のデルタシグマ変調増幅器
１８によるときは、振幅検出器１と可変利得増幅器２の
協働によって入力アナログ信号は可変利得増幅器２のほ
ぼ最大出力にまで増幅され、可変利得増幅器２の出力が
バッファ増幅器３、すなわちデルタシグマ変調器に供給
されてデルタシグマ変調されるため、入力アナログ信号
のレベルにかかわらずデルタシグマ変調器にはレベルの
大きい入力が供給されて、デルタシグマ変調がなされる
ことになるため、デルタシグマ変調が常に最良のＳ／Ｎ
にて行われることになり、入力アナログ信号のレベルが
低い場合においても出力信号のＳ／Ｎは最良の状態とな
る。また、出力段増幅器１２に印加される電源電圧は入
力アナログ信号のレベルに基づいて制御されるているた
め出力信号が歪むこともない。When the delta-sigma modulation amplifier 18 of the present embodiment is used, the input analog signal is amplified to almost the maximum output of the variable gain amplifier 2 by the cooperation of the amplitude detector 1 and the variable gain amplifier 2 and the variable gain is increased. Since the output of the amplifier 2 is supplied to the buffer amplifier 3, that is, the delta sigma modulator and is delta sigma modulated, a high level input is supplied to the delta sigma modulator regardless of the level of the input analog signal, and the delta sigma modulator is supplied. Delta sigma modulation is always the best S / N because it will be modulated.
Therefore, even when the level of the input analog signal is low, the S / N of the output signal becomes the best state. Further, since the power supply voltage applied to the output stage amplifier 12 is controlled based on the level of the input analog signal, the output signal will not be distorted.
【００２１】なお、上記した一実施例において可変利得
増幅器２は入力アナログ信号の振幅値に基づいて利得を
円滑に、すなわちリニアに可変する場合を例に説明した
が、可変利得増幅器２は、入力アナログ信号の振幅値が
所定範囲を超えて変化したとき利得を可変する、すなわ
ちデジタル的に利得を可変するものであってもよい。こ
のようにした場合は直流／直流変換器１４の出力もステ
ップ的に変化することになる。また、差動増幅器１３に
代わって可変利得増幅器２の出力と入力アナログ信号の
差をとる減算器を用いてもよい。In the above embodiment, the variable gain amplifier 2 has been described as an example in which the gain is changed smoothly, that is, linearly based on the amplitude value of the input analog signal. The gain may be changed when the amplitude value of the analog signal changes over a predetermined range, that is, the gain may be changed digitally. In this case, the output of the DC / DC converter 14 also changes stepwise. Further, instead of the differential amplifier 13, a subtractor that takes the difference between the output of the variable gain amplifier 2 and the input analog signal may be used.
【００２２】[0022]
【発明の効果】以上説明した如く本発明のデルタシグマ
変調増幅器によれば、キャリヤ信号のエネルギは拡散さ
れ、キャリヤ信号の周波数に基く電力増幅器のスイッチ
ングに起因する他の電気機器への妨害を低減される効果
が得られると共に、振幅検出器と可変利得増幅器との協
働にによって入力アナログ信号は可変利得増幅器のほぼ
最大出力にまで増幅されてデルタシグマ変調されるた
め、入力アナログ信号のレベルにかかわらずレベルが大
きくされてデルタシグマ変調されることになって、デル
タシグマ変調が常に最良のＳ／Ｎにて行われることにな
り、入力アナログ信号レベルが低い場合においても出力
信号のＳ／Ｎは最良の状態となる効果がある。また、電
力増幅器に印加される電源電圧は入力アナログ信号のレ
ベルに基づいて制御されるため出力信号が歪むこともな
いという効果が得られる。As described above, according to the delta-sigma modulation amplifier of the present invention, the energy of the carrier signal is spread, and the interference with other electric devices due to the switching of the power amplifier based on the frequency of the carrier signal is reduced. The input analog signal is amplified up to almost the maximum output of the variable gain amplifier and delta-sigma modulated by the cooperation of the amplitude detector and the variable gain amplifier. Regardless, the level is increased and delta-sigma modulation is performed, so delta-sigma modulation is always performed with the best S / N, and even when the input analog signal level is low, the S / N of the output signal is low. Has the effect of being in the best condition. Further, the power supply voltage applied to the power amplifier is controlled based on the level of the input analog signal, so that the output signal is not distorted.
【００２３】また、本発明のデルタシグマ変調増幅器に
よれば、可変利得増幅器増幅動作によって歪みが生じて
も、その歪みは減算器および直流／直流変換器によって
生成される電力増幅器の電源電圧が、その歪みを打ち消
すように変化するため、振幅検出器および可変利得増幅
器の動作に多少の歪みがあっても、よいＳ／Ｎが得られ
るという効果がある。Further, according to the delta-sigma modulation amplifier of the present invention, even if distortion occurs due to the amplification operation of the variable gain amplifier, the distortion is caused by the power supply voltage of the power amplifier generated by the subtractor and the DC / DC converter. Since the change is made so as to cancel the distortion, there is an effect that a good S / N can be obtained even if the operations of the amplitude detector and the variable gain amplifier have some distortion.
【図１】本発明にかかるデルタシグマ変調増幅器の一実
施例の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of an embodiment of a delta-sigma modulation amplifier according to the present invention.
【図２】従来のデルタシグマ変調増幅器の構成を示すブ
ロック図である。FIG. 2 is a block diagram showing a configuration of a conventional delta-sigma modulation amplifier.
【図３】本発明にかかるパルス幅変調増幅器の一実施例
の作用の説明に供する波形図である。FIG. 3 is a waveform diagram for explaining the operation of one embodiment of the pulse width modulation amplifier according to the present invention.
１ 振幅検出器 ２ 可変利得増幅器 ３ バッファ増幅器 ４ 減算器 ５ 積分器 ６ １ビット量子化器 ７ 遅延器 ８ クロック発振器 ９ 帰還回路 １２ 出力段増幅器 １３ 差動増幅器 １４ 直流／直流変換器 １７ ローパスフィルタ 1 amplitude detector 2 variable gain amplifier 3 buffer amplifier 4 subtractor 5 integrator 6 1-bit quantizer 7 delay device 8 clock oscillator 9 feedback circuit 12 output stage amplifier 13 differential amplifier 14 DC / DC converter 17 low-pass filter
Claims (1)
検出器と、前記振幅検出器により検出された振幅値に基
づく利得で前記入力アナログ信号をほぼ最大出力の状態
にまで増幅する可変利得増幅器と、前記入力アナログ信
号と前記可変利得増幅器の出力との差を取り出す減算器
と、前記可変利得増幅器の出力と帰還信号との差を積分
する積分器と、積分器の出力を１ビット量子化する１ビ
ット量子化器と、前記１ビット量子化器の出力をクロッ
ク発振器からのクロックに基づいて遅延させる遅延器
と、前記遅延器の出力を入力としかつ出力を帰還信号と
して前記積分器へ送出する帰還回路と、前記遅延器の出
力を増幅する出力段増幅器と、前記出力段増幅器の出力
中から必要な周波数帯域の信号のみを通過させるローパ
スフィルタと、前記減算器の出力を基準電圧に重畳して
出力電圧としかつ出力電圧を前記電力増幅器に電源電圧
として供給する直流／直流変換器とを備えたことを特徴
とするデルタシグマ変調増幅器。1. An amplitude detector for detecting an amplitude value of an input analog signal, and a variable gain amplifier for amplifying the input analog signal to a state of almost maximum output with a gain based on the amplitude value detected by the amplitude detector. , A subtractor for extracting the difference between the input analog signal and the output of the variable gain amplifier, an integrator for integrating the difference between the output of the variable gain amplifier and the feedback signal, and a 1-bit quantization of the output of the integrator. 1-bit quantizer, a delay device for delaying the output of the 1-bit quantizer based on a clock from a clock oscillator, and an output of the delay device as an input and an output as a feedback signal to the integrator A feedback circuit, an output stage amplifier that amplifies the output of the delay device, a low-pass filter that passes only a signal in a necessary frequency band from the output of the output stage amplifier, Delta-sigma modulation amplifier, characterized in that the output of the adder is superimposed on the reference voltage output voltage Toshikatsu output voltage and a DC / DC converter for supplying a power supply voltage to the power amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6068131A JPH07254823A (en) | 1994-03-14 | 1994-03-14 | Delta sigma modulation amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6068131A JPH07254823A (en) | 1994-03-14 | 1994-03-14 | Delta sigma modulation amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07254823A true JPH07254823A (en) | 1995-10-03 |
Family
ID=13364888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6068131A Pending JPH07254823A (en) | 1994-03-14 | 1994-03-14 | Delta sigma modulation amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07254823A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0906659A1 (en) * | 1996-06-20 | 1999-04-07 | Tripath Technology, Inc. | Oversampled, noise-shaping, mixed-signal processor |
| EP0998795A1 (en) * | 1997-07-22 | 2000-05-10 | Tripath Technology, Inc. | Method and apparatus for performance improvement by qualifying pulses in an oversampled, noise-shaping signal processor |
| EP1239575A2 (en) * | 2001-03-08 | 2002-09-11 | Shindengen Electric Manufacturing Company, Limited | DC stabilised power supply |
| EP1265343A2 (en) * | 2001-06-07 | 2002-12-11 | Shindengen Electric Manufacturing Company, Limited | DC-DC converter |
| WO2003005570A1 (en) * | 2001-07-03 | 2003-01-16 | Niigata Seimitsu Co., Ltd. | Audio reproducing device and method, audio amplifier, and integrated circuit for audio amplifier |
| US7119525B1 (en) | 2005-08-29 | 2006-10-10 | Fujitsu Limited | Control circuit of DC—DC converter and its control method |
| JP2006295769A (en) * | 2005-04-14 | 2006-10-26 | Sharp Corp | Switching amplifier |
| JP2008160580A (en) * | 2006-12-25 | 2008-07-10 | Sharp Corp | Digital amplifier and switching control method |
| KR100963214B1 (en) * | 2007-07-31 | 2010-06-16 | 브로드콤 코포레이션 | Method and system for polar modulation with discontinuous phase |
| WO2013140914A1 (en) * | 2012-03-22 | 2013-09-26 | 日本電気株式会社 | Transmitter and transmission method |
| JP2016029835A (en) * | 2010-06-25 | 2016-03-03 | パナソニックＩｐマネジメント株式会社 | Amplification device |
-
1994
- 1994-03-14 JP JP6068131A patent/JPH07254823A/en active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0906659A4 (en) * | 1996-06-20 | 2002-05-08 | Tripath Technology Inc | Oversampled, noise-shaping, mixed-signal processor |
| EP0906659A1 (en) * | 1996-06-20 | 1999-04-07 | Tripath Technology, Inc. | Oversampled, noise-shaping, mixed-signal processor |
| EP0998795A4 (en) * | 1997-07-22 | 2004-03-17 | Tripath Technology Inc | Method and apparatus for performance improvement by qualifying pulses in an oversampled, noise-shaping signal processor |
| EP0998795A1 (en) * | 1997-07-22 | 2000-05-10 | Tripath Technology, Inc. | Method and apparatus for performance improvement by qualifying pulses in an oversampled, noise-shaping signal processor |
| EP1435686A3 (en) * | 2001-03-08 | 2005-03-09 | Shindengen Electric Manufacturing Company, Limited | DC stabilised power supply |
| EP1239575A2 (en) * | 2001-03-08 | 2002-09-11 | Shindengen Electric Manufacturing Company, Limited | DC stabilised power supply |
| EP1239575A3 (en) * | 2001-03-08 | 2003-11-05 | Shindengen Electric Manufacturing Company, Limited | DC stabilised power supply |
| US6653960B2 (en) * | 2001-03-08 | 2003-11-25 | Shindengen Electric Manufacturing Co., Ltd. | Stabilized power supply using delta sigma modulator |
| EP1435686A2 (en) * | 2001-03-08 | 2004-07-07 | Shindengen Electric Manufacturing Company, Limited | DC stabilised power supply |
| US6784648B2 (en) | 2001-03-08 | 2004-08-31 | Shindengen Electric Manufacturing Co., Ltd. | DC stabilized power supply |
| EP1265343A2 (en) * | 2001-06-07 | 2002-12-11 | Shindengen Electric Manufacturing Company, Limited | DC-DC converter |
| EP1265343A3 (en) * | 2001-06-07 | 2004-04-07 | Shindengen Electric Manufacturing Company, Limited | DC-DC converter |
| US7102426B2 (en) | 2001-07-03 | 2006-09-05 | Niigata Seimitsu Co., Ltd. | Audio reproducing device and method, audio amplifier, and integrated circuit for audio amplifier |
| WO2003005570A1 (en) * | 2001-07-03 | 2003-01-16 | Niigata Seimitsu Co., Ltd. | Audio reproducing device and method, audio amplifier, and integrated circuit for audio amplifier |
| JP2006295769A (en) * | 2005-04-14 | 2006-10-26 | Sharp Corp | Switching amplifier |
| JP4675138B2 (en) * | 2005-04-14 | 2011-04-20 | シャープ株式会社 | Switching amplifier |
| US7119525B1 (en) | 2005-08-29 | 2006-10-10 | Fujitsu Limited | Control circuit of DC—DC converter and its control method |
| EP1760866A3 (en) * | 2005-08-29 | 2008-04-02 | Fujitsu Limited | Control circuit of dc-dc converter and its control method |
| JP2008160580A (en) * | 2006-12-25 | 2008-07-10 | Sharp Corp | Digital amplifier and switching control method |
| KR100963214B1 (en) * | 2007-07-31 | 2010-06-16 | 브로드콤 코포레이션 | Method and system for polar modulation with discontinuous phase |
| JP2016029835A (en) * | 2010-06-25 | 2016-03-03 | パナソニックＩｐマネジメント株式会社 | Amplification device |
| WO2013140914A1 (en) * | 2012-03-22 | 2013-09-26 | 日本電気株式会社 | Transmitter and transmission method |
| JPWO2013140914A1 (en) * | 2012-03-22 | 2015-08-03 | 日本電気株式会社 | Transmitter and transmission method |
| US9160379B2 (en) | 2012-03-22 | 2015-10-13 | Nec Corporation | Transmitter and transmitting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847602A (en) | Method and apparatus for linearizing an efficient class D/E power amplifier using delta modulation | |
| US7482870B2 (en) | Class D amplifier | |
| KR100604967B1 (en) | Power amplifier circuit | |
| EP1435695A1 (en) | DELTA−SIGMA MODULATION APPARATUS AND SIGNAL AMPLIFICATION APPARATUS | |
| KR101354853B1 (en) | A method and a system for correcting for a source of non-linearity and noise introduced in a switching power amplification stage during power amplification of a pulse-modulated reference signal from a pulse modulator | |
| JP3369503B2 (en) | Digital switching amplifier | |
| JP2001502156A (en) | Digital signal amplifier | |
| KR20100048914A (en) | Method and apparatus for high performance class d audio amplifiers | |
| US6586991B2 (en) | Digital power amplifier | |
| JPH07254823A (en) | Delta sigma modulation amplifier | |
| US7683708B2 (en) | Digital amplifier with analogue error correction circuit | |
| JP3348019B2 (en) | Pulse wave amplifier | |
| US6771121B2 (en) | Linearization of a PDM Class-D amplifier | |
| US8274415B2 (en) | Sigma-delta modulator apparatus and method of generating a modulated output signal | |
| JP2004128662A (en) | Digital amplifier | |
| JP4021333B2 (en) | Digital switching amplifier | |
| JP3875105B2 (en) | Digital switching amplifier | |
| JP2000059153A (en) | Digital switching amplifier | |
| JP2000307428A (en) | One-bit signal regenerating device | |
| JPH0335846B2 (en) | ||
| US11088662B2 (en) | Digital amplifier and output device | |
| JP3741962B2 (en) | Switching amplifier | |
| JP3445177B2 (en) | Switching amplifier using ΔΣ modulation | |
| JP6670380B2 (en) | Digital amplifier and output device | |
| JP2004172715A (en) | Class-d amplifier |