JPH07254602A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH07254602A JPH07254602A JP6338954A JP33895494A JPH07254602A JP H07254602 A JPH07254602 A JP H07254602A JP 6338954 A JP6338954 A JP 6338954A JP 33895494 A JP33895494 A JP 33895494A JP H07254602 A JPH07254602 A JP H07254602A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hto
- semiconductor device
- manufacturing
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、より具体的にはポリシリコン上に高融点金属シリ
サイド（Refractory Metal Silicide)を積層して形成さ
れたポリサイド（Policide) の乾式食刻時に発生する副
産物の除去方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more specifically, to a polycide (Policide) dry-etching formed by laminating refractory metal silicide on polysilicon. The present invention relates to a method for removing by-products generated at the time of cutting.
【０００２】[0002]
【従来の技術】半導体装置の集積度が増加するにつれ、
低抵抗配線の重要性が増大しており、最近ではポリシリ
コンを代替する配線構造としてポリシリコン上に高融点
金属シリサイドを形成させた構造であるポリサイド構造
が低抵抗配線素材としてビットラインやゲートなどに広
く使用されている。半導体製造工程において、通常この
ようなポリサイドの構造のパタニングはプラズマ食刻や
ＲＩＥ（Reactive Ion Etching) 方法などの乾式食刻方
法により遂行される。2. Description of the Related Art As the degree of integration of semiconductor devices increases,
The importance of low resistance wiring is increasing, and recently, the polycide structure, which is a structure in which refractory metal silicide is formed on polysilicon as a wiring structure that replaces polysilicon, is used as a low resistance wiring material such as bit lines and gates. Widely used in. In a semiconductor manufacturing process, such patterning of polycide structure is usually performed by a dry etching method such as plasma etching or RIE (Reactive Ion Etching) method.
【０００３】[0003]
【発明が解決しようとする課題】しかし、この乾式食刻
工程の遂行過程で多数の食刻副産物が発生し、この食刻
副産物が除去されない状態で後続する工程が行われると
後続する配線とのショート（short)が発生するなどの多
数の問題が生じる。以下、ポリサイド構造を乾式食刻す
る過程で発生する副産物による問題点を説明するため
に、ポリサイド構造が広く採用されているゲートの形成
工程を説明する。However, when a large number of etching byproducts are generated in the process of performing the dry etching process, and the subsequent process is performed without removing the etching byproducts, the wiring of the subsequent wiring is not formed. A number of problems occur, such as the occurrence of shorts. Hereinafter, in order to explain a problem caused by a by-product generated in a process of dry-etching a polycide structure, a gate forming process in which the polycide structure is widely adopted will be described.
【０００４】図１Ａ〜Ｅは従来のWSi2／ポリシリコン構
造のゲートの形成方法を示す断面図である。図１Ａに示
すように、半導体基板１０上にゲート酸化膜１１、ポリ
シリコン層１２、WSi2層１３およびＨＴＯ（High Tempe
rature Oxide) 層１４を順に形成する。1A to 1E are sectional views showing a conventional method of forming a gate having a WSi 2 / polysilicon structure. As shown in FIG. 1A, a gate oxide film 11, a polysilicon layer 12, a WSi 2 layer 13 and an HTO (High Tempe) are formed on a semiconductor substrate 10.
(rature oxide) layer 14 is sequentially formed.
【０００５】次に、図１Ｂに示すように、ＨＴＯ層１４
上にフォトレジストを塗布しパタニングしてフォトレジ
ストパターン１５を形成する。次いで、図１Ｃに示すよ
うに、フォトレジストパターン１５を食刻マスクとして
WSi2層１３が露出されるまでＨＴＯ層１４を食刻した
後、フォトレジストパターン１５をストリップして取り
除くことによりＨＴＯパターン１４ａを形成する。Next, as shown in FIG. 1B, the HTO layer 14
A photoresist is applied on the top and patterned to form a photoresist pattern 15. Then, as shown in FIG. 1C, the photoresist pattern 15 is used as an etching mask.
After etching the HTO layer 14 until the WSi 2 layer 13 is exposed, the photoresist pattern 15 is stripped and removed to form an HTO pattern 14a.
【０００６】乾式食刻段階で得られた 続いて、図１Ｄ
に示すように、ＨＴＯパターン１４ａを食刻マスクとし
てWSi2層１３およびポリシリコン層１２を乾式食刻する
ことにより、WSi2層パターン１３ａおよびポリシリコン
層パターン１２ａよりなるポリサイド構造のゲートを得
る。次に、図１Ｅに示すように、前記乾式食刻段階で得
られた結果物上に通常の低圧化学気相蒸着（ＬＰＣＶ
Ｄ）法によりＨＴＯを蒸着した後、全面異方性食刻して
ＨＴＯスペーサ１７を形成する。Obtained at the dry etching stage.
As shown in FIG. 3, the WSi 2 layer 13 and the polysilicon layer 12 are dry-etched using the HTO pattern 14a as an etching mask to obtain a gate having a polycide structure including the WSi 2 layer pattern 13a and the polysilicon layer pattern 12a. Next, as shown in FIG. 1E, a conventional low pressure chemical vapor deposition (LPCV) process is performed on the resultant product obtained by the dry etching process.
After HTO is vapor-deposited by the method D), the entire surface is anisotropically etched to form the HTO spacer 17.
【０００７】このような従来の方法によるゲート形成方
法によると、WSi2層１３およびポリシリコン層１２の乾
式食刻工程過程において、図１Ｄに示すように、WSi2層
パターン１３ａおよびポリシリコン層パターン１２ａよ
りなるポリサイド構造のゲートの側壁に食刻副産物１６
が吸着される。図２Ａ〜Ｃは前述した従来の方法により
ゲートを形成する場合に食刻過程で生じる副産物により
発生する問題点を説明するための図面である。According to the conventional gate forming method as described above, in the dry etching process of the WSi 2 layer 13 and the polysilicon layer 12, as shown in FIG. 1D, the WSi 2 layer pattern 13a and the polysilicon layer pattern are formed. Etching by-product 16 on the side wall of the gate of polycide structure composed of 12a
Are adsorbed. 2A to 2C are views for explaining a problem caused by a by-product generated in an etching process when forming a gate by the conventional method.
【０００８】図２Ａは図１ＥにおけるＨＴＯスペーサを
トップビュー（Top View) で観察したＳＥＭ写真であ
る。スペーサのプロファィルがふっくらと出るハンプ
（Hump)現象が発生していることが判る。本発明者は、
このようなハンプ現象の原因を糾明するために、Suprem
e 4 (Ver5.1 System)プログラムを利用してWSi2層の側
壁に副産物が存在するときのＨＴＯスペーサのプロファ
ィルをシミュレーション（Simulation) した。FIG. 2A is an SEM photograph of the HTO spacer shown in FIG. 1E, which is observed in a top view. It can be seen that there is a hump phenomenon in which the spacer profile is full. The inventor
In order to clarify the cause of such hump phenomenon, Suprem
Using the e 4 (Ver5.1 System) program, the profile of the HTO spacer when a by-product was present on the sidewall of the WSi 2 layer was simulated.
【０００９】図２Ｂはそのシミュレーション結果を示し
た図面である。図２Ｂに示したように、WSi2層２１の側
壁に副産物２２が存在するとＨＴＯスペーサ２３のプロ
ファィルがふっくらとなるハンプ現象が発生することが
確認できた。図２Ｃは前記ハンプ現象により発生しうる
後続する工程における問題点を示す図面である。ゲート
の乾式食刻工程で形成された副産物がゲートの側壁に吸
着されている状態でＨＴＯスペーサ２３を形成すると前
述したようにスペーサ２３のプロファィルがふっくらと
出るハンプ現象が発生し、後続する工程であるパッドポ
リシリコン２４形成工程前に行われるクリーニング工程
を遂行すると前記副産物がエッチングされて副産物が吸
着されていた部位にスリット（Slit) ２５が形成され
る。この状態でパッドポリシリコン２４が形成される
と、ゲートとパッドポリシリコン２４との間にショート
が発生する。FIG. 2B is a diagram showing the simulation result. As shown in FIG. 2B, it was confirmed that the presence of the by-product 22 on the sidewall of the WSi 2 layer 21 causes a hump phenomenon in which the profile of the HTO spacer 23 becomes full. FIG. 2C is a diagram illustrating a problem in a subsequent process that may occur due to the hump phenomenon. When the HTO spacer 23 is formed in a state where the by-product formed in the dry etching process of the gate is adsorbed to the side wall of the gate, the hump phenomenon that the profile of the spacer 23 pops out as described above occurs, and the subsequent process When a cleaning process is performed before the pad polysilicon 24 forming process, the by-product is etched and a slit 25 is formed at a portion where the by-product is adsorbed. When the pad polysilicon 24 is formed in this state, a short circuit occurs between the gate and the pad polysilicon 24.
【００１０】以上説明したように、ポリサイドの乾式食
刻過程で発生する副産物を除去しないと、後続する工程
の信頼度が低下して半導体装置の収率が低くなる。この
ような乾式食刻工程で発生する副産物の除去問題は、ポ
リサイド構造の食刻に限らず、ポリシリコン層の食刻時
や、ＡｌやＡｌが含有された合金層からなる下部導電層
上の絶縁層をオーバエッチング（Over-etching) する時
にも副産物が発生する。これらの副産物も効率的に取り
除くことが必要である。As described above, unless the by-products generated during the dry etching process of polycide are removed, the reliability of the subsequent process is lowered and the yield of semiconductor devices is lowered. The problem of removing the by-product generated in such a dry etching process is not limited to the etching of the polycide structure, but also at the time of etching the polysilicon layer or on the lower conductive layer made of Al or an alloy layer containing Al. By-products are also generated when over-etching the insulating layer. It is also necessary to efficiently remove these byproducts.
【００１１】本発明の目的は、半導体装置の任意の構造
において乾式食刻時に発生する副産物を効果的に取り除
くための半導体装置の製造方法を提供することにある。
本発明の他の目的は、ポリサイドを乾式食刻する過程で
発生する副産物を効果的に取り除く方法を提供すること
にある。本発明のさらに他の目的は、WSi2層／ポリシリ
コン構造からなるポリサイドを乾式食刻する過程で発生
する食刻副産物を効果的に取り除く方法を提供すること
にある。An object of the present invention is to provide a method of manufacturing a semiconductor device for effectively removing a by-product generated during dry etching in any structure of the semiconductor device.
Another object of the present invention is to provide a method for effectively removing by-products generated during the dry etching of polycide. Yet another object of the present invention is to provide a method for effectively removing etching by-products generated in a dry etching process of polycide having a WSi 2 layer / polysilicon structure.
【００１２】本発明のさらに他の目的はWSi2層／ポリシ
リコンの構造からなるポリサイドを乾式食刻する過程で
発生する食刻副産物を効果的に取り除いて安定した構造
を有するＨＴＯスペーサを形成させうるゲート形成方法
を提供することにある。Still another object of the present invention is to effectively remove the etching by-product generated in the process of dry-etching the polycide having the WSi 2 layer / polysilicon structure to form an HTO spacer having a stable structure. Another object is to provide a method for forming a gate.
【００１３】[0013]
【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、任意の第１物質からなる第１物質層を
乾式食刻する乾式食刻段階と、前記乾式食刻段階で発生
する副産物を取り除くために前記副産物の沸点より高い
温度で前記結果物を熱処理する熱処理段階とを含む半導
体装置の製造方法を提供する。ここで、熱処理段階は急
速熱処理（Rapid Thermal Processing) 方法や、高真空
(High Vacuum) アニーリング（Annealing)方法により遂
行される。In order to solve the above-mentioned problems, the present invention comprises a dry etching step of dry-etching a first substance layer composed of an arbitrary first substance, and a dry-etching step. A heat treatment step of heat-treating the resultant product at a temperature higher than the boiling point of the by-product to remove the generated by-product. Here, the heat treatment stage is a rapid thermal processing method or a high vacuum method.
(High Vacuum) It is performed by the annealing method.
【００１４】本発明の他の目的を達成するために、本発
明は、半導体基板上の任意の下部構造物上にポリシリコ
ン層を形成する段階と、前記ポリシリコン層上に高融点
金属シリサイド層を形成する段階と、前記ポリシリコン
層および前記高融点金属シリサイド層を乾式食刻してポ
リシリコン層パターンおよび高融点金属シリサイド層パ
ターンを形成する乾式食刻段階と、前記乾式食刻段階で
発生する少なくとも一つの副産物を取り除くために前記
乾式食刻段階で得られた結果物を熱処理する熱処理段階
とを含む半導体装置の製造方法を提供する。In order to achieve another object of the present invention, the present invention provides a step of forming a polysilicon layer on an arbitrary lower structure on a semiconductor substrate, and a refractory metal silicide layer on the polysilicon layer. And a dry etching step of dry-etching the polysilicon layer and the refractory metal silicide layer to form a polysilicon layer pattern and a refractory metal silicide layer pattern, and the dry etching step. A heat treatment step of heat-treating the resultant obtained in the dry etching step to remove at least one by-product.
【００１５】本発明による半導体装置の製造方法の具体
的な一例によれば、前記熱処理段階は前記乾式食刻段階
で発生する前記副産物の沸点より高い温度で遂行される
ことをその特徴とする。本発明による半導体装置の製造
方法の他の具体的な一例によると、前記熱処理段階は非
酸化雰囲気で、即ち酸素が含有されない雰囲気で、急速
熱処理方法により、または高真空アニーリング方法によ
り遂行される。According to one embodiment of the method of manufacturing a semiconductor device of the present invention, the heat treatment step is performed at a temperature higher than a boiling point of the by-product generated in the dry etching step. According to another specific example of the method of manufacturing a semiconductor device according to the present invention, the heat treatment step is performed in a non-oxidizing atmosphere, that is, in an oxygen-free atmosphere, by a rapid thermal annealing method, or by a high vacuum annealing method.
【００１６】本発明による半導体装置の製造方法のさら
に他の具体的な一例によると、前記高融点金属シリサイ
ド層は WSix 層、TiSix 層、MoSix 層、TaSix 層、ある
いはCoSix 層よりなる一群から選択されたいずれか一つ
の層であることを特徴とする。ポリサイドをパタニング
するための食刻工程は、高融点金属シリサイドの食刻工
程とポリシリコンの食刻工程が順次になされ、前記高融
点金属シリサイドの食刻工程は一般的に弗素（Ｆ）と塩
素（Ｃｌ）を含有するガス、例えば SF6およびCl2が含
有されたガスを使用して乾式食刻し、前記ポリシリコン
の食刻工程は弗素（Ｆ）と塩素（Ｃｌ）を含有するガス
以外にも多様な種類のプラズマを使用して乾式食刻す
る。このとき形成されうる食刻副産物の種類はシリサイ
ドの種類と食刻方法および食刻に使用されるガスの種類
に従って予想が可能であり、このような副産物の融点や
沸点等の特性は公知の資料から容易に調べることができ
る。ポリサイドの乾式食刻に限らず、いずれの物質層を
乾式食刻するときにも食刻に使用されるガスの種類と食
刻方式、食刻される物質層の種類等を考慮すれば、乾式
食刻過程で形成されうる副産物の種類を予想してその特
性を調べることができる。According to still another specific example of the method for manufacturing a semiconductor device of the present invention, the refractory metal silicide layer is formed of a WSi x layer, a TiSi x layer, a MoSi x layer, a TaSi x layer, or a CoSi x layer. It is characterized in that it is any one layer selected from the group consisting of. In the etching process for patterning polycide, a refractory metal silicide etching process and a polysilicon etching process are sequentially performed. The refractory metal silicide etching process is generally performed with fluorine (F) and chlorine. Dry etching is performed using a gas containing (Cl), for example, a gas containing SF 6 and Cl 2, and the etching step of the polysilicon is other than the gas containing fluorine (F) and chlorine (Cl). Also dry etching using various types of plasma. The type of etching by-product that can be formed at this time can be predicted according to the type of silicide, the etching method, and the type of gas used for etching, and the characteristics such as the melting point and boiling point of such by-products are known materials. You can easily find out from. Not limited to the dry etching of polycide, when dry etching any material layer, if the type of gas used for etching, the etching method, the type of material layer to be etched, etc. are taken into consideration The types of by-products that can be formed during the etching process can be predicted and their properties can be investigated.
【００１７】熱処理温度は、乾式食刻過程で発生が予想
される副産物の種類と副産物の沸点により定められる。
ここで、副産物の沸点より高い温度という概念は、単純
に副産物中で最も高い沸点を有する副産物の沸点以上の
温度を意味しない。この温度は個別的な工程の特性を考
慮して決定されるべきである。例えば、予想される物質
Ａ、Ｂ、Ｃ、ＤおよびＥを含む副産物で沸点の順序がＡ
＞Ｂ＞Ｃ＞Ｄ＞Ｅであるとき、実際に最も高い沸点を有
する副産物はＡであるが、Ａが形成される可能性が極め
て少なかったり、あるいはＡの沸点以上の温度で熱処理
することが困難であったり、またはＡの沸点以下の温度
で熱処理をしても後続する工程において副産物による問
題点が解消されうるということが実験的に立証される場
合などには、ＢあるいはＣの沸点を基準に熱処理温度を
設定することができる。したがって、実質的には発生が
予想される固体副産物の大多数の沸点より高い温度を熱
処理温度として設定することが望ましい。この「大多
数」の概念は一律的な百分率で示すことができないの
で、熱処理温度の判断には前記多数の要素が適切に考慮
されるべきである。The heat treatment temperature is determined by the kind of by-product expected to be generated in the dry etching process and the boiling point of the by-product.
Here, the concept of a temperature higher than the boiling point of the by-product does not simply mean a temperature above the boiling point of the by-product having the highest boiling point among the by-products. This temperature should be determined considering the characteristics of the individual process. For example, by-products containing the expected substances A, B, C, D and E with boiling point order A
When>B>C>D> E, the by-product with the highest boiling point is actually A, but the possibility that A will be formed is extremely low, or heat treatment at a temperature above the boiling point of A can be performed. If it is difficult or if it is experimentally proved that the problem of by-products can be solved in the subsequent step even if the heat treatment is performed at a temperature lower than the boiling point of A, the boiling point of B or C can be changed. The heat treatment temperature can be set as a reference. Therefore, it is desirable to set the temperature higher than the boiling point of the majority of the solid by-products that are expected to be generated as the heat treatment temperature. Since this concept of "majority" cannot be expressed in a uniform percentage, the above-mentioned numerous factors should be properly considered in determining the heat treatment temperature.
【００１８】本発明のさらに他の目的を達成するため
に、本発明は半導体基板上の任意の下部構造物上にポリ
シリコン層を形成する段階と、前記ポリシリコン層上に
WSi2層を積層する段階と、前記 WSi2 層上にＨＴＯ層
を形成する段階と、前記ＨＴＯ層を写真食刻してＨＴＯ
パターンを形成する段階と、前記ＨＴＯパターンを食刻
マスクとして前記 WSi2 層および前記ポリシリコン層を
乾式食刻して WSi2 層パターンおよびポリシリコン層パ
ターンを形成する乾式食刻段階と、前記乾式食刻段階で
発生する少なくとも一つの副産物を取り除くために前記
乾式食刻段階で発生する前記副産物の沸点より高い温度
で前記乾式食刻段階で得られた結果物を熱処理する熱処
理段階とを含む半導体装置の製造方法を提供する。In order to achieve another object of the present invention, the present invention comprises forming a polysilicon layer on an arbitrary substructure on a semiconductor substrate, and forming the polysilicon layer on the polysilicon layer.
Stacking a WSi 2 layer, forming an HTO layer on the WSi 2 layer, and photoetching the HTO layer to form an HTO layer.
Forming a pattern; a dry etching step of dry-etching the WSi 2 layer and the polysilicon layer using the HTO pattern as an etching mask to form a WSi 2 layer pattern and a polysilicon layer pattern; A heat treatment step of heat-treating a resultant obtained in the dry etching step at a temperature higher than a boiling point of the by-product generated in the dry etching step to remove at least one by-product generated in the etching step. A method for manufacturing a device is provided.
【００１９】本発明による半導体装置の製造方法の具体
的な一例によれば、前記乾式食刻段階は、 SF6、Cl2 お
よびその混合物よりなる群から選択されたいずれか一つ
が含有された食刻ガスを使用して前記 WSi2 層を食刻す
る段階と、Cl2 、HBr 、He-O2 が含有されたガスを使用
して前記ポリシリコン層を食刻する段階とを含むことを
特徴とする。According to a specific example of a method for manufacturing a semiconductor device according to the present invention, the dry etching step includes a food containing any one selected from the group consisting of SF 6 , Cl 2 and a mixture thereof. comprising the steps of using the time gas etching the WSi 2 layer, that using Cl 2, HB r, gas the He-O 2 is contained and a step of etching the polysilicon layer Characterize.
【００２０】本発明による半導体装置の製造方法の他の
具体的な一例によると、前記熱処理段階は非酸化性雰囲
気で、急速熱処理方法により遂行されたり、高真空アニ
ーリング方法を使用して遂行される。より具体的には前
記急速熱処理方法は５００℃〜８００℃の温度範囲でＮ
2 、Ａr およびその混合物よりなる群から選択されたい
ずれか一つの不活性ガス雰囲気で１０秒〜３０秒間熱処
理して遂行され、前記高真空アニーリング方法は５００
℃〜７００℃の温度範囲内でＮ2 、Ａr およびその混合
物よりなる群から選択されたいずれか一つの不活性ガス
雰囲気で１分〜５分間熱処理して遂行される。According to another embodiment of the method of manufacturing a semiconductor device according to the present invention, the heat treatment step is performed in a non-oxidizing atmosphere by a rapid heat treatment method or a high vacuum annealing method. . More specifically, the rapid thermal treatment method is performed in a temperature range of 500 ° C. to 800 ° C.
2 , heat treatment is performed in an inert gas atmosphere selected from the group consisting of Ar and a mixture thereof for 10 seconds to 30 seconds, and the high vacuum annealing method is performed at 500
The heat treatment is performed for 1 minute to 5 minutes in an inert gas atmosphere selected from the group consisting of N 2 , Ar and a mixture thereof within a temperature range of ℃ to 700 ℃.
【００２１】本発明のさらに他の目的を達成するため
に、本発明は、半導体基板上にゲート酸化膜、ポリシリ
コン層、 WSi2 層および第１ＨＴＯ層を順次に形成する
段階と、前記第１ＨＴＯ層を写真食刻して第１ＨＴＯパ
ターンを形成する段階と、前記第１ＨＴＯパターンを食
刻マスクとして前記ゲート酸化膜が露出されるまで前記
WSi2 層および前記ポリシリコン層を乾式食刻して WSi
2 層パターンおよびポリシリコン層パターンを形成する
乾式食刻段階と、前記乾式食刻段階で発生する副産物を
取り除くために前記乾式食刻段階で発生する前記副産物
の沸点より高い温度で前記乾式食刻段階で得られた結果
物を熱処理する熱処理段階と、前記熱処理段階で得られ
た結果物の全面に第２ＨＴＯ層を形成した後に前記第２
ＨＴＯ層を異方性食刻することにより前記第１ＨＴＯパ
ターン、前記 WSi2 層パターンおよび前記ポリシリコン
層パターンの側面にＨＴＯスペーサを形成する段階とを
含む半導体装置の製造方法を提供する。According to another aspect of the present invention, there is provided a step of sequentially forming a gate oxide film, a polysilicon layer, a WSi 2 layer and a first HTO layer on a semiconductor substrate, and the first HTO. Photolithography the layer to form a first HTO pattern, and using the first HTO pattern as an etching mask until the gate oxide layer is exposed.
Dry etching the WSi 2 layer and the polysilicon layer
A dry etching step of forming a two- layer pattern and a polysilicon layer pattern, and the dry etching step at a temperature higher than a boiling point of the by-product generated in the dry etching step to remove a by-product generated in the dry etching step. And a second HTO layer is formed on the entire surface of the resultant obtained by the heat treatment step.
And a step of forming an HTO spacer on a side surface of the first HTO pattern, the WSi 2 layer pattern and the polysilicon layer pattern by anisotropically etching the HTO layer.
【００２２】[0022]
【作用】半導体装置の任意の構造、特にポリサイドを乾
式食刻する過程で発生する副産物を効果的に取り除くこ
とができるので、後続する工程の信頼度を高めて半導体
装置の収率を向上させることができ、 WSi2 層／ポリシ
リコンの構造よりなるポリサイドの乾式食刻時に発生す
る副産物を効果的に取り除いて良好なプロファィルのＨ
ＴＯスペーサを有するゲートを得ることができる。It is possible to effectively remove by-products generated in the process of dry-etching any structure of a semiconductor device, especially polycide, so that the reliability of the subsequent process is improved and the yield of the semiconductor device is improved. It is possible to effectively remove the by-products generated during the dry etching of polycide, which has a WSi 2 layer / polysilicon structure, and has a good profile of H.
A gate with TO spacers can be obtained.
【００２３】[0023]
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。WSi2 ／ポリシリコン構造のゲートを乾式食
刻する時に発生する食刻副産物を取り除く方法を例とし
て本発明の概念をより明瞭に説明する。図３Ａ〜Ｅは本
発明による半導体装置の製造方法の一実施例を示す製造
工程図である。The present invention will be described in detail below with reference to the accompanying drawings. The concept of the present invention will be described more clearly by taking as an example a method of removing an etching by-product generated when dry etching a gate having a WSi 2 / polysilicon structure. 3A to 3E are manufacturing process diagrams showing an embodiment of a method of manufacturing a semiconductor device according to the present invention.
【００２４】図３Ａに示すように、半導体基板３０上に
ゲート酸化膜３１を形成した後、ゲート酸化膜３１上に
ポリシリコン層３２を１０００Åの厚さで形成した。続
いて、ポリシリコン層３２上に WSi2 層３３を１０００
Åの厚さで形成した後、 WSi2 層３３上に通常の低圧化
学気相蒸着法により第１ＨＴＯ層３４を１５００Åの厚
さで形成した。As shown in FIG. 3A, after the gate oxide film 31 was formed on the semiconductor substrate 30, a polysilicon layer 32 was formed on the gate oxide film 31 to a thickness of 1000 Å. Then, a WSi 2 layer 33 is formed on the polysilicon layer 32 by 1000
After being formed to a thickness of Å, the first HTO layer 34 was formed to a thickness of 1500 Å on the WSi 2 layer 33 by a normal low pressure chemical vapor deposition method.
【００２５】次に、図３Ｂに示すように、第１ＨＴＯ層
３４上にフォトレジストを蒸着してフォトレジスト膜
（図示せず）を形成し、前記フォトレジスト膜をパタニ
ングしてフォトレジストパターン３５を形成した。次い
で、図３Ｃに示すように、フォトレジストパターン３５
を食刻マスクとして第１ＨＴＯ層３４を乾式食刻して第
１ＨＴＯパターン３４ａを形成した後、フォトレジスト
パターン３５を取り除いた。Next, as shown in FIG. 3B, a photoresist film is deposited on the first HTO layer 34 to form a photoresist film (not shown), and the photoresist film is patterned to form a photoresist pattern 35. Formed. Then, as shown in FIG. 3C, a photoresist pattern 35 is formed.
The first HTO layer 34 was dry-etched by using the above as an etching mask to form the first HTO pattern 34a, and then the photoresist pattern 35 was removed.
【００２６】続いて、図３Ｄに示すように、第１ＨＴＯ
パターン３４ａを食刻マスクとしてWSi2 層３３および
ポリシリコン層３２を順次に乾式食刻してポリシリコン
層パターン３２ａおよび WSi2 層パターン３３ａからな
るポリサイド構造のゲートを形成した。この際、 WSi2
層３３は SF6、 Cl2およびその混合物よりなる群から選
択されたいずれか一つが含有されたガスを使用して食刻
し、ポリシリコン層３２は Cl2、HBr 、He-O2 およびそ
の混合物よりなる群から選択されたいずれか一つが含有
されたガスを使用して食刻した。Subsequently, as shown in FIG. 3D, the first HTO
Using the pattern 34a as an etching mask, the WSi 2 layer 33 and the polysilicon layer 32 were sequentially dry-etched to form a gate having a polycide structure composed of the polysilicon layer pattern 32a and the WSi 2 layer pattern 33a. At this time, WSi 2
Layer 33 was etched using SF 6, Cl 2 and any one of the mixtures selected from the group consisting of is-containing gas, the polysilicon layer 32 is Cl 2, HB r, He- O 2 and Etching was performed using a gas containing any one selected from the group consisting of the mixture.
【００２７】次いで、 WSi2 層３３およびポリシリコン
層３２の乾式食刻過程で発生した副産物を取り除くため
に、発生が予想される副産物の沸点より高い温度で前記
乾式食刻過程で得られた結果物を熱処理した。前述した
方法により WSi2 ／ポリシリコン構造のゲートを形成す
るために WSi2 層３３とポリシリコン層３２を食刻した
とき、形成されうる副産物を表１に示す。Next, in order to remove the by-products generated in the dry etching process of the WSi 2 layer 33 and the polysilicon layer 32, the results obtained in the dry etching process at a temperature higher than the boiling point of the expected by-products. The article was heat treated. Table 1 shows the by-products that can be formed when the WSi 2 layer 33 and the polysilicon layer 32 are etched to form a WSi 2 / polysilicon structure gate by the method described above.
【００２８】[0028]
【表１】 表１に示すように、予想される副産物のうち最も高い沸
点を有する物は WH2O4であるが、それ以外に WClx 、 W
Brx 、WOBrx 、WOCl4 等の固体で形成される大部分の副
産物の沸点は３５０℃以下である。したがって、前記熱
処理は３５０℃以上の温度で遂行することが適切である
ということが判る。[Table 1] As shown in Table 1, among the expected byproducts, the product having the highest boiling point is WH 2 O 4 , but other than that, WCl x , W
Most by-products formed of solids such as Br x , WOBr x , and WOCl 4 have a boiling point of 350 ° C. or lower. Therefore, it is appropriate to perform the heat treatment at a temperature of 350 ° C. or higher.
【００２９】本実施例においては、前記熱処理は非酸化
性雰囲気で、すなわち酸素が含有されない（Oxyzen fre
e)雰囲気で、急速熱処理方法、あるいは高真空アニーリ
ング方法を使用して遂行した。具体的には、急速熱処理
方法による場合には５００℃〜８００℃の温度範囲でＮ
2 、Ａｒおよびその混合物よりなる群から選択されたい
ずれか一つの不活性ガス雰囲気で１０秒〜３０秒間熱処
理し、高真空（≒１０-8Torr) アニーリング方法を使用
した場合には、５００℃〜７００℃の温度範囲でＮ2 、
Ａｒおよびその混合物よりなる群から選択されたいずれ
か一つの不活性ガス雰囲気で１分〜５分間熱処理した。In this embodiment, the heat treatment is performed in a non-oxidizing atmosphere, that is, oxygen is not contained (Oxyzen fre).
e) In atmosphere, rapid thermal processing method or high vacuum annealing method was used. Specifically, in the case of the rapid thermal treatment method, N in the temperature range of 500 ° C. to 800 ° C.
2 , 500 ° C. when heat-treated in an inert gas atmosphere selected from the group consisting of Ar and a mixture thereof for 10 seconds to 30 seconds and using a high vacuum (≈10 −8 Torr) annealing method. N 2 in the temperature range of up to 700 ° C.,
The heat treatment was performed for 1 to 5 minutes in an inert gas atmosphere selected from the group consisting of Ar and a mixture thereof.
【００３０】前記食刻副産物除去のための熱処理を行っ
た後に、図３Ｅに示すように、低圧化学気相蒸着法によ
り SiH4 および N2Oガスを利用して前記熱処理で得られ
た結果物の全面に第２ＨＴＯ層（図示せず）を形成し前
記第２ＨＴＯ層を異方性食刻することにより、第１ＨＴ
Ｏパターン３４ａ、ポリシリコン層パターン３２ａおよ
び WSi2 層パターン３３ａの側面にＨＴＯスペーサ３６
を形成した。After performing the heat treatment for removing the etching by-products, as shown in FIG. 3E, the resultant product obtained by the heat treatment using SiH 4 and N 2 O gas by the low pressure chemical vapor deposition method. A second HTO layer (not shown) is formed on the entire surface of the first and the second HTO layer is anisotropically etched to form a first HT.
The HTO spacer 36 is formed on the side surface of the O pattern 34a, the polysilicon layer pattern 32a, and the WSi 2 layer pattern 33a.
Was formed.
【００３１】図４は、本実施例により得られたＨＴＯス
ペーサをトップビューで観察したＳＥＭ写真である。乾
式食刻工程で発生した副産物を熱処理により完全除去す
ることにより、ハンプ現象を示さない良好なＨＴＯスペ
ーサのプロファィルが得られた。図５は、ゲートの形成
工程において、本発明のように熱処理を遂行した場合と
従来のように熱処理を遂行しない場合とでゲートとパッ
ドポリシリコン間の漏洩電流（Leakage Current)を比較
したグラフである。図５で、横軸は漏洩電流を示し、縦
軸は累積分布を示す。本発明の方法により、急速熱処理
方法（図５で□と図示）または高真空アニーリング方法
（図５で△と図示）を利用して熱処理を遂行した場合に
は、従来の方法による場合（図５で○と図示）に比して
漏洩電流がはるかに少ないことが判る。FIG. 4 is an SEM photograph of the top view of the HTO spacer obtained in this example. By completely removing the by-product generated in the dry etching process by heat treatment, a good HTO spacer profile showing no hump phenomenon was obtained. FIG. 5 is a graph comparing leakage current (Leakage Current) between the gate and the pad polysilicon in the case of performing the heat treatment as in the present invention and in the case of not performing the heat treatment as in the prior art in the gate forming process. is there. In FIG. 5, the horizontal axis represents leakage current and the vertical axis represents cumulative distribution. According to the method of the present invention, when the heat treatment is performed using the rapid thermal processing method (shown as □ in FIG. 5) or the high vacuum annealing method (shown as Δ in FIG. 5), the conventional method (see FIG. 5) is used. It can be seen that the leakage current is much smaller than that of (○).
【００３２】以上、本発明を実施例をあげて説明した
が、本発明はこれに限定されず、本発明の範囲内で多様
な変形が可能である。Although the present invention has been described above with reference to the embodiments, the present invention is not limited to the embodiments and various modifications can be made within the scope of the present invention.
【００３３】[0033]
【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、半導体装置の任意の構造、特にポリサ
イドの乾式食刻過程で発生する副産物を効果的に取り除
くことができるので、後続する工程の信頼性を向上させ
て製造される半導体装置の収率を高めることができ、ま
た WSi2/ポリシリコン構造を有するゲート形成工程で、
食刻過程で発生する副産物を完全に取り除いて良好なプ
ロファィルを有するＨＴＯスペーサを形成することによ
り、ゲートと後続する工程で形成されるパッドポリシリ
コン間の漏洩電流を最小化させうる。As described above, according to the method of manufacturing a semiconductor device of the present invention, it is possible to effectively remove any structure of the semiconductor device, particularly by-products generated during the dry etching process of polycide. The reliability of the subsequent process can be improved and the yield of the semiconductor device to be manufactured can be increased, and the gate forming process having the WSi 2 / polysilicon structure can be performed.
By completely removing the by-products generated during the etching process to form the HTO spacer having a good profile, the leakage current between the gate and the pad polysilicon formed in the subsequent process can be minimized.
【図１】従来の WSi2/ポリシリコン構造のゲートの形成
方法を示す断面図である。FIG. 1 is a cross-sectional view showing a method of forming a gate having a conventional WSi 2 / polysilicon structure.
【図２】従来の方法によりゲートを形成するとき、食刻
過程で発生する副産物により発生する問題点を示す説明
図である。FIG. 2 is an explanatory view showing a problem caused by a by-product generated in an etching process when a gate is formed by a conventional method.
【図３】本発明による半導体装置の製造方法を示す断面
図である。FIG. 3 is a cross-sectional view showing the method of manufacturing a semiconductor device according to the present invention.
【図４】本発明による実施例により得られたＨＴＯスペ
ーサをトップビューで観察したＳＥＭ写真である。FIG. 4 is a top view SEM photograph of HTO spacers obtained in an example according to the present invention.
【図５】ゲートの形成工程において、本発明のように熱
処理を遂行した場合と従来のように熱処理を遂行しない
場合とでゲートとパッドポリシリコン間の漏洩電流を比
較した特性図である。FIG. 5 is a characteristic diagram comparing the leakage current between the gate and the pad polysilicon in the case of performing the heat treatment as in the present invention and in the case of not performing the heat treatment as in the prior art in the gate forming process.
１０ 半導体基板 １１ ゲート酸化膜 １２ ポリシリコン層 １２ａ ポリシリコン層パターン １３ WSi2層 １３ａ WSi2層パターン １４ ＨＴＯ層 １４ａ ＨＴＯパターン １５ フォトレジストパターン １６ 食刻副産物 １７ ＨＴＯスペーサ ２２ 副産物 ２３ ＨＴＯスペーサ ２４ パッドポリシリコン ２５ スリット ３０ 半導体基板 ３１ ゲート酸化膜 ３２ ポリシリコン層 ３２ａ ポリシリコン層パターン ３３ WSi2層（高融点金属シリサイド層） ３３ａ WSi2層パターン（高融点金属シリサイド層パ
ターン） ３４ 第１ＨＴＯ層（ＨＴＯ層） ３４ａ 第１ＨＴＯパターン（ＨＴＯパターン） ３５ フォトレジストパターン ３６ ＨＴＯスペーサ10 semiconductor substrate 11 gate oxide film 12 polysilicon layer 12a polysilicon layer pattern 13 WSi 2 layer 13a WSi 2 layer pattern 14 HTO layer 14a HTO pattern 15 photoresist pattern 16 etching byproduct 17 HTO spacer 22 byproduct 23 HTO spacer 24 pad poly Silicon 25 Slit 30 Semiconductor substrate 31 Gate oxide film 32 Polysilicon layer 32a Polysilicon layer pattern 33 WSi 2 layer (refractory metal silicide layer) 33a WSi 2 layer pattern (refractory metal silicide layer pattern) 34 First HTO layer (HTO layer) ) 34a First HTO pattern (HTO pattern) 35 Photoresist pattern 36 HTO spacer
【手続補正書】[Procedure amendment]
【提出日】平成７年３月２９日[Submission date] March 29, 1995
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図２[Name of item to be corrected] Figure 2
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図２】従来の方法によりゲートを形成するとき食刻過
程で発生する副産物により発生する問題点を示す説明図
であり、Ａは図１に示す従来の方法で得られたＨＴＯス
ペーサをトップビューで観察したＳＥＭ写真、Ｂは副産
物により生じたハンプ現象を示す断面図、Ｃはハンプ現
象により発生しうる後続する工程における問題点を示す
断面図である。FIG. 2 is an explanatory view showing the problems caused by by-products generated in the etching process when forming a gate in a conventional manner Ri, A is HTO scan obtained with the conventional method shown in FIG. 1
Top view SEM photograph of Pacer, B is by-product
Sectional view showing hump phenomenon caused by objects
Show problems in subsequent processes that can be caused by elephants
Ru sectional view der.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 永郁 大韓民国 京畿道 水原市 勸善区 九雲 洞 462番地 三煥アパート ９棟 801号 (72)発明者 呉 寛泳 大韓民国 京畿道 龍仁郡 器興邑 農瑞 里 山24番地 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kim Yongfu, Republic of Korea, Gyeonggi-do, Suwon City, Suwon-si, Kumun-dong 462 No. 462, Sanhe Apartment, No. 801 (72) Inventor, Wu Yuan, Republic of Korea, Gyeonggi-do, Yongin-gun No. 24, Nori Rui Satoyama
Claims (20)
リシリコン層を形成する段階と、 前記ポリシリコン層上に高融点金属シリサイド層を形成
する段階と、 前記ポリシリコン層および前記高融点金属シリサイド層
を乾式食刻してポリシリコン層パターンおよび高融点金
属シリサイド層パターンを形成する乾式食刻段階と、 前記乾式食刻段階で発生する少なくとも一つの副産物を
取り除くために前記結果物を熱処理する熱処理段階とを
含むことを特徴とする半導体装置の製造方法。1. A step of forming a polysilicon layer on an arbitrary lower structure on a semiconductor substrate, a step of forming a refractory metal silicide layer on the polysilicon layer, the polysilicon layer and the high melting point. A dry etching step of dry etching the metal silicide layer to form a polysilicon layer pattern and a refractory metal silicide layer pattern; and heat-treating the resultant material to remove at least one by-product generated in the dry etching step. A method of manufacturing a semiconductor device, comprising:
発生する前記副産物の沸点より高い温度で遂行されるこ
とを特徴とする請求項１記載の半導体装置の製造方法。2. The method of claim 1, wherein the heat treatment step is performed at a temperature higher than a boiling point of the by-product generated in the dry etching step.
徴とする請求項１記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the heat treatment is a rapid heat treatment.
ことを特徴とする請求項１記載の半導体装置の製造方
法。4. The method of manufacturing a semiconductor device according to claim 1, wherein the heat treatment is high vacuum annealing.
ることを特徴とする請求項１記載の半導体装置の製造方
法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the heat treatment is performed in a non-oxidizing atmosphere.
不活性ガスよりなることを特徴とする請求項５記載の半
導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5, wherein the non-oxidizing atmosphere is made of at least one inert gas.
びその混合物よりなる群から選択されたいずれか一つで
あることを特徴とする請求項６記載の半導体装置の製造
方法。7. The method of manufacturing a semiconductor device according to claim 6, wherein the inert gas is any one selected from the group consisting of nitrogen, argon and a mixture thereof.
層、TiSix 層、MoSix 層、TaSix 層およびCoSix 層より
なる群から選択されたいずれか一つの層からなることを
特徴とする請求項１記載の半導体装置の製造方法。8. The refractory metal silicide layer is WSi x
2. The method for manufacturing a semiconductor device according to claim 1, wherein the method comprises a layer, a TiSi x layer, a MoSi x layer, a TaSi x layer, and a CoSi x layer.
リシリコン層を形成する段階と、 前記ポリシリコン層上に WSi2 層を積層する段階と、 前記 WSi2 層上にＨＴＯ層を形成する段階と、 前記ＨＴＯ層を写真食刻してＨＴＯパターンを形成する
段階と、 前記ＨＴＯパターンを食刻マスクとして前記 WSi2 層お
よび前記ポリシリコン層を乾式食刻して WSi2 層パター
ンおよびポリシリコン層パターンを形成する乾式食刻段
階と、 前記乾式食刻段階で発生する副産物を取り除くために前
記乾式食刻段階で発生する前記副産物の沸点より高い温
度で前記乾式食刻段階で得られた結果物を熱処理する熱
処理段階とを含むことを特徴とする半導体装置の製造方
法。9. A step of forming a polysilicon layer on an arbitrary lower structure on a semiconductor substrate, a step of stacking a WSi 2 layer on the polysilicon layer, and a step of forming an HTO layer on the WSi 2 layer. Forming the HTO pattern by photo-etching the HTO layer, and dry-etching the WSi 2 layer and the polysilicon layer using the HTO pattern as an etching mask to form the WSi 2 layer pattern and the poly. A dry etching step of forming a silicon layer pattern, and a dry etching step at a temperature higher than a boiling point of the by-product generated in the dry etching step to remove a by-product generated in the dry etching step. And a heat treatment step of heat-treating the resultant product.
いずれか一つが含有された食刻ガスを使用して前記 WSi
2 層を食刻する段階と、 Cl2 、HBr 、He-O2 およびその混合物よりなる群から選
択されたいずれか一つが含有された食刻ガスを使用して
前記ポリシリコン層を食刻する段階とを含むことを特徴
とする請求項９記載の半導体装置の製造方法。10. The dry etching step uses the etching gas containing any one selected from the group consisting of SF 6 , Cl 2 and a mixture thereof.
Comprising the steps of etching the second layer, Cl 2, HB r, etching the the He-O 2 and the polysilicon layer using any one is contained etching gas selected from the group consisting of a mixture thereof 10. The method of manufacturing a semiconductor device according to claim 9, further comprising:
特徴とする請求項９記載の半導体装置の製造方法。11. The method of manufacturing a semiconductor device according to claim 9, wherein the heat treatment is a rapid heat treatment.
ることを特徴とする請求項９記載の半導体装置の製造方
法。12. The method of manufacturing a semiconductor device according to claim 9, wherein the heat treatment is high vacuum annealing.
℃の温度範囲で遂行されることを特徴とする請求項１１
記載の半導体装置の製造方法。13. The rapid thermal processing is about 500 ° C. to 800 ° C.
12. The method according to claim 11, wherein the temperature range is ° C.
A method for manufacturing a semiconductor device as described above.
遂行されることを特徴とする請求項１１記載の半導体装
置の製造方法。14. The method of claim 11, wherein the rapid thermal processing is performed for about 10 seconds to 30 seconds.
７００℃の温度範囲で遂行されることを特徴とする請求
項１２記載の半導体装置の製造方法。15. The high vacuum annealing is performed at 500.degree.
13. The method for manufacturing a semiconductor device according to claim 12, wherein the temperature is 700 [deg.] C.
間遂行されることを特徴とする請求項１２記載の半導体
装置の製造方法。16. The method according to claim 12, wherein the high vacuum annealing is performed for 1 to 5 minutes.
行されることを特徴とする請求項９記載の半導体装置の
製造方法。17. The method of manufacturing a semiconductor device according to claim 9, wherein the heat treatment is performed in a non-oxidizing gas atmosphere.
一つの不活性ガスよりなることを特徴とする請求項１７
記載の半導体装置の製造方法。18. The non-oxidizing gas atmosphere comprises at least one inert gas.
A method for manufacturing a semiconductor device as described above.
よびその混合物よりなる群から選択されたいずれか一つ
であることを特徴とする請求項１８記載の半導体装置の
製造方法。19. The method of manufacturing a semiconductor device according to claim 18, wherein the inert gas is any one selected from the group consisting of nitrogen, argon, and a mixture thereof.
リコン層、WSi2層および第１ＨＴＯ層を順次に形成する
段階と、 前記第１ＨＴＯ層を写真食刻して第１ＨＴＯパターンを
形成する段階と、 前記第１ＨＴＯパターンを食刻マスクとして前記ゲート
酸化膜が露出されるまで前記WSi2層および前記ポリシリ
コン層を乾式食刻してWSi2層パターンおよびポリシリコ
ン層パターンを形成する乾式食刻段階と、 前記乾式食刻段階で発生する副産物を取り除くために前
記乾式食刻段階で発生する前記副産物の沸点より高い温
度で前記乾式食刻段階で得られた結果物を熱処理する熱
処理段階と、 前記熱処理段階で得られた結果物の全面に第２ＨＴＯ層
を形成した後に前記第２ＨＴＯ層を異方性食刻すること
により、前記第１ＨＴＯパターン、前記WSi2層パターン
および前記ポリシリコン層パターンの側面にＨＴＯスペ
ーサを形成する段階とを含むことを特徴とする半導体装
置の製造方法。20. A step of sequentially forming a gate oxide film, a polysilicon layer, a WSi 2 layer and a first HTO layer on a semiconductor substrate, and a step of photo-etching the first HTO layer to form a first HTO pattern. , dry etching step of forming the said WSi 2 layer and the polysilicon layer by dry etching the WSi 2 layer pattern and the polysilicon layer pattern to the gate oxide film is exposed a second 1HTO pattern as an etch mask A heat treatment step of heat-treating the resultant product obtained in the dry etching step at a temperature higher than the boiling point of the by-product generated in the dry etching step to remove by-products generated in the dry etching step, After the second HTO layer is formed on the entire surface of the resultant obtained in the heat treatment step, the second HTO layer is anisotropically etched to obtain the first HTO pattern and the WSi 2 layer pattern. A step of forming an HTO spacer on a side surface of the polysilicon layer pattern and a turn, and a method of manufacturing a semiconductor device.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930032280A KR970009974B1 (en) | 1993-12-31 | 1993-12-31 | Manufacturing method of semiconductor device |
| KR1993P32280 | 1993-12-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07254602A true JPH07254602A (en) | 1995-10-03 |
| JP3652392B2 JP3652392B2 (en) | 2005-05-25 |
Family
ID=19375146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33895494A Expired - Lifetime JP3652392B2 (en) | 1993-12-31 | 1994-12-28 | Manufacturing method of semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3652392B2 (en) |
| KR (1) | KR970009974B1 (en) |
| TW (1) | TW262567B (en) |
-
1993
- 1993-12-31 KR KR1019930032280A patent/KR970009974B1/en not_active IP Right Cessation
-
1994
- 1994-12-28 TW TW083112299A patent/TW262567B/zh active
- 1994-12-28 JP JP33895494A patent/JP3652392B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW262567B (en) | 1995-11-11 |
| JP3652392B2 (en) | 2005-05-25 |
| KR970009974B1 (en) | 1997-06-19 |
| KR950021193A (en) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4545116A (en) | Method of forming a titanium disilicide | |
| JP4996781B2 (en) | Method for forming an improved cobalt silicide layer on an integrated circuit structure using two capping layers | |
| KR100302894B1 (en) | Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture | |
| US5674782A (en) | Method for efficiently removing by-products produced in dry-etching | |
| US6693038B1 (en) | Method for forming electrical contacts through multi-level dielectric layers by high density plasma etching | |
| US6277736B1 (en) | Method for forming gate | |
| JP2004140315A (en) | Manufacturing method for semiconductor device using salicide process | |
| JPH08274100A (en) | Wiring forming method | |
| JPH07202189A (en) | Manufacture of semiconductor device | |
| JPH07254602A (en) | Manufacture of semiconductor device | |
| US6096645A (en) | Method of making IC devices having stable CVD titanium nitride films | |
| KR0161880B1 (en) | Method for forming fine titanium nitride film and method for fabricating semiconductor element using the same | |
| KR20010057070A (en) | Method for forming gate electrode of semiconductor device with cobalt silicide | |
| KR100525119B1 (en) | Method of fabricating gate | |
| KR100290778B1 (en) | Gate formation method of semiconductor device | |
| JP3105508B2 (en) | Refractory metal silicide coating to protect multilayer polycide structures | |
| JP2004119754A (en) | Wire, manufacturing method of wire, semiconductor device, and manufacturing method thereof | |
| JPH041497B2 (en) | ||
| JPH08139056A (en) | Method of manufacturing semiconductor device having ti silicide layer | |
| JP3187020B2 (en) | Method for manufacturing semiconductor device | |
| JP2000106398A (en) | Contact in integrated circuit and manufacture thereof | |
| KR100353528B1 (en) | method of forming gate electrode of semiconductor device | |
| JPH06232155A (en) | Manufacture of semiconductor device | |
| JP3178867B2 (en) | Method for manufacturing semiconductor device | |
| JPH07183515A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |