JPH07253946A

JPH07253946A - モータ車両電子装置

Info

Publication number: JPH07253946A
Application number: JP1402695A
Authority: JP
Inventors: Alexis Martin; マルタンアレクシス
Original assignee: Koninklijke Philips Electronics NV; Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1994-02-02
Filing date: 1995-01-31
Publication date: 1995-10-03
Also published as: DE69512443T2; DE69512443D1; EP0666199B1; EP0666199A1

Abstract

(57)【要約】【目的】モータ車両内の装置に有能なインターフェー
ス回路を提供する。【構成】各々が少なくとも１個のマイクロコントロー
ラμＣと内部通信を行うバスＩ２Ｃとを具えている別々
のアプリケーションを装置が含んでいる。それらアプリ
ケーションはＶＡＮバスにより連接され、各アプリケー
ションはＩ２ＣバスとＶＡＮバスの間にインターフェー
ス回路ＢＡＭを具えている。アプリケーションの素子が
読取器である場合は、各データ項目が受信された後にＩ
２Ｃバス上に受信肯定応答を返送し、読取器が充分なデ
ータを受信してしまった時に受信肯定応答を返送しない
ことで通信文を停止する。本発明によると、マスター素
子は全部のデータが実際に取得されてしまったことを意
味する、通信文の受信の後に慣習的なＩ２Ｃフレームを
返信する手段を設けられ、スレーブインターフェース回
路はそのＩ２Ｃフレームの受信を解釈する手段を設けら
れている。インターフェース回路ＢＡＭは更に動的管理
受信メモリを設けられている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各々が少なくとも１個
のマイクロコントローラと種々のその他の構成要素とア
プリケーション内の構成要素の間の連絡を行う第１の逐
次型バスとを具えている、アプリケーションと呼ばれる
複数のデバイスと、これも逐次型ではあるが、前記第１
のバスとは異なる前記アプリケーション自身の中でのア
プリケーション用の連絡を行う第２のバスと、各アプリ
ケーションの中で、通信文用受信ランダムアクセスメモ
リが設けられ且つ前記第１のバスと前記第２のバスとの
間に連絡を行うインターフェース回路と、を含んでいる
モータ車両電子装置に関するものである。

【０００２】

【従来の技術】そのような装置は、各デバイスに割り当
てられる多くの接続を使用することを回避しながら、種
々の電気的デバイスの制御と管理との双方又はいずれか
一方を行うためにモータ車両に使用されている。一つの
アプリケーショウン内と複数のアプリケーション間との
双方に同じ型のバスを用いることが予想され得る。少な
くとも１個のそのような態様が（ルノー自動車製造会社
からの「サフラン」型のある種の変形において）存在
し、そのものでは各々Ｉ２Ｃ型の内部バスを所有するア
プリケーション（例えばディスプレーユニット、カーラ
ジオ、「コンパクトディスク」プレーヤー、無線電話、
ナビゲーションシステム等）がこれもＩ２Ｃ型のバスに
より一緒に連接されており、充分な雑音免疫性を得るた
めに、アプリケーション相互のＩ２Ｃバスはシールドさ
れねばならず、これは高価である。この理由のために、
各バスがそれ自身の特性を有するのだから、２個の異な
るバス（例えばＶＡＮバス及びＩ２Ｃバス）を用いるこ
とが今や好ましく、すなわち雑音免疫性によりＶＡＮバ
スはアプリケーションの間の「外部」使用により良く適
合されるのに対して、Ｉ２Ｃバスはその特性と集積回路
の入力／出力との両立性によって、アプリケーション内
の「内部」使用に一層良く適合される（Ｉ２Ｃバス型の
バスにより制御できるますます「利口な」集積回路モデ
ルが存在し、すなわち一体化された入力／出力インター
フェースを含んで、それがＩ２Ｃバスを介して互いに直
接に、例えば全部の種類のメモリ、ラジオ同調回路等と
通信することを許容する）。

【０００３】２バス装置は（住友電装株式会社の）欧州
特許出願第EP0451825 号から既知である。この書類によ
り説明された装置は速度が異なる２個のバスを含んでお
り、一方の低速バスラインは「ＩＣ制御」と呼ばれるあ
る種のマイクロコントローラによってアプリケーション
内に設置される命令を与えるためにアプリケーションに
置かれているのに対して、他方の高速バスラインは「電
子的制御ユニット」と呼ばれる全部のアプリケーション
に対して種々の制御素子を相互接続するために車両の客
室内に置かれている。インターフェース回路は高速バス
と一つのアプリケーションに割り当てられた各低速バス
との間に置かれている。

【０００４】そのような装置は、近代的な車両に使用さ
れるために増加され得て、そこでは電気的デバイスのオ
ン／オフ制御装置を有することのみならず、特にオーデ
ィオ装置のような娯楽アプリケーション内の電気的デバ
イスに関係する複雑な機能を実行すること、及びその上
それらの間の情報交換することを可能にすることが望ま
しい。この型に関しては、既知のインターフェース回路
が図１により代表されている。その図は（フィリップス
半導体会社により市販されている）ＰＣＣ１００８Ｔ回
路を含んでおり、それはマイクロプロセッサ（μＰＢ
ＡＭ）とＶＡＮ（Vehicle Area Networkに対応する頭文
字ＶＡＮ）型の自動車型バスとの間のインターフェース
を与えるように企図されている。このＰＣＣ１００８Ｔ
回路は送信回路（ＴＲＡＮＳ）によりＶＡＮバスへ連接
されて、且つ並列接続により問題であるマイクロプロセ
ッサ（μＰＢＡＭ）の並列ポートへ連接されており、
そのマイクロプロセッサはインターフェースとしての用
途に供され、且つ今度はＩ２Ｃバスによりアプリケーシ
ョンのマイクロコントローラ（μＰ applic）へ連接さ
れている。このＰＣＣ１００８Ｔ回路は、インターフェ
ースとしては、読取のために直接アクセスできる４個の
レジスタと書込のために直接アクセスできる４個のレジ
スタとを有する、メモリによって組織された周辺ユニッ
トとしてのマイクロプロセッサに見える。それは更にそ
の上順番に用いられる２個のＶＡＮフレーム受信レジス
タを持っている。このインターフェース回路の構造は比
較的複雑である。

【０００５】

【発明が解決しようとする課題】本発明は、自動車特定
バスとアプリケーションの内部マイクロコントローラと
の間の連絡に高度の知能を与え、且つそれ自身アプリケ
ーションのマイクロコントローラへ連接された、アプリ
ケーションの外部バスと逐次型内部バスとの間の接続を
直接与えるるインターフェース回路を供給することを提
案している。

【０００６】

【課題を解決するための手段】この目的のために、本発
明による装置は、マスターとして働いてスレーブインタ
ーフェース回路内の通信文を構成しているデータを読み
取る場合に受信された各データ項目の後に受信肯定応答
を返送し、要求したデータが得られたり、もはや読み取
る必要がない場合に受信肯定応答を返送しないことによ
り通信文を停止する手段がマイクロコントローラに設け
られており、更に通信文の完全な受信の後にマイクロコ
ントローラが全部のデータを取得したことを意味するＩ
２Ｃフレームを送る手段がマイクロコントローラに設け
られており、且つ送信中にそのようなＩ２Ｃフレームの
受信を解釈するための手段が更にスレーブインターフェ
ース回路に設けられていることで顕著である。

【０００７】本発明はなかんずく同じインターフェース
回路内で電気的消去書込可能(EEP)ＲＯＭ型プロトコル
を、通信回路必要条件と組み合わせる思想に基礎を置い
ている。

【０００８】このインターフェース回路は、メモリが循
環すると考えて、それぞれ読取と書込とに利用できる範
囲を限定する指針を受信メモリへ伝えられる仕事の達成
を基礎としてあらゆる瞬間に更新される２個のアドレス
指針によって、インターフェース回路の受信ランダムア
クセスメモリに用いられるべき範囲を規定するための手
段を好都合に設けられている。このことがこのインター
フェース回路に少ないランダムアクセスメモリにより働
くことを許容し、この型のメモリはシリコン表面範囲の
点で高価である。

【０００９】要求ラインと呼ばれるラインが、新しい情
報がマイクロコントローラにより取得されねばならぬ場
合にマイクロコントローラに知らせるために、インター
フェース回路とマイクロコントローラとの間に存在して
おり、インターフェース回路はこの要求ラインを活性化
するための手段を好都合に含んでおり、そのための要求
がマイクロコントローラによりなされた場合に、いつで
もフレームがことによるとプログラム可能な予定された
時間の間外側から受信されない。

【００１０】他のアプリケーションのうちの１個が分離
されるかどうかを検出することが望ましい場合に、アプ
リケーションのマイクロコントローラにおける仕事を監
視するために意図された時間測定手段を節約することを
これが可能にする。

【００１１】

【実施例】他のもっと詳細な態様と同時に本発明のこれ
らの態様が、以下の制限しない実施例の記述の力でもっ
と明らかになるであろう。

【００１２】図１により表現された従来技術はすでに上
に記載された。

【００１３】図２により表現された装置は、「applicat
ion 1 」、「application 2 」、及び「application 3
」と呼ばれる別々のデバイス（アプリケーション）を
含んでいる。１個のアプリケーション内にはそのアプリ
ケーションの内部素子、特に１個又はそれ以上のマイク
ロコントローラ「μＣ１」、「μＣ２」及び種々の専門
化された集積回路「ＩＣ１」、「ＩＣ２」、…、「ＩＣ
ｎ」を相互接続するためのＩ２Ｃ型相互接続バスがあ
る。application 1, application 2, application3 は
前記のＩ２Ｃバスと異なる「ＶＡＮ」と呼ばれるバスに
よって互いに相互接続されている。２個のＩ２ＣとＶＡ
Ｎバスとの間には、ＶＡＮバスとＩ２Ｃバスとの間に置
かれた、（Bus Adaptor Moduleすなわちバスアダプタモ
ジュールのための）インターフェース回路ＢＡＭが設け
られている。更にその上新しい情報がマイクロコントロ
ーラにより取得されねばならぬ場合にマイクロコントロ
ーラへ知らせるために、ＭＲＱ（Master Requestに対応
する頭文字）と呼ばれるラインがＢＡＭインターフェー
ス回路とマイクロコントローラμＣとの間に設けられ、
幾つかの新しい情報又はマスターマイクロコントローラ
へ転送されるべきＶＡＮフレームがある場合には、その
ラインはＢＡＭインターフェース回路により活性化さ
れ、且つ中断のための全部の理由が処理されてしまった
場合には、そのラインは消勢される。

【００１４】本発明はＢＡＭインターフェース回路に関
するものである。ＢＡＭインターフェース回路は、一方
では、１個のアプリケーション内に含まれる１個又は複
数個のマイクロコントローラμＣ１、μＣ２間の通信を
許容してＩ２Ｃバスにより通信し、他方ではＶＡＮバス
により通信する。

【００１５】ＶＡＮバスは「フレーム」と呼ばれる情報
のブロックを伝達する直列型差動バスである。ＶＡＮバ
スの全部のフレームがＩＳＯ標準（ISO/TC 22/WG 1）に
よりあらかじめ定められた同じ構造を有している。この
バスはディジタル信号とこのディジタル信号の相補信号
とをそれぞれ輸送する２個の導体を含み、それが雑音に
対するより良い抵抗をもたらす。ＶＡＮ信号フレーム
は、開始において特有のフレームの開始コードと、それ
からフレームの宛て先アドレスを指定する識別フィール
ドと、なかんずく通信モード（書込又は読取、受信及び
要求されたか否かの肯定応答通信文、通信文の性質）を
指示する制御フィールドと、正当なデータフィールド
と、フレーム内の誤りを検出するために用いられ且つ全
部の通信文の内容に従って計算されたワードを含んでい
る冗長度チェックフィールドと、データ終了コードと、
受信肯定応答のためにことによると設けられる期間、及
びフレーム終了コードとを有する、幾つかの連続するフ
ィールドを具えている。クロックラインが無いと言う事
実によって、いわゆる「マンチェスター」コーディング
が用いられ、これは、１個の通常のビットが第１と第２
のタイムユニットの間の遷移により２個のタイムユニッ
ト（一つのタイムユニットは非マンチェスターコード化
されたビットのタイムユニットである）にわたってコー
ド化されるコード化であって、この遷移はビットの論理
値に従って０から１まで又は１から０までである。ＶＡ
Ｎ標準においては、４個のうちの１ビットがマンチェス
ターコード化され、従ってクロックパルスとして用いら
れ得る遷移を周期的に生じる。

【００１６】Ｉ２Ｃバスも集積回路の間の集積回路の相
互接続に特に適合される標準バスである。Ｉ２Ｃバスは
８ビットワードを有する２個の双方向性逐次型ラインを
含んでおり、一方のラインはデータに供され、且つ他方
はクロックに供される。バスへ連接された各構成要素は
独特のアドレスによってアドレス可能であり、単純なマ
スター／スレーブ関係がそれらの間に存在する。

【００１７】ＶＡＮバスとＩ２Ｃバスとは双方とも、優
性状態と劣性状態との、二つの状態を有するバスであ
る。劣性状態はそのバスが「浮動」のままである場合に
そのバスが取る状態であるのに対して、優性状態はその
バスへ連接されたモジュールにより課せられる。それら
はまた双方とも、二つのマスターが一緒にデータ転送を
開始した場合にデータ悪化を防止するために衝突検出プ
ロトコルを与えるマルチマスターである。フレームの特
定フィールドでのビット毎の仲裁はこの目的のために設
けられて、それに従って最初に劣性状態を供給し且つ他
方のマスターにより課せられた優性状態により否認され
たこの状態を理解するマスターが、優先権を失う。

【００１８】ＢＡＭインターフェース回路は送信素子Ｔ
Ｒと管理素子ＩＣとから構成されている。送信素子ＴＲ
はＶＡＮフレームの送信／受信を実行し、特に２個の相
補的導体により与えられる冗長度に基づいて一定の誤り
を検出する。管理素子ＩＣは管理素子に到達するＩ２Ｃ
フレームを理解するため及びそれらＩ２Ｃフレームによ
りことによると要求される動作、例えばＩ２Ｃフレーム
をＶＡＮフレームに変換すること及び送信素子により送
信されたＩ２Ｃフレームを有すること、を実行するため
の手段を設けられている。管理素子ＩＣはまた、送信素
子ＴＲから発生するＶＡＮフレームを変換して、且つそ
れらをＩ２Ｃバスへ送信するための手段と、アプリケー
ションのマイクロコントローラへＶＡＮバスでの誤りを
報告するための手段とをも設けられている。問題の手段
は、ここでは本質的にソフトウエアの形態で作られる。

【００１９】Ｉ２Ｃバス上では、マスター又はスレーブ
のいずれもの素子を接続することが可能である。普通１
個の素子、すなわちマイクロコントローラはその素子が
同期し、送信を開始し、且つ停止するＩ２Ｃバスのマス
ターである。その他の素子はスレーブである。それにも
かかわらず、幾つかのマスターは個別のマスターを有す
る構成でのスレーブでもあり得る。これは、例えば、図
の「application1」におけるように、双方ともマスター
であり得る２個のマイクロコントローラμＣ１及びμＣ
２を含んだラジオ受信アプリケーションにおける場合で
あってもよい。ＢＡＭインターフェース回路は常にスレ
ーブである。

【００２０】このマイクロコントローラがいわゆる電気
的消去書込可能ＲＯＭであるＩ２Ｃコンパチブルメモリ
に関係するのと同じ方法でＢＡＭインターフェース回路
に関係している。もっと詳細に対しては、例えば、ＰＣ
Ｆ８５８１と符号を付された（フィリップス半導体会社
により市販されている）電気的消去書込可能ＲＯＭメモ
リに対する文書を参照されてもよい。原理的には、同じ
種類のアドレス指定と同じＩ２Ｃフレームフォーマット
とがＢＡＭインターフェース回路からの情報を読み取る
ためと、ＢＡＭインターフェース回路へ情報を送信する
ためとに用いられる。ＢＡＭインターフェースデバイス
の基本的相互作用モードが、前述のように、ＰＣＣ１０
０８Ｔ集積回路の指定を部分的に反復する。

【００２１】受信ランダムアクセスメモリ（バッファメ
モリ）がＢＡＭインターフェース回路の成分ＩＣ内に設
けられる。この成分では、そのアプリケーションへ接続
された各設備項目の代わりに、長さが送信アプリケーシ
ョンに依存する通信文を受信するために充分なメモリを
有することが必要である。ＢＡＭインターフェース回路
では、他のアプリケーションから生じる受信ＶＡＮフレ
ームのためのバッファメモリが動的に管理され、すなわ
ち、前述のように、管理が静的であるＰＣＣ１００Ｔ集
積回路と接触して、バッファメモリの大きさが記録され
た通信文の長さに依存して可変である。バッファメモリ
は、ＶＡＮフレームがマスターマイクロコントローラに
より読み取られるように準備されている読取範囲と呼ば
れる範囲と、外部から新しいフレームが受信され得る書
込範囲と呼ばれる範囲とを含んでいる。交換の流れが読
取部分の大きさと書込部分の大きさとを決定し、フレー
ムが書込範囲内に置かれるとすぐに、前記のフレームを
含むこの範囲の部分が読取範囲となり、且つそれでこの
読取範囲がその量だけ増加し、且つ書込範囲が同じ量だ
け減少する。所定の瞬間にこれらの範囲を定義するため
に、２個の指針ＡＤ１とＡＤ２とが設けられ、メモリが
循環すると考えて（それは、詳細には最大アドレス＋１
の値が最小アドレスの値と等しいことを意味する）、そ
れらの指針がそれぞれ読取と書込とに利用できる範囲を
限定する。読取アドレスは、アドレスを増加する点で
は、ＡＤ１とＡＤ２との間（ＡＤ２は含まず）に定義さ
れる。それでマイクロコントローラμＣはスレーブイン
ターフェース回路のメモリ内を確実に読み取り得る。読
取範囲は、この範囲内に含まれる情報が適切であり、且
つマスター素子により読み取られた最初のバイトが読み
取られるべきバイトの数をマスター素子の目的として定
義するような方法で、スレーブ素子（インターフェース
回路）により定義される。それにもかかわらず、マスタ
ー素子が指針ＡＤ２を越えてスレーブ素子のメモリの読
み取りを継続することを試みる場合には、スレーブ素子
はそれ自身のアドレス指針をもはや増加せず、データラ
インが開放されて（劣性状態）、且つ、それからマスタ
ーが毎回十進値２５５を読み取る。

【００２２】読み取られるべき新しい情報がスレーブ素
子により準備され、且つこの情報が使用できるようにな
ったらすぐに、読取範囲内の情報がマスター素子により
読み取られていない場合に、読み取られるべき範囲の長
さ上の情報とアドレスＡＤ２とが読み取られるべき新し
いフレームが存在することをマスター読取器へ指示する
ために更新される。対照的に、所定の情報長さがマスタ
ー素子によりすでに読み取られてしまった場合には、読
取と書込とのためにそれぞれ利用できる範囲の間の新し
い境界線を指示するために、アドレスＡＤ２のみが更新
される。読取範囲はＡＤ２＝ＡＤ１−１まで拡大されて
もよい。空虚なバッファメモリの場合を見分けるため
に、少なくとも１バイトが書込範囲内に残される。ＡＤ
２＝ＡＤ１−１の場合には、インターフェース回路の成
分ＩＣがもはやＶＡＮフレームを受信できずかつ到着す
るフレームを拒絶する。

【００２３】種々の「サービス」が準備される。それら
は全部の可能な「ＶＡＮ」サービスを満たす目的のため
に、ＶＡＮ標準を広範にカバーしなくてはならない。サ
ービスはＢＡＭインターフェース回路への内部的なサー
ビス、例えばＶＡＮラインの状態を意味してもよい。な
かんずく、「伝達」サービスが存在し、そのサービスは
とりわけ、識別フィールドを含んでいる、変数としての
ＶＡＮフレームを有している。このフレームの識別子が
そのアプリケーションの受信構成に含まれている場合
に、且つその場合のみに、アプリケーションがＶＡＮフ
レームを受信するであろう。

【００２４】Ｉ２Ｃフレームは図３と図４とにより表現
される一般構造を有している。

【００２５】図３は、例えば、マイクロコントローラか
らＢＡＭインターフェース回路までのデータ転送通信文
を表現している。この通信文は、Ｉ２Ｃ標準による通信
文開始コード（St）と（すなわち、クロックラインが高
い間はデータラインが下向きの遷移を現す）、この例で
はＢＡＭインターフェース回路のアドレスである１個の
宛て先アドレスバイト（Write adr) と、ＢＡＭインタ
ーフェース回路の部分上の受信肯定応答（Ａ）のための
１ビットと、要求されたサービスの番号用の１バイト
（Serv n⁰) と、再び受信肯定応答（Ａ）のための１ビ
ットと、第１データバイト（Data 1）と、受信肯定応答
（Ａ）のための１ビットと、第２データバイト（Data
2）と、等を含んでおり、この通信文はＩ２Ｃ標準によ
る通信文終了コード（Sp）により（クロックラインが高
い間はデータラインが上向きの遷移を現す）集結され
る。各データバイト（Data 1, Data 2, 等）は要求され
たサービスのパラメータに対応する。

【００２６】図４は、先の通信文に似ているが、マイク
ロコントローラによりＢＡＭインターフェース回路内に
読み取られた通信文によって追従された通信文を表現し
ている。この通信文は、図３の通信文におけるのと似た
通信文開始コード（St）と、宛て先アドレスバイト、す
なわちＢＡＭインターフェース回路が書き込むことを望
むマイクロコントローラのアドレス（Write adr) と、
マイクロコントローラからの受信肯定応答（Ａ）のため
の１ビットと、要求されたサービスの番号用の１バイト
（Serv n⁰)、及び再び受信肯定応答（Ａ）のための１ビ
ットを含んでいる。データがインターフェース回路へ送
信された後に（表現されてない）、「停止」コードが
「再開始」コード（Rs）により置き換えられる。そのよ
うな「再開始」手順がマスターとスレーブとの間の通信
の方向の変換を許し、スレーブへの書込の後に、「再開
始」条件に続く「読取アドレス」を使用することにより
マスターがスレーブを読み取る。しかしながら、「開
始」により追従される「停止」条件も、停止の後に不活
性な状態のラインを退去することにより可能であり、も
う一つのマスターがことによるとＩ２Ｃバス上の導線を
取ることを許され得るのに対して、書込の後にそれが待
機のままにされている間スレーブと話し得なくすること
がもう一つのマスターに対して必要である。「再開始」
コード（Rs）は、読取が今要求されたことをさらに指示
する新しいアドレス（Read adr）と、マイクロコントロ
ーラからの受信肯定応答（Ａ）のための１ビットと、第
１データバイト（Data 1) と、受信肯定応答（Ａ）のた
めの１ビットと、等により追従される。

【００２７】受信肯定応答（Ａ）が送信されてしまった
あらゆるバイトが受信者により取得されたと送信者によ
り考えられ、且つインターフェース回路の成分ＩＣがそ
のメモリのアドレス指針を増加する。受信肯定応答が送
信されなかったあらゆるバイトは、受信者により取得さ
れないと考えられる。アドレス指針はその時増加されな
い。

【００２８】マスターが所望のデータを得なかった場
合、又はマスターがもはやデータを受信する準備ができ
ない場合は、マスターは受信肯定応答（NA）を送信しな
いことにより通信文を停止し、且つそれから通信文は通
信文終了コード（Sp）により終結される。この方法の作
業が不明瞭さに導き、バイトが不正確に受信された場合
には、これも受信肯定応答の不在を生じ得る。この理由
に対して、「一般肯定応答」又は「実用的肯定応答」と
呼ばれる受信肯定応答も設けられ、すなわち、マスター
素子がスレーブ素子から全部のデータバイトを受信して
しまった時に、マスター素子がスレーブ素子に、全部の
データが取得されてしまったこと、及びスレーブ素子が
今や全部の読み取られたデータを更新又は消去できるこ
とを意味する慣習的なＩ２Ｃフレームを送信する。それ
故に、一旦マスター素子がスレーブ素子のメモリからの
読取を実行してしまい、且つマスター素子が一般的受信
肯定応答を送った後に、その時及びその時のみにスレー
ブ素子の読取メモリが更新され得る。アドレスＡＤ１
は、マスター素子により読み取られた最後のバイトの位
置＋１へ動かされる。あらゆるものが読み取られてしま
った場合には、ＡＤ２＝ＡＤ１である。欠陥のある受信
の場合には、スレーブの読取アドレスにより追従される
新しい開始条件が同じバイトを再読み取りすることを可
能にする。開始以来のＢＡＭインターフェース回路から
の所望の情報を再び得るために、マイクロコントローラ
はサービスの番号を再要求もできる。

【００２９】数あるサービスの中で一つのサービスは、
Ｉ２ＣバスがマイクロコントローラμＣからＢＡＭイン
ターフェースへ一般構成データを転送するサービスであ
る。この構成の転送の前に、インターフェース回路の０
リセットが実行されねばならない。さもないと、このサ
ービス要求は承認できない（無受信肯定応答）。この構
成（構成を定義するワードのビット）の変形の中に、
「EtatSite」と呼ばれる１個のビットが現れて、フレー
ムが予定された、プログラムできるか又はプログラムで
きない時間の間に、外部から受信されなかった毎回、イ
ンターフェース回路によりＭＱＲラインが活性化される
べきか又は活性化されるべきでないかを規定する。この
手順は、送信されたフレームと受信されたフレームの間
の差別を生じない診断論理回路によって、ＶＡＮフレー
ムを観察することにある手順と異なっている。ＭＲＱラ
インの活性化が、マスターによるインターフェース回路
の状態の読取と、対応する受信肯定応答の送信とをトリ
ガーする。受信肯定応答が受信されてしまったら直ち
に、ＭＲＱラインがインターフェース回路により開放さ
れ、「EtatSite」ビットが状態レジスタ内で０へリセッ
トされる。

【００３０】本発明はＶＡＮバスと呼ばれるバスと一緒
に上述されてきたが、本発明が自動車用の他の逐次型バ
ス、例えば（自動車製造者フォルクスワーゲン及びメル
セデスにより開発された）ＣＡＮ型のバス又は（自動車
製造者ＢＭＷにより開発された）Ｉ‐バスと呼ばれる型
のバスにも適合することは明らかである。

【図面の簡単な説明】

【図１】従来技術のＶＡＮバス用のアダプタを図式的に
表現している。

【図２】本発明によるインターフェース回路を使用する
装置を表現している。

【図３】通信フレーム構造を図式的に表現している。

【図４】通信フレーム構造を図式的に表現している。

【符号の説明】

Ａ受信肯定応答用ビット Application 1 〜Application 3 デバイスすなわちア
プリケーションＢＡＭインターフェース回路 Data 1〜Data n データＩ２ＣＩ２ＣバスＩＣ管理素子ＩＣ１〜ＩＣｎ専門化された集積回路ＭＲＱライン NA 受信肯定応答ＰＣＣ１００８ＴＰＣＣ１００８Ｔ回路 Read adr 新しいアドレス Rs 再開始コード Serv n⁰要求されたサービスの番号用バイト Sp 通信文終了コード St 通信文開始コードＴＲ送信素子ＴＲＡＮＳ送信回路ＶＡＮ自動車型バス Write adr 宛て先アドレス μＣ１，μＣ２マイクロコントローラ μＰ applic マイクロコントローラ μＰＢＡＭマイクロプロセッサ

Claims

【特許請求の範囲】

【請求項１】 ‐各々が、少なくとも１個のマイクロコ
ントローラと種々のその他の構成要素とアプリケーショ
ン内の構成要素の間の連絡を行う第１の逐次型バスとを
具えている、アプリケーションと呼ばれる複数のデバイ
スと、 ‐これも逐次型ではあるが、前記の第１バスとは異な
る、前記アプリケーション自身の中でのアプリケーショ
ン用の連絡を行う第２のバスと、 ‐各アプリケーションの中で、通信文用受信ランダムア
クセスメモリが設けられ且つ前記第１のバスと前記第２
のバスとの間で連絡を行うインターフェース回路と、を
含んでいるモータ車両電子装置において、マスターとして働いてスレーブインターフェース回路内
の通信文を構成するデータを読み取る場合に受信された
各データ項目の後に受信肯定応答を返送し、要求したた
データが得られたり、もはや読み取る必要のない場合に
受信肯定応答を返送しないことにより通信文を停止する
手段がマイクロコントローラに設けられており、更に通
信文の完全な受信の後にマイクロコントローラが全部の
データを取得したことを意味するＩ２Ｃフレームを送る
手段がマイクロコントローラに設けられており、且つ送
信中ににそのようなＩ２Ｃフレームの受信を解釈するた
めの手段が更にスレーブインターフェース回路に設けら
れていることを特徴とするモータ車両電子装置。
【請求項２】請求項１記載のモータ車両電子装置にお
いて、メモリが循環すると考えて、それぞれ読取と書込とに利
用できる範囲を限定する指針を受信メモリへ伝えられる
仕事の達成を基礎としてあらゆる瞬間に更新される２個
のアドレス指針によって、インターフェース回路の受信
メモリに用いられるべき範囲を規定する手段が前記イン
ターフェース回路に設けられていることを特徴とするモ
ータ車両電子装置。
【請求項３】新しい情報がマイクロコントローラによ
り取得されねばならない場合にマイクロコントローラへ
知らせるために、前記インターフェース回路と前記マイ
クロコントローラとの間へ要求ラインと呼ばれるライン
が設けられる請求項１又は２のいずれかに記載のモータ
車両電子装置において、前記インターフェース回路が前記要求ラインを活性化す
るための手段を含み、それに対する要求が前記マイクロ
コントローラによりなされた場合に、ことによるとプロ
グラムできる予定された時の間はいつもフレームが外側
から受信されないことを特徴とするモータ車両電子装
置。