JPH07249622A - 半導体基板及びその製造方法及び半導体装置及びその製造方法 - Google Patents

半導体基板及びその製造方法及び半導体装置及びその製造方法

Info

Publication number
JPH07249622A
JPH07249622A JP4231294A JP4231294A JPH07249622A JP H07249622 A JPH07249622 A JP H07249622A JP 4231294 A JP4231294 A JP 4231294A JP 4231294 A JP4231294 A JP 4231294A JP H07249622 A JPH07249622 A JP H07249622A
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor substrate
silicon wafer
anodizing
chemical conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4231294A
Other languages
English (en)
Inventor
Kazuo Kuniyone
和夫 國米
Mamoru Miyawaki
守 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4231294A priority Critical patent/JPH07249622A/ja
Publication of JPH07249622A publication Critical patent/JPH07249622A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 本発明の目的は、多孔質層を形成する半導体
基板に付着するパーティクル等を防止して、高品質の半
導体基板を提供し、これにより、信頼性と歩留まりの高
い半導体装置を実現することにある。 【構成】 表面を酸化膜2で保護された半導体基板1
(a)を、化成槽3内に格納する工程(b)と、酸化膜
除去液6を注入して該酸化膜2を除去する工程(c)
と、前記酸化膜除去液6を排出後、連続して陽極化成液
4を前記化成槽3内に注入して前記半導体基板を陽極化
成する工程(d)と、を有することを特徴とする半導体
基板あるいは半導体装置の製造方法及び半導体基板及び
半導体装置。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板および半導
体装置の製造方法に関するものであり、特に多孔質半導
体層を有する半導体基板および半導体装置の製造方法に
関するものである。
【0002】
【従来の技術】フッ酸溶液中にシリコンウエハを入れ電
流を流すと、シリコンウエハ上に1〜10nm程度の細
長く伸びた空孔を多数有する多孔質シリコンが形成され
る。この工程を陽極化成という(A.Ihlir:Be
ll Syst.Tech.J.35(1956)、3
33.)。このようにして得られた多孔質シリコンは、
電圧を印加すると発光する性質を持つことから、次世代
発光素子として研究開発が進められている他、シリコン
に比べ反応性にすぐれている性質を利用して、シリコン
集積回路において厚い絶縁物を形成して素子間分離を行
う工程に応用されている。例えば多孔質シリコン酸化膜
による集積回路の完全分離技術であるFIPOS(Fu
ll Isolation by Porous Ox
idized Silicon)や、多孔質シリコン基
板上に成長させたシリコン・エピタキシャル層を酸化膜
を介して非晶質基板上や単結晶シリコンウエハ基板上に
貼り付けるシリコン直接接合技術などへの応用がそれで
ある。
【0003】陽極化成を行ってシリコンウエハ上に多孔
質シリコン層を形成する場合、陽極化成を行う前にシリ
コンウエハを洗浄して、多孔質シリコン層を形成する部
分のウエハ表面を清浄にしなければならない。シリコン
ウエハ表面を清浄にするためには、シリコンウエハ表面
の(1)パーティクル、(2)イオン汚染、(3)有機
物、(4)自然酸化膜などを除去する必要がある。シリ
コンウエハの洗浄方法としてはウエット洗浄とドライ洗
浄とがあり、近年半導体プロセスのドライ化が進んでい
る(阿部・中田:応用物理47(1978)490、阿
部:応用物理51(1982)348など)ため、ドラ
イ洗浄の割合が高くなってきている。ドライ洗浄は除去
対象物が上記(2)〜(4)のうち1つに限定される場
合非常に有効な手段であるが、(1)パーティクルのよ
うに成分の多様なものの除去については十分有効ではな
い。ウエット洗浄はパーティクルの除去能力が非常にす
ぐれており、さらに洗浄時シリコンウエハに与えるダメ
ージが少ない。このことから、今後ドライ洗浄の割合は
さらに増加していくと考えられるが、ウエット洗浄の重
要性も失われることはないと考えられる。
【0004】シリコンウエハのウエット洗浄法には、目
的に合わせてさまざまな方法が用いられているが、その
基本となっているのはRCA洗浄である(W.Ker
n:“Cleaning Solutions Bas
ed on HydrogenPreoxide fo
r Use in Silicon Semicond
uctor Technology”RCA Rev.
(1970)187)。一般的なRCA洗浄は(1)8
0℃アンモニア過水(NH4 OH:H2 2 :H2 O=
1:1:5)による有機物・パーティクル除去、(2)
純水リンス、(3)希フッ酸による自然酸化膜、銅、金
以外の金属イオン除去、(4)純水リンス、(5)塩酸
過水(HCl:H2 2 ;H2 O=1:1:6)による
金属イオン除去と表面安定化、(6)純水リンス、
(7)乾燥という工程をとる。この洗浄方法では工程が
複雑で洗浄に要する時間が長くなること、洗浄装置の大
型化、使用薬液管理の煩雑性などの問題点があるため、
現状では、目的に合わせて若干の改良を加えたさまざま
な方法が用いられている。例えば、(1)120℃硫酸
過水(H2 SO4 :H2 2 =5:1)、(2)純水リ
ンス、(3)希フッ酸、(4)純水リンス、(5)乾燥
という洗浄方法もその1つであり、陽極化成をはじめさ
まざまな工程の前処理として広く用いられている。
【0005】図6に従来の陽極化成の工程図を示す。こ
こで1はシリコンウエハ、2は酸化膜、3は陽極化成槽
(以下、化成槽)、4は陽極化成液(以下、化成液)5
は多孔質シリコン層である。
【0006】図6における工程は以下の通りである。
(a)シリコンウエハ1を洗浄する。これによって
(b)シリコンウエハ表面からパーティクル、有機物、
重金属イオン、自然酸化膜2などが除去され、シリコン
ウエハ1表面は清浄な状態になる。(c)シリコンウエ
ハ1を化成液4(HF:C2 5 OH:H2 O=1:
1:1)を満たした化成槽3中に入れる。(d)陽極化
成を行って、シリコンウエハ1上に多孔質シリコン層5
を形成する。
【0007】図6において、陽極化成は、例えば特開昭
60−94737号記載の陽極化成装置など、さまざま
な形態の装置が用いられているが、ここでは簡略化して
化成槽3とシリコンウエハ1のみを示しており、ウエハ
ホルダー、電極、シール材などは省略している。また、
図6で化成槽3は密閉型で表しているが、開放型化成槽
であってもよい。
【0008】
【発明が解決しようとしている課題】しかしながら、上
記従来例では、シリコンウエハ1を化成槽3内へ搬送す
る際や、化成槽3へセットする際に、露出しているシリ
コンウエハ1表面にパーティクルなどが付着しやすくな
るという問題が生じる。
【0009】また、パーティクルが表面に付着した状態
で陽極化成を行った場合、その付着部分が化成されな
い、あるいは付着物によってはシリコンウエハ1表面に
電解の不均一な部分が生じ、多孔質シリコン層5の厚さ
が不均一になるなどの問題が生じる。
【0010】(発明の目的)本発明の目的は、多孔質半
導体層を形成する半導体基板に付着するパーティクル等
を防止して、高品質の半導体基板を提供し、これによ
り、信頼性と歩留まりの高い半導体装置を実現すること
にある。
【0011】
【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、表面が酸化膜で保護され
た半導体基板を化成槽に格納後、該酸化膜を除去し、前
記酸化膜を除去した半導体基板を前記化成槽から取り出
さずに、陽極化成処理を行なって形成された多孔質層を
有することを特徴とする半導体基板を提供するものであ
る。
【0012】また、この半導体基板を用いて作製された
ことを特徴とする半導体装置をその手段とする。
【0013】また、表面が酸化膜で保護された半導体基
板を陽極化成槽に格納後、該酸化膜を除去する工程と、
前記酸化膜を除去した半導体基板を前記陽極化成槽から
取り出さずに、陽極化成処理を行なう工程と、を有する
ことを特徴とする半導体基板の製造方法により前記課題
を解決しようとするものである。
【0014】更にまた、前記酸化膜で保護された半導体
基板に、前記酸化膜の除去を含む洗浄を行なう工程と、
前記酸化膜を除去した前記半導体基板上に酸化膜を形成
する工程と、前記半導体基板を陽極化成槽内に格納後、
前記酸化膜を除去する工程と、前記酸化膜を除去した
後、該陽極化成槽内に陽極化成液を注入して前記半導体
基板を陽極化成する工程と、を有することを特徴とする
半導体基板の製造方法であっても良い。
【0015】更にまた、前記酸化膜で保護された半導体
基板を、前記酸化膜を除去することなく洗浄する工程
と、前記半導体基板を陽極化成槽内に格納後、前記酸化
膜を除去する工程と、前記酸化膜を除去した後、該陽極
化成槽内に陽極化成液を注入して前記半導体基板を陽極
化成する工程と、を有することを特徴とする半導体基板
の製造方法であっても良い。
【0016】更にまた、前記酸化膜で保護された半導体
基板を、前記陽極化成槽内に格納後、酸化膜除去液を注
入して該酸化膜を除去する工程と、前記酸化膜除去液を
排出後、陽極化成液を前記化成槽内に注入して前記半導
体基板を陽極化成する工程と、を有することを特徴とす
る半導体基板の製造方法であっても良い。
【0017】更にまた、上述の半導体基板の製造方法を
含むことを特徴とする半導体装置の製造方法を上記課題
を解決するための手段とするものである。
【0018】
【作用】本発明によれば、表面が酸化膜で保護された半
導体基板を化成槽に格納後、該酸化膜を除去し、前記酸
化膜を除去した半導体基板を前記化成槽から取り出さず
に、連続して陽極化成処理を行なうことにより、従来の
ように、酸化膜を除去した半導体基板にパーティクル等
が付着することがなくなる。
【0019】また、表面が酸化膜で保護された半導体基
板を前記酸化膜を除去することなく洗浄する工程を行な
うことにより、半導体基板を汚染することがない。
【0020】また、前記酸化膜で保護された半導体基板
を化成槽内に格納後、酸化膜除去液を注入して該酸化膜
を除去する工程と、前記酸化膜除去液を排出後、連続し
て陽極化成液を前記化成槽内に注入して前記半導体基板
を陽極化成する工程と、を有することにより、酸化膜を
除去した半導体基板が汚染されることなく、多孔質化す
ることができる。
【0021】
【実施例】
[第1の実施例]図1は、本発明による半導体基板の製
造方法の第1の実施例を示す工程図である。ここで1は
シリコンウエハ、2は自然酸化膜、3は化成槽、4は化
成液、5は多孔質シリコン層、6はフッ酸水溶液であ
る。
【0022】図1における工程は以下の通りである。
(a)シリコンウエハ1の洗浄を行う。この後、シリコ
ンウエハ1表面に自然酸化膜2を形成する。(b)シリ
コンウエハ1を化成槽3中にセットして、フッ酸水溶液
6を化成槽3ないに満たす。(c)シリコンウエハ1表
面の自然酸化膜2を除去する。(d)フッ酸水溶液6を
排出した後化成槽3内に化成液4を満たして、陽極化成
を行い、シリコンウエハ1上に多孔質シリコン層5を形
成する。
【0023】第1の実施例に示す工程を用いて具体的に
半導体基板を作製した一例を以下に示す。厚さ625μ
m、直径5インチ、比抵抗0.01〜0.02Ωcmの
P型シリコンウエハを120℃硫酸過水(H2 SO4
22 =5:1)で10分間洗浄を行って、有機物お
よびパーティクルを除去する。続いて1%希フッ酸水溶
液で20秒間処理して、P型シリコンウエハ表面の自然
酸化膜を除去する。その後、塩酸過水(HCl:H2
2 :H2 O=1:1:5)で10分間洗浄を行って、銅
など金属イオンを除去する。続いて1%希フッ酸水溶液
で20秒間処理して、ウエハ表面の自然酸化膜を除去す
る。その後80℃のアンモニア過水(NH4 OH:H2
2 :H2 O=1:1:5)で10分間洗浄を行って、
有機物およびパーティクルを除去する。続いて、80℃
の純水で10分間洗浄を行う。各洗浄および処理工程の
後には、10分間の純水リンスを行う。全ての洗浄処理
および純水リンスが終わった後、120℃硫酸過水(H
2 SO4 :H22 =4:1)で10分間処理して、洗
浄したP型シリコンウエハ表面に数Å程度の自然酸化膜
を形成する。続いて純水リンスを10分間行った後、ス
ピンドライヤで乾燥する。その後、化成槽中にP型シリ
コンウエハをセットして、2.5%希フッ酸水溶液を満
たし、20秒間処理してP型シリコンウエハ表面の自然
酸化膜およびパーティクルを除去する。希フッ酸水溶液
を排出した後、化成液(HF:C2 5 OH:H2 O=
1:1:1)を満たす。化成液中に、P型シリコンウエ
ハの表面および裏面に対向して白金電極板をセットし
て、表面と対向する白金電極板を陰極、裏面と対向する
白金電極板を陽極として直流電流を印加すると、陽極化
成が行われ、P型シリコンウエハの表面側に多孔質シリ
コン層が形成する。1.0A/cm2 の電流を14分間
流すと、P型シリコンウエハ表面に厚さ15μmの多孔
質シリコン層が形成する。
【0024】第1の実施例に示す工程を用いることで、
シリコンウエハ表面へパーティクルが付着しにくく、シ
リコンウエハ表面に均一で欠陥の少ない多孔質シリコン
層を形成することができる。
【0025】本実施例では自然酸化膜の形成に硫酸過水
を用いているが、この他に塩酸過水(例えばHCl:H
22 :H2 O=1:1:5)や、アンモニア過水(例
えばNH4 OH:H22 :H2 O=1:1:5)など
を用いることが可能である。また本実施例では自然酸化
膜およびパーティクルの除去に希フッ酸水溶液を用いて
いるが、この他に希フッ酸過水(例えばHF:H2
2 :H2 O=1:5:10)や、バッファードフッ酸を
用いることも可能である。さらにパーティクルの除去方
法として、メガソニック超音波を加えたり、超純水によ
るアイススクライバや、洗浄液を高圧スプレーでウエハ
表面に吹きつける方法などがあり、これらを適当に組み
合わせて洗浄を行うことも可能である。例えば、25℃
のアンモニア過水に超音波を加えて有機物およびパーテ
ィクルの除去を行ってから自然酸化膜除去後、陽極化成
を行うことも可能であり、化成槽中に希フッ酸を満たし
て自然酸化膜を除去する際に、パーティクル除去効果を
上げるために超音波を加えることも可能である。また希
フッ酸水溶液を高圧スプレーでウエハ表面に吹きつけて
同様の効果を得ることも可能である。
【0026】本実施例では自然酸化膜除去以外の洗浄工
程をウェット洗浄によって行っているが、紫外線、オゾ
ンクリーニングなどドライ洗浄を用いることも可能であ
る。また、ウェット洗浄を用いる場合も、目的に合わせ
てさまざまな方法を用いることが可能である。例えば
(1)硫酸過水(2)純水リンス(3)希フッ酸処理
(4)純水リンスを行う洗浄方法、上記(1)〜(4)
の後(5)塩酸過水(6)純水リンス(7)希フッ酸処
理(8)純水リンスを行う洗浄方法、上記(1)〜
(4)の後(5)アンモニア過水(6)純水リンス
(7)80℃の純水洗浄(8)純水リンスを行う洗浄方
法などが可能である。
【0027】本実施例ではスピンドライヤでシリコンウ
エハの乾燥を行っているがアセトン、イソプロピルアル
コールを用いて有機乾燥を行うことも可能である。
【0028】本実施例では特に述べていないが、化成槽
の構造は密閉型、開放型いずれの場合でも用いることが
可能である。密閉型の場合、希フッ酸水溶液および化成
液は化成槽内を循環させて、自然酸化膜除去および陽極
化成を行うことが可能である。化成槽が開放型の場合、
希フッ酸水溶液および化成液は化成槽内を循環させて、
自然酸化膜除去および陽極化成を行うことが可能であ
る。また、化成槽が開放型の場合、希フッ酸水溶液およ
び化成液は循環させないで自然酸化膜除去および陽極化
成を行うことが可能である。この場合、自然酸化膜除去
および陽極化成は、オーバーフロー方式、クイックダン
プ方式、オーバーフロー付クイックダンプ方式、カスケ
ードオーバーフロー方式、静置方式などで行うことが可
能であり、それぞれ異なる形式(例えば自然酸化膜除去
はオーバーフロー方式、陽極化成は静置方式など)で行
うことも可能である。また本実施例ではP型シリコンウ
エハ表面全面に多孔質シリコン層を形成しているが、ウ
エハホルダの形状や、ウエハ表面のマスクパターニング
などにより、選択的にさまざまな形状で形成することも
可能である。
【0029】本実施例では自然酸化膜の形成されたシリ
コンウエハを用いているが、熱酸化膜の形成されたシリ
コンウエハを用いることも可能である。
【0030】〔第2の実施例〕図2は本発明による半導
体基板の製造方法の第2の実施例を示す工程図である。
図中1〜6は図1と同一である。
【0031】図2における工程は以下の通りである。
(a)シリコンウエハ1の洗浄を行う。このときシリコ
ンウエハ1表面に形成された自然酸化膜2は除去しな
い。(b)シリコンウエハ1を化成槽3中にセットし
て、フッ酸水溶液6を化成槽3内に満たす。(c)シリ
コンウエハ1表面の自然酸化膜2を除去する。(d)フ
ッ酸水溶液6を排出した後化成槽3内に化成液4を満た
して、陽極化成を行い、シリコンウエハ1上に多孔質シ
リコン層5を形成する。
【0032】第2の実施例に示す工程を用いて、具体的
に半導体基板を作製した一例を以下に示す。厚さ625
μm、直径5インチ、比抵抗0.02ΩcmのP型シリ
コンウエハを、120℃硫酸過水(H2 SO4 :H2
2 =4:1)で10分間洗浄を行って、有機物およびパ
ーティクルを除去する。続いて純水リンスを10分間行
った後、スピンドライヤで乾燥する。その後、化成槽中
にP型シリコンウエハをセットして、2.5%希フッ酸
水溶液を満たし、20秒間処理してP型シリコンウエハ
表面の自然酸化膜およびパーティクルを除去する。希フ
ッ酸水溶液を排出した後、化成液(HF:C2 5
H:H2 O=1:1:1)を満たす。化成液中に、P型
シリコンウエハの表面および裏面に対向して白金電極板
をセットして、表面と対向する白金電極板を陰極、裏面
と対向する白金電極板を陽極として直流電流を印加する
と、陽極化成が行われ、P型シリコンウエハの表面側に
多孔質シリコン層が形成する。1.0A/cm2 の電流
を14分間流すと、P型シリコンウエハ表面に厚さ15
μmの多孔質シリコン層が形成する。
【0033】第2の実施例に示す工程を用いることで、
シリコンウエハ表面へパーティクルが付着しにくく、シ
リコンウエハ表面に均一で欠陥の少ない多孔質シリコン
層を形成することができるとともに、自然酸化膜を除去
することなくシリコンウエハの洗浄を行なうため、洗浄
工程を簡略化できるという利点がある。
【0034】本実施例では有機物およびパーティクルの
除去に硫酸過水を用いているが、この他に80℃のアン
モニア過水(例えばNH4 OH:H2 2 :H2 O=
1:1:5)などを用いることが可能である。
【0035】本実施例では自然酸化膜の形成されたシリ
コンウエハを用いているが、熱酸化膜の形成されたシリ
コンウエハを用いることも可能である。
【0036】その他、細部について第1の実施例に示し
たことを適用することが可能である。
【0037】〔第3の実施例〕図3は本発明による半導
体基板の製造方法の第3の実施例を示す工程図である。
ここで1〜6は図2と同一であり、7はオゾン添加純水
である。
【0038】図3における工程は以下の通りである。
(a)表面に自然酸化膜2の形成されたシリコンウエハ
1を化成槽3中にセットして、オゾン添加純水7を化成
槽3内に満たす。(b)オゾン添加純水7により有機物
除去を行った後、オゾン添加純水7を排出して、フッ酸
水溶液6を化成槽3内に満たす。(c)シリコンウエハ
1表面の自然酸化膜2を除去した後、フッ酸水溶液6を
排出して、化成槽3内に化成液4を満たす。(d)陽極
化成を行って、シリコンウエハ1上に多孔質シリコン層
5を形成する。
【0039】第3の実施例に示す工程を用いて、具体的
に半導体基板を作製した一例を以下に示す。厚さ625
μm、直径5インチ、比抵抗10ΩcmのP型シリコン
ウエハを化成槽中にセットした後、25ppmのオゾン
添加純水を満たし、10分間洗浄を行って有機物を除去
する。オゾン添加純水を排出した後、5%希フッ酸過水
で20秒間処理を行ってP型シリコンウエハ表面の自然
酸化膜、パーティクルおよび金属イオンを除去する。希
フッ酸過水を排出した後、化成液(HF:C25
H:H2 O=1:1:1)を満たして陽極化成を行う。
1.0A/cm2の電流を7分間流すと、P型シリコン
ウエハ表面に厚さ8μmの多孔質シリコン層が形成す
る。
【0040】第3の実施例に示す工程を用いることで、
シリコンウエハ表面へパーティクルが付着しにくく、シ
リコンウエハ表面に均一で欠陥の少ない多孔質シリコン
層を形成することができるとともに、シリコンウエハの
洗浄から陽極化成までを同一の装置内で行うことができ
るため、洗浄作業が簡略化できるとともに、洗浄ライン
からの搬送時にパーティクルが付着する問題が生じない
という利点がある。
【0041】その他、細部については第1の実施例に示
す場合を適用することが可能である。
【0042】〔第4の実施例〕図4は本発明による半導
体基板の製造方法の一応用例を示す工程図である。ここ
で1はシリコンウエハ、2は自然酸化膜、5は多孔質シ
リコン層、8は単結晶シリコン層、9は酸化膜、10は
別のシリコンウエハである。
【0043】図4における工程は以下の通りである。
(a)シリコンウエハ1を洗浄した後、自然酸化膜2を
形成する。あるいはシリコンウエハ1を自然酸化膜2を
残したまま洗浄を行う。(b)自然酸化膜2を除去した
後、陽極化成を行ってシリコンウエハ1上に多孔質シリ
コン層5を形成する。(c)多孔質シリコン層上にエピ
タキシャル成長を行って単結晶シリコン層8を形成す
る。(d)単結晶シリコン層8と、別のシリコンウエハ
10上に形成した酸化膜9とを貼り合わせる。(e)熱
処理を行った後、シリコンウエハ1と多孔質シリコン層
5とを選択的に除去して、酸化膜9上に単結晶シリコン
層8が形成されたSOI構造の半導体基板を得ることが
できる。
【0044】第4の実施例で示した工程を用いて、具体
的にSOI基板を作製した一例を以下に示す。厚さ62
5μm、直径5インチ、比抵抗0.01ΩcmのP型シ
リコンウエハを80℃のアンモニア過水(NH4 OH:
2 2 :H2 O=1:1:5)で10分間洗浄後、
2.5ppmのオゾンを添加した純水で10分間洗浄を
行う。その後、P型シリコンウエハを化成槽にセットし
て2.5%希フッ酸水溶液を満たし、20秒間処理して
P型シリコンウエハ表面の自然酸化膜を除去する。希フ
ッ酸水溶液を排出した後、化成液を満たし、第1の実施
例に示す方法で陽極化成を行って、P型シリコンウエハ
上に厚さ15μmの多孔質シリコン層を形成する。
【0045】このP型シリコンウエハを400℃で45
分間酸化した後、20秒間の希フッ酸処理を行う。この
後、多孔質シリコン層上にエピタキシャル成長を行って
単結晶シリコン層を形成する。例えば900℃、80T
orr、ジクロロシラン0.1リットル/min、水素
230リットル/minで39分間エピタキシャル成長
を行うと、多孔質シリコン層上に厚さ2.6μmの単結
晶シリコン層を得ることができる。
【0046】この単結晶シリコン層を、別のシリコンウ
エハ(直径5インチ、厚さ625μm)上に形成した厚
さ8000Åの酸化膜とを、大気中で貼り合わせた後、
1150℃で5分間熱処理を行って両者を完全に貼り合
わせる。その後フッ硝酸(HF:HNO3 :CH3 CO
OH=24:200:200)でP型シリコン基板を、
フッ酸過水(HF:H2 2 =1:5)で多孔質シリコ
ン層をそれぞれエッチングした後、単結晶シリコン層を
1.6μm研磨して、厚さ8000Åの酸化膜上に厚さ
1μmの単結晶シリコン層が形成されたSOI構造の半
導体基板が得られる。
【0047】第4の実施例に示す工程を用いることで、
パーティクルなどの影響による欠陥が少なく、均一に形
成された多孔質シリコン層を有する半導体基板を用い
て、SOI構造の半導体基板を作製することができる。
多孔質シリコン層表面にパーティクルが付着した状態で
エピタキシャル成長を行うと、その部分は単結晶シリコ
ン層が成長せず、ピットとよばれる単結晶シリコン層の
欠落した部分が生じる。このピットは、以後の貼り合わ
せ工程で、ウエハの貼り合わないボイドとよばれる領域
の核となる場合があり、またボイドの核とならない場合
でも、単結晶シリコン層上に種々のデバイス作製を行っ
た場合、ピットの部分には素子や配線を形成できないた
め、デバイスが目的通り動作しないという問題が生じ
る。また、シリコンウエハ表面が均一に化成されない場
合、その部分が核となって上記のピットのような欠陥を
生じる場合がある。さらに、多孔質シリコン層の厚さが
不均一になった場合、エッチングを均一に行うことがで
きないため、単結晶シリコン層がオーバーエッチングさ
れるなどのダメージをうけるという問題が生じる。従っ
て、本実施例に示す工程を用いることで均一に形成さ
れ、欠陥の少ない単結晶シリコン層が得られるととも
に、この単結晶シリコン層上に形成されたデバイスには
欠陥が少ないため、高品質な半導体装置を高歩留で生産
することが可能となる。例えば、TFT液晶画像表示装
置を作製する場合、SOI基板を用いることで高速動作
が可能となり、高精細な画像表示素子を形成することが
可能となるが、本実施例に示す工程を用いることで、画
像表示素子の欠陥を少なくすることができるため、欠陥
の少ない画像表示が可能となる。また、目的通りの画像
表示が行えることから、製造上の歩留を向上することが
可能となる。
【0048】本実施例では具体例として種々の数値を挙
げているが、いずれもここに挙げた数値のみに限定され
ず、さまざまな範囲の中で自由に選択することが可能で
ある。例えばウエハの貼り合わせ時の熱処理温度として
は800〜1150℃の範囲で任意に選択することが可
能である。
【0049】陽極化成前のウエハ洗浄方法および自然酸
化膜除去方法については第1〜第3の実施例に示すよう
に種々の方法を用いることが可能である。
【0050】多孔質シリコン層上へのエピタキシャル成
長法としては熱分解法、分子線エピタキシー法などさま
ざまな方法を用いることが可能である。また、エピタキ
シャル成長に用いられるソースガスはジクロロシランの
他、トリクロロシラン、シランガスなどを用いることも
可能である。P型シリコンウエハおよび多孔質シリコン
層のエッチングについても本実施例以外に種々の方法が
可能であり、またP型シリコンウエハを研削して除去し
た後、多孔質シリコン層のみエッチングにより除去する
ことも可能である。
【0051】〔第5の実施例〕図5は本発明により作製
された半導体装置の一応用例を示す。ここで1はP型シ
リコン層、5は多孔質シリコン層、11および12は金
属電極である。
【0052】図5に示す半導体装置は以下に示す工程に
より作製される。第1および第2の実施例に示す工程に
より、P型シリコン層1上に多孔質シリコン層5を形成
する。この後、P型シリコン層1上および多孔質シリコ
ン層5上に金属電極11および12を形成して図5に示
す半導体装置を得る。この半導体装置は発光素子であ
り、金属電極11を陰極、12を陽極として直流電流を
印加すると、多孔質シリコン層5が発光するものであ
る。
【0053】図5に示す発光素子を具体的に作製した一
例を以下に示す。第1〜第3の実施例に示すいずれかの
工程により、陽極化成を行ってP型シリコンウエハ上に
多孔質シリコン層を形成する。ここでP型シリコンウエ
ハは、面方位<111>、比抵抗10〜20Ωcmであ
り、陽極化成は10mA/cm2 で5分間行って、厚さ
3μmの多孔質シリコン層を得る。このとき、多孔質シ
リコン層はシリコン窒化膜によりマスクパターニングを
行って画素6mm×6mmとして形成する。この後、多
孔質シリコン層上に厚さ100Åの金薄膜を、P型シリ
コンウエハ裏面上に厚さ2000Åのアルミニウム薄膜
を、それぞれ蒸着して金属電極を形成する。この素子に
7V、90mA/cm2 の直流電流を印加すると、多孔
質シリコン層から橙色の可視面発光が得られる。図5に
示す発光素子は最も単純な形式を示しており、この他に
も種々の形式をとることが可能である。また発光素子以
外にも種々の半導体装置に応用することが可能である。
【0054】本実施例では具体例として種々の数値を挙
げているが、いずれもここに挙げた数値のみに限定され
ず、目的に応じて自由に選択することが可能である。例
えば、発光部のサイズ、金属電極のサイズなどがこれに
あてはまる。また金属電極の種類についてもさまざまな
ものを用いることが可能である。陽極化成以前の工程に
ついては、第1〜第3の実施例に示すようにさまざまな
方法をとることが可能である。
【0055】本発明により作製された半導体基板を用い
て、本実施例に示すような半導体装置を形成する場合、
パーティクルなどによる欠陥が少なく、均一に形成され
た多孔質シリコン層を利用することができるので、目的
通りの動作を行う素子が得られ、従来と同程度のコスト
で高歩留が可能となる。発光素子の場合、欠陥が少なく
均一な多孔質シリコン層を形成できることから、発光効
率の安定化、素子構造の微細化などが可能となる。
【0056】
【発明の効果】以上説明したように、表面に酸化膜を形
成した半導体基板を化成槽に格納後、酸化膜を除去し、
酸化膜を除去した半導体基板を化成槽から取り出さずに
陽極化成を行うことで、半導体基板表面に多孔質半導体
層を確実に、かつ均一に形成できる効果がある。
【0057】またこのことにより、多孔質半導体層を利
用する半導体プロセスおよび多孔質半導体層を有する半
導体装置において、従来と同程度のコストで、歩留を大
きく向上できる効果がある。
【図面の簡単な説明】
【図1】本発明による半導体基板の製造方法の第1の実
施例を示す工程図。
【図2】本発明による半導体基板の製造方法の第2の実
施例を示す工程図。
【図3】本発明による半導体基板の製造方法の第3の実
施例を示す工程図。
【図4】本発明による半導体基板の製造方法の一応用例
を示す工程図。
【図5】本発明により作製された半導体装置の一応用例
を示す断面模式図。
【図6】従来の陽極化成の工程図。
【符号の説明】
1 シリコンウエハ(シリコン層) 2 自然酸化膜 3 化成槽 4 化成液 5 多孔質シリコン層 6 フッ酸水溶液 7 オゾン添加純水 8 単結晶シリコン層 9 酸化膜 10 別のシリコンウエハ 11 金属電極 12 金属電極

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 表面が酸化膜で保護された半導体基板を
    化成槽に格納後、該酸化膜を除去し、前記酸化膜を除去
    した半導体基板を前記化成槽から取り出さずに、陽極化
    成処理を行なって形成された多孔質層を有することを特
    徴とする半導体基板。
  2. 【請求項2】 請求項1に記載の半導体基板を用いて作
    製されたことを特徴とする半導体装置。
  3. 【請求項3】 表面が酸化膜で保護された半導体基板を
    陽極化成槽に格納後、該酸化膜を除去する工程と、 前記酸化膜を除去した半導体基板を前記陽極化成槽から
    取り出さずに、陽極化成処理を行なう工程と、を有する
    ことを特徴とする半導体基板の製造方法。
  4. 【請求項4】 前記酸化膜で保護された半導体基板に、
    前記酸化膜の除去を含む洗浄を行なう工程と、 前記酸化膜を除去した前記半導体基板上に酸化膜を形成
    する工程と、 前記半導体基板を陽極化成槽内に格納後、前記酸化膜を
    除去する工程と、 前記酸化膜を除去した後、該陽極化成槽内に陽極化成液
    を注入して前記半導体基板を陽極化成する工程と、を有
    することを特徴とする請求項3に記載の半導体基板の製
    造方法。
  5. 【請求項5】 前記酸化膜で保護された半導体基板を、
    前記酸化膜を除去することなく洗浄する工程と、 前記半導体基板を陽極化成槽内に格納後、前記酸化膜を
    除去する工程と、 前記酸化膜を除去した後、該陽極化成槽内に陽極化成液
    を注入して前記半導体基板を陽極化成する工程と、を有
    することを特徴とする請求項3に記載の半導体基板の製
    造方法。
  6. 【請求項6】 前記酸化膜で保護された半導体基板を、
    前記陽極化成槽内に格納後、酸化膜除去液を注入して該
    酸化膜を除去する工程と、 前記酸化膜除去液を排出後、陽極化成液を前記化成槽内
    に注入して前記半導体基板を陽極化成する工程と、を有
    することを特徴とする請求項3に記載の半導体基板の製
    造方法。
  7. 【請求項7】 請求項3〜6のいずれか1項に記載の半
    導体基板の製造方法による半導体基板に半導体装置を形
    成する工程を有することを特徴とする半導体装置の製造
    方法。
JP4231294A 1994-03-14 1994-03-14 半導体基板及びその製造方法及び半導体装置及びその製造方法 Pending JPH07249622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4231294A JPH07249622A (ja) 1994-03-14 1994-03-14 半導体基板及びその製造方法及び半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4231294A JPH07249622A (ja) 1994-03-14 1994-03-14 半導体基板及びその製造方法及び半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH07249622A true JPH07249622A (ja) 1995-09-26

Family

ID=12632512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4231294A Pending JPH07249622A (ja) 1994-03-14 1994-03-14 半導体基板及びその製造方法及び半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH07249622A (ja)

Similar Documents

Publication Publication Date Title
US6274059B1 (en) Method to remove metals in a scrubber
JP2581268B2 (ja) 半導体基板の処理方法
US6200878B1 (en) SOI substrate processing method
JP6088431B2 (ja) 化合物半導体ウエハーのクリーニング方法
US20020016067A1 (en) Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
JP3319397B2 (ja) 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
US6526995B1 (en) Brushless multipass silicon wafer cleaning process for post chemical mechanical polishing using immersion
JP2006352075A (ja) 窒化物系化合物半導体および化合物半導体の洗浄方法、これらの製造方法および基板
JPH11340184A (ja) 半導体装置の製造方法
JPH1116866A (ja) シリコンの洗浄方法および洗浄装置
JPH09246221A (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
JP5540919B2 (ja) 炭化珪素半導体の洗浄方法
US5803980A (en) De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue
JPH07249622A (ja) 半導体基板及びその製造方法及び半導体装置及びその製造方法
TW200839865A (en) Method for manufacturing a semiconductor device
JP3350627B2 (ja) 半導体素子の異物除去方法及びその装置
US7410814B1 (en) Process and apparatus for cleaning silicon wafers
JP2001054768A (ja) 洗浄方法及び洗浄装置
JPH0536661A (ja) 洗浄方法
US20230411143A1 (en) Epitaxial wafer cleaning method
JPH07183268A (ja) 半導体ウェハの洗浄装置
WO2015056386A1 (ja) 貼り合わせウェーハの製造方法
JPH11329982A (ja) エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置
JPH09190994A (ja) ケイ酸残留物の生成を防止のためのフッ酸処理後の脱イオン水/オゾン洗浄
JP3320379B2 (ja) 貼り合わせ基板の作製方法