JPH07245810A - Control system using one-bit digital signal processing - Google Patents

Control system using one-bit digital signal processing

Info

Publication number
JPH07245810A
JPH07245810A JP3120994A JP3120994A JPH07245810A JP H07245810 A JPH07245810 A JP H07245810A JP 3120994 A JP3120994 A JP 3120994A JP 3120994 A JP3120994 A JP 3120994A JP H07245810 A JPH07245810 A JP H07245810A
Authority
JP
Japan
Prior art keywords
bit
bit digital
signal
digital signal
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3120994A
Other languages
Japanese (ja)
Inventor
Toshiro Higuchi
俊郎 樋口
Minoru Kurosawa
実 黒澤
Masanobu Segawa
将宣 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanagawa Academy of Science and Technology
Original Assignee
Kanagawa Academy of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanagawa Academy of Science and Technology filed Critical Kanagawa Academy of Science and Technology
Priority to JP3120994A priority Critical patent/JPH07245810A/en
Publication of JPH07245810A publication Critical patent/JPH07245810A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve signal processing accuracy and simplify a control mechanism by controlling a control target by driving a one-bit digital signal drive type actuator by A/D converted one-bit digital arithmetic output. CONSTITUTION:An analog output signal S11 from a sensor 32 is converted to a one-bit digital output signal S12 by a one-bit A/D converter 33. This one-bit digital output signal S12 is input to a one-bit digital arithmetic unit 34, arithmetic operation is performed by the one-bit digital signal S12 at this one-bit digital arithmetic unit 34, and then one-bit digital arithmetic signal S12 is sent out. Then, the one-bit digital signal drive type actuator 35 is driven by the one-bit digital arithmetic output signal S13 for controlling the control target 31. In this way, the processing can be performed by one-bit digital signal, signal processing accuracy can be improved, and the control mechanism can be simplified.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、磁気浮上装置等の機構
的な装置を制御する1ビットディジタル信号処理を用い
た制御システムに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control system using 1-bit digital signal processing for controlling a mechanical device such as a magnetic levitation device.

【0002】[0002]

【従来の技術】従来、制御システムにおける信号処理に
は、アナログ回路やマルチビットのディジタル回路が用
いられている。図17はかかる従来のマルチビット(n
ビット)のディジタル制御システムのブロック図であ
る。
2. Description of the Related Art Conventionally, analog circuits and multi-bit digital circuits have been used for signal processing in control systems. FIG. 17 shows such a conventional multi-bit (n
(Bit) digital control system block diagram.

【0003】図17に示すように、センサ2からのアナ
ログ信号S1 を、A/D変換器3によりA/D変換し
て、2n 個の離散値を持つマルチビットディジタル信号
2 にし、ディジタル計算機4を用いて信号処理を行
う。その結果、出力されるマルチビットディジタル信号
3 を、D/A変換器5によりアナログ信号S4 に変換
し、そのアナログ信号をアクチュエータ6に送信し、制
御対象1を制御する構成になっている。
As shown in FIG. 17, an analog signal S 1 from the sensor 2 is A / D converted by an A / D converter 3 into a multi-bit digital signal S 2 having 2 n discrete values, Signal processing is performed using the digital computer 4. As a result, the output multi-bit digital signal S 3 is converted into an analog signal S 4 by the D / A converter 5, the analog signal is transmitted to the actuator 6, and the control target 1 is controlled. .

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記し
た従来のマルチビット(nビット)のディジタル制御シ
ステムにおけるA/D・D/A変換の際に生じる量子化
誤差(丸め誤差)は、制御系の正常な動作を妨げる要因
となる。ここで、量子化誤差の程度を測る尺度として、
フルスケール正弦波を入力した時の信号電力Sと量子化
雑音電力NQ の比をとり、デシベル表示したものを用い
る。それをS/N比と呼ぶ。この場合、nビットのA/
D変換器のS/Nは、次式(1)から求められる。
However, the quantization error (rounding error) that occurs during A / D / D / A conversion in the above-mentioned conventional multi-bit (n-bit) digital control system is normal to the control system. It becomes a factor to hinder proper operation. Here, as a measure for measuring the degree of quantization error,
The ratio between the signal power S when the full-scale sine wave is input and the quantization noise power N Q is taken and displayed in decibels. It is called the S / N ratio. In this case, n bits of A /
The S / N of the D converter is obtained from the following equation (1).

【0005】 S/N dB =6.02n+1.76 …(1) したがって、ビット数を上げると、S/Nは向上し、量
子化誤差は低減される。しかし、高ビットのA/D変換
器を作るには、レーザー・トリミングなどの高度な回路
技術が必要であり、素子の特性も厳しいものが要求され
る。また、マルチビットのA/D・D/A変換では、本
質的にリニアリティ(直線性)が補償できず、最高位ビ
ットの切り替え時に、ゼロ・クロス歪みが発生するとい
う欠点がある。
S / N dB = 6.02n + 1.76 (1) Therefore, if the number of bits is increased, the S / N is improved and the quantization error is reduced. However, in order to make a high-bit A / D converter, sophisticated circuit technology such as laser trimming is required, and strict element characteristics are also required. In addition, in the multi-bit A / D / D / A conversion, linearity (linearity) cannot be essentially compensated, and there is a drawback that zero cross distortion occurs when switching the most significant bit.

【0006】更に、制御対象に速い極がある時、もしく
は速応性が要求される時には、高い標本化周波数で動作
するA/D・D/A変換器を用いればよいが、非常に高
価であり、コスト的にも問題がある。本発明は、上記問
題点を解決するために、1ビットディジタル信号処理を
用い、信号の伝達が簡便で、精度の向上と、制御機構の
簡略化を図り得る、1ビットディジタル信号処理を用い
た制御システムを提供することを目的とする。
Further, when the object to be controlled has a fast pole or when quick response is required, an A / D / D / A converter operating at a high sampling frequency may be used, but it is very expensive. There is also a cost problem. In order to solve the above problems, the present invention uses 1-bit digital signal processing, uses 1-bit digital signal processing that can easily transmit signals, improve accuracy, and simplify the control mechanism. The purpose is to provide a control system.

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するために、センサからの出力信号に基づいて演算を
行い、該演算データに基づいてアクチュエータを駆動
し、制御対象をフィードバック制御する制御システムに
おいて、センサからのアナログ出力信号を1ビットディ
ジタル出力信号へ変換する1ビットA/D変換器と、該
1ビットA/D変換器からの1ビットディジタル出力信
号が入力され、1ビットディジタル演算出力信号を送出
する1ビットディジタル演算器と、該1ビットディジタ
ル演算器からの1ビットディジタル演算出力信号が入力
されて駆動される1ビットディジタル信号駆動形アクチ
ュエータとを設けるようにしたものである。
In order to achieve the above object, the present invention performs calculation based on an output signal from a sensor, drives an actuator based on the calculated data, and feedback-controls a controlled object. In a control system, a 1-bit A / D converter for converting an analog output signal from a sensor into a 1-bit digital output signal and a 1-bit digital output signal from the 1-bit A / D converter A 1-bit digital arithmetic unit for sending an arithmetic output signal and a 1-bit digital signal drive type actuator driven by receiving the 1-bit digital arithmetic output signal from the 1-bit digital arithmetic unit are provided. .

【0008】[0008]

【作用】本発明によれば、上記したように、センサから
のアナログ出力信号を1ビットA/D変換器により、1
ビットディジタル出力信号へ変換する。この1ビットデ
ィジタル出力信号を1ビットディジタル演算器へ入力
し、この1ビットディジタル演算器において1ビットデ
ィジタル信号により演算され、1ビットディジタル演算
出力信号を送出する。この1ビットディジタル演算出力
信号により1ビットディジタル信号駆動形アクチュエー
タを駆動して、制御対象を制御する。
According to the present invention, as described above, the analog output signal from the sensor is converted to 1 by the 1-bit A / D converter.
Convert to bit digital output signal. This 1-bit digital output signal is input to the 1-bit digital arithmetic unit, which is operated by the 1-bit digital signal to output the 1-bit digital arithmetic output signal. The 1-bit digital signal output type actuator drives the 1-bit digital signal drive type actuator to control the controlled object.

【0009】したがって、1ビットディジタル信号処理
を行い、信号の伝達が簡便で、精度の向上と、制御機構
の簡略化を図り得る1ビットディジタル信号処理を用い
た制御システムを得ることができる。具体的には、 (A)オーバー・サンプリングと、ノイズ・シェーピン
グにより、1ビットA/D変換による量子化誤差は大幅
に低減され、結果的にマルチビットA/D変換器と同等
以上の精度を得ることができる。
Therefore, it is possible to obtain a control system using 1-bit digital signal processing, which can perform 1-bit digital signal processing, can easily transmit signals, can improve accuracy, and can simplify the control mechanism. Specifically, (A) oversampling and noise shaping significantly reduce the quantization error due to 1-bit A / D conversion, resulting in accuracy equal to or higher than that of the multi-bit A / D converter. Obtainable.

【0010】(B)1ビットのディジタル信号処理にお
いて用いられる回路は、構造が非常に簡単なものになる
ため、レーザー・トリミングのような高度な回路技術を
用いなくても簡単に作ることができ、大量生産が可能で
ある。また、容易に精度アップを図ることができる。更
に、ビットの重みづけがないため、本質的にリニアリテ
ィが補償されており、ゼロ・クロス歪みも生じない。
(B) The circuit used in 1-bit digital signal processing has a very simple structure, and therefore can be easily manufactured without using an advanced circuit technique such as laser trimming. , Mass production is possible. Further, the accuracy can be easily improved. Furthermore, since there is no bit weighting, linearity is essentially compensated and zero cross distortion does not occur.

【0011】(C)サンプリング周波数を上げること
も、さほど困難でないため、制御対象が速い極を持つ場
合や、速応性が要求される制御対象を扱う場合にも、安
定した制御を行うことができる。 (D)システムの大部分が1ビットのディジタル信号に
より処理されるために、システム全体の構成が非常に単
純化される。また、センサ内に1ビットA/D変換器を
内蔵することによって、構成をさらに単純化することが
できる。
(C) It is not so difficult to raise the sampling frequency, so that stable control can be performed even when the controlled object has a fast pole or when the controlled object requiring quick response is handled. . (D) Since most of the system is processed by a 1-bit digital signal, the configuration of the entire system is greatly simplified. Further, by incorporating the 1-bit A / D converter in the sensor, the configuration can be further simplified.

【0012】(E)遠隔操作などを行う場合、信号を離
れたところに伝達する必要があるが、1ビット信号の伝
達は、1本のケーブルで行うことができ、信号の劣化も
少ないため、精度良く信号を伝達できる。
(E) When performing remote control or the like, it is necessary to transmit a signal to a distant place, but since a 1-bit signal can be transmitted with a single cable, and signal deterioration is small, Signals can be transmitted accurately.

【0013】[0013]

【実施例】以下、本発明の実施例を図を参照しながら詳
細に説明する。ここで、1ビットディジタル信号とは、
0と1の2値のみによって表現される離散化信号であ
る。アナログ信号をそのまま1ビットA/Dで変換する
と、当然量子化誤差は非常に大きなものになる。すなわ
ち、前記式(1)により、S/Nを求めると、S/Nは
約7.8〔dB〕しかない。しかし、標本化周波数を基
本標本化周波数(マルチビットでの標本化周波数)の数
倍から数百倍に上げ、ΣΔ変調などのノイズ・シェーピ
ング技術を用いることにより、信号帯域内の量子化雑音
は激減される。
Embodiments of the present invention will now be described in detail with reference to the drawings. Here, the 1-bit digital signal is
It is a discretized signal expressed only by binary values of 0 and 1. If the analog signal is converted as it is by 1-bit A / D, the quantization error naturally becomes very large. That is, when the S / N is calculated by the equation (1), the S / N is only about 7.8 [dB]. However, by increasing the sampling frequency from several times to several hundred times the basic sampling frequency (sampling frequency in multi-bit) and using noise shaping techniques such as ΣΔ modulation, the quantization noise in the signal band can be reduced. Drastically reduced.

【0014】例えば、2次のΣΔ変調ノイズ・シェーピ
ングを伴った1ビットA/D変換器の基本回路は図2の
ようになる。この図において、11はアナログ入力信号
が入力される第1の積分器であり、この第1の積分器1
1に第2の積分器12が接続され、2次ΣΔ変調ノイズ
・シェーピング回路10に入力される。この2次ΣΔ変
調ノイズ・シェーピング回路10においては、第2の積
分器12から入力された信号は、加算器13を介して、
1ビット量子化器14に送られる。1ビット量子化器1
4からの出力信号は、第3の積分器18に送られるとと
もに、1サンプル遅延器15、第4の積分器16及び第
5の積分器17を介して、加算器13へフィードバック
される。
For example, the basic circuit of a 1-bit A / D converter with secondary ΣΔ modulation noise shaping is as shown in FIG. In the figure, 11 is a first integrator to which an analog input signal is input.
The second integrator 12 is connected to 1 and is input to the second-order ΣΔ modulation noise shaping circuit 10. In the second-order ΣΔ modulation noise shaping circuit 10, the signal input from the second integrator 12 passes through the adder 13 and
It is sent to the 1-bit quantizer 14. 1-bit quantizer 1
The output signal from 4 is sent to the third integrator 18, and is fed back to the adder 13 via the 1-sample delay unit 15, the fourth integrator 16 and the fifth integrator 17.

【0015】一方、第3の積分器18の出力信号は、第
6の積分器19を介して、2次ΣΔ変調ノイズ・シェー
ピング回路10から出力され、第1の微分器20及び第
2の微分器21を介して1ビットディジタル出力信号を
得ることができる。このように構成することにより、通
常全周波数帯域で一様な分布を持つ量子化雑音は、2次
ΣΔ変調のノイズ・シェーピング回路10によって、高
周波領域に向けて、約15〔dB/oct〕の傾きを持
つ分布にシェーピングされる。
On the other hand, the output signal of the third integrator 18 is output from the second-order ΣΔ modulation noise shaping circuit 10 via the sixth integrator 19, and is output from the first differentiator 20 and the second differentiator. A 1-bit digital output signal can be obtained via the converter 21. With this configuration, the quantization noise having a uniform distribution in the entire frequency band is normally about 15 [dB / oct] toward the high frequency region by the noise shaping circuit 10 of the second-order ΣΔ modulation. Shaped into a sloped distribution.

【0016】更に、標本化周波数をM=256倍して、
オーバー・サンプリングを行い、基本標本化周波数の1
/2以上の帯域を、LPF(ロー・パス・フィルタ)で
カットすることにより、次式(2)から、約109〔d
B〕(17.8ビット相当)のS/N比が得られる。 S/N dB =10log[〔15/2π4 〕(21 −1)・M5 ]…(2) すなわち、オーバー・サンプリングと、ノイズ・シェー
ピングにより、1ビットA/D変換による量子化誤差は
大幅に低減され、結果的にマルチビットA/D変換器と
同等以上の精度が得られるのである。
Further, multiplying the sampling frequency by M = 256,
Performs oversampling and sets the basic sampling frequency to 1
By cutting the band of / 2 or more with an LPF (low pass filter), from the following equation (2), about 109 [d
B] (corresponding to 17.8 bits) is obtained. S / N dB = 10 log [[15 / 2π 4 ] (2 1 −1) · M 5 ] ... (2) That is, the quantization error due to the 1-bit A / D conversion due to oversampling and noise shaping is It is significantly reduced, and as a result, an accuracy equal to or higher than that of the multi-bit A / D converter can be obtained.

【0017】ラジオ技術’89年2月号pp.88−9
7を参考に、実際に1ビットA/D変換器を製作し、1
ビットA/D変換の実験を行った。周波数100〔H
z〕の正弦波を入力した時の1ビットディジタル信号及
びLPF出力を図3に示す。すなわち、図3(a)は1
00Hz入力正弦波、図3(b)は1ビットディジタル
出力信号、図3(c)はLPF出力信号、図3(d)は
図3(b)の9.9msから10.1msの1ビットデ
ィジタル出力信号をそれぞれ示している。
Radio Technology 1989 February pp. 88-9
Refer to 7 and make a 1-bit A / D converter,
An experiment of bit A / D conversion was performed. Frequency 100 [H
FIG. 3 shows a 1-bit digital signal and LPF output when a sine wave of z] is input. That is, FIG.
00Hz input sine wave, FIG. 3 (b) is a 1-bit digital output signal, FIG. 3 (c) is an LPF output signal, and FIG. 3 (d) is a 1-bit digital signal of 9.9 ms to 10.1 ms in FIG. 3 (b). Output signals are shown respectively.

【0018】すなわち、図3(b)における黒い部分
は、図3(d)における略5Vから略0Vへの変化して
いる信号を示しており、図3(b)における白い部分
は、略5V近傍へ保持されている信号を示している。こ
の1ビットA/D変換器はノイズ・シェーピングの次数
が3次であるため、出力信号の正負は反転している。ま
た標本化周波数は、3.072〔MHz〕、LPFのカ
ットオフ周波数は、8.0〔kHz〕である。
That is, the black portion in FIG. 3 (b) shows a signal changing from approximately 5V in FIG. 3 (d) to approximately 0V, and the white portion in FIG. 3 (b) is approximately 5V. The signal held in the vicinity is shown. Since this 1-bit A / D converter has the third order of noise shaping, the positive / negative of the output signal is inverted. The sampling frequency is 3.072 [MHz] and the LPF cutoff frequency is 8.0 [kHz].

【0019】図2における1ビットA/D変換器をはじ
め、1ビットのディジタル信号処理において用いられる
回路は、構造が非常に簡単なものになるため、レーザー
・トリミングのような高度な回路技術を用いなくても簡
単に作ることができ、大量生産が可能である。また、容
易に精度アップを図ることができる。更に、ビットの重
みづけがないため、本質的にリニアリティが補償されて
おり、ゼロ・クロス歪みも生じない。
Circuits used in 1-bit digital signal processing, including the 1-bit A / D converter in FIG. 2, have a very simple structure. Therefore, advanced circuit technology such as laser trimming is used. It can be easily made without using it and can be mass-produced. Further, the accuracy can be easily improved. Furthermore, since there is no bit weighting, linearity is essentially compensated and zero cross distortion does not occur.

【0020】次に、上記した1ビットディジタル信号処
理の制御システムへの応用について説明する。前述のよ
うに、1ビットディジタル信号処理は、精度の点で現在
制御に用いられているマルチビット信号処理以上のもの
が得られ、マルチビット信号処理では不可避だった非直
線性誤差、及びゼロ・クロス歪みといった問題も解決さ
れる。したがって、誤差の少ない信号を用いて制御を行
うことができる。 また、サンプリング周波数を上げる
ことも、さほど困難でないため、制御対象が速い極を持
つ場合や、速応性が要求される制御対象を扱う場合も、
安定した制御を行うことができる。
Next, application of the above-mentioned 1-bit digital signal processing to a control system will be described. As described above, the 1-bit digital signal processing is superior to the multi-bit signal processing currently used for control in terms of accuracy, and the non-linearity error and zero Problems such as cross distortion are also solved. Therefore, control can be performed using a signal with a small error. Also, raising the sampling frequency is not so difficult, so when the controlled object has a fast pole or when dealing with a controlled object that requires quick response,
Stable control can be performed.

【0021】また、1ビットディジタル信号の処理を行
う回路は、構造が非常に単純なものになるので、前記し
た従来の図17のディジタル計算機の部分(ディジタル
補償要素)を、1ビットディジタルの演算処理を行う回
路に置き換えることにより、制御システム全体の単純化
を図ることができる。更に、1ビットのディジタル信号
によってアクチュエータのスイッチのオン・オフを切り
替えれば、D/A変換器を用いてアナログ信号に変換す
るという操作を省略して、アクチュエータを駆動するこ
とができる。
Since the circuit for processing the 1-bit digital signal has a very simple structure, the portion (digital compensation element) of the conventional digital computer shown in FIG. The whole control system can be simplified by substituting the circuit for processing. Further, if the switch of the actuator is turned on / off by a 1-bit digital signal, the actuator can be driven by omitting the operation of converting it into an analog signal using the D / A converter.

【0022】図1は本発明の第1の実施例を示す1ビッ
トディジタル信号処理による制御システムのブロック図
である。この図において、センサ32からのアナログ出
力信号S11は、1ビットA/D変換器33に入力され
る。この1ビットA/D変換器33からの1ビットディ
ジタル出力信号S12は、1ビットディジタル演算器34
に送られる。
FIG. 1 is a block diagram of a control system by 1-bit digital signal processing showing a first embodiment of the present invention. In this figure, the analog output signal S 11 from the sensor 32 is input to the 1-bit A / D converter 33. The 1-bit digital output signal S 12 from the 1-bit A / D converter 33 is a 1-bit digital calculator 34.
Sent to.

【0023】すると、この1ビットディジタル演算器3
4において演算が行われ、この1ビットディジタル演算
器34からの1ビットディジタル演算出力信号S13が、
1ビットディジタル信号駆動形アクチュエータ35に送
られ、この1ビットディジタル信号駆動形アクチュエー
タ35の駆動により、制御対象31が制御される。この
ように構成することにより、システムの大部分が1ビッ
トのディジタル信号により処理されるために、システム
全体の構成が非常に単純化される。また、センサ内に1
ビットA/D変換器を内蔵することによって、構成をさ
らに単純化することができる。
Then, the 1-bit digital arithmetic unit 3
4, the 1-bit digital operation output signal S 13 from the 1-bit digital operation unit 34 is
It is sent to the 1-bit digital signal drive type actuator 35, and the controlled object 31 is controlled by driving the 1-bit digital signal drive type actuator 35. With such a configuration, most of the system is processed by a 1-bit digital signal, so that the configuration of the entire system is greatly simplified. In addition, 1 in the sensor
By incorporating the bit A / D converter, the configuration can be further simplified.

【0024】また、遠隔操作などを行う場合、信号を離
れたところに伝達する必要があるが、1ビット信号の伝
達は、1本のケーブルで行うことができ、信号の劣化も
少ないため、精度良く信号を伝達できるという利点もあ
る。次に、1ビットのディジタル演算器について説明す
る。この制御システムにおいて、特に、重要となるの
は、ディジタル補償要素を構成する1ビットのディジタ
ル演算器である。マルチビットディジタル信号処理の場
合は、計算機のプログラムを変更することによって、加
算や乗算などの四則演算を行ったり、微分や積分などの
処理を行う。
Further, when performing remote control, etc., it is necessary to transmit the signal to a remote place. However, the transmission of the 1-bit signal can be performed by one cable, and the deterioration of the signal is small. There is also an advantage that signals can be transmitted well. Next, a 1-bit digital arithmetic unit will be described. Of particular importance in this control system is a 1-bit digital calculator that constitutes a digital compensation element. In the case of multi-bit digital signal processing, the program of the computer is changed to perform arithmetic operations such as addition and multiplication, and processing such as differentiation and integration.

【0025】これに対し、本発明の1ビットディジタル
信号処理においては、その構造の単純さが最大の特徴で
あることから、制御に必要な演算を計算機などを用い
ず、全て1ビットのディジタル信号のみで行うことが重
要となる。本発明では、加算・減算及び信号の増幅に関
して、1ビットディジタル信号処理のみで演算を行うア
ルゴリズムを用いている。そして、このアルゴリズムに
基づいて計算機によるシミュレーションを行った。ま
た、加算回路については実際に回路の製作を行い、実験
を行った。
On the other hand, in the 1-bit digital signal processing of the present invention, the simplicity of its structure is the greatest feature, and therefore the arithmetic operations required for control do not require a computer or the like and all 1-bit digital signal processing is performed. It is important to do it alone. In the present invention, an algorithm is used in which addition / subtraction and signal amplification are performed only by 1-bit digital signal processing. Then, a computer simulation was performed based on this algorithm. Regarding the adder circuit, the circuit was actually manufactured and an experiment was conducted.

【0026】以下に各々の演算について述べる。なお、
以下の演算において、1ビットディジタル信号は1と−
1の2値を持つものとする。 (1)1ビット加算器・減算器 カウンタを用いた2入力1ビットディジタル加算につい
て以下に示す。なお、減算ついては、ディジタル入力の
一方の1と−1を反転させたものと、もう一方の入力と
の加算を行う。
Each calculation will be described below. In addition,
In the following calculation, the 1-bit digital signal is 1 and-
It has a binary value of 1. (1) 1-bit adder / subtractor The following shows 2-input 1-bit digital addition using a counter. Regarding subtraction, one of the digital inputs 1 and -1 is inverted and the other input is added.

【0027】(a)アルゴリズム カウンタ値≧0・・・加算出力は1 カウンタに(2つの入力値の和−1)を加える。 カウンタ値<0・・・加算出力は−1 カウンタに(2つの入力値の和+1)を加える。(A) Algorithm Counter value ≧ 0 ... Addition output is 1 (sum of two input values−1) is added to the counter. Counter value <0 ... Addition output adds −1 (sum of two input values +1) to the counter.

【0028】(2)計算機によるシミュレーション ここで、振幅0.5、周波数1.6〔kHz〕の位相の
異なる2つの正弦波を、位相差を変えて加算を行った。
まず、入力正弦波を、標本化周波数約3.28〔MH
z〕でサンプリングし、2次のΣΔ変調1ビットA/D
変換器で、1ビットディジタル信号に変換する。2つの
1ビット信号に対し、上述のアルゴリズムに基づいて加
算を行う。加算出力1ビット信号を、カットオフ周波数
15.9〔kHz〕の3次のIIRバタワース型LPF
(マルチビットにおけるD/A変換器の役割を果たす)
を通してアナログの加算出力とする。
(2) Computer Simulation Here, two sine waves having an amplitude of 0.5 and a frequency of 1.6 [kHz] and different phases were added while changing the phase difference.
First, the input sine wave is sampled at a sampling frequency of about 3.28 [MH
z] for sampling, second-order ΣΔ modulation 1-bit A / D
The converter converts into a 1-bit digital signal. Addition is performed on the two 1-bit signals based on the above algorithm. The addition output 1-bit signal is used as a third-order IIR Butterworth type LPF with a cutoff frequency of 15.9 [kHz].
(Acts as a D / A converter in multi-bit)
Through analog addition output.

【0029】また、図4に1ビット加算シミュレーショ
ン結果を示す。つまり、図4(a)は2つの正弦波の位
相差が0°の場合、図4(b)は2つの正弦波の位相差
が90°の場合、図4(c)は位相差が180°の場合
をそれぞれ示している。 (3)回路製作及び演算動作実験 加算アルゴリズムに基づき、図5に示すような1ビット
加算回路を設計し、製作を行った。
FIG. 4 shows the result of 1-bit addition simulation. That is, FIG. 4A shows a case where the phase difference between the two sine waves is 0 °, FIG. 4B shows a case where the phase difference between the two sine waves is 90 °, and FIG. Each case is shown in °. (3) Circuit fabrication and arithmetic operation experiment A 1-bit addition circuit as shown in FIG. 5 was designed and manufactured based on the addition algorithm.

【0030】図5において、41は第1の4ビットアッ
プダウンバイナリカウンタ(74ALS169)、42
は遅延要素(74LS31)、43はデュアル4−1デ
ータセレクタ(74ACT153)、44はクロック遅
延回路(74HCT00)、45は第2の4ビットアッ
プダウンバイナリカウンタ(74ALS169)、46
は第3の4ビットアップダウンバイナリカウンタ(74
ALS169)、47はカウンタ45,46のクリア用
スイッチ、48は最終段の遅延形フリップフロップ(7
4HCT74)である。
In FIG. 5, 41 is a first 4-bit up / down binary counter (74ALS169), 42.
Is a delay element (74LS31), 43 is a dual 4-1 data selector (74ACT153), 44 is a clock delay circuit (74HCT00), 45 is a second 4-bit up / down binary counter (74ALS169), 46
Is a third 4-bit up / down binary counter (74
ALS169), 47 is a switch for clearing the counters 45 and 46, 48 is a delay flip-flop (7
4HCT74).

【0031】この1ビット加算回路に適当な1ビット入
力信号を加えた時の動作を図6に示す。つまり、図6
(a)は4倍の標本化周波数(4fs)12.288
〔MHz〕(信号S23)、図6(b)は入力信号A(信
号S21)、図6(c)は入力信号B(信号S22)、図6
(d)は第2,第3の4ビットアップダウンバイナリカ
ウンタ(74ALS169)45,46のU/D入力信
号(S24)、図6(e)はカウンタ45,46のクロッ
ク端子への入力信号(S25)、図6(f)はカウンタの
値、図6(g)は第3の4ビットアップダウンバイナリ
カウンタ(74ALS169)46の出力信号
(S26)、図6(h)はカウンタ(74HCT74)の
クロック信号(fs)3.072〔MHz〕(信号
27)、図6(i)はカウンタ(74HCT74)のQ
出力(信号S28)、図6(j)はカウンタ(74HCT
74)のQ(−)出力(信号S29)をそれぞれ示してい
る。
FIG. 6 shows the operation when an appropriate 1-bit input signal is applied to this 1-bit adder circuit. That is, FIG.
(A) is 4 times the sampling frequency (4fs) 12.288
[MHz] (signal S 23 ), FIG. 6 (b) is the input signal A (signal S 21 ), FIG. 6 (c) is the input signal B (signal S 22 ), FIG.
(D) is the U / D input signal (S 24 ) of the second and third 4-bit up / down binary counters (74ALS169) 45 and 46, and FIG. 6E is the input signal to the clock terminals of the counters 45 and 46. (S 25), the output signal (S 26) shown in FIG. 6 (f) the counter value, shown in FIG. 6 (g) the third 4-bit up-down binary counter (74ALS169) 46, FIG. 6 (h) the counter ( 74HCT74) clock signal (fs) 3.072 [MHz] (signal S 27 ), FIG. 6 (i) shows the counter (74HCT74) Q
Output (signal S 28 ), Fig. 6 (j) shows counter (74HCT)
Q 74) (-) indicates output (signal S 29), respectively.

【0032】このように、カウンタには4ビットのアッ
プ・ダウンカウンタを2個カスケード接続したものを用
いている。内部動作は4倍の標本化周波数(4fs)1
2.288〔MHz〕をクロック入力として行い、
(i)入力信号Aをカウンタに加える。(ii)入力信号
Bをカウンタに加える。(iii )カウンタの正負を示す
最上位ビットの反転出力をカウンタに加える。という3
つの動作を基本サンプリング1回の間に行っている。
As described above, two 4-bit up / down counters are cascade-connected as the counter. Internal operation is 4 times sampling frequency (4fs) 1
2.288 [MHz] is used as the clock input,
(I) Add the input signal A to the counter. (Ii) Add the input signal B to the counter. (Iii) The inverted output of the most significant bit, which indicates whether the counter is positive or negative, is added to the counter. That 3
One operation is performed during one basic sampling.

【0033】次に、1ビット増幅器について説明する。
加算と同様、1ビット信号の増幅もカウンタを用いて行
う。入力信号をp/q倍する(p,q:ともに正の整
数)演算について考えた。 (1)アルゴリズム 入力信号が1 ・・・カウンタにpを加える。 入力信号が−1 ・・・カウンタからpを減ずる。
Next, the 1-bit amplifier will be described.
Similar to the addition, the 1-bit signal is also amplified by using the counter. An operation for multiplying the input signal by p / q (p and q: both positive integers) was considered. (1) Algorithm The input signal is 1 ... P is added to the counter. Input signal is -1 ... Subtract p from the counter.

【0034】カウンタの値≧q ・・・1を出力し、カ
ウンタからqを減ずる。 カウンタの値≦−q・・・−1を出力し、カウンタにq
を加える。 |カウンタの値|<q・・・出力は0(正確には0を1
ビットディジタル信号に変換したもの) (2)計算機によるシミュレーション ここで、周波数1.6〔kHz〕,振幅値0.8の正弦
波を増幅することを想定し、増幅度(ゲイン)を変えて
乗算・除算シミュレーションを行った。1ビットA/D
変換器,LPFは、加算シミュレーションと同じものを
用いた。
The counter value ≧ q ... 1 is output and q is subtracted from the counter. The counter value ≤ -q ...- 1 is output and q is output to the counter.
Add. | Counter value | <q ... Output is 0 (more precisely, 0 is 1
Converted to bit digital signal) (2) Computer simulation Here, assuming that a sine wave with a frequency of 1.6 [kHz] and an amplitude value of 0.8 is amplified, the amplification factor (gain) is changed and multiplication is performed.・ Division simulation was performed. 1-bit A / D
The same converter and LPF as in the addition simulation were used.

【0035】図7に1ビット増幅シミュレーション結果
を示す。すなわち、図7(a)はゲイン0.5の場合
を、図7(b)はゲイン0.1の場合を、図7(c)は
ゲイン1.2の場合をそれぞれ示している。次に、本発
明の1ビットディジタル信号処理を用いた応用制御シス
テムの一例として、磁気浮上装置の制御システムについ
て説明する。
FIG. 7 shows the result of 1-bit amplification simulation. That is, FIG. 7A shows the case where the gain is 0.5, FIG. 7B shows the case where the gain is 0.1, and FIG. 7C shows the case where the gain is 1.2. Next, a control system of a magnetic levitation apparatus will be described as an example of an applied control system using the 1-bit digital signal processing of the present invention.

【0036】ここでは、簡単な磁気浮上装置の1自由度
浮上制御を、1ビットディジタル信号処理で行った場合
について説明する。図8は本発明の第2の実施例を示す
磁気浮上装置の制御システムの構成図である。この図に
おいて、51は制御対象としての磁気浮上装置、52は
磁気浮上装置51に設けられるセンサ、53は補償要
素、54はアクチュエータとしての増幅器である。
Here, a case will be described in which the 1-degree-of-freedom levitation control of a simple magnetic levitation device is performed by 1-bit digital signal processing. FIG. 8 is a configuration diagram of a control system of a magnetic levitation device showing a second embodiment of the present invention. In this figure, 51 is a magnetic levitation device as a control target, 52 is a sensor provided in the magnetic levitation device 51, 53 is a compensation element, and 54 is an amplifier as an actuator.

【0037】この補償要素53の部分を1ビットディジ
タル信号で処理を行うことを想定し、シミュレーション
を行った。すなわち、センサ52から出力される変位信
号Xと速度信号vにそれぞれKp=3.7、Kd =2.
07のゲインをかけたものを足し合わせて、正負を反転
した出力を増幅器(アクチュエータ)54に送るという
動作について、マルチビットディジタル信号処理を行っ
た場合と、1ビットディジタル信号処理を行った場合の
両方について、計算機を用いてシミュレーションを行っ
た。
A simulation was carried out on the assumption that the compensating element 53 is processed by a 1-bit digital signal. That is, the displacement signal X and the velocity signal v output from the sensor 52 have K p = 3.7 and K d = 2.
Regarding the operation of adding the gains of 07 and sending the output of which the positive and negative are inverted to the amplifier (actuator) 54, there are a case of performing multi-bit digital signal processing and a case of performing 1-bit digital signal processing. Both were simulated using a computer.

【0038】図9に示すように、入力信号はともに周波
数が500〔Hz〕の正弦波とし、入力変位信号変位X
の振幅は0.2、入力速度信号vの振幅は0.3、更
に、入力変位信号変位Xと入力速度信号vとは、周期が
90°ずれているものと仮定した。マルチビットディジ
タル信号処理については、一般的なものとして12ビッ
トA/D変換器・14ビットD/A変換器を用い、サン
プリング周波数を8〔kHz〕とした。このとき、前記
式(1)よりA/D変換のS/N比は74〔dB〕とな
る。精度的にこれに相当する1ビットA/D変換器は、
2次のΣΔ変調ノイズ・シェーピングを行った場合、前
記式(2)よりオーバー・サンプリング率Mは約50.
4となるが、本シミュレーションにおいては、M=64
とした。
As shown in FIG. 9, the input signals are both sine waves having a frequency of 500 Hz, and the input displacement signal displacement X
Is 0.2, the amplitude of the input speed signal v is 0.3, and it is further assumed that the input displacement signal displacement X and the input speed signal v are out of phase by 90 °. Regarding multi-bit digital signal processing, a 12-bit A / D converter and a 14-bit D / A converter are generally used, and the sampling frequency is set to 8 [kHz]. At this time, the S / N ratio of A / D conversion is 74 [dB] according to the equation (1). A 1-bit A / D converter that corresponds to this in accuracy is
When the second-order ΣΔ modulation noise shaping is performed, the oversampling rate M is about 50.
4, but in this simulation, M = 64
And

【0039】したがって、1ビットディジタル信号処理
におけるサンプリング周波数は、512〔kHz〕とな
った。また、1ビットのD/A変換器の働きをするLP
Fは4次のものを用い、カットオフ周波数は8〔kH
z〕とした。図10に示すような入力変位信号Xの1ビ
ットディジタル信号(入力変位信号Xの1ビットA/D
変換後の出力波形)を、1ビット増幅器で増幅した1ビ
ットディジタル信号Kp X(入力変位信号Xの1ビット
増幅後の出力波形)を図11に示す。
Therefore, the sampling frequency in the 1-bit digital signal processing is 512 [kHz]. Also, LP that functions as a 1-bit D / A converter
F uses a fourth-order one, and the cutoff frequency is 8 [kHz
z]. 1-bit digital signal of the input displacement signal X as shown in FIG. 10 (1-bit A / D of the input displacement signal X
The output waveform) after the conversion, indicating 1-bit digital signal amplified by the 1-bit amplifier K p X (output waveform after 1-bit amplification of the input displacement signal X) in FIG. 11.

【0040】同様に、図12に示すような入力速度信号
vの1ビットディジタル信号(入力速度信号vの1ビッ
トA/D変換後の出力波形)を増幅した速度信号vの1
ビット増幅後の出力波形〔Kd v〕を図13に示す。更
に、図11と図13の1ビットディジタル信号との加算
反転出力波形を図14に示す。
Similarly, the 1-bit digital signal of the input speed signal v (output waveform after 1-bit A / D conversion of the input speed signal v) as shown in FIG.
The output waveform [K d v] after bit amplification is shown in FIG. Further, FIG. 14 shows an addition / inversion output waveform of the 1-bit digital signal of FIGS. 11 and 13.

【0041】実際には、この1ビット出力信号のままで
アクチュエータを動作させるのであるが、視覚的に捉え
やすいように、Kp XとKd vのLPF出力波形を図1
5に、また、図14に示した最終出力のLPF出力波形
を図16に示す。図16には、比較のために、前述のマ
ルチビットディジタル信号処理において同様の処理を行
った結果と、数学的に増幅・加算を行った理論的計算波
形もともに示されている。
Actually, the actuator is operated with this 1-bit output signal as it is, but the LPF output waveforms of K p X and K d v are shown in FIG.
5 and FIG. 16 shows the LPF output waveform of the final output shown in FIG. For comparison, FIG. 16 also shows the result of performing the same processing in the above-described multi-bit digital signal processing and the theoretical calculation waveform obtained by mathematically amplifying and adding.

【0042】図16において波形の歪みを測定するため
に、波形の1周期を1024分割し、各々の点において
数学的に計算した結果との誤差の2乗平均をとった。マ
ルチビットディジタル信号処理におけるこの値E
rms は、0.933157、1ビットディジタル信号処
理においては、Erms =0.019258となった。こ
のことから、1ビットディジタル信号処理の方が、非常
に精度良く演算を行うことができたといえる。
In order to measure the distortion of the waveform in FIG. 16, one period of the waveform was divided into 1024, and the mean square of the error from the mathematically calculated result at each point was taken. This value E in multi-bit digital signal processing
The rms was 0.933157 and E rms = 0.019258 in the 1-bit digital signal processing. From this, it can be said that the 1-bit digital signal processing was able to perform the calculation with extremely high accuracy.

【0043】また、マルチビット、1ビットともに遅延
が生じているが、時間的にいえば出力波1周期2.0
〔ms〕に対して、マルチビットの方は95.7〔μ
s〕、1ビットの方は35.2〔μs〕の遅延であり、
位相的にいえば、マルチビットの方は約0.300〔r
ad〕、1ビットの方は約0.111〔rad〕の遅延
となる。
Further, there is a delay in both multi-bit and one bit, but in terms of time, one cycle of output wave is 2.0.
In contrast to [ms], multi-bit is 95.7 [μ
s], 1-bit has a delay of 35.2 [μs],
Topologically speaking, multi-bit is about 0.300 [r
ad] and 1 bit have a delay of about 0.111 [rad].

【0044】以上のことから、1ビットディジタル信号
処理の方が、マルチビット信号処理に比べて精度的には
るかに優れており、かつ遅延も少ないということが分か
る。なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づき種々の変形が可能であり、そ
れらを本発明の範囲から排除するものではない。
From the above, it can be seen that 1-bit digital signal processing is far superior in accuracy to multi-bit signal processing and has less delay. It should be noted that the present invention is not limited to the above-described embodiments, and various modifications can be made based on the spirit of the present invention, and they are not excluded from the scope of the present invention.

【0045】[0045]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 (1)1ビットディジタル信号処理を行い、信号の伝達
が簡便で、精度の向上と、制御機構の簡略化を図り得る
1ビットディジタル信号処理を用いた制御システムを得
ることができる。
As described in detail above, according to the present invention, the following effects can be achieved. (1) It is possible to obtain a control system using 1-bit digital signal processing that performs 1-bit digital signal processing, facilitates signal transmission, improves accuracy, and simplifies the control mechanism.

【0046】(2)オーバー・サンプリングと、ノイズ
・シェーピングにより、1ビットA/D変換による量子
化誤差は大幅に低減され、結果的にマルチビットA/D
変換器と同等以上の精度を得ることができる。 (3)1ビットのディジタル信号処理において用いられ
る回路は、構造が非常に簡単なものになるため、レーザ
ー・トリミングのような高度な回路技術を用いなくても
簡単に作ることができ、大量生産が可能である。
(2) Quantization error due to 1-bit A / D conversion is greatly reduced by oversampling and noise shaping, resulting in multi-bit A / D conversion.
It is possible to obtain an accuracy equal to or higher than that of the converter. (3) Since the circuit used in 1-bit digital signal processing has a very simple structure, it can be easily manufactured without using advanced circuit technology such as laser trimming, and mass production. Is possible.

【0047】また、容易に精度アップを図ることができ
る。更に、ビットの重みづけがないため、本質的にリニ
アリティが補償されており、ゼロ・クロス歪みも生じな
い。 (4)サンプリング周波数を上げることもさほど困難で
ないため、制御対象が速い極を持つ場合や、速応性が要
求される制御対象を扱う場合も、安定した制御を行うこ
とができる。
Further, the accuracy can be easily increased. Furthermore, since there is no bit weighting, linearity is essentially compensated and zero cross distortion does not occur. (4) Since it is not so difficult to raise the sampling frequency, stable control can be performed even when the controlled object has a fast pole or when the controlled object that requires quick response is handled.

【0048】(5)システムの大部分が1ビットのディ
ジタル信号により処理されるために、システム全体の構
成が非常に単純化される。また、センサ内に1ビットA
/D変換器を内蔵することによって、構成をさらに単純
化することができる。 (6)遠隔操作などを行う場合、信号を離れたところに
伝達する必要があるが、1ビット信号の伝達は、1本の
ケーブルで行うことができ、信号の劣化も少ないため、
精度良く信号を伝達できる。
(5) Since the majority of the system is processed by the 1-bit digital signal, the configuration of the entire system is greatly simplified. In addition, 1 bit A in the sensor
By incorporating the / D converter, the configuration can be further simplified. (6) When performing remote operation, etc., it is necessary to transmit the signal to a distant place, but since the transmission of the 1-bit signal can be performed with a single cable and the signal deterioration is small,
Signals can be transmitted accurately.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示す1ビットディジタ
ル信号処理による制御システムのブロック図である。
FIG. 1 is a block diagram of a control system by 1-bit digital signal processing showing a first embodiment of the present invention.

【図2】本発明に係る2次のΣΔ変調ノイズ・シェーピ
ングを伴った1ビットA/D変換器の基本回路図であ
る。
FIG. 2 is a basic circuit diagram of a 1-bit A / D converter with secondary ΣΔ modulation noise shaping according to the present invention.

【図3】本発明に係る1ビットA/D変換器の動作を示
す図である。
FIG. 3 is a diagram showing an operation of the 1-bit A / D converter according to the present invention.

【図4】本発明の第1の実施例を示す1ビット加算シミ
ュレーション結果を示す図である。
FIG. 4 is a diagram showing a 1-bit addition simulation result showing the first embodiment of the present invention.

【図5】本発明の第1の実施例を示す1ビット加算回路
図である。
FIG. 5 is a 1-bit addition circuit diagram showing a first embodiment of the present invention.

【図6】本発明の第1の実施例を示す1ビット加算回路
のタイムチャートである。
FIG. 6 is a time chart of the 1-bit adder circuit according to the first embodiment of the present invention.

【図7】本発明の第1の実施例を示す1ビット増幅シュ
ミレーション結果を示す図である。
FIG. 7 is a diagram showing a 1-bit amplification simulation result showing the first embodiment of the present invention.

【図8】本発明の第2の実施例を示す磁気浮上装置の制
御システムの構成図である。
FIG. 8 is a configuration diagram of a control system of a magnetic levitation device showing a second embodiment of the present invention.

【図9】本発明の第2の実施例を示す入力変位信号Xと
入力速度信号vを示す図である。
FIG. 9 is a diagram showing an input displacement signal X and an input velocity signal v showing a second embodiment of the present invention.

【図10】本発明の第2の実施例を示す入力変位信号X
の1ビットA/D変換後の出力波形図である。
FIG. 10 is an input displacement signal X showing a second embodiment of the present invention.
FIG. 4 is an output waveform diagram after 1-bit A / D conversion of FIG.

【図11】本発明の第2の実施例を示す入力変位信号X
の1ビット増幅後の出力波形図である。
FIG. 11 is an input displacement signal X showing a second embodiment of the present invention.
FIG. 3 is an output waveform diagram after 1-bit amplification of FIG.

【図12】本発明の第2の実施例を示す入力速度信号v
の1ビットA/D変換後の出力波形図である。
FIG. 12 shows an input speed signal v showing a second embodiment of the present invention.
FIG. 4 is an output waveform diagram after 1-bit A / D conversion of FIG.

【図13】本発明の第2の実施例を示す入力速度信号v
の1ビット増幅後の出力波形図である。
FIG. 13 is an input speed signal v showing a second embodiment of the present invention.
FIG. 3 is an output waveform diagram after 1-bit amplification of FIG.

【図14】本発明の第2の実施例を示すKP XとKd
との加算反転出力波形図である。
FIG. 14 shows K P X and K d v showing a second embodiment of the present invention.
FIG. 7 is a diagram showing an addition and inversion output waveform of FIG.

【図15】本発明の第2の実施例を示すKP XとKd
のLPF出力波形図である。
FIG. 15 shows K P X and K d v showing a second embodiment of the present invention.
FIG. 7 is a LPF output waveform diagram of FIG.

【図16】本発明の第2の実施例を示す最終出力のLP
F出力波形図である。
FIG. 16 is a final output LP showing the second embodiment of the present invention.
It is an F output waveform chart.

【図17】従来のマルチビット(nビット)のディジタ
ル制御システムのブロック図である。
FIG. 17 is a block diagram of a conventional multi-bit (n-bit) digital control system.

【符号の説明】[Explanation of symbols]

10 2次ΣΔ変調ノイズ・シェーピング回路 11 第1の積分器 12 第2の積分器 13 加算器 14 1ビット量子化器 15 1サンプル遅延器 16 第4の積分器 17 第5の積分器 18 第3の積分器 19 第6の積分器 20 第1の微分器 21 第2の微分器 31 制御対象 32,52 センサ 33 1ビットA/D変換器 34 1ビットディジタル演算器 35 1ビットディジタル信号駆動形アクチュエータ 41 第1の4ビットアップダウンバイナリカウンタ 42 遅延要素 43 デュアル4−1データセレクタ 44 クロック遅延回路 45 第2の4ビットアップダウンバイナリカウンタ 46 第3の4ビットアップダウンバイナリカウンタ 47 スイッチ 48 最終段の遅延形フリップフロップ 51 磁気浮上装置(制御対象) 53 補償要素 54 増幅器(アクチュエータ) 10 Second-order ΣΔ modulation noise shaping circuit 11 First integrator 12 Second integrator 13 Adder 14 1-bit quantizer 15 1-sample delayer 16 Fourth integrator 17 Fifth integrator 18 Third Integrator 19 Sixth integrator 20 First differentiator 21 Second differentiator 31 Control target 32,52 Sensor 33 1-bit A / D converter 34 1-bit digital calculator 35 1-bit digital signal drive type actuator 41 first 4-bit up-down binary counter 42 delay element 43 dual 4-1 data selector 44 clock delay circuit 45 second 4-bit up-down binary counter 46 third 4-bit up-down binary counter 47 switch 48 final stage Delay type flip-flop 51 Magnetic levitation device (controlled object) 53 Compensation element 54 Amplifier (actuator)

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 センサからの出力信号に基づいて演算を
行い、該演算データに基づいてアクチュエータを駆動
し、制御対象をフィードバック制御する制御システムに
おいて、(a)センサからのアナログ出力信号を1ビッ
トディジタル出力信号へ変換する1ビットA/D変換器
と、(b)該1ビットA/D変換器からの1ビットディ
ジタル出力信号が入力され、1ビットディジタル演算出
力信号を送出する1ビットディジタル演算器と、(c)
該1ビットディジタル演算器からの1ビットディジタル
演算出力信号が入力されて駆動される1ビットディジタ
ル信号駆動形アクチュエータとを具備することを特徴と
する1ビットディジタル信号処理を用いた制御システ
ム。
1. A control system for performing an arithmetic operation based on an output signal from a sensor, driving an actuator based on the arithmetic data, and feedback-controlling a controlled object, wherein (a) an analog output signal from the sensor is 1 bit. 1-bit A / D converter for converting to a digital output signal, and (b) 1-bit digital operation for inputting the 1-bit digital output signal from the 1-bit A / D converter and sending 1-bit digital operation output signal And (c)
A control system using 1-bit digital signal processing, comprising: a 1-bit digital signal drive type actuator driven by receiving a 1-bit digital operation output signal from the 1-bit digital operation unit.
【請求項2】 前記1ビットA/D変換器は基本標本化
周波数の数倍から数百倍の標本化周波数で標本化を行
い、ΣΔ変調ノイズ・シェーピング回路を有する請求項
1記載の1ビットディジタル信号処理を用いた制御シス
テム。
2. The 1-bit A / D converter according to claim 1, wherein the 1-bit A / D converter performs sampling at a sampling frequency that is several times to several hundred times the basic sampling frequency, and has a ΣΔ modulation noise shaping circuit. A control system using digital signal processing.
【請求項3】 前記1ビットディジタル演算器は1ビッ
ト演算回路を有する請求項1記載の1ビットディジタル
信号処理を用いた制御システム。
3. The control system using 1-bit digital signal processing according to claim 1, wherein the 1-bit digital arithmetic unit has a 1-bit arithmetic circuit.
【請求項4】 前記制御対象は磁気浮上装置である請求
項1記載の1ビットディジタル信号処理を用いた制御シ
ステム。
4. The control system using 1-bit digital signal processing according to claim 1, wherein the controlled object is a magnetic levitation device.
JP3120994A 1994-03-01 1994-03-01 Control system using one-bit digital signal processing Pending JPH07245810A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3120994A JPH07245810A (en) 1994-03-01 1994-03-01 Control system using one-bit digital signal processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3120994A JPH07245810A (en) 1994-03-01 1994-03-01 Control system using one-bit digital signal processing

Publications (1)

Publication Number Publication Date
JPH07245810A true JPH07245810A (en) 1995-09-19

Family

ID=12325049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3120994A Pending JPH07245810A (en) 1994-03-01 1994-03-01 Control system using one-bit digital signal processing

Country Status (1)

Country Link
JP (1) JPH07245810A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001038943A1 (en) * 1999-11-26 2001-05-31 Prime Motion Inc. Feedback control system
DE102009001609B4 (en) * 2008-03-19 2014-05-28 Infineon Technologies Ag Oversampling PID controller for integration with a sigma-delta analog-to-digital converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001038943A1 (en) * 1999-11-26 2001-05-31 Prime Motion Inc. Feedback control system
DE102009001609B4 (en) * 2008-03-19 2014-05-28 Infineon Technologies Ag Oversampling PID controller for integration with a sigma-delta analog-to-digital converter

Similar Documents

Publication Publication Date Title
JP3244597B2 (en) Sigma-delta analog-to-digital converter and filter with filtering with controlled pole-zero location
US5061925A (en) Phase equalization system for a digital-to-analog converter utilizing separate digital and analog sections
JP4890503B2 (en) Delta-sigma modulator
US20060282185A1 (en) Device and method for signal processing
AU721526B2 (en) Conversion of a PCM signal into a UPWM signal
JP2787445B2 (en) Analog-to-digital converter using delta-sigma modulation
JPH03242025A (en) Digital-analog conversion circuit and method thereof, and method of determining number of tap of filter and tap weight coefficient
JPH08506952A (en) Audio digitizing apparatus and method
JPS6380626A (en) Digital/analog converter
CN114301464A (en) Sigma-Delta analog-to-digital converter with aliasing suppression function
Vanderkooy et al. Why 1-bit sigma-delta conversion is unsuitable for high-quality applications
JPH09266447A (en) Word length conversion device and data processor
CN104104387A (en) Device and method for expanding dynamic range of analog-to-digital converter (ADC)
JPH08330967A (en) Delta sigma modulation circuit
US5872532A (en) Selection apparatus
JPH07245810A (en) Control system using one-bit digital signal processing
JPH08154058A (en) Selector and radio equipment using the same
JPH0456495B2 (en)
Lipshitz et al. Why professional 1-bit sigma-delta conversion is a bad idea
JPH06291784A (en) Processing and correcting equipments for voice signal
EP0704978A1 (en) Selection device for selecting electric cells and apparatus using the same
JP2002033666A (en) Method for performing analog/digital conversion and analog/digital converter
JP2751177B2 (en) Digital-to-analog converter
JP2584437B2 (en) A / D conversion circuit
JP2579555B2 (en) Digital / analog converter

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030610