JPH07244594A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH07244594A
JPH07244594A JP6032596A JP3259694A JPH07244594A JP H07244594 A JPH07244594 A JP H07244594A JP 6032596 A JP6032596 A JP 6032596A JP 3259694 A JP3259694 A JP 3259694A JP H07244594 A JPH07244594 A JP H07244594A
Authority
JP
Japan
Prior art keywords
data
time
memory
processing
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6032596A
Other languages
English (en)
Inventor
Hiroyuki Kajiura
広行 梶浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP6032596A priority Critical patent/JPH07244594A/ja
Publication of JPH07244594A publication Critical patent/JPH07244594A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【目的】 処理の実行に要する時間を短縮し、処理を効
率的に行う。 【構成】 コンピュータ11に、複数のアプリケーショ
ンなど、並列に処理される3つのユーザプロセスUP
1、UP2、UP3が用いられる。各スケジューラSC
1、SC2、SC3は、それぞれ各プロセスUP1、U
P2、UP3に含まれるスレッドに関して所定のスケジ
ューリングを行う。一方、コンピュータ11は、複数の
プロセスUP1、UP2、UP3の実行状態を制御する
オペレーティングシステム23を備えている。オペレー
ティングシステム23は、前記タイマ17にアクセスし
て、タイマ17が発生する時間データを読み取る。オペ
レーティングシステム23が読み取った時間データを読
み出し、共有メモリ25に書き込むタイマプロセス24
が備えられる。共有メモリ25に書き込まれた時間デー
タは、各プロセスUP1、UP2、UP3によって読み
取られ、各プロセスUP1、UP2、UP3の前記スケ
ジューリングなどに用いられる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータなどのデ
ータ処理装置に関し、更に詳しくは、例として、実行さ
れるプロセス内に存在している1つまたは複数のスレッ
ドのスケジューリングを効率的に行うことができるデー
タ処理装置であり、スレッドのスケジューリングで時間
を計測する必要がある時に、プロセスの実行を管理する
オペレーティングシステムの時間計測サービスを直接に
は利用することなく時間の計測を行うことができ、これ
により、スケジューリングを効率よく行なうことができ
るデータ処理装置に関する。
【0002】
【従来の技術】一般的にプロセスの内部でさらに実行の
単位を細分化して並行動作させる手段として、クライア
ント/サーバシステムに於いて、サーバにおけるサービ
スを処理する部分、或いは階層構造になっている通信の
プロトコルを処理する部分などが、アプリケーションと
して有効なものである。しかしながらこのようなアプリ
ケーションに於いて、例としてプロトコルのエラー検出
などタイマの処理でスレッドをスリープさせたりするよ
うなサービスが必須となり、スレッドのスケジューリン
グで時間を計測することが必要となる。
【0003】従来の技術では、例えば、スレッドをスリ
ープさせるサンマイクロシステムズ(株)のライトウェ
イトプロセスライブラリのlwp sleep関数などのよう
に、スレッドのスケジューリングで時間を計測すること
が必要なサービスがコンピュータシステムに於いて提供
される場合、直接オペレーティングシステムのサービス
を利用して時間を計測していた。このオペレーティング
システムのサービスは、コンピュータシステムにハード
ウェアとして備えられているタイマを用いて、オペレー
ティングシステムがタイムカウントし、オペレーティン
グシステムが計時データを発生させるものである。
【0004】図3は、スレッドのスケジューリングを行
うスケジューラのスケジューリング動作の例を示すフロ
ーチャートである。図3ステップa1に於いて、プロセ
ス内に実行すべきスレッドが存在するかどうかが判断さ
れる。存在していなければ処理は、終了する。実行すべ
きスレッドが存在していれば、ステップa2において、
スケジューリングを行う際に、時間を計測する必要があ
るかどうかが判断される。ステップa2の判断が肯定な
らば、ステップa3において、実行中のスレッドのスケ
ジューラは、時間の計測を行う。この時間の計測は、コ
ンピュータシステムにハードウェアとして備えられてい
るタイマを用いて、オペレーティングシステムがタイム
カウントし、オペレーティングシステムが発生した計時
データをプロセスが読み取ることによって、時間の計測
が行われる。
【0005】図3ステップa4において、次に実行され
るべきスレッドが選択される。ステップa2の判断が否
定ならば、処理はステップa3を経ることなくステップ
a4に移る。ステップa5に於いて、スレッドの使用環
境であるコンテキストの切り替えを行い、処理はステッ
プa1に戻る。このような処理が繰り返されて、複数の
スレッドを含むプロセスが実行される。
【0006】図5は、図3のステップa3の従来技術に
於ける処理の詳細を示すフローチャートである。図3ス
テップa3までの処理は、スレッドのスケジューラの動
作であり、コンピュータのユーザ空間で処理が行われて
いる。図3のステップa2に於いて時間を計測する必要
があると判断されると、処理はオペレーティングシステ
ムに移り、オペレーティングシステムが管理するスーパ
ーバイザ空間に於ける処理が行われる。このため、ステ
ップb1において、システムコールが発生し、ステップ
b2に於いて、処理が実行される空間に関して、ユーザ
空間からスーパーバイザ空間への切り替えが行われる。
ステップb3において、オペレーティングシステムは、
上述したようにハードウェアのタイマをアクセスして計
時データを発生し、発生された計時データをスーパーバ
イザ空間の所定領域に書き込む。ステップb4におい
て、前記スーパーバイザ空間の所定領域に書き込まれた
計時データがプロセスのローカルメモリに書き込まれ
る。ステップb5において、スーパーバイザ空間からユ
ーザ空間への切り替えが行われる。このようにして、プ
ロセスのローカルメモリに書き込まれた計時データが、
処理途中のプロセスによって利用される。
【0007】前記従来技術において、例えば、図3のス
レッドのスケジューリングの例ではステップa3が行わ
れる度に、オペレーティングシステムの前記サービスを
利用して時間を計測していた。
【0008】この従来技術では、図5に示されるよう
に、ハードウェアのタイマを用いて時間を計測する処理
の前後で、ユーザ空間とスーパーバイザ空間との相互の
切り替えがそれぞれ必要であり、時間計測処理に多大の
時間を要してしまうという問題点を有している。
【0009】このようなオーバーヘッドを避けるための
他の従来技術として、スケジューラが、スレッドのスケ
ジューリングを行う際に時間を計測する必要のないサー
ビス、例として、実行されるスレッド相互の切り替え、
スレッドの生成、コンテキストのロードやセーブ、或い
はスレッド間のデータ転送などのサービスのみを提供す
るようにしている従来技術も知られている。このような
他の従来技術では、スケジューラが提供可能なサービス
に限界があり、高機能のサービスを達成できるスケジュ
ーラを用いることができないという問題点を有してい
る。
【0010】一方、プロセス間でデータの送受信を高速
に行なう従来の構成として、図7に示される構成が用い
られている。この従来の構成によれば、複数のプロセス
1、2が共有メモリ3を共有し、共有メモリ3をプロセ
ス1、2がそれぞれアクセスできる。この従来の構成に
よれば、プロセス1、2が共有メモリ3を、プロセス
1、2に対して割り付け/解除するアタッチ/デタッチ
の動作時に、プロセス1、2の実行状態を管理するオペ
レーティングシステムのサービスを利用するが、実際に
プロセス1、2間でデータの送受信をする時は、プロセ
ス1、2のいずれか一方が送信データを共有メモリ3に
書き込み、いずれか他方が共有メモリ3に書き込まれて
いる送信データを読み出す。このような従来技術におい
て、実際にデータを送受信する際に、該オペレーティン
グシステムのサービスを利用しなくてすみ、データをバ
ッファリングしないのでプロセス間の通信に不必要なコ
ピー操作を含まないので効率がよい。
【0011】
【発明が解決しようとする課題】しかしながら、従来の
技術のようにスレッドのスケジューリングで、例として
時間の計測などに於いて、オペレーティングシステムの
サービスを利用していると、ユーザ空間とスーパーバイ
ザ空間の切替を行なわなければならず、コンテキストの
切替が起こる。そのために多大の時間が消費される。ス
レッドのスケジューリングはかなり頻繁に起こると思わ
れるので、その度にオペレーティングシステムのサービ
スを利用していては効率が悪い。例えば、図3のスレッ
ドのスケジューリングの例では、ステップa3において
時間の計測を行なっている。このステップa3では、図
5を参照して説明したように、スケジューリングする時
に毎回オペレーティングシステムのサービスを利用して
時間の計測を行なっている。その度に、ユーザ空間とス
ーパーバイザ空間とのコンテキストが相互に切り替わっ
ていた。
【0012】また、スレッドを使ったアプリケーション
(プロセス)が1つのコンピュータシステムで1つしか
ない場合にも、前述したような問題点が発生するが、こ
の場合と比較し、図6の例のように、一般には1つの計
算機システムで多数のスレッドを使ったアプリケーショ
ン(プロセス)が存在する。図6に於いて、オペレーテ
ィングシステム4に対して、複数、例として3つのユー
ザプロセスUP1、UP2、UP3が用いられる。この
従来例の場合、プロセスUP1は、スレッドTH11、
TH12及びスケジューラSC1を備え、プロセスUP
2は、スレッドTH21及びスケジューラSC2を備
え、プロセスUP3は、スレッドTH31、TH32及
びスケジューラSC3を備える。この場合、各プロセス
UP1、UP2、UP3に於いて、スレッドTH1〜T
H32のスケジューリングに時間を計測するオペレーテ
ィングシステムのサービスを利用している。従って、各
プロセスUP1、UP2、UP3毎に、前述したよう
に、時間計測毎に、ユーザ空間とスーパーバイザ空間と
の切り替えが必要となり、前述したような効率の悪さが
更に増大するという問題点を有している。
【0013】本発明は、このような問題点を解決しよう
としてなされたものであり、処理の実行に要する時間を
短縮し、処理を効率的に行うことができるデータ処理装
置を提供することをその目的とする。
【0014】
【課題を解決するための手段】本発明のデータ処理装置
は、予め定めるデータを発生するデータ発生手段と、メ
モリ手段と、所定の動作を実行する1つまたは複数のプ
ロセス手段と、該データ発生手段からの該データを読み
取ると共に、該プロセス手段の実行状態を制御するオペ
レーティング手段と、該オペレーティング手段によって
読み取られた該データを読み取って該メモリ手段に書き
込むデータプロセス手段とを備え、該プロセス手段は、
該メモリ手段に書き込まれた該データを読み取るデータ
読み取り手段を備えており、そのことによって上記目的
を達成することができる。
【0015】本発明に於いて、前記プロセス手段は、複
数である場合がある。
【0016】本発明に於いて、前記データ発生手段は、
計時データを発生する計時手段である場合がある。
【0017】本発明に於いて、前記複数のプロセス手段
の少なくとも一つのプロセス手段は、複数のスレッド手
段に区分され、該少なくとも一つのプロセス手段に於け
る前記データ読み取り手段は、該複数のスレッド手段の
動作タイミングを制御するスケジューラである場合があ
る。
【0018】
【作用】この発明においては、データ発生手段に於いて
発生されたデータをオペレーティング手段が読み取る。
オペレーティング手段によって読み取られたデータを読
み取るためのデータプロセス手段が用意され、そのデー
タプロセス手段が読み取ったデータをメモリ手段に書き
込む。プロセス手段は、このメモリ手段に書き込まれた
データを読み込んで処理を行う。これにより、プロセス
手段が該データを必要とする度毎に、オペレーティング
手段のデータ読み取りサービスを直接利用しなくてもよ
い。
【0019】従って、プロセス手段において、該データ
を必要とする度毎に、直接オペレーティング手段のデー
タ読み取りサービスを利用するのではなく、オペレーテ
ィング手段がデータ発生手段から読み取ったデータを、
前記データプロセス手段がメモリ手段に書き込み、プロ
セス手段はメモリ手段に書き込まれたデータを読み込ん
でデータを用いるので、オペレーティング手段のサービ
スを直接利用する必要がない。これにより、オペレーテ
ィング手段のデータ読み取りサービスを用いる際に必要
なユーザ空間とスーパバイザ空間とのコンテキストの切
替えなどが不要となり、このコンテキストの切り替えに
必要であった余分な時間を消費せずに処理を行なうこと
ができる。
【0020】また、メモリ手段へのアクセスは、最初に
プロセス手段のメモリ空間にメモリ手段をアタッチする
時に、オペレーティング手段のサービスを利用する必要
があるが、プロセスが実際にメモリ手段にデータを書き
込んだり読み込んだりする時は、オペレーティング手段
のサービスを利用する必要がない。これにより、プロセ
スの処理に要する時間を格段に短縮でき、処理の効率化
を図ることができる。また、データのメモリ手段への書
き込みは、データプロセス手段が行うだけなので、複数
のプロセス手段がメモリ手段へのデータの書き込みを行
う場合に想定される複雑な排他制御の処理も必要がな
い。これにより、プロセスの処理に要する時間を更に短
縮でき、処理の効率化を図ることができる。
【0021】さらに、該メモリ手段に書き込まれたデー
タは、多数のプロセス手段で共有できるので、いくつか
のプロセス手段に於いてそれぞれ該データを必要とする
際に、各プロセス手段がそれぞれオペレーティング手段
のデータ読み取りサービスを利用する必要がなく、該デ
ータの利用を効率的に行なうことができる。
【0022】
【実施例】図1は本発明の一実施例のコンピュータシス
テム(以下、コンピュータ)11の構成例を示すブロッ
ク図であり、図2は本実施例のコンピュータ11のハー
ドウェアの構成例を示す系統図である。コンピュータに
おいて、アプリケーションなどであるプロセスの内部で
さらに実行の単位を細分化して並行動作させる手段とし
て、クライアント/サーバシステムに於いて、サーバに
おけるサービスを処理する部分、或いは階層構造になっ
ている通信のプロトコルを処理する部分などが、アプリ
ケーションとして有効なものである。このようなアプリ
ケーションに於いて、例としてプロトコルのエラー検出
などタイマの処理でスレッドをスリープさせたりするよ
うなサービスが必須となり、スケジューラによるスレッ
ドのスケジューリングに於いて、時間を計測することが
必要となる。このように、スレッドのスケジューリング
で時間を計測することが必要なサービスとして、例え
ば、スレッドをスリープさせるサンマイクロシステムズ
(株)のライトウェイトプロセスライブラリのlwp slee
p関数などが挙げられる。
【0023】本実施例において、コンピュータ11に関
して、複数のプロセスを並列処理し、しかも、各プロセ
ス内に複数のスレッドを有している場合を想定して説明
する。本実施例において、コンピュータ11は、ハード
ウェアとして、メモリ12、CPU13、表示端末1
4、キーボードなどの入力端末15、I/O(入力/出
力)装置16及びタイマ17を備え、すべての構成要素
がバス18に接続されている。該メモリ12は、オペレ
ーションシステムが記憶されているOS領域19、1つ
または複数のプロセスが記憶されるユーザ領域20、共
有メモリ領域21、及びタイマプロセスが記憶されてい
るタイマプロセス領域22を備えている。
【0024】また、本実施例のコンピュータ11に備え
られる主要な複数のプログラムのデータ入出力関係は、
図1に示されている。図1に示されるように、コンピュ
ータ11に、複数のアプリケーションなど、並列に処理
される複数、例として3つのユーザプロセスUP1、U
P2、UP3(総称する場合には、符号UPで示す)が
用いられる。本実施例の場合、プロセスUP1は、スレ
ッドTH11、TH12(総称する場合には、符号TH
で示す)及びスケジューラSC1を備え、プロセスUP
2は、スレッドTH21及びスケジューラSC2を備
え、プロセスUP3は、スレッドTH31、TH32及
びスケジューラSC3を備える。各スケジューラSC
1、SC2、SC3(総称する場合には、符号SCで示
す)は、それぞれ各プロセスUP1、UP2、UP3に
含まれるスレッドに関して所定のスケジューリングを行
う。
【0025】一方、コンピュータ11は、複数のプロセ
スUP1、UP2、UP3の実行状態を制御するオペレ
ーティングシステム23を備えている。オペレーティン
グシステム23は、前記タイマ17にアクセスして、タ
イマ17が発生する時間データを読み取る。オペレーテ
ィングシステム23が読み取った時間データを読み出
し、共有メモリ25に書き込むタイマプロセス24が備
えられる。共有メモリ25に書き込まれた時間データ
は、各プロセスUP1、UP2、UP3によって読み取
られ、各プロセスUP1、UP2、UP3の前記スケジ
ューリングなどに用いられる。
【0026】図4は、本実施例のタイマプロセス24の
動作例を示すフローチャートである。図4ステップc1
に於いて、オペレーティングシステム23のサービスに
よって、共有メモリ25がタイマプロセス24のメモリ
空間にアタッチされる。ステップc2に於いて、タイマ
プロセス24は、プログラムを終了してもよいかどうか
を判断する。この判断が否定であれば、ステップc3に
於いて、タイマプロセス24は、前記タイマ17から時
間データを読み取っているオペレーティングシステム2
3から時間データを読み取り、ステップc4に於いてタ
イマプロセス24は、その計測結果を共有メモリ25に
書き込む。この後、タイマプロセス24はしばらくサス
ペンドし、ステップc2に戻って上記ステップc2〜c
5の処理を繰り返す。従って、共有メモリ25に書き込
まれている時間データは、図4のステップc2〜c5の
処理が繰り返される周期で順次更新されている。ここ
で、ステップc2に於いて、プログラムを終了してもよ
いと判断されると、ステップc6に於いて、共有メモリ
25がタイマプロセス24のメモリ空間とデタッチさ
れ、処理が終了する。
【0027】図8は、本実施例の各スケジューラSCの
動作例を示すフローチャートである。図8ステップd
2、d3、d5、d6の各処理は、図3のステップa
1、a2、a3、a4の各処理とそれぞれ同一であるの
で、説明を省略する。図8ステップd1において、オペ
レーティングシステム23のサービスによって、共有メ
モリ25がプロセスUP、例えば現在の処理がスケジュ
ーラSC1によって行われているならば、プロセスUP
1のメモリ空間にアタッチされる。これ以降、図3ステ
ップa1、a2の処理とそれぞれ同一の処理を行うステ
ップd2、d3が実行される。図8ステップd4に於い
て、タイマプロセス24が共有メモリ25に書き込んだ
時間データを読み取る。図8ステップd7に於いて、オ
ペレーティングシステム23のサービスによって共有メ
モリ25がプロセスUP、例えば前記スケジューラSC
1が処理を実行している場合にはプロセスUP1のメモ
リ空間とデタッチされる。
【0028】以上の実施例に於いて、時間を計測するた
めのタイマプロセス24が用意されている。このタイマ
プロセス24のみが前記共有メモリ25に、時間データ
を書き込むようにされている。タイマプロセス24は、
オペレーティングシステム23がタイマ17を用いて計
測して得た時間データを計測し、この時間データを共有
メモリ25に書き込む。プロセスUPのスケジューラS
CがスレッドTHのスケジューリングで時間を計測する
必要がある場合、前記タイマプロセス24が共有メモリ
25に書き込んだ時間データを読み込んで時間を計測
し、所定の処理を行う。従って、本実施例に於いて、ス
ケジューラSCは、スレッドTHのスケジューリングの
時に、オペレーティングシステム23のサービスを直接
利用しなくてもよい。
【0029】従って、本実施例に於いて、スレッドTH
のスケジューリングで時間を計測する必要がある場合、
直接オペレーティングシステム23の前述したようなサ
ービスを利用するのではなく、時間を計測するためのタ
イマプロセス24がオペレーティングシステム23のサ
ービスを利用して時間の計測を行ない、タイマプロセス
24がその時間データを共有メモリ25に書き込んで、
スレッドTHのスケジューリングの際には、共有メモリ
25に書き込まれた時間データをスケジューラSCが読
み込んで時間を計測する。従って、プロセスUPに於い
て、時間計測が必要になる度にオペレーティングシステ
ム23のサービスを直接利用する必要がなくなる。これ
により、オペレーティングシステム23のサービスを直
接利用して時間を計測する際に必要な、ユーザ空間とス
ーパバイザ空間のコンテキストの切替えが不必要にな
り、時間計測を含むプロセスの処理に要する時間を格段
に短縮することができる。
【0030】また、共有メモリ25へのアクセスに関し
て、最初にプロセスUPのメモリ空間に共有メモリ25
をアタッチする時に、オペレーティングシステム23の
サービスを利用する必要がある。一方、プロセスが実際
に共有メモリ25にデータを書き込んだり読み込んだり
する時は、オペレーティングシステム23のサービスを
利用する必要がなく、前述したように処理に要する時間
を短縮することができる。更に、共有メモリ25へのデ
ータの書き込みは、時間を計測する前記タイマプロセス
24が行うだけなので、複数のプロセスが共有メモリ2
5へのデータの書き込みを行う場合に想定される複雑な
排他制御の処理も必要がない。これにより、プロセスの
処理に要する時間を更に短縮でき、処理の効率化を図る
ことができる。
【0031】さらに、共有メモリ25に書き込まれた時
間データは、多数のプロセスUPで共有できるので、い
くつかのプロセスUPに於いてそれぞれ時間データを必
要とする際に、各プロセスUPがそれぞれオペレーティ
ングシステム23のデータ読み取りサービスを利用する
必要がなく、データの利用を効率的に行なうことができ
る。
【0032】本発明に於いて、共有メモリ23に書き込
まれ、読み出されるデータは時間データに限定されるも
のではない。従来技術に於いて、プロセスが処理の実行
に必要とするデータであって、そのデータを得るため
に、従来技術に於いて、ユーザ空間とスーパーバイザ空
間との間での空間切り替えに伴うコンテキストの切り替
えが必要となっていた種類のデータに関して、本発明
は、好適に実施されることができる。
【0033】
【発明の効果】この発明においては、プロセス手段がデ
ータを必要とする度毎に、オペレーティング手段のデー
タ読み取りサービスを直接利用しなくてもよい。従っ
て、プロセス手段において、該データを必要とする度毎
に、直接オペレーティング手段のデータ読み取りサービ
スを利用するのではなく、オペレーティング手段がデー
タ発生手段から読み取ったデータを、前記データプロセ
ス手段がメモリ手段に書き込み、プロセス手段はメモリ
手段に書き込まれたデータを読み込んでデータを用いる
ので、オペレーティング手段のサービスを直接利用する
必要がない。これにより、オペレーティング手段のデー
タ読み取りサービスを用いる際に必要なユーザ空間とス
ーパバイザ空間とのコンテキストの切替えなどが不要と
なり、このコンテキストの切り替えに必要であった余分
な時間を消費せずに処理を行なうことができる。
【0034】また、メモリ手段へのアクセスは、最初に
プロセス手段のメモリ空間にメモリ手段をアタッチする
時に、オペレーティング手段のサービスを利用する必要
があるが、プロセスが実際にメモリ手段にデータを書き
込んだり読み込んだりする時は、オペレーティング手段
のサービスを利用する必要がない。これにより、プロセ
スの処理に要する時間を格段に短縮でき、処理の効率化
を図ることができる。また、データのメモリ手段への書
き込みは、データプロセス手段が行うだけなので、複数
のプロセス手段がメモリ手段へのデータの書き込みを行
う場合に想定される複雑な排他制御の処理も必要がな
い。これにより、プロセスの処理に要する時間を更に短
縮でき、処理の効率化を図ることができる。
【0035】さらに、該メモリ手段に書き込まれたデー
タは、多数のプロセス手段で共有できるので、いくつか
のプロセス手段に於いてそれぞれ該データを必要とする
際に、各プロセス手段がそれぞれオペレーティング手段
のデータ読み取りサービスを利用する必要がなく、該デ
ータの利用を効率的に行なうことができる。
【図面の簡単な説明】
【図1】本発明の一実施例のコンピュータシステム11
の構成例を示すブロック図である。
【図2】本実施例のコンピュータ11のハードウェアの
構成例を示す系統図である。
【図3】スレッドのスケジューリングを行うスケジュー
ラのスケジューリング動作の例を示すフローチャートで
ある。
【図4】本実施例のタイマプロセスのアルゴリズム例を
示すフローチャートである。
【図5】図3のステップa3の従来技術に於ける処理の
詳細を示すフローチャートである。
【図6】従来技術のコンピュータの構成を示すブロック
図である。
【図7】プロセス間でデータの送受信を高速に行なう従
来の構成例を示すブロック図である。
【図8】前記実施例のスケジューラのアルゴリズム例を
示すフローチャートである。
【符号の説明】
11 コンピュータ 12 メモリ 13 CPU 17 タイマ 23 オペレーティングシステム 24 タイマプロセス 25 共有メモリ UP1、UP2、UP3 ユーザプロセス TH11、TH12、TH21、TH31、TH32
スレッド SC1、SC2、SC3 スケジューラ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 予め定めるデータを発生するデータ発生
    手段と、 メモリ手段と、 所定の動作を実行する1つまたは複数のプロセス手段
    と、 該データ発生手段からの該データを読み取ると共に、該
    プロセス手段の実行状態を制御するオペレーティング手
    段と、 該オペレーティング手段によって読み取られた該データ
    を読み取り該メモリ手段に書き込むデータプロセス手段
    とを備え、 該プロセス手段は、該メモリ手段に書き込まれた該デー
    タを読み取るデータ読み取り手段を備えているデータ処
    理装置。
  2. 【請求項2】 前記プロセス手段は、複数である請求項
    1に記載のデータ処理装置。
  3. 【請求項3】 前記データ発生手段は、計時データを発
    生する計時手段である請求項1に記載のデータ処理装
    置。
  4. 【請求項4】 前記複数のプロセス手段の少なくとも一
    つのプロセス手段は、複数のスレッド手段に区分され、
    該少なくとも一つのプロセス手段に於ける前記データ読
    み取り手段は、該複数のスレッド手段の動作タイミング
    を制御するスケジューラである請求項2に記載のデータ
    処理装置。
JP6032596A 1994-03-02 1994-03-02 データ処理装置 Pending JPH07244594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6032596A JPH07244594A (ja) 1994-03-02 1994-03-02 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6032596A JPH07244594A (ja) 1994-03-02 1994-03-02 データ処理装置

Publications (1)

Publication Number Publication Date
JPH07244594A true JPH07244594A (ja) 1995-09-19

Family

ID=12363247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6032596A Pending JPH07244594A (ja) 1994-03-02 1994-03-02 データ処理装置

Country Status (1)

Country Link
JP (1) JPH07244594A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021118960A (ja) * 2021-05-19 2021-08-12 株式会社ユニバーサルエンターテインメント 遊技機
JP2022177952A (ja) * 2021-05-19 2022-12-02 株式会社ユニバーサルエンターテインメント 遊技機
JP2022177955A (ja) * 2021-05-19 2022-12-02 株式会社ユニバーサルエンターテインメント 遊技機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021118960A (ja) * 2021-05-19 2021-08-12 株式会社ユニバーサルエンターテインメント 遊技機
JP2022177952A (ja) * 2021-05-19 2022-12-02 株式会社ユニバーサルエンターテインメント 遊技機
JP2022177955A (ja) * 2021-05-19 2022-12-02 株式会社ユニバーサルエンターテインメント 遊技機

Similar Documents

Publication Publication Date Title
US5291614A (en) Real-time, concurrent, multifunction digital signal processor subsystem for personal computers
US6430593B1 (en) Method, device and article of manufacture for efficient task scheduling in a multi-tasking preemptive priority-based real-time operating system
US6360243B1 (en) Method, device and article of manufacture for implementing a real-time task scheduling accelerator
CA2456220C (en) Controlling processor clock rate based on thread priority
US6128672A (en) Data transfer using software interrupt service routine between host processor and external device with queue of host processor and hardware queue pointers on external device
JPH09167105A (ja) オンチップデバッグシステム
EP0387871B1 (en) Extended memory address control system
US20030177288A1 (en) Multiprocessor system
CN110955503B (zh) 任务调度方法及装置
US6986028B2 (en) Repeat block with zero cycle overhead nesting
US5499348A (en) Digital processor capable of concurrently executing external memory access and internal instructions
CN112559403B (zh) 一种处理器及其中的中断控制器
JPH07244594A (ja) データ処理装置
Kawano et al. Fine-grain multi-thread processor architecture for massively parallel processing
Ando et al. Full Hardware implementation of RTOS-based systems using general high-level synthesizer
KR100809294B1 (ko) 가상 머신에서 스레드 스케줄링을 수행하는 장치 및 그방법
US20040034858A1 (en) Programming a multi-threaded processor
CN114721464A (zh) 片上系统和计算装置
KR20040101260A (ko) 가상 직접 메모리 액세스를 위한 방법 및 장치
US7320044B1 (en) System, method, and computer program product for interrupt scheduling in processing communication
JPH11306074A (ja) 情報処理装置
WO1994007202A1 (en) Data processing apparatus
JPH1185673A (ja) 共有バスの制御方法とその装置
KR100259812B1 (ko) 캐쉬 버퍼램 액세스 방법
CN116360941A (zh) 一种面向多核dsp的并行计算资源自组织调度方法及系统

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001026