JPH0723905B2 - Defect detection circuit for active matrix substrate - Google Patents

Defect detection circuit for active matrix substrate

Info

Publication number
JPH0723905B2
JPH0723905B2 JP57193214A JP19321482A JPH0723905B2 JP H0723905 B2 JPH0723905 B2 JP H0723905B2 JP 57193214 A JP57193214 A JP 57193214A JP 19321482 A JP19321482 A JP 19321482A JP H0723905 B2 JPH0723905 B2 JP H0723905B2
Authority
JP
Japan
Prior art keywords
signal line
row
leak
column signal
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57193214A
Other languages
Japanese (ja)
Other versions
JPS5983069A (en
Inventor
恭雄 勝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP57193214A priority Critical patent/JPH0723905B2/en
Publication of JPS5983069A publication Critical patent/JPS5983069A/en
Publication of JPH0723905B2 publication Critical patent/JPH0723905B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 本発明はアクティブマトリクス基板の交点リークが発生
した行信号及び列信号ラインのアドレス検出回路に関す
るものである。
The present invention relates to an address detection circuit for a row signal and a column signal line in which an intersection leak of an active matrix substrate has occurred.

アクティブマトリクス基板の行信号及び列信号ラインの
交点リークとしては、該ライン同士が交差点でリークま
たは短絡することに起因する直接リークと、スイッチン
グトランジスタのゲート、ソース間でリークまたは短絡
することに起因する間接リークとがある。従って、この
ような欠陥を有するアクティブマトリクス基板を取り除
くためには、交点リーク(以後S−Gリークと記載)が
発生した行信号及び列信号ラインの絶対アドレスを検出
し、良・不良の判定または修正をおこなわなければなら
ない。
The intersection leak of the row signal and column signal lines of the active matrix substrate is caused by the direct leak caused by the leak or the short between the lines and the leak caused by the short or the short between the gate and the source of the switching transistor. There is an indirect leak. Therefore, in order to remove the active matrix substrate having such a defect, the absolute address of the row signal and the column signal line in which the intersection leak (hereinafter, referred to as SG leak) occurs is detected to judge the pass / fail or You have to make corrections.

従来のS−Gリーク発生ラインの検出方法の概略図を第
1図に示す。同図において、101はアクティブマトリク
ス基板の一部であり、102は行信号駆動回路を構成する
行信号側シフトレジスタ、103は列信号駆動回路を構成
する列信号側シフトレジスタであり、104は行信号側シ
フトレジスタによってコントロールされるアナログスイ
ッチ、105は列信号側シフトレジスタによりコントロー
ルされるアナログスイッチであり、106は直流電源、107
は電流計である。該行信号及び列信号ライン側アナログ
スイッチの一方の端子は並列接続され、直流電源に接続
される。そして、直流電源とアナログスイッチの間に電
流計が接続される。それから、アナログスイッチの他方
の端子とアクティブマトリクス基板のボンディングパッ
ド間を、例えばプローブカードを介して電気的に接続し
て、次に示す方法でS−Gリークを検出する。
FIG. 1 shows a schematic diagram of a conventional method for detecting an SG leak generation line. In the figure, 101 is a part of the active matrix substrate, 102 is a row signal side shift register that constitutes a row signal drive circuit, 103 is a column signal side shift register that constitutes a column signal drive circuit, and 104 is a row. An analog switch controlled by the signal side shift register, 105 is an analog switch controlled by the column signal side shift register, 106 is a DC power supply, and 107
Is an ammeter. One terminals of the row signal and column signal line side analog switches are connected in parallel and connected to a DC power supply. An ammeter is connected between the DC power supply and the analog switch. Then, the other terminal of the analog switch and the bonding pad of the active matrix substrate are electrically connected, for example, via a probe card, and the SG leak is detected by the following method.

第1に、アクティブマトリクス基板のS−Gリークを有
無を調べる。行信号及び列信号側のアナログスイッチを
全てオンにして直流電圧を印加し、一定時間後の測定値
を基準値と比較してS−Gリークを検出する。ここで、
一定時間後の電流値を見るのは、ライン交点間に浮遊容
量が存在するためである。しかし、1交点当たりの浮遊
容量は10-3pF程度(層間SiO2膜が8000Åとすると)であ
り、60×60ライン=3600交点でも後pF程度のオーダーで
あり、実質測定に与える影響はほとんどない。S−Gリ
ークがなかった場合は、測定は終了する。
First, the presence or absence of SG leak of the active matrix substrate is checked. All analog switches on the row signal and column signal sides are turned on, a DC voltage is applied, and the measured value after a fixed time is compared with a reference value to detect SG leak. here,
The reason why the current value after a fixed time is viewed is that stray capacitance exists between the line intersections. However, the stray capacitance per intersection is about 10 -3 pF (assuming that the interlayer SiO 2 film is 8000 Å), and even at the intersection of 60 x 60 lines = 3600, it is on the order of about pF after the intersection, which has almost no effect on the actual measurement. Absent. If there is no SG leak, the measurement ends.

第2として、行信号または列信号ラインのどちらか一方
を順次スキャンさせて、S−Gリークの発生した行信号
または列信号ラインアドレスを検出する。例えば、行信
号ライン側をスキャンする場合は、行信号側のアナログ
スイッチをリセットし、次に一行ずつ行信号ラインをセ
レクトし、列信号ラインとセレクトされた行信号ライン
間の一定時間後の電流値を基準値と比較する。これを、
S−Gリークラインを検出するまで続ける。
Secondly, either the row signal or the column signal line is sequentially scanned to detect the row signal or the column signal line address in which the SG leak has occurred. For example, when scanning the row signal line side, the analog switch on the row signal side is reset, then the row signal lines are selected row by row, and the current after a fixed time between the column signal line and the selected row signal line is selected. Compare the value with the reference value. this,
Continue until the SG leak line is detected.

第3に、S−Gリークを検出した行信号ラインに対して
列信号ラインを順次スキャンさせて、S−Gリーク箇所
の列信号ラインアドレスを検出する。列信号側のアナロ
グスイッチをリセットし、次に一列ずつ列信号ラインを
セレクトし、第2で検出した行信号ラインとセレクトさ
れた列信号ライン間の一定時間後の電流値を基準値と比
較する。そして、S−Gリークラインが検出できるまで
スキャンを続ける。
Thirdly, the column signal lines are sequentially scanned with respect to the row signal lines in which the SG leak has been detected, and the column signal line address of the SG leak location is detected. The analog switch on the column signal side is reset, then the column signal lines are selected column by column, and the current value after a fixed time between the row signal line detected in the second and the selected column signal line is compared with the reference value. . Then, the scan is continued until the SG leak line can be detected.

以上のようにすることにより、S−Gリークのアドレス
が検出される。更に、S−Gリークが複数である場合を
考慮し、上記第2と第3の検出を各信号ラインの最後ま
で実行する。
The address of the SG leak is detected as described above. Further, considering the case where there are a plurality of SG leaks, the second and third detections are executed until the end of each signal line.

ところで、これに要する検出時間を考えると、例えば、
行信号ライン及び列信号ラインを60×60ラインとし、各
信号ラインに電圧を印加してから測定するまでの時間を
0.2秒として、前記の検出方法によってS−Gリークを
検出したとすると、単純に上記測定に要する時間は、S
−Gリークが0個の場合は0.2秒、1個の場合は24秒、
2個の場合は36秒、10個の場合は132秒となる。しかし
現在には、これ以上の測定時間を要する。つまり、従来
は第1図に示したような電流測定であるため、まず前記
した第1の検査を実施する際に、S−Gリークが存在す
るか否かは測定してみなければわからない。したがっ
て、電流計の設定を仮にリークがあって大電流が流れて
も電流計の破壊等が無いように、電流計の測定レンジを
大きめの値にセットしておかなければならない。
By the way, considering the detection time required for this, for example,
Set the row signal line and column signal line to 60 x 60 lines, and set the time from applying voltage to each signal line to measurement.
Assuming that 0.2 second is set and SG leak is detected by the above detection method, the time required for the above measurement is simply S
-0.2 seconds for 0 G leak, 24 seconds for 1 leak,
36 seconds for two, 132 seconds for 10. However, at present, more measurement time is required. That is, since the current measurement is conventionally performed as shown in FIG. 1, it is not possible to know whether or not the SG leak exists when first performing the above-described first inspection. Therefore, it is necessary to set the ammeter measuring range to a large value so that the ammeter is not destroyed even if a large current flows due to leakage.

例えば、各信号ラインのライン抵抗R1を103Ω、列信号
ラインと行信号ラインの交点部の抵抗をRcとすると、リ
ークの無い場倍はRc≒1013Ω、リークのある場合はRc≒
0Ωとなる。そこで、各ラインを測定した場合の各ライ
ンの抵抗をRiとするとRiは、 Ri=R1+Rc (1) ≒Rc〜1013Ω:リーク無し R1〜103Ω:リーク有り となる。したがって、各ラインに印加する電圧を仮にVi
=10Vとすると、各ラインを流れる電流Iは、 I=10-12A:ラーク無し (2) 10-2A:リーク有り となり、リーク時と非リーク時では電流値が全く異なる
ことがわかる。このため、測定開始時はリークが有って
も電流計が破壊されたりすることがないように、電流計
を大きめのレンジに設定しておき、徐々にレンジを切り
替えて正確な電流値を測定することになる。
For example, if the line resistance R 1 of each signal line is 10 3 Ω and the resistance at the intersection of the column signal line and the row signal line is Rc, Rc ≈ 10 13 Ω if there is no leak, and Rc if there is a leak. ≒
It becomes 0Ω. Therefore, assuming that the resistance of each line when measuring each line is Ri, Ri will be Ri = R 1 + Rc (1) ≈ Rc to 10 13 Ω: no leakage R 1 to 10 3 Ω: leakage. Therefore, if the voltage applied to each line is Vi
= 10V, the current I flowing through each line is I = 10 -12 A: No Lark (2) 10 -2 A: There is a leak, and it can be seen that the current value is completely different between leak and non-leak. Therefore, at the start of measurement, set the ammeter to a larger range so that the ammeter will not be destroyed even if there is a leak, and gradually switch the range to measure an accurate current value. Will be done.

したがって、電流測定によりリークを検査する場合は、
各ラインの測定に対してこの様な電流計の操作が繰り返
し必要となり、実際の測定時間は、上で計算した単純測
定時間の何倍もの時間が必要となってしまう。
Therefore, when inspecting leakage by current measurement,
This kind of ammeter operation is required repeatedly for the measurement of each line, and the actual measurement time is many times longer than the simple measurement time calculated above.

この様に、電流測定によるS−Gリークの検出では、検
出時間が非常に長くなってしまい、試作品を製造するよ
うな場合は良いとしても、量産を行う場合には、検出時
間の長さが障害となって量産性の向上が望めない。
As described above, detection of SG leak by current measurement requires a very long detection time, and although it is good in the case of manufacturing a prototype, the detection time is long in the case of mass production. Is an obstacle, and we cannot hope to improve mass productivity.

本発明は、かかる欠点を除去したものであり、その目的
は、S−Gリーク箇所の検出を短時間で行える検出回路
を提供するものである。
The present invention eliminates such drawbacks, and an object thereof is to provide a detection circuit capable of detecting an SG leak location in a short time.

本発明による実施例を第2図に示す。同図において201
はアクティブマトリクス基板の一部であり、202は行信
号駆動回路を構成する行信号側シフトレジスタ、203は
列信号駆動回路を構成する列信号側シフトレジスタ、20
4は行信号側シフトレジスタによってコントロールされ
るトライステートバッファで、特許請求の範囲に記載の
第1の選択回路群を示す。205は列信号シフトレジスタ
によってコントロールされるアナログスイッチで、特許
請求の範囲に記載の第2の選択回路群を示す。アナログ
スイッチ205の一方の端子はアクティブマトリクス基板
の列信号ラインに接続され、他方の端子は共通バスライ
ン209に接続されている。そして、アナログスイッチ205
は、列信号側シフトレジスタの出力により開閉される。
206は切り替えリレー、207、208は電圧比較用の比較器
(特許請求の範囲に記載の比較手段)及び基準電圧源で
ある。トライステートバッファ204の出力がハイレベル
になるように、トライステートバッファ204の入力側が
並列接続され、アナログスイッチ205の一方の端子も共
通バスライン209を介して並列接続され切り替えリレー2
06に接続される。トライステートバッファ204の出力及
びアナログスイッチ205の他方の端子は、従来の様にア
クティブマトリクス基板のボンディングパッドに電気的
に接続される。
An embodiment according to the present invention is shown in FIG. 201 in the figure
Is a part of the active matrix substrate, 202 is a row signal side shift register which constitutes a row signal drive circuit, 203 is a column signal side shift register which constitutes a column signal drive circuit, 20
Reference numeral 4 denotes a tri-state buffer controlled by the row signal side shift register, which indicates a first selection circuit group described in the claims. Reference numeral 205 denotes an analog switch controlled by the column signal shift register, which indicates a second selection circuit group described in the claims. One terminal of the analog switch 205 is connected to the column signal line of the active matrix substrate, and the other terminal is connected to the common bus line 209. And analog switch 205
Are opened and closed by the output of the column signal side shift register.
206 is a switching relay, and 207 and 208 are comparators for voltage comparison (comparing means described in claims) and reference voltage sources. The input side of the tri-state buffer 204 is connected in parallel so that the output of the tri-state buffer 204 becomes high level, and one terminal of the analog switch 205 is also connected in parallel via the common bus line 209.
Connected to 06. The output of the tri-state buffer 204 and the other terminal of the analog switch 205 are electrically connected to the bonding pad of the active matrix substrate as is conventionally done.

次に、本実施例によるS−Gリーク箇所の検出方法を説
明する。
Next, a method of detecting an SG leak point according to this embodiment will be described.

第1に、アクティブ基板の行信号及び列信号ライン間に
電圧を印加する。トランステートバッファ204の出力を
全てハイレベルにし、かつ、アナログスイッチ205を全
てオンにして、切り替えリレー206をGND側に倒して一定
時間放置する。
First, a voltage is applied between the row signal line and the column signal line of the active substrate. All outputs of the transition buffer 204 are set to high level, all analog switches 205 are turned on, the switching relay 206 is tilted to the GND side and left for a certain period of time.

第2に、S−Gリークの有無を調べる。切り替えリレー
206を比較器側に倒すと、比較器207の一側の入力端子の
電圧Voは、トライステートバッファ204の出力電圧をV
i、アクティブマトリクス基板内の抵抗をRi、比較器207
のバイアス抵抗をR0とすると、 V0=R0〜(Ri+Ro))Vi (3) となる。つまり、比較器により電圧V0と基準電圧Eとを
比較した結果が得られ、本実施例では、比較器の出力が
ローレベルであればS−Gリークが発生しており、比較
器の出力がハイレベルであればS−Gリークの発生は無
く測定終了となる。
Secondly, the presence or absence of SG leak is checked. Switching relay
When 206 is pushed to the comparator side, the voltage Vo at the input terminal on one side of the comparator 207 becomes equal to the output voltage of the tri-state buffer 204.
i, the resistance in the active matrix substrate is Ri, the comparator 207
If the bias resistance of is R 0 , then V 0 = R 0 〜 (Ri + Ro)) Vi (3). That is, the result of the comparison between the voltage V 0 and the reference voltage E is obtained by the comparator, and in this embodiment, if the output of the comparator is low level, SG leak has occurred, and the output of the comparator is Is high level, the SG leak does not occur and the measurement is completed.

第3に、行信号または列信号ラインのどちらか一方を順
次スキャンさせて、S−Gリークの発生した行信号また
は列信号ラインアドレスを検出する、例えば、行信号ラ
イをスキャンする場合は、列信号側のアナログスイッチ
をすべてオンにして、次に一行ずつ行信号ラインをセレ
クトしながら比較器の出力レベルを調べる。そして、S
−Gリークラインを検出するまでスキャンを繰り返す。
Thirdly, either the row signal or the column signal line is sequentially scanned to detect the row signal or the column signal line address in which the SG leak has occurred. For example, when scanning the row signal line, Turn on all the analog switches on the signal side, and then check the output level of the comparator while selecting row signal lines row by row. And S
-Repeat scanning until G leak line is detected.

第4に、S−Gリークが検出された行信号側ラインに対
して、その行信号ラインをセレクトした状態で列信号ラ
インを順次スキャンさせて、S−Gリーク箇所の列信号
ラインアドレスを検出する。まず、列信号側のアナログ
スイッチをリセットし、次に順次一列ずつ列信号ライン
をオンしながら比較器の出力レベルを調べる。そして、
S−Gリークラインを検出するまでスキャンを繰り返
す。
Fourthly, for the row signal side line in which the SG leak is detected, the column signal line is sequentially scanned with the row signal line selected, and the column signal line address of the SG leak location is detected. To do. First, the analog switch on the column signal side is reset, and then the output level of the comparator is checked while sequentially turning on the column signal line for each column. And
The scan is repeated until the SG leak line is detected.

更に、S−Gリークが複数の場合を考慮し、第3と第4
の作業を、各信号ラインの最後まで繰り返すことにより
S−Gリーク箇所の全アドレスを検出する。
Furthermore, considering the case where there are a plurality of SG leaks, the third and fourth
By repeating the above process until the end of each signal line, all addresses at the SG leak location are detected.

ここで、従来例の場合と同様に、本願の場合どの様な電
圧の比較になるのかを見てみる。比較器に入力される電
圧V0は、式(3)に示した通りであるが、ここで、比較
器のバイアス抵抗R0をR0=1060Ω(もちろん測定器やパ
ネルによって設定値は異なる)とすると、各ラインの抵
抗 Riは、リーク時、非リーク時においてそれぞれ式(1)
の値となるので、出力電圧ViをVi=10Vとすれば、リー
ク有る場合、及びリークの無い場合のV0 は、式(3)により以下の通りになる。
Here, as in the case of the conventional example, let us look at what kind of voltage comparison is made in the present application. The voltage V 0 input to the comparator is as shown in the equation (3), but here, the bias resistance R 0 of the comparator is R 0 = 10 60 Ω (of course, the set value depends on the measuring instrument and panel. Different), the resistance Ri of each line can be calculated by equation (1) when leaking and when not leaking.
Therefore, if the output voltage Vi is Vi = 10V, V 0 with and without leakage is as follows according to the equation (3).

a)リークの無い場合は、 V0=10-6V b)リークの有る場合 V0=10V これより、比較器の出力は、 a)リークの無い場合は、 Vi−V0=10−10-6〜10V:ハイ b)リークの有る場合は、 Vi−V0=10−10〜0V:ロー となって、単純にハイ(10V)とロー(0V)の識別によ
りリークの検出が可能となる。つまり、電流計を用いた
測定のように、電流計の測定レンジを切り替えて測定を
行う必要性がまったく無い。
a) In case of no leak, V 0 = 10 -6 V b) In case of leak V 0 = 10V Therefore, the output of the comparator is a) In case of no leak, Vi−V 0 = 10−10 -6 to 10V: High b) If there is a leak, Vi-V 0 = 10-10 to 0V: Low, and the leak can be detected simply by distinguishing between high (10V) and low (0V). Become. In other words, there is no need to switch the measurement range of the ammeter to perform the measurement, unlike the measurement using the ammeter.

したがって、始めに求めた単純測定時間に近い時間で検
査が可能となる。
Therefore, the inspection can be performed in a time close to the simple measurement time obtained at the beginning.

以上の通り、本願は、どの様な測定値が出るかわからな
いため測定レンジを切り替えて検査しなければならない
電流比較を、式(3)で示すような出力値の予想が可能
な電圧比較にしたことにより、検出時間の大幅な短縮を
可能にしたものである。
As described above, in the present application, the current comparison, which must be inspected by switching the measurement range because it is not known what kind of measurement value will be output, is the voltage comparison capable of predicting the output value as shown in Expression (3). This makes it possible to significantly reduce the detection time.

【図面の簡単な説明】[Brief description of drawings]

第1図は、従来のS−Gリークラインの検出方法の概略
図である。 第2図は、本発明の実施例の概略図である。
FIG. 1 is a schematic view of a conventional SG leak line detection method. FIG. 2 is a schematic diagram of an embodiment of the present invention.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】絶縁基板上に複数本の行信号ラインおよび
複数本の列信号ラインが交差して配設され、該行信号ラ
インと該列信号ラインとの交点近傍には薄膜トランジス
タが形成されてなるアクティブマトリクス基板の欠陥箇
所検出回路において、 該欠陥箇所検出回路は、該行信号ラインに接続された行
信号ライン駆動回路と、該列信号ラインに接続された列
信号ライン駆動回路と、該行信号ラインと該行信号ライ
ン駆動回路の各出力端子との間に接続される第1の選択
回路群と、該列信号ラインと該列信号ライン駆動回路の
各出力端子との間に接続される第2の選択回路群と、該
第2の選択回路群の出力値を基準電圧と比較する比較手
段とからなり、該第1の選択回路群は、該行信号ライン
駆動回路の行選択信号に基づき、選択された行信号ライ
ンに一定直流電圧を印加し、 該第2の選択回路群は、該列信号ライン駆動回路の列選
択信号に基づき、選択された列信号ラインの出力を共通
バスラインに出力し、 該比較手段は、該共通バスラインの出力をバイアス抵抗
によって分圧した電圧と、該基準電圧との差を該比較手
段の出力値として出力することを特徴とするアクティブ
マトリクス基板の欠陥箇所検出回路。
1. A plurality of row signal lines and a plurality of column signal lines are arranged so as to intersect with each other on an insulating substrate, and a thin film transistor is formed near an intersection of the row signal lines and the column signal lines. In the defect location detection circuit of the active matrix substrate, the defect location detection circuit includes a row signal line drive circuit connected to the row signal line, a column signal line drive circuit connected to the column signal line, and the row. A first selection circuit group connected between a signal line and each output terminal of the row signal line drive circuit, and connected between the column signal line and each output terminal of the column signal line drive circuit. The second selection circuit group includes a second selection circuit group and a comparison unit that compares an output value of the second selection circuit group with a reference voltage. The first selection circuit group outputs a row selection signal of the row signal line drive circuit. Row signal selected based on A constant DC voltage is applied to the line, the second selection circuit group outputs the output of the selected column signal line to the common bus line based on the column selection signal of the column signal line drive circuit, and the comparison means. Is a defect location detection circuit for an active matrix substrate, which outputs a difference between a voltage obtained by dividing the output of the common bus line by a bias resistor and the reference voltage as an output value of the comparison means.
JP57193214A 1982-11-02 1982-11-02 Defect detection circuit for active matrix substrate Expired - Lifetime JPH0723905B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57193214A JPH0723905B2 (en) 1982-11-02 1982-11-02 Defect detection circuit for active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57193214A JPH0723905B2 (en) 1982-11-02 1982-11-02 Defect detection circuit for active matrix substrate

Publications (2)

Publication Number Publication Date
JPS5983069A JPS5983069A (en) 1984-05-14
JPH0723905B2 true JPH0723905B2 (en) 1995-03-15

Family

ID=16304197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57193214A Expired - Lifetime JPH0723905B2 (en) 1982-11-02 1982-11-02 Defect detection circuit for active matrix substrate

Country Status (1)

Country Link
JP (1) JPH0723905B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60185274U (en) * 1984-05-18 1985-12-09 横河電機株式会社 Wiring test equipment
JP2653099B2 (en) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 Active matrix panel, projection display and viewfinder

Also Published As

Publication number Publication date
JPS5983069A (en) 1984-05-14

Similar Documents

Publication Publication Date Title
KR100289938B1 (en) Semiconductor inspection circuit and inspection method of semiconductor circuit
US7916127B2 (en) Method and circuitry for self testing of connectivity of touch screen panel
KR100394923B1 (en) Testing method of array substrate
KR20030090502A (en) Inspection method and inspection device for active matrix substrate, inspection program used therefor, and information storage medium
JPH0954140A (en) Method and apparatus for testing of semiconductor integrated circuit
JPH055866A (en) Method for checking active matrix substrate
CN1996032A (en) Method of testing wires and apparatus for doing the same
US5537054A (en) Method for testing an on-off function of semiconductor devices which have an isolated terminal
JPH0643490A (en) Method for manufacturing and inspecting active matrix substrate and manufacture of liquid crystal display device
US5550484A (en) Apparatus and method for inspecting thin film transistor
KR102250982B1 (en) Electrical inspection apparatus and method of display panel
JP2008180616A (en) Test auxiliary circuit and test method for semiconductor device
JPH0723905B2 (en) Defect detection circuit for active matrix substrate
JP2516197B2 (en) Semiconductor element inspection method
JP3131585B2 (en) Semiconductor inspection circuit and semiconductor circuit inspection method
JP4314096B2 (en) Semiconductor integrated circuit inspection apparatus and semiconductor integrated circuit inspection method
US6650138B2 (en) Display device test procedure and apparatus
JP3266502B2 (en) Inspection method of liquid crystal display
KR100206568B1 (en) Lcd device with gate line defect discrimination sensing method
JPH0915645A (en) Active matrix liquid crystal display element
JP2507085B2 (en) Inspection method of active matrix substrate
JPH07287247A (en) Inspection of active matrix substrate
JP3121038B2 (en) Inspection method and inspection device for TFT pixel on LCD substrate
JP2723698B2 (en) Test circuit for semiconductor integrated circuit
JP2629213B2 (en) Inspection method and inspection apparatus for active matrix array