JPH07235640A - Lc composite element - Google Patents

Lc composite element

Info

Publication number
JPH07235640A
JPH07235640A JP4642894A JP4642894A JPH07235640A JP H07235640 A JPH07235640 A JP H07235640A JP 4642894 A JP4642894 A JP 4642894A JP 4642894 A JP4642894 A JP 4642894A JP H07235640 A JPH07235640 A JP H07235640A
Authority
JP
Japan
Prior art keywords
junction layers
inductor
parallel
composite element
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4642894A
Other languages
Japanese (ja)
Other versions
JP3450408B2 (en
Inventor
Takeshi Ikeda
毅 池田
Tsutomu Nakanishi
努 中西
Akira Okamoto
明 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
T I F KK
Original Assignee
T I F KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by T I F KK filed Critical T I F KK
Priority to JP04642894A priority Critical patent/JP3450408B2/en
Publication of JPH07235640A publication Critical patent/JPH07235640A/en
Application granted granted Critical
Publication of JP3450408B2 publication Critical patent/JP3450408B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide an LC composite element which can be lessened in size and formed as a component part of an LSI or the like. CONSTITUTION:An LC composite device is composed of ten stripe-like PN junction layers 30 formed on an N-Si substrate 10a, nine switches 38 used for connecting these PN junctions layers 30 in parallel, and an inductor conductor 24a formed above the PN junction layers sandwiching an insulating layer 22 with them. The PN junction layers 30 are stripe-like and small in width, so that a large eddy current is never generated in the surfaces of the PN junction layers 30 even if an electric current flows through the inductor conductor 24a to produce a magnetic flux, and an inductor is never impeded in its function.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板上に少なく
ともコイルとコンデンサとを形成したLC複合素子に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LC composite element having at least a coil and a capacitor formed on a semiconductor substrate.

【0002】[0002]

【従来の技術】従来から、絶縁基板の両面に対向した2
つの電極を設けてコンデンサを形成するとともに、この
絶縁基板の両面にスパイラル状の電極を形成し、これら
2つのスパイラル状の電極の内側端部同士を絶縁基板を
貫通させて接続することによりコイルを形成したLC複
合部品が知られている。
2. Description of the Related Art Conventionally, two insulating substrates have been used which face each other.
A coil is formed by forming two electrodes to form a capacitor, forming spiral electrodes on both sides of this insulating substrate, and connecting the inner ends of these two spiral electrodes through the insulating substrate. Formed LC composite parts are known.

【0003】このような従来のLC複合部品において
は、誘電体となる絶縁基板としてセラミック,プラスチ
ック,マイカ等の材料が使用され、印刷工程により絶縁
基板の両面に対向配置した電極を形成している。
In such a conventional LC composite component, a material such as ceramic, plastic, or mica is used as an insulating substrate that serves as a dielectric, and electrodes are formed opposite to each other on both sides of the insulating substrate by a printing process. .

【0004】[0004]

【発明が解決しようとする課題】ところで、上述した従
来のLC複合部品は、絶縁基板上にコンデンサとコイル
とを隣接して配置したものであり、コンデンサを形成す
る電極とコイルを形成するスパイラル状の電極とを重ね
て形成できないため、小型化が難しいという問題があっ
た。例えば、スパイラル状電極に重ねてコンデンサの電
極を配置すると、このスパイラル状電極によって発生す
る磁束が妨げられるため、このスパイラル状電極がコイ
ルとして機能しなくなってしまう。このため、コイルと
ともに大きな容量を有するコンデンサを形成しようとす
ると、それらを別々に形成したものを接続してLC複合
部品とする必要があった。
By the way, the above-mentioned conventional LC composite component is one in which a capacitor and a coil are arranged adjacent to each other on an insulating substrate, and an electrode for forming the capacitor and a spiral shape for forming the coil are formed. There is a problem that miniaturization is difficult because the electrodes cannot be formed so as to overlap each other. For example, when the electrode of the capacitor is arranged so as to overlap the spiral electrode, the magnetic flux generated by the spiral electrode is obstructed, so that the spiral electrode does not function as a coil. Therefore, in order to form a capacitor having a large capacitance together with the coil, it is necessary to connect those formed separately to form an LC composite component.

【0005】また、上述した従来のLC複合部品は、絶
縁基板を挟んで電極を対向配置することにより形成され
るため、LSI等の一部として形成することは困難であ
った。したがって、このLC複合部品を用いた場合に
は、LSI等との間で別に配線を行う必要があり、配線
等の手間がかかるという問題があった。
Further, since the above-mentioned conventional LC composite component is formed by disposing electrodes facing each other with an insulating substrate sandwiched between them, it is difficult to form it as a part of LSI or the like. Therefore, when this LC composite component is used, it is necessary to perform wiring separately from the LSI or the like, which causes a problem that the wiring and the like are troublesome.

【0006】そこで、本発明はこのような点に鑑みて創
作されたものであり、小型化が可能であり、しかもLS
I等の一部として形成することができるLC複合素子を
提供することを目的とする。
Therefore, the present invention was created in view of the above points, can be miniaturized, and has an LS.
It is an object of the present invention to provide an LC composite element that can be formed as a part of I or the like.

【0007】[0007]

【課題を解決するための手段】上述した課題を解決する
ために、請求項1のLC複合素子は、半導体基板に形成
されており、逆バイアス電圧を印加したときに所定の容
量を有するキャパシタとして機能する長尺形状の複数の
pn接合層と、前記pn接合層に対応する位置であっ
て、前記半導体基板上に絶縁層を挟んで形成されるイン
ダクタ導体と、前記pn接合層同士を並列接続する連結
部と、を備え、前記半導体基板上にキャパシタとインダ
クタとを重ねて形成することを特徴とする。
In order to solve the above-mentioned problems, the LC composite element according to claim 1 is formed on a semiconductor substrate and serves as a capacitor having a predetermined capacitance when a reverse bias voltage is applied. A plurality of functioning elongated pn junction layers, an inductor conductor formed at a position corresponding to the pn junction layers with an insulating layer sandwiched on the semiconductor substrate, and the pn junction layers are connected in parallel. And a connecting portion for connecting the capacitor and the inductor to each other on the semiconductor substrate.

【0008】請求項2の複合素子は、請求項1のLC複
合素子において、前記連結部に代えて、接続をオン状態
にすることにより前記pn接合層同士を並列接続する複
数の半導体スイッチを含んでおり、これら半導体スイッ
チのそれぞれの接続状態を順に切り替えることにより、
並列接続する前記pn接合層の数を切り替えて、これら
のpn接合層により形成される容量を可変に制御するこ
とを特徴とする。
A composite element according to a second aspect is the LC composite element according to the first aspect, which includes a plurality of semiconductor switches which connect the pn junction layers in parallel by turning on the connection instead of the connecting portion. Therefore, by sequentially switching the connection state of each of these semiconductor switches,
It is characterized in that the number of the pn junction layers connected in parallel is switched to variably control the capacitance formed by these pn junction layers.

【0009】請求項3のLC複合素子は、請求項1また
は2のLC複合素子において、前記pn接合層に可変の
逆バイアス電圧を印加することにより、前記pn接合層
のそれぞれが有する容量を可変に制御することを特徴と
する。
According to a third aspect of the present invention, there is provided the LC composite element according to the first or second aspect, wherein the capacitance of each of the pn junction layers is varied by applying a variable reverse bias voltage to the pn junction layer. It is characterized by controlling to.

【0010】請求項4のLC複合素子は、請求項1〜3
のいずれかのLC複合素子において、前記インダクタ導
体は渦巻き形状であることを特徴とする。
The LC composite element of claim 4 is the same as that of claims 1 to 3.
In any one of the LC composite elements described above, the inductor conductor has a spiral shape.

【0011】請求項5のLC素子は、請求項1〜3のい
ずれかのLC複合素子において、前記インダクタ導体は
蛇行形状であることを特徴とする。
An LC element according to a fifth aspect is the LC composite element according to any of the first to third aspects, wherein the inductor conductor has a meandering shape.

【0012】請求項6のLC素子は、請求項2〜5のい
ずれかのLC複合素子において、前記半導体スイッチ
は、MOSトランジスタにより形成することを特徴とす
る。
An LC element according to a sixth aspect is the LC composite element according to any of the second to fifth aspects, wherein the semiconductor switch is formed by a MOS transistor.

【0013】請求項7のLC複合素子は、請求項2〜5
のいずれかのLC複合素子において、前記半導体スイッ
チは、nチャネルMOSトランジスタとpチャネルMO
Sトランジスタとを並列に用いたトランスミッションゲ
ートにより形成することを特徴とする。
The LC composite element of claim 7 is the same as that of claim 2-5.
In any one of the LC composite element of the above, the semiconductor switch is an n-channel MOS transistor and a p-channel MO transistor.
It is characterized in that it is formed by a transmission gate using an S transistor in parallel.

【0014】[0014]

【作用】請求項1の発明は、半導体基板に形成した長尺
形状の複数のpn接合層の上にインダクタ導体を重ねる
ことによりLC複合素子が形成されている。一般には、
インダクタ導体に接近させて電極板等を形成した場合に
は、電極板等の表面に発生する渦電流によりインダクタ
導体によって発生した磁束が妨げられるため、このイン
ダクタ導体がコイルとして機能しなくなる。ところが、
本発明のpn接合層は長尺形状に形成されていて連結部
により並列接続されているため、これらのp領域あるい
はn領域表面に発生する渦電流を最少限に抑えることが
でき、インダクタ導体もコイルとして機能することがで
きる。このため、キャパシタとして機能するpn接合層
とインダクタ導体とを半導体基板に重ねて形成すること
ができ、素子の小型化が可能となる。
According to the invention of claim 1, an LC composite element is formed by stacking inductor conductors on a plurality of elongated pn junction layers formed on a semiconductor substrate. In general,
When the electrode plate or the like is formed close to the inductor conductor, the magnetic flux generated by the inductor conductor is obstructed by the eddy current generated on the surface of the electrode plate or the like, so that the inductor conductor does not function as a coil. However,
Since the pn junction layer of the present invention is formed in a long shape and is connected in parallel by the connecting portion, the eddy current generated on the surface of the p region or the n region can be suppressed to the minimum, and the inductor conductor also It can function as a coil. Therefore, the pn junction layer functioning as a capacitor and the inductor conductor can be formed so as to overlap with each other on the semiconductor substrate, and the element can be downsized.

【0015】また、これらpn接合層およびインダクタ
導体が半導体基板内あるいはその表面に形成されるた
め、LSI等の一部として形成することも可能となる。
Further, since the pn junction layer and the inductor conductor are formed inside or on the surface of the semiconductor substrate, they can be formed as a part of LSI or the like.

【0016】また、請求項2の発明は、上述した複数の
pn層は連結部によって並列接続されているものである
が、この接続を複数の半導体スイッチを用いて行ってい
る。したがって、これら半導体スイッチの接続状態を順
に切り替えることにより、並列接続されるpn接合層の
数が切り替わり、インダクタ導体とともに形成されたキ
ャパシタの容量を可変に制御することが可能となる。
According to the second aspect of the invention, the plurality of pn layers described above are connected in parallel by a connecting portion, but this connection is made using a plurality of semiconductor switches. Therefore, by sequentially switching the connection state of these semiconductor switches, the number of pn junction layers connected in parallel is switched, and the capacitance of the capacitor formed together with the inductor conductor can be variably controlled.

【0017】また、請求項3の発明は、上述したpn接
合層に印加する逆バイアス電圧を可変にしたものであ
り、これにより各pn接合層のそれぞれが可変容量ダイ
オードとして機能するため、並列接続されたpn接合層
により形成されるキャパシタの容量を連続的に変化させ
ることができる。特に、上述した半導体スイッチの切り
替え制御と組み合わせることにより、広範囲にわたって
容量を連続的に変化させることができる。
According to the invention of claim 3, the reverse bias voltage applied to the above-mentioned pn junction layer is made variable, whereby each of the pn junction layers functions as a variable capacitance diode, so that they are connected in parallel. The capacitance of the capacitor formed by the formed pn junction layer can be continuously changed. In particular, the capacity can be continuously changed over a wide range by combining with the switching control of the semiconductor switch described above.

【0018】また、請求項4の発明は、上述したインダ
クタ導体の形状を渦巻き形状とすることにより、インダ
クタ導体により発生する磁束を有効に使用するものであ
る。一般には導体をコイル状に巻き回すことにより大き
なインダクタンスを有するインダクタが形成されるもの
であり、したがって上述したインダクタ導体を渦巻き形
状とすることにより大きなインダクタンスを持たせるこ
とができ、広い周波数帯域において使用可能なLC複合
素子を形成することができる。
Further, the invention of claim 4 is to effectively use the magnetic flux generated by the inductor conductor by forming the above-mentioned inductor conductor into a spiral shape. In general, an inductor having a large inductance is formed by winding a conductor in a coil shape. Therefore, by forming the above-mentioned inductor conductor in a spiral shape, a large inductance can be provided, and the inductor is used in a wide frequency band. Possible LC composite elements can be formed.

【0019】これに対し、請求項5の発明は、上述した
インダクタ導体を蛇行形状としたものである。上述した
ように、一般にはインダクタ導体をコイル状に巻き回す
ことによりインダクタが形成されるが、高周波帯域にお
いて使用する場合には、小さなインダクタンスで足りる
ため、蛇行形状とすることもできる。このようにインダ
クタ導体を蛇行形状とすることにより、その両端部が外
周部に位置することになるため、電極の引き出しや配線
が容易になる。
On the other hand, according to the invention of claim 5, the above-mentioned inductor conductor has a meandering shape. As described above, the inductor is generally formed by winding the inductor conductor in a coil shape. However, when used in a high frequency band, a small inductance is sufficient, and thus it can be formed in a meandering shape. By thus forming the inductor conductor in a meandering shape, both ends of the inductor conductor are located in the outer peripheral portion, so that it is easy to lead out the electrodes and wire.

【0020】また、請求項6の発明は、上述した半導体
スイッチをMOSトランジスタにより形成している。す
なわち、MOSトランジスタによってスイッチを構成し
た場合には、オン状態において方向性を有しないことか
ら、特に交流信号が印加されるpn接合層同士の並列接
続に際して好都合である。並列接続されたpn接合層は
キャパシタとして機能するものであり、これらのp領域
あるいはn領域を介して充放電が繰り返されるため、方
向性のあるスイッチ、例えばバイポーラトランジスタを
用いたスイッチ等を用いた場合には、並列接続されたp
領域同士あるいはn領域同士間におけるキャリアの移動
が妨げられるため、動作に支障を来すことになる。とこ
ろがMOSトランジスタのスイッチではこのような弊害
がない。
According to a sixth aspect of the invention, the semiconductor switch described above is formed by a MOS transistor. That is, when the switch is configured by the MOS transistor, it has no directivity in the ON state, which is particularly convenient for parallel connection of the pn junction layers to which an AC signal is applied. The pn junction layers connected in parallel function as a capacitor, and charge and discharge are repeated through these p regions or n regions. Therefore, a directional switch such as a switch using a bipolar transistor is used. In some cases, p connected in parallel
The movement of carriers is hindered between the regions or between the n regions, which hinders the operation. However, the switch of the MOS transistor does not have such an adverse effect.

【0021】また、請求項7の発明は、上述した半導体
スイッチをさらに限定し、nチャネルMOSトランジス
タと、pチャネルMOSトランジスタとを並列に用いた
トランスミッションゲートにより形成している。したが
って、pn接合層によって形成されるキャパシタにどの
ような電圧レベルの信号が入力された場合であっても半
導体スイッチのオン抵抗がほぼ等しくなるため、安定し
た素子特性を持たせることができる。
Further, the invention of claim 7 further limits the above-mentioned semiconductor switch, and is formed by a transmission gate using an n-channel MOS transistor and a p-channel MOS transistor in parallel. Therefore, no matter what voltage level signal is input to the capacitor formed by the pn junction layer, the on resistances of the semiconductor switches are substantially equal, and stable element characteristics can be provided.

【0022】[0022]

【実施例】以下、本発明を適用した一実施例のLC複合
素子について、図面を参照しながら具体的に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An LC composite device of one embodiment to which the present invention is applied will be specifically described below with reference to the drawings.

【0023】図1は、本発明を適用した一実施例のLC
複合素子の概要を示す図である。
FIG. 1 shows an LC of an embodiment to which the present invention is applied.
It is a figure which shows the outline | summary of a composite element.

【0024】同図に示すように、本実施例のLC複合素
子100は、半導体基板10の表面側に形成されたキャ
パシタ部20と、このキャパシタ部20のさらに上側に
絶縁層22を介して形成されたインダクタ部24とを含
んで構成されている。
As shown in the figure, the LC composite element 100 of the present embodiment is formed with a capacitor section 20 formed on the front surface side of the semiconductor substrate 10 and an insulating layer 22 above the capacitor section 20. And the inductor portion 24 that has been formed.

【0025】キャパシタ部20は、長尺形状を有する複
数のpn接合層により構成されている。また、インダク
タ部24は絶縁層22の表面に印刷技術等により形成さ
れた金属あるいはポリシリコン等の導電性薄膜からなっ
ており、渦巻き形状を有している。これらの詳細につい
て以下に説明する。
The capacitor section 20 is composed of a plurality of long pn junction layers. The inductor portion 24 is made of a conductive thin film such as metal or polysilicon formed on the surface of the insulating layer 22 by a printing technique or the like, and has a spiral shape. These details will be described below.

【0026】図2は、本実施例のLC複合素子100の
詳細構造を示す平面図である。また、図3は図2に示し
たLC複合素子のA−A線拡大断面図、図4は図2のB
−B線拡大断面図である。
FIG. 2 is a plan view showing the detailed structure of the LC composite device 100 of this embodiment. Further, FIG. 3 is an enlarged cross-sectional view taken along the line AA of the LC composite element shown in FIG. 2, and FIG.
It is a -B line expanded sectional view.

【0027】これらの図に示すよう、本実施例のLC複
合素子100は、ほぼ同一構造を有する長尺形状の10
本のpn接合層30−1〜30−10を有しており、こ
のうちのp領域同士を必要に応じてMOSトランジスタ
のスイッチ38−1〜38〜9により接続することによ
り、キャパシタを形成するpn接合の面積を階段状に変
化させるものである。なお、10本のpn接合層30−
1〜30−10のそれぞれはほぼ同一形状を有している
ため、その中の1つについて詳細な説明を行い、相違点
についてはその都度説明するものとする。
As shown in these figures, the LC composite element 100 of the present embodiment has an elongated shape 10 having almost the same structure.
It has a pn junction layer 30-1 to 30-10 of a book, and a p-region among them is connected by switches 38-1 to 38-9 of a MOS transistor as needed to form a capacitor. The area of the pn junction is changed stepwise. The ten pn junction layers 30-
Since each of 1 to 30-10 has substantially the same shape, one of them will be described in detail, and the difference will be described each time.

【0028】pn接合層30−1は、p領域32−1と
n領域34−1とにより形成されている。ここで、長尺
形状を有するp領域32−1は半導体基板10、具体的
にはn型シリコン基板(n−Si基板)10aの表面近
傍に形成されており、そのさらに一部には長尺形状を有
するn領域34−1が形成されている。これらのp領域
32−1とn領域34−1とによってpn接合層30−
1が形成されており、このpn接合層30−1に可変の
逆バイアス電圧を印加することにより容量が変更可能な
可変容量ダイオードとして機能する。
The pn junction layer 30-1 is formed by the p region 32-1 and the n region 34-1. Here, the p-region 32-1 having the elongated shape is formed in the vicinity of the surface of the semiconductor substrate 10, specifically, the n-type silicon substrate (n-Si substrate) 10a, and the part thereof is elongated. An n region 34-1 having a shape is formed. The p region 32-1 and the n region 34-1 form the pn junction layer 30-.
1 is formed, and functions as a variable capacitance diode whose capacitance can be changed by applying a variable reverse bias voltage to the pn junction layer 30-1.

【0029】このような構造を有する10本のpn接合
層30−1〜30−10は、長尺形状を有する10本の
n領域34−1〜34−10のそれぞれの一方端が接続
電極12により電気的に接続されている。そして、長尺
形状を有するp領域32−1〜32−10の反対側一方
端をスイッチ38−1〜38−9により電気的に接続す
ることによりpn接合層同士の並列接続を行うようにな
っている。
In the ten pn junction layers 30-1 to 30-10 having such a structure, one end of each of the ten elongated n regions 34-1 to 34-10 has a connection electrode 12. Are electrically connected by. Then, the pn junction layers are connected in parallel by electrically connecting the opposite one ends of the p regions 32-1 to 32-10 having a long shape by the switches 38-1 to 38-9. ing.

【0030】なお、必ずしも接続電極12をn領域34
の一方端側に設けたり、この接続電極12とスイッチ3
8−1〜38−10とをpn接合層30の両端近傍の隔
たった位置に設ける必要はない。例えば、図2に示すイ
ンダクタ導体24aの各周回部分の合間に接続電極12
を設けたり、接続電極12とスイッチ38とをほぼ同一
位置に隣接させて設けたりする場合であってもよい。接
続電極12をインダクタ導体24aの合間に設けること
によりn−Si基板10aの有効利用が可能となる。
The connection electrode 12 is not necessarily formed in the n region 34.
It is provided on one end side of the connection electrode 12 and the switch 3
It is not necessary to provide 8-1 to 38-10 at separate positions near both ends of the pn junction layer 30. For example, the connection electrode 12 is provided between the winding parts of the inductor conductor 24a shown in FIG.
May be provided, or the connection electrode 12 and the switch 38 may be provided adjacent to each other at substantially the same position. By providing the connection electrode 12 between the inductor conductors 24a, the n-Si substrate 10a can be effectively used.

【0031】スイッチ38−1は隣接する2つのp領域
32−1と32−2のそれぞれの一方端の一部に、絶縁
層22を挟んで制御電極36−1を重ねて配置すること
により形成されている。すなわち、このスイッチ38−
1はMOS構造を有するスイッチであり、制御電極36
−1がゲート電極に、p領域32−1および32−2の
それぞれの一方端部分がソースおよびドレインに相当し
ており、制御電極36−1に所定の電圧を印加すること
により、対応するp領域32−1と32−2の間にチャ
ネルが形成され、このチャネルによって電気的な接続が
行われるようになっている。このようにして、隣接する
2本のp領域同士と、それらの一部に部分的に重なるよ
うにそれらの間に配置された制御電極とによってスイッ
チ38−1〜38−9のそれぞれが構成されており、隣
接するスイッチの接続を順にオン状態に切り替えること
により、並列接続されるpn層の数を切り替えることが
できる。
The switch 38-1 is formed by arranging a control electrode 36-1 so as to overlap the insulating layer 22 on a part of one end of each of two adjacent p regions 32-1 and 32-2. Has been done. That is, this switch 38-
Reference numeral 1 is a switch having a MOS structure, and a control electrode 36
-1 corresponds to the gate electrode, and one end portions of the p regions 32-1 and 32-2 correspond to the source and drain, respectively. By applying a predetermined voltage to the control electrode 36-1, the corresponding p-region A channel is formed between the regions 32-1 and 32-2, and an electrical connection is made by this channel. In this way, each of the switches 38-1 to 38-9 is configured by the two adjacent p regions and the control electrode arranged between them so as to partially overlap with each other. Therefore, the number of pn layers connected in parallel can be switched by sequentially switching the connection of adjacent switches to the ON state.

【0032】また、ほぼ中央に位置するpn接合層30
−5のp領域32−5の一方端が外部に延長されてお
り、この延長部分に端子電極40が接続されている。一
方、このpn接合層30−5のn領域34−5のほぼ中
央部分がインダクタ部24を形成するインダクタ導体2
4aの一方端(内周側端部)に電気的に接続されてい
る。なお、このインダクタ導体24aの他方端(外周側
端部)は端子電極42として機能する。
Further, the pn junction layer 30 located substantially at the center
One end of the p region 32-5 of −5 is extended to the outside, and the terminal electrode 40 is connected to this extended portion. On the other hand, the inductor conductor 2 forming the inductor portion 24 is formed in the substantially central portion of the n region 34-5 of the pn junction layer 30-5.
4a is electrically connected to one end (end on the inner peripheral side). The other end (outer peripheral end) of the inductor conductor 24a functions as the terminal electrode 42.

【0033】図5は、上述したキャパシタ部20の等価
回路を示す図である。同図において、VC1はpn接合
層30−1により構成される可変容量ダイオード(バリ
キャップ)である。同様に、VC2〜VC10のそれぞ
れは、pn接合層30−2〜30−10のそれぞれによ
り構成される可変容量ダイオードである。
FIG. 5 is a diagram showing an equivalent circuit of the above-mentioned capacitor section 20. In the figure, VC1 is a variable capacitance diode (varicap) composed of a pn junction layer 30-1. Similarly, each of VC2 to VC10 is a variable capacitance diode configured by each of the pn junction layers 30-2 to 30-10.

【0034】上述した構造および等価回路を有する本実
施例のキャパシタ部20を最少の容量で使用する場合に
は、図5に示すすべてのスイッチ38−1〜38−9を
オフ状態に制御する。このような接続状態にした場合に
は、ほぼ中央に位置するpn接合層30−5により構成
される可変容量ダイオードVC5のみが有効となるた
め、容量が最少となる。
When the capacitor section 20 of this embodiment having the above-mentioned structure and equivalent circuit is used with the minimum capacitance, all the switches 38-1 to 38-9 shown in FIG. 5 are controlled to be in the off state. In the case of such a connection state, only the variable capacitance diode VC5 constituted by the pn junction layer 30-5 located substantially in the center becomes effective, so that the capacitance becomes the minimum.

【0035】このような接続状態において、次に、スイ
ッチ38−5をオン状態に切り替える。この切り替え
は、図2に示す制御電極36−5に所定の電圧を印加す
ることにより行われる。このとき、VC5とVC6が並
列接続されるため、VC5のみの容量に比べると大幅に
容量が増すことになる。
In such a connected state, the switch 38-5 is then turned on. This switching is performed by applying a predetermined voltage to the control electrode 36-5 shown in FIG. At this time, since VC5 and VC6 are connected in parallel, the capacity is significantly increased as compared with the capacity of only VC5.

【0036】このようにして、VC5に近いスイッチを
順にオン状態に切り替えて行くことにより、並列接続さ
れるpn接合層の数が増すことになるため、キャパシタ
を形成する接合面積も階段状に増すことになり、容量も
広範囲にわたって階段状に変化する。
In this way, by sequentially turning on the switches close to VC5, the number of pn junction layers connected in parallel increases, so that the junction area for forming a capacitor also increases stepwise. As a result, the capacity changes stepwise over a wide range.

【0037】また、上述したそれぞれの可変容量ダイオ
ードVC1〜VC10は、印加する逆バイアス電圧を可
変に制御することによりそれぞれの容量が連続的に変化
するため、図5に示すように可変の逆バイアス電圧を印
加するとともにスイッチ38−1〜38−9の切り替え
を組み合わせることにより、広範囲にわたって連続的に
容量を変えることができる。
Further, the respective capacitances of the variable capacitance diodes VC1 to VC10 described above are continuously changed by variably controlling the reverse bias voltage to be applied, so that the variable reverse bias voltages as shown in FIG. By applying a voltage and combining switching of the switches 38-1 to 38-9, it is possible to continuously change the capacitance over a wide range.

【0038】図6は、本実施例のLC複合素子の全体的
な等価回路を示す図である。図2に詳細構造を示した本
実施例のLC複合素子は、インダクタ導体24aの一方
端側がキャパシタ部20に直列に接続されたものであ
り、図6(A)に示す直列のLC共振回路を形成してい
る。
FIG. 6 is a diagram showing an overall equivalent circuit of the LC composite device of this embodiment. The LC composite element of the present embodiment, the detailed structure of which is shown in FIG. 2, is one in which one end side of the inductor conductor 24a is connected in series with the capacitor section 20, and the series LC resonance circuit shown in FIG. Is forming.

【0039】また、これらインダクタ導体24aとキャ
パシタ部20との接続状態を変えることもできる。例え
ば接続電極12を延長してその延長部分を端子電極とし
て利用するとともに2つの端子電極40,42を電気的
に接続して1つの端子電極として使用することにより、
図6(B)に示す並列LC共振回路とすることができ
る。
The connection state between the inductor conductor 24a and the capacitor section 20 can be changed. For example, by extending the connection electrode 12 and using the extended portion as a terminal electrode and electrically connecting the two terminal electrodes 40 and 42 to use as one terminal electrode,
The parallel LC resonance circuit shown in FIG. 6B can be used.

【0040】このように、本実施例のLC複合素子10
0は、n−Si基板10aに長尺形状を有する10本の
pn接合層30−1〜30−1−を形成し、これらを必
要に応じてスイッチ38−1〜38−9により並列接続
するとともに、これらpn接合層30−1〜30−10
のさらに上側に絶縁層22を挟んでインダクタ導体24
aが形成されている。
As described above, the LC composite device 10 of this embodiment is used.
0 forms ten pn junction layers 30-1 to 30-1-having a long shape on the n-Si substrate 10a, and these are connected in parallel by switches 38-1 to 38-9 as necessary. Together with these pn junction layers 30-1 to 30-10
Insulating layer 22 is sandwiched above inductor conductor 24
a is formed.

【0041】それぞれのpn接合層は長尺形状に形成さ
れているため、インダクタ導体24aの磁束により生じ
る渦電流を最少限に抑えることができ、インダクタとし
て機能する場合の動作を妨げることがない。これによ
り、上述したようにn−Si基板10aの同一部分に重
ねてキャパシタ部20とインダクタ部24を形成するこ
とが可能となり、素子の小型化を図ることができる。ま
た、n−Si基板10a上に形成することが可能である
ため、LSI等の一部として形成することもできる。ま
た、LSI等の一部として形成しない場合であっても、
n−Si基板10a上に複数のLC複合素子100を形
成しておいて、最後に切り離すことが可能であり、半導
体製造技術を利用して容易に大量生産を行うことができ
る。
Since each pn junction layer is formed in a long shape, the eddy current generated by the magnetic flux of the inductor conductor 24a can be suppressed to a minimum, and the operation when functioning as an inductor is not hindered. As a result, as described above, it is possible to form the capacitor section 20 and the inductor section 24 on the same portion of the n-Si substrate 10a so as to be miniaturized. Further, since it can be formed on the n-Si substrate 10a, it can be formed as a part of an LSI or the like. In addition, even if it is not formed as a part of LSI or the like,
It is possible to form a plurality of LC composite elements 100 on the n-Si substrate 10a and separate them at the end, and it is possible to easily carry out mass production using semiconductor manufacturing technology.

【0042】また、本実施例のLC複合素子100は、
そのキャパシタ部20を10本のpn接合層30−1〜
30−10を必要に応じて並列接続することにより可変
容量ダイオードを構成している。したがって、スイッチ
38−1〜38−9のそれぞれを所定の順にオン状態に
切り替えて行くことにより、並列接続されるpn接合層
の数を階段状に切り替えることができ、広範囲にわたっ
てキャパシタ部20の容量を可変に制御することができ
る。また、それぞれのpn接合層30に印加する逆バイ
アス電圧を変えることによりそれぞれのpn接合層30
の容量を連続的に変化させることができるため、上述し
たスイッチの切り替え制御とこの逆バイアス電圧の可変
制御とを組み合わせることにより、広範囲にわたって容
量を連続的に変化させることができる。
Further, the LC composite element 100 of this embodiment is
The capacitor section 20 is composed of ten pn junction layers 30-1 to 30-1.
A variable capacitance diode is configured by connecting 30-10 in parallel as necessary. Therefore, by switching each of the switches 38-1 to 38-9 to the ON state in a predetermined order, the number of pn junction layers connected in parallel can be switched in a stepwise manner, and the capacitance of the capacitor section 20 over a wide range. Can be variably controlled. Further, by changing the reverse bias voltage applied to each pn junction layer 30, each pn junction layer 30 is changed.
Since it is possible to continuously change the capacity, the capacity can be continuously changed over a wide range by combining the switch switching control and the reverse bias voltage variable control described above.

【0043】図7は、本実施例のキャパシタ部20のス
イッチ切り替えに最適な制御回路の一例を示す図であ
る。図5に等価回路を示した本実施例のキャパシタ部2
0は、接続状態の切り替えを行うスイッチ38を順に所
定のタイミングで切り替える必要がある。
FIG. 7 is a diagram showing an example of a control circuit most suitable for switching the switches of the capacitor section 20 of this embodiment. The capacitor unit 2 of the present embodiment whose equivalent circuit is shown in FIG.
For 0, it is necessary to sequentially switch the switches 38 for switching the connection state at a predetermined timing.

【0044】図7に示す回路は、1つの制御電圧Vc
(<0)を連続的に変化させることによりその電圧レベ
ルに応じて順にスイッチ38をオン状態に切り替え制御
するためのものである。同図において、10個の抵抗5
0〜59は、制御電圧Vcを分圧するためのものであ
り、それぞれの分圧電圧が9個のスイッチングトランジ
スタ61〜69のそれぞれに印加されている。また、そ
れぞれのスイッチングトランジスタ61〜69にはプル
ダウン抵抗71〜79が接続されており、それぞれのス
イッチングトランジスタがオン状態になったときに外部
に所定の電圧が取り出せるようになっている。
The circuit shown in FIG. 7 has one control voltage Vc.
By continuously changing (<0), the switch 38 is sequentially turned on and controlled according to the voltage level. In the figure, 10 resistors 5
0 to 59 are for dividing the control voltage Vc, and each divided voltage is applied to each of the nine switching transistors 61 to 69. Further, pull-down resistors 71 to 79 are connected to the respective switching transistors 61 to 69 so that a predetermined voltage can be taken out when the respective switching transistors are turned on.

【0045】上述した回路において、制御電圧Vcが次
第に低下すると(Vcの絶対値が大きくなると)、まず
スイッチングトランジスタ61のみがオンになる。この
ときプルダウン抵抗71の一方端の電位が低下するた
め、この一方端側に接続された制御電極36−5に所定
の電圧が印加され、スイッチ38−5のみがオン状態に
切り替わる。さらに制御電圧Vcが低下すると、次に2
番目のスイッチングトランジスタ62もオン状態になる
ため、プルダウン抵抗72の一方端に接続されたスイッ
チ38−4もオン状態に切り替わる。このようにして制
御電圧Vcがさらに低下するにつれて、スイッチングト
ランジスタ63以降が順にオン状態に切り替わり、対応
するスイッチがオン状態となる。
In the above circuit, when the control voltage Vc gradually decreases (when the absolute value of Vc increases), only the switching transistor 61 is turned on first. At this time, the potential of the one end of the pull-down resistor 71 decreases, so that a predetermined voltage is applied to the control electrode 36-5 connected to this one end side, and only the switch 38-5 is turned on. If the control voltage Vc further decreases, then 2
Since the second switching transistor 62 is also turned on, the switch 38-4 connected to one end of the pull-down resistor 72 is also turned on. In this way, as the control voltage Vc further decreases, the switching transistors 63 and onward are sequentially turned on, and the corresponding switches are turned on.

【0046】したがって、制御電圧Vcを低下させるこ
とにより、ほぼ中央部に位置するpn接合層30−5と
並列接続されるpn接合層の数が次第に増加することに
なる。しかも、それぞれのpn接合層に印加する逆バイ
アス電圧を変えることにより、並列接続されたpn接合
層が有する容量を広範囲にわたって連続的に変化させる
ことができる。
Therefore, by decreasing the control voltage Vc, the number of pn junction layers connected in parallel with the pn junction layer 30-5 located in the substantially central portion gradually increases. Moreover, by changing the reverse bias voltage applied to each pn junction layer, the capacitance of the pn junction layers connected in parallel can be continuously changed over a wide range.

【0047】図8は、本実施例の変形例を示す図であ
る。同図に示すLC複合素子は、図2に示したスイッチ
38−1〜38−9のそれぞれをnチャネルMOSスイ
ッチとpチャネルMOSスイッチとからなるトランスミ
ッションゲートに置き換えた構成を有している。
FIG. 8 is a diagram showing a modification of this embodiment. The LC composite element shown in the figure has a configuration in which each of the switches 38-1 to 38-9 shown in FIG. 2 is replaced with a transmission gate including an n-channel MOS switch and a p-channel MOS switch.

【0048】図8に示すように、n−Si基板10aの
表面近傍の一部にpウェル80を形成しておいて、この
pウェル80の一部に10個のn領域82−1,82−
2,…が形成されている。そして、隣接するn領域に部
分的に重なるように絶縁層22を挟んで制御電極84−
1等が形成されており、nチャネルMOSトランジスタ
によるスイッチが形成されている。また、上述したp領
域32−1等の一部とn領域82−1等の一部とが接続
電極86により接続されており、nチャネルMOSトラ
ンジスタとpチャネルMOSトランジスタとからなるト
ランスミッションゲートが形成されている。このよう
に、トランスミッションゲートによってスイッチを構成
することにより、pチャネルおよびnチャネルの一対の
MOSスイッチにより常に安定したオン抵抗が得られ、
キャパシタ部20全体としての特性も安定する。
As shown in FIG. 8, a p-well 80 is formed in a portion near the surface of the n-Si substrate 10a, and ten n regions 82-1 and 82 are formed in a portion of the p-well 80. −
2, ... are formed. The control electrode 84- is sandwiched so as to sandwich the insulating layer 22 so as to partially overlap the adjacent n region.
1 and the like are formed, and a switch formed by an n-channel MOS transistor is formed. Further, a part of the p region 32-1 and the like described above and a part of the n region 82-1 and the like are connected by the connection electrode 86, and a transmission gate including an n-channel MOS transistor and a p-channel MOS transistor is formed. Has been done. As described above, by forming the switch with the transmission gate, a stable on-resistance can always be obtained by the pair of p-channel and n-channel MOS switches.
The characteristics of the entire capacitor unit 20 are also stable.

【0049】図9は、本実施例のさらに他の変形例を示
す図である。同図に示すLC複合素子は、図2に示した
n−Si基板10aの一部に2つのp領域90,92を
形成するとともに、これらの間を結ぶように絶縁層22
を挟んでゲート電極94を形成している。これら2つの
p領域90,92はソースおよびドレインとして機能す
るものであり、これらによってゲート電極94が長尺形
状を有するMOSトランジスタが形成される。したがっ
て、ゲート電極94に対向するn−Si基板10aに形
成されるチャネル96は、ゲート電極94に印加する電
圧レベルを可変に制御することによりその抵抗値が変更
可能な低抗体として機能する。
FIG. 9 is a diagram showing still another modification of the present embodiment. In the LC composite element shown in the figure, two p regions 90 and 92 are formed in a part of the n-Si substrate 10a shown in FIG. 2, and the insulating layer 22 is formed so as to connect them.
A gate electrode 94 is formed so as to sandwich it. These two p regions 90 and 92 function as a source and a drain, and these form a MOS transistor in which the gate electrode 94 has an elongated shape. Therefore, the channel 96 formed on the n-Si substrate 10a facing the gate electrode 94 functions as a low antibody whose resistance value can be changed by variably controlling the voltage level applied to the gate electrode 94.

【0050】図9に示す変形例では、インダクタ導体2
4aに上述したチャネル94を直列に接続したものであ
り、その等価回路は図6(C)に示したものとなる。
In the modification shown in FIG. 9, the inductor conductor 2
4a has the above-mentioned channel 94 connected in series, and its equivalent circuit is shown in FIG. 6 (C).

【0051】このように、本実施例のLC複合素子は、
n−Si基板10aを利用して形成されるため、抵抗等
の他の受動素子や能動素子と一体形成することも可能と
なる。
As described above, the LC composite element of this embodiment is
Since it is formed by using the n-Si substrate 10a, it can be integrally formed with other passive elements such as resistors and active elements.

【0052】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention.

【0053】例えば、上述した実施例においては、説明
を簡単にするために10本の長尺形状を有するpn接合
層を形成する場合を例にとり説明したが、渦電流の発生
を抑えるためには、各pn接合層の幅を小さくして本数
を増やすようにすることが望ましい。
For example, in the above-mentioned embodiments, the case where ten pn junction layers having a long shape are formed has been described for the sake of simplicity, but in order to suppress the generation of eddy currents, It is desirable to reduce the width of each pn junction layer to increase the number.

【0054】また、上述したLC複合素子100は、長
尺形状を有するそれぞれのn領域34−1〜34−10
の一方端側を接続電極12により連結するとともに、長
尺形状を有するp領域32−1〜32−10の他方端側
をスイッチ38−1〜38−9により接続するようにし
たが、p領域側も接続電極により常に連結するようにし
てもよい。この場合には、並列接続されるpn接合層の
数は固定となり、n領域34およびp領域32のそれぞ
れに印加される逆バイアス電圧を変化させることにより
容量値が可変に制御されるため、その可変範囲は上述し
たLC複合素子100に比べると狭くなる。ただし、同
一の半導体基板上にキャパシタとインダクタとを重ねて
形成できる点に変わりはなく、素子の小型化やLSI等
の一部として形成できる点についても変わるところはな
い。また、容量値を変化させる必要がない場合には、p
n接合層に印加する逆バイアス電圧を固定するようにし
てもよい。
Further, the above-mentioned LC composite element 100 has the n regions 34-1 to 34-10 each having a long shape.
One end side is connected by the connection electrode 12, and the other end sides of the p regions 32-1 to 32-10 having a long shape are connected by the switches 38-1 to 38-9. The side may be always connected by the connection electrode. In this case, the number of pn junction layers connected in parallel is fixed, and the capacitance value is variably controlled by changing the reverse bias voltage applied to each of the n region 34 and the p region 32. The variable range is narrower than that of the LC composite element 100 described above. However, there is no change in that the capacitor and the inductor can be formed on the same semiconductor substrate in an overlapping manner, and there is no change in that the elements can be miniaturized or can be formed as part of an LSI or the like. If it is not necessary to change the capacitance value, p
The reverse bias voltage applied to the n-junction layer may be fixed.

【0055】また、上述したLC複合素子100は、直
線状に形成された長尺形状のpn接合層30−1〜30
−10のそれぞれをほぼ並行に配置するようにしたが、
長尺形状であってその表面に発生する渦電流を低減可能
なものであれば、例えば長尺形状を有するpn接合層を
L字型に形成する場合やコの字型に形成する場合あるい
は曲線形状に形成する場合であってもよい。
Further, the above-mentioned LC composite element 100 has a long linear pn junction layer 30-1 to 30.
I arranged each of -10 in parallel,
As long as it has a long shape and can reduce the eddy current generated on its surface, for example, when forming a pn junction layer having a long shape in an L shape, in a U shape, or in a curved shape. It may be formed in a shape.

【0056】また、本実施例では1つのキャパシタ部2
0とインダクタ部24とを直列あるいは並列に接続した
共振回路を構成した場合を例にとり説明したが、本発明
はキャパシタ部20とインダクタ24とが少なくとも一
部において重なる場合に適用することができる。したが
って、図2に示したpn接合層の数を減らしてこれらp
n接合層とインダクタ導体24aとが部分的に対応する
場合や、図2の10本のpn接合層を2つあるいは3つ
のグループに分けてそれぞれで並列接続を行い、それら
複数の並列回路をインダクタ導体24aに接続するよう
にしてもよい。また、pn接合層に重ねて形成されるイ
ンダクタ導体24aも2本あるいは複数本を別々に渦巻
き形状に形成するようにしてもよい。
In this embodiment, one capacitor unit 2
The case where the resonance circuit in which 0 and the inductor section 24 are connected in series or in parallel is configured has been described as an example, but the present invention can be applied to the case where the capacitor section 20 and the inductor 24 at least partially overlap each other. Therefore, by reducing the number of pn junction layers shown in FIG.
When the n-junction layer and the inductor conductor 24a partially correspond to each other, or when the 10 pn-junction layers in FIG. It may be connected to the conductor 24a. Further, two or a plurality of inductor conductors 24a formed so as to overlap with the pn junction layer may be separately formed in a spiral shape.

【0057】また、上述した本実施例では最も簡単な場
合としてLC共振回路を例にとり説明したが、キャパシ
タ部とインダクタ部を組み合わせることにより共振回路
以外を任意に形成することができる。図11は、共振回
路以外の回路例を示す図である。同図(A)は、図2に
示す接続電極12の端部を延長して端子電極とすること
によりキャパシタとインダクタとから構成される共振型
のローパスフィルタあるいはハイパスフィルタとした場
合の等価回路である。また、同図(B)は図2に示す各
pn接合層に重ねて2つのインダクタ導体を形成すると
ともに、これらをリング状に接続したものである。同様
にして、図11(C)〜(F)は複数のインダクタ導体
を形成し、あるいはこれに加えて並列接続するpn接合
層同士を2分割とすることにより複数のキャパシタある
いはインダクタを重ねて形成したものであり、その接続
方法についてはインダクタ導体あるいは接続電極等の形
状を変えることにより任意に設定することができる。特
に、図2に示すような渦巻き形状の2本のインダクタ導
体24aを同心状に形成することにより、磁芯のない空
芯トランスを形成することも可能であるため、図11
(G)に示す回路とすることもできる。
Further, although the LC resonance circuit has been described as an example of the simplest case in the above-mentioned embodiment, it is possible to arbitrarily form other than the resonance circuit by combining the capacitor section and the inductor section. FIG. 11 is a diagram illustrating a circuit example other than the resonance circuit. 2A is an equivalent circuit when a resonance type low-pass filter or high-pass filter including a capacitor and an inductor is formed by extending the end portion of the connection electrode 12 shown in FIG. 2 to form a terminal electrode. is there. Further, FIG. 2B shows two inductor conductors formed on each pn junction layer shown in FIG. 2 and connected in a ring shape. Similarly, in FIGS. 11C to 11F, a plurality of inductor conductors are formed, or in addition, a plurality of pn junction layers connected in parallel are divided into two to form a plurality of capacitors or inductors. The connection method can be arbitrarily set by changing the shape of the inductor conductor, the connection electrode, or the like. In particular, by forming two spiral inductor conductors 24a as shown in FIG. 2 concentrically, it is possible to form an air-core transformer without a magnetic core.
The circuit shown in (G) can also be used.

【0058】また、上述した実施例においてはインダク
タ部24を形成するインダクタ導体24aを渦巻き形状
としたが、図10に示す蛇行形状のインダクタ導体に置
き換えるようにしてもよい。一般に、インダクタ導体は
渦巻き形状とすることにより所定のインダクタンスを有
するインダクタとして機能することになるが、このイン
ダクタンスの値が比較的小さい場合には必ずしも渦巻き
形状に形成する必要はなく、蛇行形状とすることもでき
る。このように蛇行形状にインダクタ導体を形成した場
合には、それぞれの蛇行部分が約1/2ターンのインダ
クタとして機能し、それらを直列接続したインダクタが
形成されることになる。インダクタ導体を蛇行形状とし
た場合は渦巻き形状とした場合に比べてインダクタンス
は小さくなるが、使用する信号の帯域を高周波に限った
場合には図10に示すような蛇行形状のインダクタ導体
であっても有効に動作することになる。
Further, although the inductor conductor 24a forming the inductor portion 24 is formed in the spiral shape in the above-mentioned embodiment, it may be replaced by the meandering inductor conductor shown in FIG. Generally, the inductor conductor functions as an inductor having a predetermined inductance when it is formed in a spiral shape. However, when the value of this inductance is relatively small, it is not always necessary to form the spiral shape and it is formed in a meandering shape. You can also When the inductor conductor is formed in a meandering shape in this manner, each meandering portion functions as an inductor of about 1/2 turn, and an inductor in which they are connected in series is formed. When the inductor conductor has a meandering shape, the inductance is smaller than that when it has a spiral shape. However, when the band of the signal used is limited to a high frequency, the inductor conductor has a meandering shape as shown in FIG. Will also work effectively.

【0059】また、上述した実施例は、n型シリコン基
板上に素子を形成する場合を例にとり説明したが、p型
シリコン基板あるいはGaAs等の他の材料を用いるよ
うにしてもよい。
In the above-mentioned embodiment, the case where the device is formed on the n-type silicon substrate has been described as an example, but a p-type silicon substrate or another material such as GaAs may be used.

【0060】また、上述した実施例では、図5に示すよ
うに、ほぼ中央に位置するpn接合層30−5から隔た
ったpn接合層を並列接続しようとすると複数のスイッ
チを介して接続を行うことになり接続抵抗が大きくな
る。したがって、p領域32−5とそれ以外のpn領域
32−1〜32−4および32−6〜32−10のそれ
ぞれを個別に接続することができる9個のスイッチを設
けておいて、いずれか1つの(任意の)スイッチをオン
状態にしたときに、対応するp領域32(32−5を除
く)とp領域32−5とが接続されるようにしてもよ
い。この場合においてpn接合層の並列数を増加させよ
うとすれば、オン状態にするスイッチの数を増やすだけ
であり、この点は図2に示した実施例と変わるところは
ない。
Further, in the above-mentioned embodiment, as shown in FIG. 5, when it is attempted to connect the pn junction layers separated from the pn junction layer 30-5 located substantially in the center in parallel, the connections are made through a plurality of switches. This will increase the connection resistance. Therefore, nine switches that can individually connect the p region 32-5 and the other pn regions 32-1 to 32-4 and 32-6 to 32-10 are provided. When one (arbitrary) switch is turned on, the corresponding p region 32 (except 32-5) and the p region 32-5 may be connected. In this case, if an attempt is made to increase the number of pn junction layers in parallel, the number of switches to be turned on is increased, and this point is no different from the embodiment shown in FIG.

【0061】[0061]

【発明の効果】上述したように請求項1の発明によれ
ば、複数のpn接合層のそれぞれを長尺形状に形成して
いるため、インダクタ導体により生じる磁束によってp
n接合層のそれぞれの表面に発生する渦電流を最少限に
抑えることができ、これにより半導体基板上に重ねてキ
ャパシタとインダクタとを形成することができ、素子の
小型化が可能となる。また、半導体基板上に一体成形さ
れるため、LSI等の一部として形成することも可能と
なる。
As described above, according to the first aspect of the present invention, since each of the plurality of pn junction layers is formed in a long shape, the magnetic flux generated by the inductor conductor causes p
The eddy currents generated on the respective surfaces of the n-junction layer can be suppressed to a minimum, whereby the capacitor and the inductor can be formed on the semiconductor substrate so as to be miniaturized. Further, since it is integrally molded on the semiconductor substrate, it can be formed as a part of LSI or the like.

【0062】また、請求項2の発明によれば、pn接合
層同士の並列接続を半導体スイッチによって行ってお
り、必要に応じてこの半導体スイッチの接続状態を変え
ることにより並列接続されるpn接合層の数も切り替わ
り、キャパシタの容量を可変に制御することができる。
According to the second aspect of the invention, the pn junction layers are connected in parallel by the semiconductor switch, and the pn junction layers are connected in parallel by changing the connection state of the semiconductor switches as needed. It is also possible to variably control the capacitance of the capacitor by switching the number of the capacitors.

【0063】また、請求項3の発明によれば、キャパシ
タを構成する各pn接合層に印加する逆バイアス電圧を
可変に制御することにより、キャパシタの容量を連続的
に変化させることができる。
According to the third aspect of the invention, the capacitance of the capacitor can be continuously changed by variably controlling the reverse bias voltage applied to each pn junction layer forming the capacitor.

【0064】また、請求項4の発明によれば、インダク
タ導体を渦巻き形状に形成することにより大きなインダ
クタンスを持たせることができ、広い周波数帯域、特に
低周波領域において使用可能なLC複合素子とすること
ができる。
Further, according to the invention of claim 4, the inductor conductor is formed in a spiral shape so that a large inductance can be provided, and the LC composite element can be used in a wide frequency band, particularly in a low frequency region. be able to.

【0065】また、請求項5の発明によれば、インダク
タ導体を蛇行形状に形成することにより、高周波領域に
おいて使用可能なLC複合素子とすることができる。こ
の場合には、インダクタ導体の両端が外周部に位置する
ことになるため、電極の引き出しや配線等が容易にな
る。
According to the fifth aspect of the present invention, by forming the inductor conductor in a meandering shape, it is possible to provide an LC composite element that can be used in a high frequency region. In this case, since both ends of the inductor conductor are located on the outer peripheral portion, it is easy to lead out the electrodes and wire.

【0066】また、請求項6の発明によれば、pn接合
層の並列接続を行う半導体スイッチをMOSトランジス
タにより形成しており、オン状態において方向性を有し
ないことから、特に交流信号が印加されるpn接合層同
士の並列接続に際して好都合な構成とすることができ
る。
According to the sixth aspect of the invention, since the semiconductor switch for connecting the pn junction layers in parallel is formed by the MOS transistor and has no directivity in the ON state, an AC signal is particularly applied. It is possible to adopt a convenient configuration for parallel connection of the pn junction layers.

【0067】また、請求項7の発明によれば、半導体ス
イッチをnチャネルMOSトランジスタとpチャネルM
OSトランジスタとを並列に用いたトランスミッション
ゲートにより形成しており、安定した素子特性を有する
ことになる。
According to the invention of claim 7, the semiconductor switch comprises an n-channel MOS transistor and a p-channel M transistor.
Since it is formed of a transmission gate using an OS transistor in parallel, it has stable element characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した一実施例のLC複合素子の概
要を示す図である。
FIG. 1 is a diagram showing an outline of an LC composite element of one embodiment to which the present invention is applied.

【図2】図1のLC複合素子の詳細構造を示す平面図で
ある。
FIG. 2 is a plan view showing a detailed structure of the LC composite element of FIG.

【図3】図2のA−A線拡大断面図である。3 is an enlarged cross-sectional view taken along the line AA of FIG.

【図4】図2のB−B線拡大断面図である。FIG. 4 is an enlarged sectional view taken along line BB of FIG.

【図5】キャパシタ部の等価回路を示す図である。FIG. 5 is a diagram showing an equivalent circuit of a capacitor section.

【図6】本実施例のLC複合素子の等価回路を示す図で
ある。
FIG. 6 is a diagram showing an equivalent circuit of the LC composite element of the present embodiment.

【図7】スイッチの切替制御を行う回路を示す図であ
る。
FIG. 7 is a diagram showing a circuit for performing switch control of switches.

【図8】本実施例の変形例を示す図である。FIG. 8 is a diagram showing a modification of the present embodiment.

【図9】本実施例の他の変形例を示す図である。FIG. 9 is a diagram showing another modification of the present embodiment.

【図10】蛇行形状に形成したインダクタ導体を示す図
である。
FIG. 10 is a diagram showing an inductor conductor formed in a meandering shape.

【図11】キャパシタとインダクタとを組み合わせて他
の回路を形成した場合の説明図である。
FIG. 11 is an explanatory diagram of a case where another circuit is formed by combining a capacitor and an inductor.

【符号の説明】[Explanation of symbols]

10 半導体基板 12 接続電極 20 キャパシタ部 22 絶縁層 24 インダクタ部 30 pn接合層 32 p領域 34 n領域 36 制御電極 38 スイッチ 40,42 端子電極 10 semiconductor substrate 12 connection electrode 20 capacitor part 22 insulating layer 24 inductor part 30 pn junction layer 32 p region 34 n region 36 control electrode 38 switch 40, 42 terminal electrode

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板に形成されており、逆バイア
ス電圧を印加したときに所定の容量を有するキャパシタ
として機能する長尺形状の複数のpn接合層と、 前記pn接合層に対応する位置であって、前記半導体基
板上に絶縁層を挟んで形成されるインダクタ導体と、 前記pn接合層同士を並列接続する連結部と、 を備え、前記半導体基板上にキャパシタとインダクタと
を重ねて形成することを特徴とするLC複合素子。
1. A plurality of elongated pn junction layers formed on a semiconductor substrate and functioning as capacitors having a predetermined capacitance when a reverse bias voltage is applied, and at a position corresponding to the pn junction layers. And an inductor conductor formed on the semiconductor substrate with an insulating layer sandwiched between the inductor conductor and a connecting portion for connecting the pn junction layers in parallel, and a capacitor and an inductor are formed on the semiconductor substrate in an overlapping manner. An LC composite device characterized by the above.
【請求項2】 請求項1において、 前記連結部に代えて、接続をオン状態にすることにより
前記pn接合層同士を並列接続する複数の半導体スイッ
チを含んでおり、これら半導体スイッチのそれぞれの接
続状態を順に切り替えることにより、並列接続する前記
pn接合層の数を切り替えて、これらのpn接合層によ
り形成される容量を可変に制御することを特徴とするL
C複合素子。
2. The semiconductor device according to claim 1, further comprising a plurality of semiconductor switches that connect the pn junction layers in parallel by turning on the connection instead of the connecting portion, and connect each of these semiconductor switches. By sequentially switching the states, the number of the pn junction layers connected in parallel is switched, and the capacitance formed by these pn junction layers is variably controlled.
C composite element.
【請求項3】 請求項1または2において、 前記pn接合層に可変の逆バイアス電圧を印加すること
により、前記pn接合層のそれぞれが有する容量を可変
に制御することを特徴とするLC複合素子。
3. The LC composite device according to claim 1, wherein the capacitance of each of the pn junction layers is variably controlled by applying a variable reverse bias voltage to the pn junction layers. .
【請求項4】 請求項1〜3のいずれかにおいて、 前記インダクタ導体は渦巻き形状であることを特徴とす
るLC複合素子。
4. The LC composite element according to claim 1, wherein the inductor conductor has a spiral shape.
【請求項5】 請求項1〜3のいずれかにおいて、 前記インダクタ導体は蛇行形状であることを特徴とする
LC複合素子。
5. The LC composite element according to claim 1, wherein the inductor conductor has a meandering shape.
【請求項6】 請求項2〜5のいずれかにおいて、 前記半導体スイッチは、MOSトランジスタにより形成
することを特徴とするLC複合素子。
6. The LC composite element according to claim 2, wherein the semiconductor switch is formed of a MOS transistor.
【請求項7】 請求項2〜5のいずれかにおいて、 前記半導体スイッチは、nチャネルMOSトランジスタ
とpチャネルMOSトランジスタとを並列に用いたトラ
ンスミッションゲートにより形成することを特徴とする
LC複合素子。
7. The LC composite element according to claim 2, wherein the semiconductor switch is formed by a transmission gate using an n-channel MOS transistor and a p-channel MOS transistor in parallel.
JP04642894A 1994-02-21 1994-02-21 LC composite element Expired - Fee Related JP3450408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04642894A JP3450408B2 (en) 1994-02-21 1994-02-21 LC composite element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04642894A JP3450408B2 (en) 1994-02-21 1994-02-21 LC composite element

Publications (2)

Publication Number Publication Date
JPH07235640A true JPH07235640A (en) 1995-09-05
JP3450408B2 JP3450408B2 (en) 2003-09-22

Family

ID=12746888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04642894A Expired - Fee Related JP3450408B2 (en) 1994-02-21 1994-02-21 LC composite element

Country Status (1)

Country Link
JP (1) JP3450408B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2776128A1 (en) * 1998-03-11 1999-09-17 Fujitsu Ltd Induction device for an integrated circuit useful in portable communication equipment such as a portable telephone
JP2006059959A (en) * 2004-08-19 2006-03-02 Oki Electric Ind Co Ltd Semiconductor device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2776128A1 (en) * 1998-03-11 1999-09-17 Fujitsu Ltd Induction device for an integrated circuit useful in portable communication equipment such as a portable telephone
US6225677B1 (en) 1998-03-11 2001-05-01 Fujitsu Limited Inductance device formed on semiconductor substrate
US6879022B2 (en) 1998-03-11 2005-04-12 Fujitsu Limited Inductance device formed on semiconductor substrate
JP2006059959A (en) * 2004-08-19 2006-03-02 Oki Electric Ind Co Ltd Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP3450408B2 (en) 2003-09-22

Similar Documents

Publication Publication Date Title
EP0654802B1 (en) Variable inductance element
US7046113B1 (en) Inductor element
US5355301A (en) One-chip type switching power supply device
US5548265A (en) Thin film magnetic element
US8390386B2 (en) Variable inductor
JP4946219B2 (en) Variable inductor and semiconductor device using the same
JP3318086B2 (en) Variable inductance element
JPH08162331A (en) Variable inductor and semiconductor integrated circuit using it
US5500552A (en) LC element, semiconductor device and LC element manufacturing method
US5444411A (en) Functional MOS transistor with gate-level weighted sum and threshold operations
JP3450408B2 (en) LC composite element
JP3563113B2 (en) Variable inductance element
JP3940063B2 (en) Variable capacitance element and integrated circuit incorporating variable capacitance element
US20020097128A1 (en) Electronic component and method of manufacturing
JP3512472B2 (en) Sine wave oscillation circuit
KR100509947B1 (en) Method for operating variable inductor to preform continuous inductance variation
US6906610B1 (en) Inductor element
JPH05316731A (en) One-chip type switching power source
JPH08162330A (en) Inductor element
JP5598461B2 (en) Variable inductor and semiconductor device using the same
JP3522334B2 (en) Sine wave oscillation circuit
JP3482008B2 (en) Inductor element and semiconductor device
JPS5951751B2 (en) digital capacitor
KR0137946Y1 (en) Semiconductor inductor
JPS629661A (en) Monolithic integrated circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030701

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees