JPH07230328A - Semiconductor switch circuit - Google Patents

Semiconductor switch circuit

Info

Publication number
JPH07230328A
JPH07230328A JP6019598A JP1959894A JPH07230328A JP H07230328 A JPH07230328 A JP H07230328A JP 6019598 A JP6019598 A JP 6019598A JP 1959894 A JP1959894 A JP 1959894A JP H07230328 A JPH07230328 A JP H07230328A
Authority
JP
Japan
Prior art keywords
semiconductor switch
transistor
output
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6019598A
Other languages
Japanese (ja)
Inventor
Hidehiro Tanaka
秀洋 田中
Kazuhiro Yoshida
和弘 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Corp
Original Assignee
Nichicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Corp filed Critical Nichicon Corp
Priority to JP6019598A priority Critical patent/JPH07230328A/en
Publication of JPH07230328A publication Critical patent/JPH07230328A/en
Pending legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

PURPOSE:To stabilize the output voltage by varying the impedance of a semiconductor switch element of a semiconductor switch circuit. CONSTITUTION:A 3rd transistor TR Q3 is connected to a 2nd TR Q2 which applies the ON/OFF control to a semiconductor switch element Q1. So that the bias voltage of the TR Q2 is varied. Then a Zener diode D1 is connected to the base of the TR Q3 to detect the output voltage. Thus the impedance of the element Q1 is varied and the output voltage is stabilized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、スイッチング電源の2
次側整流平滑回路に挿入される半導体スイッチ回路に関
するもので、スイッチ素子のインピーダンスを変化させ
ることにより出力電圧を安定化させ、特性を向上させる
と共に回路の構成価格を低減しようとするものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a semiconductor switch circuit to be inserted in a secondary side rectifying / smoothing circuit, which is intended to stabilize the output voltage by changing the impedance of a switch element, improve the characteristics, and reduce the circuit configuration cost.

【0002】[0002]

【従来の技術】従来、スイッチング電源の2次側整流出
力に挿入されている半導体スイッチ回路の基本回路は図
4に示される。図4の動作原理は、スイッチSがONす
ることにより、トランジスタQ2がオン(ON)とな
り、スイッチング素子(この例ではPチャンネル形FE
T)Q1がオンするもので、スイッチング素子Q1は単
にスイッチの役割を担うだけで出力電圧を安定化するも
のではない。
2. Description of the Related Art A basic circuit of a semiconductor switch circuit conventionally inserted in a secondary side rectified output of a switching power supply is shown in FIG. The operating principle of FIG. 4 is that when the switch S is turned on, the transistor Q2 is turned on (ON), and the switching element (in this example, the P-channel type FE) is turned on.
T) Q1 is turned on, and the switching element Q1 merely serves as a switch and does not stabilize the output voltage.

【0003】[0003]

【発明が解決しようとする課題】上述の従来回路は、半
導体スイッチ素子Q1のインピーダンスが一定のため、
半導体スイッチ素子Q1が挿入される整流平滑回路が非
安定回路である場合には、半導体スイッチ素子Q1の出
力も非安定で出力電圧の変動が大きい欠点があった。
In the conventional circuit described above, since the impedance of the semiconductor switch element Q1 is constant,
When the rectifying / smoothing circuit in which the semiconductor switch element Q1 is inserted is an unstable circuit, the output of the semiconductor switch element Q1 is also unstable and the output voltage fluctuates greatly.

【0004】[0004]

【課題を解決するための手段】本発明は、上述の課題を
解消したものであり、図1のように半導体スイッチ素子
Q1を制御するトランジスタQ2のバイアス電圧(ベー
ス電流)を変化させ得るようにトランジスタQ3を接続
し、出力に接続されたツェナーダイオードD1をトラン
ジスタQ3のベースに接続することにより出力の電圧が
変動しようとすると、ツェナーダイオードによって半導
体スイッチ素子Q1のインピーダンスを変化させて出力
電圧を安定化するスイッチ回路である。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems and enables the bias voltage (base current) of the transistor Q2 for controlling the semiconductor switching device Q1 to be changed as shown in FIG. When the output voltage tries to vary by connecting the transistor Q3 and connecting the Zener diode D1 connected to the output to the base of the transistor Q3, the impedance of the semiconductor switch element Q1 is changed by the Zener diode to stabilize the output voltage. It is a switch circuit that changes.

【0005】すなわち、半導体スイッチ素子Q1とこれ
をオン・オフ制御する第2のトランジスタQ2からなる
半導体スイッチ回路において、第2のトランジスタQ2
のバイアス電圧(ベース電圧)を変化させ得るように第
3のトランジスタQ3を接続し、この第3のトランジス
タQ3のベースに出力電圧を検出するツェナーダイオー
ドD1を接続し、半導体スイッチ素子のインピーダンス
を変化させて出力電圧を安定化することを特徴とする半
導体スイッチ回路である。
That is, in the semiconductor switch circuit including the semiconductor switch element Q1 and the second transistor Q2 for controlling the ON / OFF of the semiconductor switch element Q1, the second transistor Q2
The third transistor Q3 is connected so that the bias voltage (base voltage) thereof can be changed, and the Zener diode D1 for detecting the output voltage is connected to the base of the third transistor Q3 to change the impedance of the semiconductor switch element. The semiconductor switch circuit is characterized in that it stabilizes the output voltage.

【0006】[0006]

【作用】本発明は、上述のように構成されているので、
半導体スイッチ素子Q1がスイッチング電源の非制御系
整流平滑回路に使われている場合には、半導体スイッチ
素子Q1の入力電圧は、図7のように電圧変動が大きく
非安定であるが、以下のからのステップで出力電圧
が安定化されることを説明する。
Since the present invention is constructed as described above,
When the semiconductor switch element Q1 is used in an uncontrolled rectifying / smoothing circuit of a switching power supply, the input voltage of the semiconductor switch element Q1 has large voltage fluctuations and is unstable as shown in FIG. It will be described that the output voltage is stabilized in the step of.

【0007】例えば、入力電圧が変動して電圧が高くな
ると、出力電圧も高くなろうとするため、 ツェナーダイオードD1によってトランジスタQ3の
ベース電流が増えるため、トランジスタQ3のコレクタ
・エミッタ間電圧Vceが下がる。 Vceが下がるとトランジスタQ2のベース電流が減
るため、トランジスタQ2のコレクタ・エミッタ間電圧
Vce’が高くなる。 Vce’が高くなると、半導体スイッチ素子Q1(図
1はPチャンネル形FET)のゲート電圧が下がるため
半導体スイッチ素子Q1のソース・ドレイン間電圧Vs
dが大きくなる。 このように半導体スイッチ素子Q1のVsdを変化さ
せることにより式(1)により、入力電圧Vinが変動
しても出力電圧Voutを安定にすることができる。
For example, when the input voltage fluctuates and the voltage rises, the output voltage also tries to rise, so that the base current of the transistor Q3 increases due to the Zener diode D1, and the collector-emitter voltage Vce of the transistor Q3 decreases. When Vce decreases, the base current of the transistor Q2 decreases, and the collector-emitter voltage Vce 'of the transistor Q2 increases. When Vce 'becomes higher, the gate voltage of the semiconductor switching device Q1 (P-channel FET in FIG. 1) lowers, so that the source-drain voltage Vs of the semiconductor switching device Q1 becomes lower.
d becomes large. By changing Vsd of the semiconductor switch element Q1 as described above, the output voltage Vout can be stabilized by the formula (1) even if the input voltage Vin changes.

【0008】[0008]

【数1】 [Equation 1]

【0009】図8は、本発明の基本回路である図1の回
路を用いた入力電圧100VACにおける出力電流(出
力電力)−出力電圧特性すなわちレギュレーション特性
で、図7に比べ安定な特性を示すことが理解できる。従
来は、図5のようにチョッパーまたはシリーズレギュレ
ータなどの安定化回路を半導体スイッチ回路と直列に接
続する方式に比べれば、コストも低減することが出来
る。
FIG. 8 shows an output current (output power) -output voltage characteristic, that is, a regulation characteristic at an input voltage of 100 VAC using the circuit of FIG. 1 which is a basic circuit of the present invention, and shows stable characteristics as compared with FIG. Can understand. Conventionally, the cost can be reduced as compared with the system in which a stabilizing circuit such as a chopper or a series regulator is connected in series with a semiconductor switch circuit as shown in FIG.

【0010】[0010]

【実施例】本発明の実施例の基本回路を図1に示す。そ
の応用例として外部信号により作動するスイッチ回路を
図2に、また電源の他出力とシーケンス動作するスイッ
チ回路を図3に示す。
FIG. 1 shows a basic circuit of an embodiment of the present invention. As an example of its application, a switch circuit that operates by an external signal is shown in FIG. 2, and a switch circuit that operates in sequence with another output of a power supply is shown in FIG.

【0011】図1において、スイッチSがオンすると抵
抗R3及びR4を通してトランジスタQ2にベース電流
が流れ、該トランジスタのコレクタ・エミッタ間がON
になって、FET Q1に下記式(2)のゲート電圧を
与え該FET Q1のソース・ドレイン間がONする。
In FIG. 1, when the switch S is turned on, a base current flows through the transistor Q2 through the resistors R3 and R4, and the collector-emitter of the transistor is turned on.
Then, the gate voltage of the following formula (2) is applied to the FET Q1 to turn on the source and drain of the FET Q1.

【0012】[0012]

【数2】 [Equation 2]

【0013】ツェナーダイオードD1のツェナー電圧よ
りも入力電圧Vinが低い時、出力電圧Voutは入力
電圧Vinにほぼ等しいが、入力電圧Vinがツェナー
ダイオードD1のツェナー電圧を超えると、該ツェナー
ダイオードD1にツェナー電流が流れ、トランジスタQ
3にベース電流が流れ、該トランジスタQ3のコレクタ
・エミッタ間のインピーダンスを下げるため、トランジ
スタQ2のバイアス電圧が下がってベース電流が減少
し、該トランジスタQ2のコレクタ・エミッタ間の電圧
Vceが増大するので、FET Q1のゲート電圧は式
(3)となって該FET Q1のソース・ドレイン間の
インピーダンスRonが増大し、式(4)で表される式
で出力電圧Voutを一定にする。
When the input voltage Vin is lower than the Zener voltage of the Zener diode D1, the output voltage Vout is almost equal to the input voltage Vin. However, when the input voltage Vin exceeds the Zener voltage of the Zener diode D1, the Zener diode D1 receives Current flows, transistor Q
3, a base current flows through the transistor Q3 to lower the collector-emitter impedance of the transistor Q3, so that the bias voltage of the transistor Q2 lowers, the base current decreases, and the collector-emitter voltage Vce of the transistor Q2 increases. , The gate voltage of the FET Q1 becomes the expression (3), the impedance Ron between the source and drain of the FET Q1 increases, and the output voltage Vout is made constant by the expression represented by the expression (4).

【0014】[0014]

【数3】 [Equation 3]

【0015】[0015]

【数4】 [Equation 4]

【0016】ここでIは負荷電流である。Where I is the load current.

【0017】図2は本発明の実施例で、外部スイッチS
により出力Voutがオン・オフする回路で、該スイッ
チSがオフするとトランジスタQ2にベース電流が流れ
該トランジスタQ2のコレクタ・エミッタ間のインピー
ダンスが下がり、FET Q1にゲート電圧を与え、該
FET Q1のソース・ドレイン間のインピーダンスR
onが下がり、式(4)で表される電圧Voutが出力
される。図1と同様、ツェナーダイオードD1によって
FET Q1のソース・ドレイン間のインピーダンスR
onが変化し、出力電圧Voutを一定にする。
FIG. 2 shows an embodiment of the present invention, which is an external switch S.
When the switch S is turned off, the base current flows through the transistor Q2, the impedance between the collector and the emitter of the transistor Q2 is lowered, the gate voltage is applied to the FET Q1, and the source of the FET Q1 is turned on.・ Impedance R between drains
on falls, and the voltage Vout represented by the equation (4) is output. As in FIG. 1, the zener diode D1 causes the impedance R between the source and drain of the FET Q1.
on changes to make the output voltage Vout constant.

【0018】図3は本発明の他の実施例で、他の出力形
Vout’よりも遅れて出力電圧Voutが出力される
ように設計された回路で、出力Vout’がツェナーダ
イオードD2の電圧を超えるとトランジスタQ2にベー
ス電流が流れ、該トランジスタのコレクタ・エミッタ間
のインピーダンスを下げ、FET Q1にゲート電圧が
印加されるため、該FET Q1のソース・ドレイン間
のインピーダンスRonが下がり、式(4)で表される
電圧Voutが他出力系Vout’に遅れて出力され
る。図1と同様、ツェナーダイオードD1によってFE
T Q1のソース・ドレイン間のインピーダンスRon
が変化して出力電圧Voutを一定にする。
FIG. 3 shows another embodiment of the present invention, which is a circuit designed so that the output voltage Vout is output later than the other output type Vout ', and the output Vout' is the voltage of the Zener diode D2. When it exceeds, the base current flows through the transistor Q2, the impedance between the collector and emitter of the transistor is lowered, and the gate voltage is applied to the FET Q1, so the impedance Ron between the source and drain of the FET Q1 is lowered, and the equation (4 The voltage Vout represented by () is output later than the other output system Vout ′. As in FIG. 1, the FE is applied by the Zener diode D1.
Source-drain impedance Ron of T Q1
Changes to make the output voltage Vout constant.

【0019】非制御系出力(一般用語として「なれ流し
回路」)のレギュレーションは制御系出力の負荷容量と
その他出力系の負荷容量の大きさによって異なる。通
常、非制御系出力のレギュレーションはその電力が大き
い時は制御系出力の負荷容量によって支配的になり、そ
の電力が小さい時は、制御系出力容量以外にその他の出
力の負荷容量によっても異なる。従来例の図7で説明す
ると、点線は制御系出力が最大で、かつその他の出力系
が最小の時のレギュレーションを示し、実線は制御系出
力が最大で、かつその他の出力系が最大の時のレギュレ
ーションを示す。本発明は、上述の実施例により、図8
のような安定したレギュレーション特性を示すことが実
証された。また、図8においては、制御系出力が最大の
場合、上述のその他の出力系が最小、最大の何れも安定
していることを示している。
The regulation of the output of the non-control system (generally termed "draining circuit") depends on the load capacity of the output of the control system and the load capacity of the other output system. Normally, the regulation of the output of the non-control system is dominated by the load capacity of the output of the control system when the power is large, and varies with the load capacity of the other outputs in addition to the output capacity of the control system when the power is small. Explaining in FIG. 7 of the conventional example, the dotted line shows the regulation when the control system output is maximum and the other output systems are minimum, and the solid line shows the regulation when the control system output is maximum and the other output systems are maximum. Shows the regulation of. The present invention is based on the above-described embodiment.
It has been demonstrated to exhibit stable regulation characteristics such as. Further, FIG. 8 shows that when the output of the control system is maximum, the other output systems described above are stable in both minimum and maximum.

【0020】尚、上述の説明は、説明を容易にするため
にスイッチ素子をFETを用いた回路で説明したが、ス
イッチ素子をトランジスタに置き換えても図6のように
構成したものについても同様の効果が得られた。
In the above description, the circuit using the FET as the switch element is described for ease of description, but the same applies to the case where the switch element is replaced with a transistor and configured as shown in FIG. The effect was obtained.

【0021】[0021]

【発明の効果】本発明は、上述の半導体スイッチ回路に
より、回路のオン,オフ切替制御と電圧安定化制御が同
時に可能となるため、特性の向上とコストを下げる効果
がある。
According to the present invention, the semiconductor switch circuit described above enables the ON / OFF switching control of the circuit and the voltage stabilization control at the same time, which has the effect of improving the characteristics and reducing the cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体スイッチ回路に係る一実施例の
基本回路図である。
FIG. 1 is a basic circuit diagram of an embodiment of a semiconductor switch circuit of the present invention.

【図2】本発明に係る外部のコントロールを有する一実
施例の半導体スイッチ回路図である。
FIG. 2 is a semiconductor switch circuit diagram of an embodiment having an external control according to the present invention.

【図3】本発明に係るシーケンスコントロールを有する
一実施例の半導体スイッチ回路図である。
FIG. 3 is a semiconductor switch circuit diagram of an embodiment having sequence control according to the present invention.

【図4】従来の半導体スイッチ回路図である。FIG. 4 is a conventional semiconductor switch circuit diagram.

【図5】従来の安定化回路とスイッチ回路とを直列に接
続使用した回路図である。
FIG. 5 is a circuit diagram in which a conventional stabilizing circuit and a switch circuit are connected in series and used.

【図6】本発明に係る半導体スイッチ素子をトランジス
タに置き換えた実施例の基本回路図である。
FIG. 6 is a basic circuit diagram of an embodiment in which a semiconductor switch element according to the present invention is replaced with a transistor.

【図7】従来のスイッチング電源の非制御系出力のレギ
ュレーション特性図である。
FIG. 7 is a regulation characteristic diagram of a non-control system output of a conventional switching power supply.

【図8】本発明に係る半導体スイッチ回路の実施例のレ
ギュレーション特性図である。
FIG. 8 is a regulation characteristic diagram of the embodiment of the semiconductor switch circuit according to the present invention.

【符号の説明】[Explanation of symbols]

Q1 半導体スイッチ素子(FET又はトランジスタ) Q2 トランジスタ Q3 トランジスタ D1 ツェナーダイオード D2 ツェナーダイオード D3 整流ダイオード D4 整流ダイオード C1 電解コンデンサ C2 電解コンデンサ R1 抵抗器 R2 抵抗器 R3 抵抗器 R4 抵抗器 R5 抵抗器 R6 抵抗器 R7 抵抗器 R8 抵抗器 S スイッチ Vcc 電池 Vin 半導体スイッチ回路の入力端子 Von 半導体スイッチ回路の出力端子 Q1 Semiconductor switch element (FET or transistor) Q2 transistor Q3 transistor D1 Zener diode D2 Zener diode D3 Rectifier diode D4 Rectifier diode C1 Electrolytic capacitor C2 Electrolytic capacitor R1 resistor R2 resistor R3 resistor R4 resistor R5 resistor R6 resistor R7 Resistor R8 Resistor S Switch Vcc Battery Vin Input terminal of semiconductor switch circuit Von Output terminal of semiconductor switch circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体スイッチ素子Q1とこれをオン,
オフ制御する第2のトランジスタQ2からなる半導体ス
イッチ回路において、第2のトランジスタQ2のバイア
ス電圧(ベース電圧)を変化させ得るように第3のトラ
ンジスタQ3を接続し、この第3のトランジスタQ3の
ベースに出力電圧を検出するツェナーダイオードD1を
接続し、半導体スイッチ素子のインピーダンスを変化さ
せて出力電圧を安定化することを特徴とする半導体スイ
ッチ回路。
1. A semiconductor switch element Q1 and its switch
In a semiconductor switch circuit including a second transistor Q2 that is turned off, a third transistor Q3 is connected so as to change the bias voltage (base voltage) of the second transistor Q2, and the base of the third transistor Q3 is connected. A semiconductor switch circuit characterized in that a zener diode D1 for detecting an output voltage is connected to the output terminal to change the impedance of the semiconductor switch element to stabilize the output voltage.
JP6019598A 1994-02-16 1994-02-16 Semiconductor switch circuit Pending JPH07230328A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6019598A JPH07230328A (en) 1994-02-16 1994-02-16 Semiconductor switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6019598A JPH07230328A (en) 1994-02-16 1994-02-16 Semiconductor switch circuit

Publications (1)

Publication Number Publication Date
JPH07230328A true JPH07230328A (en) 1995-08-29

Family

ID=12003672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6019598A Pending JPH07230328A (en) 1994-02-16 1994-02-16 Semiconductor switch circuit

Country Status (1)

Country Link
JP (1) JPH07230328A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198033A (en) * 2007-02-15 2008-08-28 Sanyo Electric Co Ltd Adjusting circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198033A (en) * 2007-02-15 2008-08-28 Sanyo Electric Co Ltd Adjusting circuit

Similar Documents

Publication Publication Date Title
US7420356B2 (en) Current direction detection circuit and switching regulator having the same
US6657877B2 (en) Power supply circuit
KR100700406B1 (en) Voltage Regulator
US20050180236A1 (en) Precharge circuit for DC/DC boost converter startup
US6281667B1 (en) Voltage regulator
US3983473A (en) Series direct-current voltage regulator
US6882132B2 (en) DC voltage chopper for DC voltage
KR100791654B1 (en) On chip current source
JP3216598B2 (en) Switching power supply
JPH07230328A (en) Semiconductor switch circuit
US10775821B2 (en) Regulator with reduced power consumption using clamp circuit
US6124703A (en) Voltage stabilizer configuration
JP3447106B2 (en) Semiconductor switch circuit
JPH043592Y2 (en)
JPH0641386U (en) Switching power supply
JP2555789Y2 (en) Constant voltage power supply circuit
JPH04222456A (en) Dc-dc converter
JPH0525945U (en) Current limit circuit
JP2976044B2 (en) DC-DC converter
SU1198489A2 (en) Protection device for voltage stabilizer
RU2003216C1 (en) Semiconductor amplifier
JPH0639366Y2 (en) DC stabilized power supply
KR0134704Y1 (en) A regulating circuit for output voltage in power supply
SU1636957A1 (en) Pulsed dc current regulator
SU1571562A2 (en) Dc voltage stabilizer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071015

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20081015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20091015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20091015

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20101015

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20131015

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250