JPH0641386U - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JPH0641386U
JPH0641386U JP7264892U JP7264892U JPH0641386U JP H0641386 U JPH0641386 U JP H0641386U JP 7264892 U JP7264892 U JP 7264892U JP 7264892 U JP7264892 U JP 7264892U JP H0641386 U JPH0641386 U JP H0641386U
Authority
JP
Japan
Prior art keywords
power supply
voltage
circuit
output
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7264892U
Other languages
Japanese (ja)
Other versions
JP2584337Y2 (en
Inventor
克己 因幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP7264892U priority Critical patent/JP2584337Y2/en
Publication of JPH0641386U publication Critical patent/JPH0641386U/en
Application granted granted Critical
Publication of JP2584337Y2 publication Critical patent/JP2584337Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】2次側整流ダイオードの電流定格およびパルス
トランスのサイズを定格負荷に対して大きめに設計する
必要性をなくしながらも、入力電源電圧の変化に起因す
る出力電流制限点の変動を解消する。 【構成】パルストランスTの1次巻線n1 に直列のスイ
ッチングトランジスタQ1 を流れる電流を電流検出回路
2で検出し、その検出電圧V1 をコンパレータ7におい
て基準電圧Vref と比較する。コンパレータ7の出力の
“H”,“L”に基づきPWM制御回路8の出力を
“L”,“H”に変化させてスイッチングトランジスタ
1 をOFF,ONする。補助巻線n3 に接続の直流電
源回路10で生成されPWM制御回路8の電源入力とさ
れる直流電源電圧Vccが入力電源電圧VD によって変化
することを利用し、補助巻線電圧検出回路11と基準電
圧補正回路12を設け、検出電圧VDET に応じて基準電
圧Vref を補正する。
(57) [Abstract] [Purpose] Limiting the output current due to changes in the input power supply voltage, while eliminating the need to design the current rating of the secondary side rectifier diode and the size of the pulse transformer to be larger than the rated load. Eliminate the fluctuation of points. [Configuration] to the primary winding n 1 of the pulse transformer T the current through the series switching transistor Q 1 is detected by the current detecting circuit 2, is compared with the reference voltage Vref and the detection voltages V 1 in the comparator 7. "H" of the output of the comparator 7, "L" output of the PWM control circuit 8 based on "L", "H" to be changed in OFF the switching transistors Q 1, turned ON. Utilizing the fact that the DC power supply voltage Vcc generated by the DC power supply circuit 10 connected to the auxiliary winding n 3 and used as the power supply input of the PWM control circuit 8 changes according to the input power supply voltage V D , the auxiliary winding voltage detection circuit 11 And a reference voltage correction circuit 12 are provided to correct the reference voltage Vref according to the detection voltage VDET .

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、高周波でスイッチング制御を行って出力を安定化させるスイッチン グ電源におけるIC化されたPWM(パルス幅変調)制御方式のスイッチング電 源に関する。 The present invention relates to an IC-type PWM (pulse width modulation) control switching power supply in a switching power supply that performs switching control at high frequencies to stabilize the output.

【0002】[0002]

【従来の技術】[Prior art]

図5は従来のこの種のスイッチング電源の回路図を示す。図において、1は直 流入力電源、Tはパルストランス、n1 はその1次巻線、n2 は2次巻線、n3 は補助巻線、Q1 はNチャンネル型のパワーMOS−FET(以下ではスイッチ ングトランジスタという)、2はドレイン電流検出回路、3は直流入力電源1と パルストランスTの1次巻線n1 とスイッチングトランジスタQ1 とを直列接続 してなる1次側回路、4は整流ダイオードD2 と平滑コンデンサC2 とからなる 整流平滑回路、5は2次巻線n2 と出力端子6との間に整流平滑回路4を介挿し てなる2次側回路である。R1 はバイパス用抵抗、7はコンパレータ、8はPW M制御回路、9はコンパレータ7とPWM制御回路8とを含む半導体素子、10 は補助巻線n3 側の整流ダイオードD1 と平滑コンデンサC1 とからなり直流電 源電圧Vccを生成してPWM制御回路8の電源入力端子に電源供給する直流電源 回路である。FIG. 5 shows a circuit diagram of a conventional switching power supply of this type. In the figure, 1 is a direct current input power source, T is a pulse transformer, n 1 is its primary winding, n 2 is a secondary winding, n 3 is an auxiliary winding, and Q 1 is an N-channel power MOS-FET. (Hereinafter referred to as a switching transistor), 2 is a drain current detection circuit, 3 is a DC input power source 1, a primary winding n 1 of the pulse transformer T and a primary side circuit formed by connecting a switching transistor Q 1 in series, Reference numeral 4 is a rectifying / smoothing circuit including a rectifying diode D 2 and a smoothing capacitor C 2, and 5 is a secondary side circuit in which the rectifying / smoothing circuit 4 is inserted between the secondary winding n 2 and the output terminal 6. R 1 is a bypass resistor, 7 is a comparator, 8 is a PWM control circuit, 9 is a semiconductor device including the comparator 7 and the PWM control circuit, 10 is a rectifying diode D 1 and a smoothing capacitor C on the auxiliary winding n 3 side. 1 is a DC power supply circuit that generates a DC power supply voltage Vcc and supplies power to the power supply input terminal of the PWM control circuit 8.

【0003】 直流入力電源1より入力電源電圧VD が供給される。いま、半導体素子9にお けるPWM制御回路8よりスイッチングトランジスタQ1 のゲートに“H”レベ ルのON制御信号が供給されてスイッチングトランジスタQ1 が導通していると すると、直流入力電源1からの電流はパルストランスTの1次巻線n1 に流れる 。補助巻線n3 に誘起された電圧は、直流電源回路10における整流ダイオード D1 によって整流され、平滑コンデンサC1 によって平滑直流化されて、直流電 源電圧VccとしてPWM制御回路8の電源入力端子に印加される。An input power supply voltage V D is supplied from the DC input power supply 1. Now, assuming that the ON control signal of “H” level is supplied to the gate of the switching transistor Q 1 from the PWM control circuit 8 in the semiconductor element 9 and the switching transistor Q 1 is conducting, the DC input power source 1 Current flows through the primary winding n 1 of the pulse transformer T. The voltage induced in the auxiliary winding n 3 is rectified by the rectifying diode D 1 in the DC power supply circuit 10 and smoothed to DC by the smoothing capacitor C 1 , and is supplied to the power supply input terminal of the PWM control circuit 8 as the DC power supply voltage Vcc. Is applied.

【0004】 スイッチングトランジスタQ1 のドレイン電流はドレイン電流検出回路2にお いて検出電圧V1 に変換され、コンパレータ7の非反転入力端子(+)に供給さ れる。この検出電圧V1 が基準電圧Vref 以下のときはコンパレータ7の出力は 反転せず“L”レベルのままであるから、PWM制御回路8からスイッチングト ランジスタQ1 への出力状態も“H”レベルのON制御信号を保ち、スイッチン グトランジスタQ1 はON状態を維持する。The drain current of the switching transistor Q 1 is converted into a detection voltage V 1 in the drain current detection circuit 2 and supplied to the non-inverting input terminal (+) of the comparator 7. When the detected voltage V 1 is equal to or lower than the reference voltage Vref, the output of the comparator 7 does not invert and remains at “L” level, so the output state from the PWM control circuit 8 to the switching transistor Q 1 is also at “H” level. Keeps the ON control signal of, and the switching transistor Q 1 maintains the ON state.

【0005】 スイッチングトランジスタQ1 を流れるドレイン電流が増加してドレイン電流 検出回路2による検出電圧V1 が基準電圧Vref を超えるときは、コンパレータ 7の出力が“H”レベルに反転するため、PWM制御回路8はスイッチングトラ ンジスタQ1 に対して“L”レベルのOFF制御信号を出力する状態に切り換わ り、スイッチングトランジスタQ1 がOFF状態に反転する。すると、パルスト ランスTの1次巻線n1 に電流が流れなくなるため、2次巻線n2 への電力供給 が瞬間的に遮断される。そして、出力電流IO が所定値を上回って増加するのを 防止する。なお、このとき、直流入力電源1からの電流はバイパス用抵抗R1 を 通って直流電源回路10の平滑コンデンサC1 を充電するため、PWM制御回路 8への電源供給は保持される。When the drain current flowing through the switching transistor Q 1 increases and the detected voltage V 1 by the drain current detection circuit 2 exceeds the reference voltage V ref, the output of the comparator 7 is inverted to the “H” level, and therefore PWM control is performed. circuit 8 button switches the mode to the state of outputting an OFF control signal of "L" level to the switching tiger Njisuta Q 1, a switching transistor Q 1 is inverted to the OFF state. Then, no current flows in the primary winding n 1 of the pulse transformer T, so that the power supply to the secondary winding n 2 is momentarily cut off. Then, the output current I O is prevented from exceeding a predetermined value and increasing. At this time, the current from the DC input power source 1 for charging the smoothing capacitor C 1 of the DC power supply circuit 10 through the bypass resistor R 1, the power supply to the PWM control circuit 8 is maintained.

【0006】 以上のようなPWM制御回路8によるスイッチングトランジスタQ1 のON/ OFF制御を通じて、出力電流IO を所定の閾値範囲に収めるよう制限している 。Through the ON / OFF control of the switching transistor Q 1 by the PWM control circuit 8 as described above, the output current I O is limited to fall within a predetermined threshold range.

【0007】[0007]

【考案が解決しようとする課題】[Problems to be solved by the device]

ところで、上記した従来のスイッチング電源の場合、直流入力電源1による入 力電源電圧VD が変化すると、これに伴って、出力電流IO の制限点が変動して しまうという現象があった。すなわち、図6は、入力電源電圧VD をパラメータ として、出力電圧VO と出力電流IO の制限点との関係を示した特性図であるが 、図から明らかなように、入力電源電圧VD が上昇すると出力電流IO の制限点 が増加方向に変動し、入力電源電圧VD が降下すると出力電流IO の制限点が減 少方向に変動する。In the case of the conventional switching power supply described above, when the input power supply voltage V D from the DC input power supply 1 changes, the limit point of the output current I O changes accordingly. That is, FIG. 6 is a characteristic diagram showing the relationship between the output voltage V O and the limiting point of the output current I O with the input power supply voltage V D as a parameter. When D increases, the limiting point of the output current I O changes in the increasing direction, and when the input power supply voltage V D decreases, the limiting point of the output current I O changes in the decreasing direction.

【0008】 このように入力電源電圧VD の変化に伴って出力電流IO の制限点が変動する ため、2次側の整流ダイオードD2 の設計およびパルストランスTの設計におい て、出力電流IO の制限点の最大値に合わせて設計しなければならない。すると 、整流ダイオードD2 の電流定格およびパルストランスTのサイズが自ずと定格 負荷に対して必要以上に大きなものとなってしまい、コストアップとともに電源 サイズの増大を招くという問題があった。As described above, since the limiting point of the output current I O changes with the change of the input power supply voltage V D , in the design of the rectifier diode D 2 on the secondary side and the design of the pulse transformer T, the output current I It must be designed according to the maximum limit of O. Then, the current rating of the rectifying diode D 2 and the size of the pulse transformer T naturally become larger than necessary with respect to the rated load, which causes a problem that the cost increases and the size of the power source increases.

【0009】 本考案は、このような事情に鑑みて創案されたものであって、2次側整流ダイ オードの電流定格およびパルストランスのサイズを定格負荷に対して大きめに設 計する必要性をなくしながらも、入力電源電圧の変化に起因する出力電流制限点 の変動を解消することを目的とする。The present invention was devised in view of such circumstances, and it is necessary to design the current rating of the secondary side rectifying diode and the size of the pulse transformer to be larger than the rated load. The purpose is to eliminate the fluctuation of the output current limit point due to the change of the input power supply voltage, even though it is eliminated.

【0010】[0010]

【課題を解決するための手段】[Means for Solving the Problems]

本考案に係るスイッチング電源は、パルストランスの1次巻線とスイッチング 素子とを直列接続した1次側回路と、前記パルストランスの2次巻線と出力端子 との間に整流平滑回路を介挿してなる2次側回路と、前記スイッチング素子を流 れる電流を検出し検出電圧として出力する電流検出回路と、前記検出電圧と基準 電圧とを比較するコンパレータと、検出電圧が基準電圧を超えるときのコンパレ ータ出力の入力時に前記スイッチング素子にOFF制御信号を出力し検出電圧が 基準電圧以下のときのコンパレータ出力の入力時にON制御信号を出力するPW M制御回路と、前記パルストランスの補助巻線から直流電源電圧を生成して前記 PWM制御回路に電源供給する直流電源回路とを備えたスイッチング電源におい て、PWM制御用IC内に、前記直流電源回路から出力される直流電源電圧の変 化を検出する補助巻線電圧検出回路と、この補助巻線電圧検出回路による検出電 圧に基づいて前記コンパレータの基準電圧を補正する基準電圧補正回路とを付加 したことを特徴とするものである。 In the switching power supply according to the present invention, a rectifying and smoothing circuit is inserted between a primary side circuit in which a primary winding of a pulse transformer and a switching element are connected in series, and a secondary winding of the pulse transformer and an output terminal. A secondary side circuit, a current detection circuit that detects a current flowing through the switching element and outputs it as a detection voltage, a comparator that compares the detection voltage with a reference voltage, and a detection circuit that detects when the detection voltage exceeds the reference voltage. A PWM control circuit that outputs an OFF control signal to the switching element when a comparator output is input and an ON control signal when a comparator output is input when the detected voltage is less than a reference voltage, and an auxiliary winding of the pulse transformer. PWM control in a switching power supply equipped with a DC power supply circuit that generates a DC power supply voltage from the An auxiliary winding voltage detection circuit for detecting a change in the DC power supply voltage output from the DC power supply circuit in the IC, and the reference voltage of the comparator is corrected based on the detected voltage by the auxiliary winding voltage detection circuit. It is characterized by the addition of a reference voltage correction circuit.

【0011】[0011]

【作用】[Action]

本考案は、パルストランスの1次巻線に印加される入力電源電圧の変化に応じ て補助巻線に接続の直流電源回路で生成される直流電源電圧が変化するという現 象を利用したものであり、補助巻線電圧検出回路によって直流電源電圧の変化を 検出し、その検出電圧に基づいて基準電圧補正回路を動作させてコンパレータの 基準電圧を補正することで、入力電源電圧の変化に起因する出力電流制限点の変 動をなくすようにしたものである。 The present invention utilizes the phenomenon that the DC power supply voltage generated by the DC power supply circuit connected to the auxiliary winding changes according to the change of the input power supply voltage applied to the primary winding of the pulse transformer. Yes, the change in the DC power supply voltage is detected by the auxiliary winding voltage detection circuit, and the reference voltage correction circuit is operated based on the detected voltage to correct the reference voltage of the comparator. This is to eliminate the change in the output current limit point.

【0012】[0012]

【実施例】【Example】

以下、本考案に係るスイッチング電源の一実施例を図面に基づいて詳細に説明 する。図1は実施例に係るスイッチング電源を示す回路図である。 Hereinafter, an embodiment of a switching power supply according to the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram showing a switching power supply according to an embodiment.

【0013】 直流入力電源1の正極にパルストランスTの1次巻線n1 の一端が接続され、 1次巻線n1 の他端はNチャンネル型のパワーMOS−FET:Q1 (以下では スイッチングトランジスタQ1 と記載する)のドレインが接続されている。スイ ッチングトランジスタQ1 のソースはドレイン電流検出回路2を介して直流入力 電源1の負極およびグランドGNDに接続され、以上のパルストランスTの1次 巻線n1 とスイッチングトランジスタQ1 とドレイン電流検出回路2との直列回 路が1次側回路3を構成している。パルストランスTの2次巻線n2 は、整流ダ イオードD2 と平滑コンデンサC2 とからなる整流平滑回路4に接続され、平滑 コンデンサC2 の両端が出力端子6に接続され、2次巻線n2 と整流平滑回路4 と出力端子6とで2次側回路5を構成している。One end of the primary winding n 1 of the pulse transformer T is connected to the positive electrode of the DC input power supply 1, and the other end of the primary winding n 1 is an N-channel type power MOS-FET: Q 1 (in the following, The drain of a switching transistor Q 1 ) is connected. Control button quenching transistor source for Q 1 is connected to the negative electrode and the ground GND of the DC input power source 1 via the drain current detection circuit 2, or more 1 of the pulse transformer T primary winding n 1 and the switching transistor Q 1, the drain current The series circuit with the detection circuit 2 constitutes the primary side circuit 3. The secondary winding n 2 of the pulse transformer T is connected to the rectifying / smoothing circuit 4 composed of the rectifying diode D 2 and the smoothing capacitor C 2, and both ends of the smoothing capacitor C 2 are connected to the output terminal 6 and the secondary winding n 2 is connected. The line n 2 , the rectifying / smoothing circuit 4, and the output terminal 6 form a secondary side circuit 5.

【0014】 ドレイン電流検出回路2は、スイッチングトランジスタQ1 を流れるドレイン 電流を検出し検出電圧V1 としてコンパレータ7の非反転入力端子(+)に入力 するようになっている。コンパレータ7の反転入力端子(−)には基準電圧Vre f が印加されている。コンパレータ7は、ドレイン電流の増加に伴って検出電圧 V1 が基準電圧Vref を超えたときに“H”レベルを出力し、ドレイン電流の減 少に伴って検出電圧V1 が基準電圧Vref 以下となったときに“L”レベルを出 力するものである。PWM制御回路8は、その入力端子がコンパレータ7の出力 端子に接続され、その出力端子がスイッチングトランジスタQ1 のゲートに接続 されている。このPWM制御回路8は、コンパレータ7から“H”レベルを入力 したときにスイッチングトランジスタQ1 のゲートに対してOFF制御信号であ る“L”レベルを出力し、逆に、コンパレータ7から“L”レベルを入力したと きにスイッチングトランジスタQ1 のゲートに対してON制御信号である“H” レベルを出力するように構成されている。コンパレータ7とPWM制御回路8と は半導体素子9として一括的に構成されている。パルストランスTの補助巻線n3 は、整流ダイオードD1 と平滑コンデンサC1 とからなり直流電源電圧Vccを 生成する直流電源回路10に接続されている。直流電源回路10における平滑コ ンデンサC1 の正極はバイパス用抵抗R1 を介して直流入力電源1の正極に接続 され、その平滑コンデンサC1 の負極はグランドGNDに接続されている。The drain current detection circuit 2 detects the drain current flowing through the switching transistor Q 1 and inputs it as a detection voltage V 1 to the non-inverting input terminal (+) of the comparator 7. The reference voltage Vref is applied to the inverting input terminal (−) of the comparator 7. Comparator 7, with increasing drain current outputs "H" level when the detection voltage V 1 is greater than the reference voltage Vref, the detection voltages V 1 with the decrease in the drain current is the reference voltage Vref or less When it becomes, it outputs "L" level. The PWM control circuit 8 has its input terminal connected to the output terminal of the comparator 7, and its output terminal connected to the gate of the switching transistor Q 1 . This PWM control circuit 8 outputs an “L” level, which is an OFF control signal, to the gate of the switching transistor Q 1 when the “H” level is input from the comparator 7, and conversely, the comparator 7 outputs an “L” level. The "H" level, which is an ON control signal, is output to the gate of the switching transistor Q 1 when the "level" is input. The comparator 7 and the PWM control circuit 8 are collectively configured as a semiconductor element 9. The auxiliary winding n 3 of the pulse transformer T is connected to the DC power supply circuit 10 which is composed of a rectifying diode D 1 and a smoothing capacitor C 1 and generates a DC power supply voltage Vcc. The positive electrode of the smoothing capacitor C 1 in the DC power supply circuit 10 is connected to the positive electrode of the DC input power supply 1 via the bypass resistor R 1, and the negative electrode of the smoothing capacitor C 1 is connected to the ground GND.

【0015】 以上説明した回路構成は従来例(図5)と同様である。本実施例では、以上の 回路構成に加えて次のような回路が付加されている。The circuit configuration described above is the same as that of the conventional example (FIG. 5). In this embodiment, the following circuit is added to the above circuit configuration.

【0016】 補助巻線n3 に接続されて直流電源電圧Vccを生成する直流電源回路10とそ の直流電源電圧Vccを電源入力端子に受けるPWM制御回路8との間に、直流電 源電圧Vccの変化を検出する補助巻線電圧検出回路11が設けられている。そし て、この補助巻線電圧検出回路11による検出電圧VDET に基づいてコンパレー タ7の基準電圧Vref を補正する基準電圧補正回路12を設けてある。この基準 電圧補正回路12は、直流電源電圧Vccが上昇して検出電圧VDET が上昇したと きに基準電圧Vref を低下させ、逆に、直流電源電圧Vccが降下して検出電圧VDET が降下したときに基準電圧Vref を上昇させるように構成されている。すな わち、補助巻線電圧検出回路11と基準電圧補正回路12とにより、入力電源電 圧VD の変化にかかわらず、出力端子6からの出力電流IO の制限点の変動を防 止するように構成してある。なお、これらの補助巻線電圧検出回路11と基準電 圧補正回路12もコンパレータ7やPWM制御回路8と同様に半導体素子9の構 成要素として一括的に構成されている。Between the DC power supply circuit 10 which is connected to the auxiliary winding n 3 and generates the DC power supply voltage Vcc and the PWM control circuit 8 which receives the DC power supply voltage Vcc at its power supply input terminal, the DC power supply voltage Vcc An auxiliary winding voltage detection circuit 11 that detects a change is provided. A reference voltage correction circuit 12 for correcting the reference voltage Vref of the comparator 7 based on the detection voltage V DET detected by the auxiliary winding voltage detection circuit 11 is provided. The reference voltage correction circuit 12 lowers the reference voltage Vref when the DC power supply voltage Vcc rises and the detection voltage V DET rises, and conversely, the DC power supply voltage Vcc falls and the detection voltage V DET falls. When it does, the reference voltage Vref is increased. That is, the auxiliary winding voltage detection circuit 11 and the reference voltage correction circuit 12 prevent the fluctuation of the limit point of the output current I O from the output terminal 6 regardless of the change of the input power supply voltage V D. It is configured to do. The auxiliary winding voltage detection circuit 11 and the reference voltage correction circuit 12 are also collectively configured as the constituent elements of the semiconductor element 9 like the comparator 7 and the PWM control circuit 8.

【0017】 図2は、補助巻線電圧検出回路11および基準電圧補正回路12の構成を具体 的レベルで例示してスイッチング電源の全体を示した回路図である。すなわち、 直流電源電圧Vccの変化を検出する補助巻線電圧検出回路11は、平滑コンデン サC1 の正極とグランドGNDとの間に直列接続された分圧抵抗R2 ,R3 で構 成されている。その分圧抵抗R2 ,R3 の抵抗分割点からの出力が検出電圧VDE T となる。また、基準電圧補正回路12は、NPN型のトランジスタQ2 と抵抗 R4 とから構成されている。トランジスタQ2 は、そのベースが分圧抵抗R2 , R3 の抵抗分割点に接続され、コレクタがコンパレータ7の反転入力端子(−) 接続され、エミッタが抵抗R4 を介してグランドGNDに接続されている。トラ ンジスタQ2 のコレクタ電流は検出電圧VDET が上昇するに従って増加するため 、コンパレータ7の反転入力端子(−)に印加される基準電圧Vref は降下する 。したがって、この基準電圧Vref と比較されるべきドレイン電流検出回路2に よる検出電圧V1 が標準より低いレベルでもコンパレータ7の出力は“L”レベ ルから“H”レベルに反転するようになる。逆に、トランジスタQ2 のコレクタ 電流は検出電圧VDET が降下するに従って減少するため、コンパレータ7の反転 入力端子(−)に印加される基準電圧Vref は上昇する。したがって、この基準 電圧Vref と比較されるべきドレイン電流検出回路2による検出電圧V1 が標準 より高いレベルでもコンパレータ7の出力は“H”レベルから“L”レベルに反 転するようになる。FIG. 2 is a circuit diagram showing the entire switching power supply by exemplifying the configurations of the auxiliary winding voltage detection circuit 11 and the reference voltage correction circuit 12 at specific levels. That is, the auxiliary winding voltage detection circuit 11 for detecting the change in the DC power supply voltage Vcc is composed of voltage dividing resistors R 2 and R 3 connected in series between the positive electrode of the smoothing capacitor C 1 and the ground GND. ing. The output from the resistance division point of the voltage dividing resistors R 2 and R 3 becomes the detection voltage V DE T. The reference voltage correction circuit 12 is composed of an NPN transistor Q 2 and a resistor R 4 . The transistor Q 2 has its base connected to the resistance dividing point of the voltage dividing resistors R 2 and R 3 , its collector connected to the inverting input terminal (−) of the comparator 7, and its emitter connected to the ground GND via the resistor R 4. Has been done. Since the collector current of the transistor Q 2 increases as the detection voltage V DET increases, the reference voltage Vref applied to the inverting input terminal (−) of the comparator 7 drops. Therefore, even if the detection voltage V 1 by the drain current detection circuit 2 to be compared with the reference voltage Vref is lower than the standard level, the output of the comparator 7 is inverted from the “L” level to the “H” level. On the contrary, since the collector current of the transistor Q 2 decreases as the detection voltage V DET decreases, the reference voltage Vref applied to the inverting input terminal (−) of the comparator 7 increases. Therefore, even if the detected voltage V 1 by the drain current detection circuit 2 to be compared with the reference voltage Vref is higher than the standard level, the output of the comparator 7 is inverted from the “H” level to the “L” level.

【0018】 次に、以上のように構成されたスイッチング電源の動作を説明する。直流入力 電源1より入力電源電圧VD が供給される。いま、半導体素子9におけるPWM 制御回路8よりスイッチングトランジスタQ1 のゲートに“H”レベルのON制 御信号が供給されてスイッチングトランジスタQ1 が導通しているとすると、直 流入力電源1からの電流はパルストランスTの1次巻線n1 に流れる。パルスト ランスTの2次巻線n2 には誘起電圧が生じ、これが整流平滑回路4における整 流ダイオードD2 によって整流され、平滑コンデンサC2 によって平滑直流化さ れ、一定の出力電圧VO として出力端子6から出力される。補助巻線n3 に誘起 された電圧は、直流電源回路10における整流ダイオードD1 によって整流され 、平滑コンデンサC1 によって平滑直流化されて、直流電源電圧VccとしてPW M制御回路8の電源入力端子に印加される。Next, the operation of the switching power supply configured as above will be described. The input power supply voltage V D is supplied from the DC input power supply 1. Now, assuming that the "H" level ON control signal is supplied to the gate of the switching transistor Q 1 from the PWM control circuit 8 in the semiconductor element 9 to make the switching transistor Q 1 conductive, the direct current input power supply 1 The current flows through the primary winding n 1 of the pulse transformer T. An induced voltage is generated in the secondary winding n 2 of the pulse transformer T, which is rectified by the rectifying diode D 2 in the rectifying and smoothing circuit 4 and smoothed by the smoothing capacitor C 2 to obtain a constant output voltage V O. It is output from the output terminal 6. The voltage induced in the auxiliary winding n 3 is rectified by the rectifying diode D 1 in the DC power supply circuit 10, smoothed to DC by the smoothing capacitor C 1 , and is supplied as the DC power supply voltage Vcc to the power input terminal of the PWM control circuit 8. Applied to.

【0019】 スイッチングトランジスタQ1 のドレイン電流はドレイン電流検出回路2にお いて検出電圧V1 に変換され、コンパレータ7の非反転入力端子(+)に供給さ れる。この検出電圧V1 が基準電圧Vref 以下のときはコンパレータ7の出力は 反転せず“L”レベルのままであるから、PWM制御回路8からスイッチングト ランジスタQ1 のゲートへの出力状態も“H”レベルのON制御信号を保ち、ス イッチングトランジスタQ1 はON状態を維持する。The drain current of the switching transistor Q 1 is converted into a detection voltage V 1 in the drain current detection circuit 2 and supplied to the non-inverting input terminal (+) of the comparator 7. When the detected voltage V 1 is equal to or lower than the reference voltage Vref, the output of the comparator 7 does not invert and remains at “L” level, and therefore the output state from the PWM control circuit 8 to the gate of the switching transistor Q 1 is also “H”. The "ON" level control signal is maintained, and the switching transistor Q 1 maintains the ON state.

【0020】 スイッチングトランジスタQ1 を流れるドレイン電流が増加してドレイン電流 検出回路2による検出電圧V1 が基準電圧Vref を超えるときは、コンパレータ 7の出力が“H”レベルに反転するため、PWM制御回路8はスイッチングトラ ンジスタQ1 のゲートに対して“L”レベルのOFF制御信号を出力する状態に 切り換わり、スイッチングトランジスタQ1 がOFF状態に反転する。すると、 パルストランスTの1次巻線n1 に電流が流れなくなるため、2次巻線n2 への 電力供給が瞬間的に遮断される。そして、出力電流IO が所定値を上回って増加 するのを防止する。なお、このとき、直流入力電源1からの電流はバイパス用抵 抗R1 を通って直流電源回路10の平滑コンデンサC1 を充電するため、PWM 制御回路8への電源供給は保持される。When the drain current flowing through the switching transistor Q 1 increases and the detected voltage V 1 by the drain current detection circuit 2 exceeds the reference voltage Vref, the output of the comparator 7 is inverted to the “H” level, so that the PWM control is performed. circuit 8 is switched to a state of outputting the "L" level OFF control signal to the gate of the switching tiger Njisuta Q 1, the switching transistor Q 1 is inverted to the OFF state. Then, no current flows in the primary winding n 1 of the pulse transformer T, so that the power supply to the secondary winding n 2 is momentarily cut off. Then, the output current I O is prevented from increasing above a predetermined value. At this time, the current from the DC input power source 1 for charging the smoothing capacitor C 1 of the DC power supply circuit 10 through the bypass resistor R 1, the power supply to the PWM control circuit 8 is maintained.

【0021】 以上のようなPWM制御回路8によるスイッチングトランジスタQ1 のON/ OFF制御を通じて、出力電流IO を所定の閾値範囲に収めるように制限してい る。Through the ON / OFF control of the switching transistor Q 1 by the PWM control circuit 8 as described above, the output current I O is limited to fall within a predetermined threshold range.

【0022】 さて、直流入力電源1による入力電源電圧VD が変化すると、それに追随して 直流電源回路10による直流電源電圧Vccも変化する。その様子を図3に示す。When the input power supply voltage V D from the DC input power supply 1 changes, the DC power supply voltage Vcc from the DC power supply circuit 10 changes accordingly. The situation is shown in FIG.

【0023】 すなわち、入力電源電圧VD が上昇するのに従って直流電源電圧Vccも上昇し、 逆に、入力電源電圧VD が降下するに従って直流電源電圧Vccも降下する。That is, as the input power supply voltage V D rises, the DC power supply voltage Vcc also rises, and conversely, as the input power supply voltage V D drops, the DC power supply voltage Vcc also falls.

【0024】 従来例においては、入力電源電圧VD が上昇すると出力端子6からの出力電流 IO の制限点が増加方向に変動し、逆に、入力電源電圧VD が降下すると出力電 流IO の制限点が減少方向に変動していた(図6参照)。本考案は、補助巻線電 圧検出回路11と基準電圧補正回路12との追加により、このような出力電流IO の制限点の変動を防止する。In the conventional example, when the input power supply voltage V D rises, the limiting point of the output current I O from the output terminal 6 changes in the increasing direction, and conversely, when the input power supply voltage V D drops, the output current I O decreases. The limit point of O was changing in the decreasing direction (see Fig. 6). The present invention prevents such a variation of the limiting point of the output current I O by adding the auxiliary winding voltage detection circuit 11 and the reference voltage correction circuit 12.

【0025】 すなわち、入力電源電圧VD が上昇したときは、直流電源回路10による直流 電源電圧Vccも比例的に上昇するが、この直流電源電圧Vccの上昇が補助巻線電 圧検出回路11による検出電圧VDET の上昇として検出される。すなわち、分圧 抵抗R2 ,R3 における抵抗分割点での検出電圧VDET が上昇する。すると、ト ランジスタQ2 のコレクタ電流が増加し、基準電圧Vref が標準よりも降下する 。その結果、ドレイン電流検出回路2による検出電圧V1 が標準よりも低いレベ ルにおいて相対的に基準電圧Vref を超えるようになり、コンパレータ7の出力 を標準よりも早い時機において“H”レベルに反転してPWM制御回路8からの 出力をOFF制御信号である“L”レベルに反転するため、スイッチングトラン ジスタQ1 がOFFとなる。すなわち、スイッチングトランジスタQ1 を流れる ドレイン電流のより低いレベルにおいて1次巻線n1 を流れる電流を遮断するか ら、入力電源電圧VD が上昇しても出力電流IO の制限点は上がらず一定値に保 たれることになる。That is, when the input power supply voltage V D rises, the DC power supply voltage Vcc by the DC power supply circuit 10 also rises proportionally, but this increase in the DC power supply voltage Vcc is caused by the auxiliary winding voltage detection circuit 11. It is detected as an increase in the detection voltage V DET . That is, the detection voltage V DET at the resistance division points of the voltage dividing resistors R 2 and R 3 increases. Then, the collector current of the transistor Q 2 increases, and the reference voltage Vref drops below the standard. As a result, the detected voltage V 1 by the drain current detection circuit 2 becomes relatively higher than the reference voltage Vref at a level lower than the standard, and the output of the comparator 7 is inverted to the “H” level when it is earlier than the standard. Then, the output from the PWM control circuit 8 is inverted to the “L” level which is the OFF control signal, so that the switching transistor Q 1 is turned off. That is, since the current flowing through the primary winding n 1 is cut off at a lower level of the drain current flowing through the switching transistor Q 1 , the limit point of the output current I O does not rise even if the input power supply voltage V D rises. It will be kept constant.

【0026】 上記とは逆に、入力電源電圧VD が降下したときは、直流電源電圧Vccも比例 的に降下し、これが補助巻線電圧検出回路11による検出電圧VDET の降下とし て検出される。すると、トランジスタQ2 のコレクタ電流が減少し、基準電圧V ref が標準よりも上昇する。その結果、ドレイン電流検出回路2による検出電圧 V1 が標準よりも高いレベルにおいて相対的に基準電圧Vref 以下となり、コン パレータ7の出力を“L”レベルに反転してPWM制御回路8からの出力をON 制御信号である“H”レベルに反転するため、スイッチングトランジスタQ1 が ONとなる。すなわち、1次巻線n1 に対して、それを流れる電流を一旦遮断し た時点から標準よりも早い時機において再び1次巻線n1 に電流を流すようにな るから、入力電源電圧VD が降下しても出力電流IO の制限点は下がらず一定値 に保たれることになる。入力電源電圧VD の変化に対する出力電圧VO と出力電 流IO の制限点との関係を示す特性図を図4に示す。入力電源電圧VD の変化に かかわらず出力電流IO の制限点は変動しない。Conversely, when the input power supply voltage V D drops, the DC power supply voltage Vcc also drops proportionally, and this is detected as a drop in the detection voltage V DET by the auxiliary winding voltage detection circuit 11. It Then, the collector current of the transistor Q 2 decreases and the reference voltage V ref rises above the standard. As a result, the detected voltage V 1 by the drain current detection circuit 2 becomes relatively lower than the reference voltage Vref at a level higher than the standard, and the output of the comparator 7 is inverted to the “L” level to output from the PWM control circuit 8. Is inverted to the "H" level which is an ON control signal, so that the switching transistor Q 1 is turned ON. That is, since the current flowing through the primary winding n 1 is once interrupted, the current is allowed to flow again through the primary winding n 1 at an earlier time than the standard, so that the input power supply voltage V 1 Even if D drops, the limit point of the output current I O does not fall and is maintained at a constant value. FIG. 4 is a characteristic diagram showing the relationship between the output voltage V O and the limiting point of the output current I O with respect to changes in the input power supply voltage V D. The limit point of the output current I O does not change regardless of the change of the input power supply voltage V D.

【0027】 以上のように、入力電源電圧VD が変化しても、基準電圧Vref の補正を通じ て出力電流IO の制限点が変動しないようにしたので、2次側の整流ダイオード D2 の電流定格やパルストランスTのサイズを定格負荷に対して大きめにする必 要性がなくなり、その定格負荷に合わせて設計することができる。As described above, even if the input power supply voltage V D changes, the limit point of the output current I O is not changed by correcting the reference voltage V ref, so that the rectifying diode D 2 on the secondary side is There is no need to increase the current rating or the size of the pulse transformer T with respect to the rated load, and it is possible to design according to the rated load.

【0028】[0028]

【考案の効果】[Effect of device]

以上のように、本考案によれば、補助巻線電圧検出回路と基準電圧補正回路と を付加することにより、入力電源電圧が変化しても出力電流制限点が変動しない ようにしたので、2次側の整流ダイオードの電流定格およびパルストランスのサ イズを従来例のように必要以上に大きくする必要性がなくなり、コストダウンを 図ることができるとともに電源サイズを小さくすることができる。 As described above, according to the present invention, by adding the auxiliary winding voltage detection circuit and the reference voltage correction circuit, the output current limit point does not change even if the input power supply voltage changes. There is no need to increase the current rating of the rectifier diode on the secondary side and the size of the pulse transformer more than necessary as in the conventional example, which can reduce the cost and the size of the power supply.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案の一実施例に係るPWM制御用半導体素
子を用いたスイッチング電源の回路図である。
FIG. 1 is a circuit diagram of a switching power supply using a PWM control semiconductor device according to an embodiment of the present invention.

【図2】実施例において補助巻線電圧検出回路と基準電
圧補正回路の構成を具体的レベルで例示してスイッチン
グ電源の全体を示した回路図である。
FIG. 2 is a circuit diagram showing the entire switching power supply by exemplifying the configurations of an auxiliary winding voltage detection circuit and a reference voltage correction circuit in a specific level in the embodiment.

【図3】実施例において入力電源電圧の変化に対する直
流電源回路による直流電源電圧の変化を示す特性図であ
る。
FIG. 3 is a characteristic diagram showing changes in the DC power supply voltage by the DC power supply circuit with respect to changes in the input power supply voltage in the example.

【図4】実施例において入力電源電圧の変化に対する出
力電圧と出力電流の制限点との関係を示す特性図であ
る。
FIG. 4 is a characteristic diagram showing a relationship between an output voltage and an output current limit point with respect to a change in an input power supply voltage in an example.

【図5】従来例に係るPWM制御用半導体素子を用いた
スイッチング電源の回路図である。
FIG. 5 is a circuit diagram of a switching power supply using a semiconductor device for PWM control according to a conventional example.

【図6】従来例において入力電源電圧の変化に対する出
力電圧と出力電流の制限点との関係を示す特性図であ
る。
FIG. 6 is a characteristic diagram showing a relationship between an output voltage and an output current limit point with respect to a change in an input power supply voltage in a conventional example.

【符号の説明】[Explanation of symbols]

1 直流入力電源 2 ドレイン電流検出回路 3 1次側回路 4 整流平滑回路 5 2次側回路 6 出力端子 7 コンパレータ 8 PWM制御回路 9 半導体素子 10 直流電源回路 11 補助巻線電圧検出回路 12 基準電圧補正回路 T パルストランス n1 1次巻線 n2 2次巻線 n3 補助巻線 Q1 スイッチングトランジスタ(パワーMOS−F
ET) Q2 基準電圧補正用のトランジスタ D1 整流ダイオード D2 整流ダイオード C1 平滑コンデンサ C2 平滑コンデンサ R1 バイパス用抵抗 R2 分圧抵抗 R3 分圧抵抗 IO 出力電流 VO 出力電圧 VD 入力電源電圧 Vcc 直流電源電圧 Vref 基準電圧 V1 検出電圧 VDET 補助巻線電圧検出回路による検出電圧
1 DC input power supply 2 Drain current detection circuit 3 Primary side circuit 4 Rectification smoothing circuit 5 Secondary side circuit 6 Output terminal 7 Comparator 8 PWM control circuit 9 Semiconductor element 10 DC power supply circuit 11 Auxiliary winding voltage detection circuit 12 Reference voltage correction Circuit T Pulse transformer n 1 Primary winding n 2 Secondary winding n 3 Auxiliary winding Q 1 Switching transistor (Power MOS-F
ET) Q 2 Reference voltage correction transistor D 1 Rectifier diode D 2 Rectifier diode C 1 Smoothing capacitor C 2 Smoothing capacitor R 1 Bypass resistor R 2 Voltage dividing resistor R 3 Voltage dividing resistor I O Output current V O Output voltage V D Input power supply voltage Vcc DC power supply voltage Vref Reference voltage V 1 Detection voltage V DET Detection voltage by auxiliary winding voltage detection circuit

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 パルストランスの1次巻線とスイッチン
グ素子とを直列接続した1次側回路と、前記パルストラ
ンスの2次巻線と出力端子との間に整流平滑回路を介挿
してなる2次側回路と、前記スイッチング素子を流れる
電流を検出し検出電圧として出力する電流検出回路と、
前記検出電圧と基準電圧とを比較するコンパレータと、
検出電圧が基準電圧を超えるときのコンパレータ出力の
入力時に前記スイッチング素子にOFF制御信号を出力
し検出電圧が基準電圧以下のときのコンパレータ出力の
入力時にON制御信号を出力するPWM制御回路と、前
記パルストランスの補助巻線から直流電源電圧を生成し
て前記PWM制御回路に電源供給する直流電源回路とを
備えたスイッチング電源において、 前記直流電源回路から出力される直流電源電圧の変化を
検出する補助巻線電圧検出回路と、この補助巻線電圧検
出回路による検出電圧に基づいて前記コンパレータの基
準電圧を補正する基準電圧補正回路とを付加したことを
特徴とするスイッチング電源。
1. A rectifying / smoothing circuit is interposed between a primary side circuit in which a primary winding of a pulse transformer and a switching element are connected in series, and a secondary winding of the pulse transformer and an output terminal. A secondary circuit, a current detection circuit that detects a current flowing through the switching element and outputs the detected current as a detection voltage,
A comparator for comparing the detection voltage and a reference voltage,
A PWM control circuit that outputs an OFF control signal to the switching element when the comparator output is input when the detection voltage exceeds the reference voltage and outputs an ON control signal when the comparator output is input when the detection voltage is equal to or lower than the reference voltage; A switching power supply comprising: a DC power supply circuit for generating a DC power supply voltage from an auxiliary winding of a pulse transformer to supply power to the PWM control circuit; an auxiliary device for detecting a change in the DC power supply voltage output from the DC power supply circuit. A switching power supply comprising: a winding voltage detection circuit; and a reference voltage correction circuit for correcting the reference voltage of the comparator based on the voltage detected by the auxiliary winding voltage detection circuit.
JP7264892U 1992-10-19 1992-10-19 Switching power supply Expired - Fee Related JP2584337Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7264892U JP2584337Y2 (en) 1992-10-19 1992-10-19 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7264892U JP2584337Y2 (en) 1992-10-19 1992-10-19 Switching power supply

Publications (2)

Publication Number Publication Date
JPH0641386U true JPH0641386U (en) 1994-05-31
JP2584337Y2 JP2584337Y2 (en) 1998-10-30

Family

ID=13495416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7264892U Expired - Fee Related JP2584337Y2 (en) 1992-10-19 1992-10-19 Switching power supply

Country Status (1)

Country Link
JP (1) JP2584337Y2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010528574A (en) * 2007-05-25 2010-08-19 トムソン ライセンシング Power supply
US8106628B2 (en) 2006-03-07 2012-01-31 Rohm Co., Ltd. Capacitor charging apparatus
WO2012147453A1 (en) * 2011-04-28 2012-11-01 ミツミ電機株式会社 Direct current power supply device
JP2015122937A (en) * 2013-12-20 2015-07-02 エルエス産電株式会社Lsis Co.,Ltd. Driving device of synchronous rectification apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106628B2 (en) 2006-03-07 2012-01-31 Rohm Co., Ltd. Capacitor charging apparatus
JP2010528574A (en) * 2007-05-25 2010-08-19 トムソン ライセンシング Power supply
WO2012147453A1 (en) * 2011-04-28 2012-11-01 ミツミ電機株式会社 Direct current power supply device
JP2015122937A (en) * 2013-12-20 2015-07-02 エルエス産電株式会社Lsis Co.,Ltd. Driving device of synchronous rectification apparatus

Also Published As

Publication number Publication date
JP2584337Y2 (en) 1998-10-30

Similar Documents

Publication Publication Date Title
US6657877B2 (en) Power supply circuit
US7006363B2 (en) DC-DC converter circuit having correction circuit for outputting voltage level inversely proportional to input voltage
JP4432115B2 (en) Switching power supply
JP4969204B2 (en) Overcurrent protection circuit
JP2000350447A (en) Unit and system for power source
US5708572A (en) Switched-mode power supply
JPH0641386U (en) Switching power supply
JP3757293B2 (en) DC-DC converter
KR200155070Y1 (en) Input current detecting circuit for switching mode power supply
JP3440848B2 (en) Current resonance circuit and power supply device using current resonance circuit
JPH05308733A (en) Charging circuit system and charger
KR200143689Y1 (en) Frequency converter
JPH0446060B2 (en)
JP2580379Y2 (en) Switching stabilized power supply
JPH0639366Y2 (en) DC stabilized power supply
JPH0654525A (en) Dc/dc converter
JP4109357B2 (en) Power circuit
JP3454308B2 (en) Constant voltage power supply
JPH0518288U (en) Overcurrent protection circuit for switching regulator
KR940001193Y1 (en) Circuit for reducing heat radiation in a constant voltage device
JPH0127427Y2 (en)
JPH0727835Y2 (en) Switching power supply circuit
JP5315741B2 (en) Control circuit provided in switching power supply circuit
JPH043592Y2 (en)
JP2560725Y2 (en) Switching regulator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees