JPH0722942A - Digital/synchronizing converting method - Google Patents

Digital/synchronizing converting method

Info

Publication number
JPH0722942A
JPH0722942A JP16350693A JP16350693A JPH0722942A JP H0722942 A JPH0722942 A JP H0722942A JP 16350693 A JP16350693 A JP 16350693A JP 16350693 A JP16350693 A JP 16350693A JP H0722942 A JPH0722942 A JP H0722942A
Authority
JP
Japan
Prior art keywords
digital
analog
difference
voltage
angle command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16350693A
Other languages
Japanese (ja)
Inventor
Takamitsu Nagase
隆光 永瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamagawa Seiki Co Ltd
Original Assignee
Tamagawa Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamagawa Seiki Co Ltd filed Critical Tamagawa Seiki Co Ltd
Priority to JP16350693A priority Critical patent/JPH0722942A/en
Publication of JPH0722942A publication Critical patent/JPH0722942A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To smooth the change of an analog synchronizing signal in response to a digital angle command. CONSTITUTION:A difference 10a between a digital angle command theta and a present value 2 is obtained by subtraction, and an analog difference voltage 11a obtained by converting the difference 10a into an analog data is varied and amplified by an analog amplifier 12. The amplified analog difference voltage 11a is converted to a frequency by a voltage/frequency converter 13, counted by an up/down counter 6, and a synchronizing signal 7a is obtained. Thus, a synchronizing signal 7a smooth in inclination can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、デジタル/シンクロ変
換方法に関し、特に、デジタル角度指令に対するアナロ
グのシンクロ信号の変化をスムーズ化するための新規な
改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital / synchronous conversion method, and more particularly to a new improvement for smoothing a change in an analog synchro signal with respect to a digital angle command.

【0002】[0002]

【従来の技術】従来、用いられていたこの種のデジタル
/シンクロ変換方法としては、一般に、図3で示す方法
が採用されていた。すなわち、図3において符号1で示
されるものは比較器であり、この比較器1にはデジタル
角度指令θが第1入力端子Aに入力されている。また、
その第2入力端子Bには後述の現在値2が入力されてい
る。
2. Description of the Related Art As a digital / synchronous conversion method of this type which has been conventionally used, the method shown in FIG. 3 has been generally adopted. That is, the reference numeral 1 in FIG. 3 is a comparator, and the digital angle command θ is input to the first input terminal A of the comparator 1. Also,
A current value 2 described later is input to the second input terminal B.

【0003】前記比較器1の第1出力1aはクロック信
号3が入力されている三端子入力型の第1、第2ゲート
4,5のうち第1ゲート4に入力されており、第2出力
1bは各ゲート4,5に入力され、第3出力には第2ゲ
ート5に入力されている。前記第1ゲート4から出力さ
れるアップパルス4aと前記第2ゲート5から出力され
るダウンパルス5aはアップ/ダウンカウンタ6に入力
されている。
The first output 1a of the comparator 1 is input to the first gate 4 of the three-terminal input type first and second gates 4 and 5 to which the clock signal 3 is input, and the second output 1b is input to each of the gates 4 and 5, and the third output is input to the second gate 5. The up pulse 4a output from the first gate 4 and the down pulse 5a output from the second gate 5 are input to an up / down counter 6.

【0004】前記アップ/ダウンカウンタ6から得られ
る現在値2は、前記比較器1の第2入力端子Bに入力さ
れていると共に、デジタル/シンクロ変換器7を介して
アナログのシンクロ信号7aを得るように構成してい
た。
The current value 2 obtained from the up / down counter 6 is input to the second input terminal B of the comparator 1, and at the same time, an analog synchro signal 7a is obtained via the digital / synchro converter 7. Was configured as.

【0005】[0005]

【発明が解決しようとする課題】従来のデジタル/シン
クロ変換方法は、以上のように構成されていたため、次
のような課題が存在していた。すなわち、デジタル角度
指令θと現在値を比較し、その比較結果(A>B、A=
B、A<B)を用いて、各ゲートによりアップパルスと
ダウンパルスを得ているため、デジタル/シンクロ変換
器を経たアナログのシンクロ信号は、図4で示すよう
に、その変化率θ1は同一とならざるを得ず、そのため
に、図4で示すシンクロ信号は変化の度合いが明確なス
ムーズでない曲線となっており、このシンクロ信号を用
いてロボット等の作動を制御した場合には、その動作が
スムーズでないものとなっていた。
Since the conventional digital / synchronous conversion method is configured as described above, there are the following problems. That is, the digital angle command θ is compared with the current value, and the comparison result (A> B, A =
Since B and A <B) are used to obtain the up pulse and the down pulse from each gate, the rate of change θ 1 of the analog synchro signal passing through the digital / synchro converter is as shown in FIG. Inevitably, they are the same, and therefore the synchro signal shown in FIG. 4 is a curve with a clear degree of change and is not smooth. When the operation of a robot or the like is controlled using this synchro signal, The movement was not smooth.

【0006】本発明は、以上のような課題を解決するた
めになされたもので、特に、デジタル角度指令に対する
アナログのシンクロ信号の変化をスムーズ化するように
したデジタル/シンクロ変換方法を提供することを目的
とする。
The present invention has been made to solve the above problems, and in particular, provides a digital / synchronous conversion method for smoothing changes in analog synchro signals with respect to digital angle commands. With the goal.

【0007】[0007]

【課題を解決するための手段】本発明によるデジタル/
シンクロ変換方法は、デジタル角度指令をアップ/ダウ
ンカウンタ及びデジタル/シンクロ変換器を介してアナ
ログのシンクロ信号に変換するようにしたデジタル/シ
ンクロ変換方法において、前記デジタル角度指令と現在
値との差を減算にて求め、前記差をアナログ化して得た
アナログ差電圧をアナログアンプにて可変増幅し、前記
アナログアンプにて増幅された前記アナログ差電圧を電
圧/周波数変換器にて周波数に変換し、この周波数に基
づき前記アップ/ダウンカウンタにてカウントして前記
シンクロ信号を出力する方法である。
Digital / digital according to the invention
The synchro conversion method is a digital / synchro conversion method in which a digital angle command is converted into an analog synchro signal through an up / down counter and a digital / sync converter, and the difference between the digital angle command and the current value is calculated. Obtained by subtraction, the analog difference voltage obtained by analogizing the difference is variably amplified by an analog amplifier, and the analog difference voltage amplified by the analog amplifier is converted into a frequency by a voltage / frequency converter, This is a method of counting by the up / down counter based on this frequency and outputting the synchro signal.

【0008】さらに詳細には、前記デジタル角度指令と
現在値が一致した場合、前記電圧/周波数変換器からの
パルスの発生を停止させる方法である。
More specifically, it is a method of stopping the generation of a pulse from the voltage / frequency converter when the digital angle command and the current value match.

【0009】[0009]

【作用】本発明によるデジタル/シンクロ変換方法にお
いては、デジタル角度指令と現在値との差を減算にて求
め、この差をアナログ化して得たアナログ差電圧11a
をアナログアンプにて可変増幅し、このアナログアンプ
にて可変増幅されたアナログ差電圧を周波数に変換し
て、この周波数をアップ/ダウンカウンタにてカウント
しているため、このアナログアンプのゲインを変えるこ
とにより、図2で示すように、アナログのシンクロ信号
の傾斜角度θ1〜θ4を自在に変えることができ、図4に
示すシンクロ信号よりもスムーズなシンクロ信号を得る
ことができる。
In the digital / synchronous conversion method according to the present invention, the difference between the digital angle command and the current value is obtained by subtraction, and the analog difference voltage 11a obtained by analogizing this difference is obtained.
Is variably amplified by an analog amplifier, the analog difference voltage variably amplified by this analog amplifier is converted into a frequency, and this frequency is counted by an up / down counter, so the gain of this analog amplifier is changed. As a result, as shown in FIG. 2, the tilt angles θ 1 to θ 4 of the analog sync signal can be freely changed, and a smoother sync signal than the sync signal shown in FIG. 4 can be obtained.

【0010】[0010]

【実施例】以下、図面と共に本発明によるデジタル/シ
ンクロ変換方法の好適な実施例について詳細に説明す
る。なお、従来例と同一又は同等部分には同一符号を介
して説明する。図1において符号10で示されるもの
は、デジタル角度指令θが第1入力端子Aに入力される
減算器であり、この減算器10の第2入力端子Bには後
述の現在値2が入力されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the digital / synchronous conversion method according to the present invention will be described in detail below with reference to the drawings. It should be noted that the same or equivalent portions as those of the conventional example will be described using the same reference numerals. A reference numeral 10 in FIG. 1 is a subtractor in which the digital angle command θ is input to the first input terminal A, and the second input terminal B of the subtracter 10 is input with a current value 2 described later. ing.

【0011】前記減算器10の出力端子Cから出力され
る差10aは、デジタル/アナログ変換器11でアナロ
グ化され、アナログアンプ12で増幅されて電圧/周波
数変換器13に入力される。なお、このアナログアンプ
12では、その増幅ゲインGを可変とすることができる
ように構成されている。
The difference 10a output from the output terminal C of the subtractor 10 is analogized by the digital / analog converter 11, amplified by the analog amplifier 12, and input to the voltage / frequency converter 13. The analog amplifier 12 is constructed so that its amplification gain G can be made variable.

【0012】前記電圧/周波数変換器13から得られた
周波数に基づくアップパルス13a及びダウンパルス1
3bは、アンプ/ダウンカウンタ6に入力され、このア
ップ/ダウンカウンタ6の出力である現在値2は、前記
減算器10の第2入力端子Bに入力されていると共に、
デジタル/シンクロ変換器7に入力されてアナログのシ
ンクロ信号7aが出力される。
Up pulse 13a and down pulse 1 based on the frequency obtained from the voltage / frequency converter 13
3b is input to the amplifier / down counter 6, and the current value 2 which is the output of the up / down counter 6 is input to the second input terminal B of the subtractor 10 and
It is input to the digital / synchronization converter 7 and the analog synchronization signal 7a is output.

【0013】前述の構成において、図2の階段状のデジ
タル角度指令θが減算器10に入力され、このデジタル
角度指令θと現在値2との差(C=A−B)10aがア
ナログ化された後にアナログアンプ12で増幅される。
このアナログアンプ12のゲインGを可変制御すること
により、図2に示すように、その傾斜角度θ1〜θ4を可
変とし、スムーズな変化を有するシンクロ信号7aを有
することができる。
In the configuration described above, the stepwise digital angle command θ shown in FIG. 2 is input to the subtractor 10, and the difference (C = AB) 10a between the digital angle command θ and the current value 2 is converted into an analog form. After that, it is amplified by the analog amplifier 12.
By variably controlling the gain G of the analog amplifier 12, it is possible to make the tilt angles θ 1 to θ 4 variable and have the synchro signal 7a having a smooth change, as shown in FIG.

【0014】また、このデジタル角度指令θは、一定時
刻毎に、1例として260m sec毎に出力されている信
号であり、前記電圧/周波数変換器13から得られる差
10aの大きさに比例したパルス列の各パルス13a,
13bを時間に対して可変とした場合も、従来よりもス
ムーズなシンクロ信号7aを得ることができる。
The digital angle command θ is a signal output every 260 msec, for example, at a constant time, and is proportional to the magnitude of the difference 10a obtained from the voltage / frequency converter 13. Each pulse 13a of the pulse train,
Even when 13b is variable with respect to time, it is possible to obtain a smoother sync signal 7a than before.

【0015】[0015]

【発明の効果】本発明によるデジタル/シンクロ変換方
法は、以上のように構成されているため、シンクロ信号
の変化がゆるやかでスムーズな状態となり、被制御部材
の動作をより滑らかなものとすることができる。
Since the digital / synchronous conversion method according to the present invention is configured as described above, the change of the synchronizing signal becomes a gentle and smooth state, and the operation of the controlled member can be made smoother. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるデジタル/シンクロ変換方法を示
すブロック図である。
FIG. 1 is a block diagram showing a digital / synchronization conversion method according to the present invention.

【図2】図1のデジタル角度指令とシンクロ信号を示す
波形図である。
FIG. 2 is a waveform diagram showing a digital angle command and a synchro signal of FIG.

【図3】従来方法を示すブロック図である。FIG. 3 is a block diagram showing a conventional method.

【図4】従来の波形図である。FIG. 4 is a conventional waveform diagram.

【符号の説明】[Explanation of symbols]

θ デジタル角度指令 2 現在値 6 アップ/ダウンカウンタ 7 デジタル/シンクロ変換器 7a シンクロ信号 10a 差 11a アナログ差電圧 12 アナログアンプ 13 電圧/周波数変換器 θ Digital angle command 2 Current value 6 Up / Down counter 7 Digital / Sync converter 7a Sync signal 10a Difference 11a Analog difference voltage 12 Analog amplifier 13 Voltage / frequency converter

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 デジタル角度指令(θ)をアップ/ダウ
ンカウンタ(6)及びデジタル/シンクロ変換器(7)を介し
てアナログのシンクロ信号(7a)に変換するようにしたデ
ジタル/シンクロ変換方法において、前記デジタル角度
指令(θ)と現在値(2)との差(10a)を減算にて求め、前
記差(10a)をアナログ化して得たアナログ差電圧(11a)を
アナログアンプ(12)にて可変増幅し、前記アナログアン
プ(12)にて増幅された前記アナログ差電圧(11a)を電圧
/周波数変換器(13)にて周波数に変換し、この周波数に
基づき前記アップ/ダウンカウンタ(6)にてカウントし
て前記シンクロ信号(7a)を出力することを特徴とするデ
ジタル/シンクロ変換方法。
1. A digital / synchro conversion method for converting a digital angle command (θ) into an analog synchro signal (7a) via an up / down counter (6) and a digital / synchro converter (7). , The difference (10a) between the digital angle command (θ) and the current value (2) is obtained by subtraction, and the analog difference voltage (11a) obtained by analogizing the difference (10a) is input to the analog amplifier (12). Variably amplified by the analog amplifier (12), and the analog difference voltage (11a) amplified by the analog amplifier (12) is converted into a frequency by a voltage / frequency converter (13), and the up / down counter (6 ), And outputs the synchro signal (7a).
【請求項2】 前記デジタル角度指令(θ)と現在値
(2)が一致した場合、前記電圧/周波数変換器(13)から
のパルス(13a,13b)の発生を停止させることを特徴とす
る請求項1記載のデジタル/シンクロ変換方法。
2. The digital angle command (θ) and current value
2. The digital / synchronous conversion method according to claim 1, wherein the generation of the pulse (13a, 13b) from the voltage / frequency converter (13) is stopped when (2) coincides.
JP16350693A 1993-07-01 1993-07-01 Digital/synchronizing converting method Pending JPH0722942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16350693A JPH0722942A (en) 1993-07-01 1993-07-01 Digital/synchronizing converting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16350693A JPH0722942A (en) 1993-07-01 1993-07-01 Digital/synchronizing converting method

Publications (1)

Publication Number Publication Date
JPH0722942A true JPH0722942A (en) 1995-01-24

Family

ID=15775164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16350693A Pending JPH0722942A (en) 1993-07-01 1993-07-01 Digital/synchronizing converting method

Country Status (1)

Country Link
JP (1) JPH0722942A (en)

Similar Documents

Publication Publication Date Title
JP4458968B2 (en) Automatic level adjustment circuit
JP3041564B2 (en) Sampling rate converter
JPS6378610A (en) Double clock generation circuit
JPH0722942A (en) Digital/synchronizing converting method
JPS60206209A (en) Sound volume controller
JP3268867B2 (en) Digital servo device
JP2002358129A (en) Method for stabilizing d/s converter output at the time of switching input data
JPS5941670Y2 (en) Synchronous separation stabilization circuit
JPS61139123A (en) Deglitcher circuit of d/a converter
WO1985005486A1 (en) Apparatus for recording data
JPH0322763A (en) Clamping circuit
JPH0193929A (en) Digital servo circuit
JPH0272707A (en) Automatic amplitude setting circuit
JPH01152985A (en) Drive/control circuit for dc motor
JPH0671355B2 (en) Howling suppressor
JPH03212183A (en) Automatic controller
JPH0277909A (en) Controller
JPS5940327B2 (en) Offset compensation method
JPH027605A (en) Electric volume circuit
JPH029229A (en) Analog/digital conversion method
JPS6335138U (en)
JPH0349305A (en) Agc circuit
JPH02151286A (en) Sped control system
JPS63238722A (en) Clock regenerating circuit
JPH01309514A (en) Phase locked signal generating circuit