JPH0722901A - Attenuation circuit - Google Patents

Attenuation circuit

Info

Publication number
JPH0722901A
JPH0722901A JP18895193A JP18895193A JPH0722901A JP H0722901 A JPH0722901 A JP H0722901A JP 18895193 A JP18895193 A JP 18895193A JP 18895193 A JP18895193 A JP 18895193A JP H0722901 A JPH0722901 A JP H0722901A
Authority
JP
Japan
Prior art keywords
voltage
vmo
field effect
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18895193A
Other languages
Japanese (ja)
Inventor
Osamu Okamoto
修 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18895193A priority Critical patent/JPH0722901A/en
Publication of JPH0722901A publication Critical patent/JPH0722901A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To unnecessitate the adjustment of an attenuation circuit, to enable the operation from DC to a high frequency and to make operating temperature a wide range by composing the attenuation circuit by a first FET and a resistor and a second FET and a resistor and impressing a voltage by using a correction circuit for the gates of these FETs. CONSTITUTION:In an attenuation circuit 10, when Vc<Vmo is made by changing control voltage Vc, the voltage Vg of the output terminal 32o of a differential amplifier 32 or the gate voltage Vg of an FET 18 is reduced, the resistance value between the source 18s and the drain 18d of the FET 18 is increased, output voltage Vmo is increased and Vc=Vmo is made. Conversely, when Vc<Vmo is made by changing voltage Vc, the resistance value between the source 18s and the drain 18d is decreased by increasing voltage Vg and Vc=Vmo is made by decreasing voltage Vmo. Thus, voltage Vc and output voltage Vmo is made to be proportional, attenuators 16 and 22 are made to have the same characteristic and the same voltage Vg is impressed on the gates 12g and 18g of the FETs 12 and 18 by using a correction circuit 24.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、通信、計測、電波応
用分野に用いられる減衰回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an attenuation circuit used in communication, measurement and radio wave application fields.

【0002】[0002]

【従来の技術】図2は従来の減衰回路を示す回路図であ
る。以下、図2に基づき説明する。減衰回路50は、入
力側INと出力側OUTとの間に並列に接続されたPI
Nダイオード52と、PINダイオード52の入力側I
Nに直列に接続された分圧用の抵抗器54と、PINダ
イオード52に制御電圧Vc2を印加する関数発生器56
と、PINダイオード52に制御電圧Vc2を印加するた
めに必要なインダクタンス58、コンデンサ60、6
2、64とから構成されている。そして、PINダイオ
ード52に印加する制御電圧Vc2を変化させることによ
り、PINダイオード52の抵抗値を制御し、PINダ
イオード52と抵抗器54とで入力信号を分圧すること
により、所望の減衰量を得ている。また、PINダイオ
ード52の電圧−抵抗特性が非線型であることから、制
御電圧Vc1をPINダイオード52に直接印加すると、
図3に示すように、制御電圧Vc1と減衰量Aとの関係は
非線型となってしまう。そこで、関数発生器56により
制御電圧Vc1を制御電圧Vc2に変換してPINダイオー
ド52の非線型性を補償することにより、制御電圧Vc1
に比例した減衰量を得ている。
2. Description of the Related Art FIG. 2 is a circuit diagram showing a conventional attenuation circuit. Hereinafter, description will be given with reference to FIG. The attenuation circuit 50 is a PI connected in parallel between the input side IN and the output side OUT.
Input side I of N diode 52 and PIN diode 52
A resistor 54 for voltage division connected in series with N and a function generator 56 for applying a control voltage Vc2 to the PIN diode 52.
And an inductance 58, capacitors 60, 6 necessary for applying the control voltage Vc2 to the PIN diode 52.
It is composed of 2, 64. Then, by changing the control voltage Vc2 applied to the PIN diode 52, the resistance value of the PIN diode 52 is controlled, and the input signal is divided by the PIN diode 52 and the resistor 54 to obtain a desired attenuation amount. ing. Further, since the voltage-resistance characteristic of the PIN diode 52 is non-linear, if the control voltage Vc1 is directly applied to the PIN diode 52,
As shown in FIG. 3, the relationship between the control voltage Vc1 and the attenuation amount A becomes non-linear. Therefore, by converting the control voltage Vc1 into the control voltage Vc2 by the function generator 56 to compensate the nonlinearity of the PIN diode 52, the control voltage Vc1
Attenuation amount proportional to is obtained.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
減衰回路50では次のような問題があった。 PINダイオード52の非線型性を補償する制御電圧
Vc2を得るために関数発生器56を用いており、この調
整が複雑である。 PINダイオード52に制御電圧Vc2を印加するため
の直流遮断用のコンデンサ62、64が必要であるた
め、直流を含む低周波では原理的に動作しない。 PINダイオード52の電圧−抵抗特性が温度によっ
て変化し、その変化が減衰回路の特性に直接影響するた
め、動作温度範囲が狭い。
However, the conventional attenuation circuit 50 has the following problems. The function generator 56 is used to obtain the control voltage Vc2 that compensates for the non-linearity of the PIN diode 52, and this adjustment is complicated. Since the capacitors 62 and 64 for blocking direct current for applying the control voltage Vc2 to the PIN diode 52 are required, they do not operate in principle at low frequencies including direct current. Since the voltage-resistance characteristic of the PIN diode 52 changes with temperature, and the change directly affects the characteristics of the attenuation circuit, the operating temperature range is narrow.

【0004】[0004]

【発明の目的】そこで、この発明の目的は、調整が不要
で、直流から高周波まで動作可能であり、しかも広範囲
の動作温度を有する減衰回路を提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an attenuation circuit which requires no adjustment, can operate from DC to high frequency, and has a wide operating temperature range.

【0005】[0005]

【課題を解決するための手段】請求項1記載の減衰回路
は、第1の電界効果トランジスタのソース−ドレイン間
と第1の抵抗器とで入力信号を分圧してこのソース−ド
レイン間の電圧を出力信号とする第1の減衰器と、この
減衰器と同じ特性を有するとともに第2の電界効果トラ
ンジスタのソース−ドレイン間と第2の抵抗器とで基準
電圧を分圧してこのソース−ドレイン間の電圧を出力電
圧とする第2の減衰器と、この減衰器の前記出力電圧が
制御電圧に比例するように第1及び第2の電界効果トラ
ンジスタのゲートに電圧を印加する補正回路とを備えた
ものである。
According to another aspect of the present invention, there is provided an attenuating circuit, wherein an input signal is divided between a source and a drain of a first field effect transistor and a first resistor to generate a voltage between the source and the drain. Is used as an output signal, and has the same characteristics as this attenuator, and the reference voltage is divided between the source and drain of the second field effect transistor and the second resistor to form the source and drain. A second attenuator having a voltage between them as an output voltage and a correction circuit for applying a voltage to the gates of the first and second field effect transistors so that the output voltage of the attenuator is proportional to the control voltage. Be prepared.

【0006】請求項2記載の減衰回路は、請求項1記載
の減衰回路において、少なくとも第1及び第2の電界効
果トランジスタが同一の半導体チップ上に形成されたも
のである。
According to a second aspect of the present invention, in the attenuating circuit according to the first aspect, at least the first and second field effect transistors are formed on the same semiconductor chip.

【0007】[0007]

【作用】第2の減衰器では、第2の電界効果トランジス
タのソース−ドレイン間と第2の抵抗器とで基準電圧が
分圧され、前記ソース−ドレイン間電圧が出力電圧とな
っている。制御電圧を変化させると、補正回路によっ
て、前記出力電圧が制御電圧に比例するように、第2の
電界効果トランジスタのゲート電圧が変化する。つま
り、制御電圧の変化に比例して、第2の電界効果トラン
ジスタのソース−ドレイン間の抵抗値が変化する。ま
た、第1及び第2の減衰器は同じ特性であり、且つ、第
1及び第2の電界効果トランジスタのゲートには補正回
路によって同じ電圧が印加されている。したがって、制
御電圧に比例して、第1の電界効果トランジスタのソー
ス−ドレイン間の抵抗値が変化する。
In the second attenuator, the reference voltage is divided between the source-drain of the second field effect transistor and the second resistor, and the source-drain voltage becomes the output voltage. When the control voltage is changed, the correction circuit changes the gate voltage of the second field effect transistor so that the output voltage is proportional to the control voltage. That is, the resistance value between the source and the drain of the second field effect transistor changes in proportion to the change in the control voltage. Further, the first and second attenuators have the same characteristics, and the same voltage is applied to the gates of the first and second field effect transistors by the correction circuit. Therefore, the resistance value between the source and drain of the first field effect transistor changes in proportion to the control voltage.

【0008】第1及び第2の電界効果トランジスタを同
一の半導体チップ上に形成すると、これらの電界効果ト
ランジスタの不純物濃度等がよく一致する。
When the first and second field effect transistors are formed on the same semiconductor chip, the impurity concentrations of these field effect transistors are well matched.

【0009】[0009]

【実施例】図1はこの発明に係る減衰回路の一施例を示
す回路図である。以下、この図面に基づき詳しく説明す
る。
1 is a circuit diagram showing an embodiment of an attenuation circuit according to the present invention. A detailed description will be given below with reference to this drawing.

【0010】減衰回路10は、電界効果トランジスタ1
2のソース12s−ドレイン12d間と抵抗器14とで
入力信号Vinを分圧してソース12s−ドレイン12d
間の電圧を出力信号Vout とする減衰器16と、減衰器
16と同じ特性を有するとともに電界効果トランジスタ
18のソース18s−ドレイン18d間と抵抗器20と
で基準電圧Vref を分圧してソース18s−ドレイン1
8d間の電圧を出力電圧Vmoとする減衰器22と、出力
電圧Vmoが制御電圧Vcに比例するように電界効果トラ
ンジスタ12、18のゲート12g、18gに電圧Vg
を印加する補正回路24とを備えたものである。また、
電界効果トランジスタ12、18が同一の半導体チップ
26上に形成されている。
The attenuation circuit 10 includes a field effect transistor 1
The source signal 12s-drain 12d is formed by dividing the input signal Vin between the source 12s-drain 12d and the resistor 14.
An attenuator 16 having a voltage between them as an output signal Vout, and having the same characteristics as the attenuator 16 and dividing the reference voltage Vref between the source 18s-drain 18d of the field effect transistor 18 and the resistor 20 to source 18s-. Drain 1
The attenuator 22 having the voltage between 8d as the output voltage Vmo and the voltage Vg at the gates 12g and 18g of the field effect transistors 12 and 18 so that the output voltage Vmo is proportional to the control voltage Vc.
And a correction circuit 24 for applying Also,
The field effect transistors 12 and 18 are formed on the same semiconductor chip 26.

【0011】電界効果トランジスタ12、18はnチャ
ネルMOS型である。減衰器16では、電界効果トラン
ジスタ12のソース12s−ドレイン12dが入出力間
の信号線30に並列接続され、抵抗器14が電界効果ト
ランジスタ12の入力側の信号線30に直列接続されて
いる。したがって、入力信号Vinはソース12s−ドレ
イン12d間と抵抗器14とで分圧され、出力信号Vou
t はソース12s−ドレイン12d間の電圧となる。減
衰器22は、基準電圧Vref が入力され出力電圧Vmoが
補正回路24へ出力される点を除き、減衰器16と同じ
構成である。
The field effect transistors 12 and 18 are n-channel MOS type. In the attenuator 16, the source 12s-drain 12d of the field effect transistor 12 is connected in parallel to the signal line 30 between the input and output, and the resistor 14 is connected in series to the signal line 30 on the input side of the field effect transistor 12. Therefore, the input signal Vin is divided between the source 12s and the drain 12d and the resistor 14, and the output signal Vou
t becomes a voltage between the source 12s and the drain 12d. The attenuator 22 has the same configuration as the attenuator 16 except that the reference voltage Vref is input and the output voltage Vmo is output to the correction circuit 24.

【0012】補正回路24は、差動増幅器32と、抵抗
器34、36、38、40とから構成されている。差動
増幅器32の+入力端子32ipには出力電圧Vmo、−入
力端子32imには制御電圧Vcがそれぞれ入力される。
差動増幅器32の出力端子32oは、電界効果トランジ
スタ12、18のゲート12g、18gに接続されてい
る。つまり、出力端子32oの電圧Vgは、電界効果ト
ランジスタ18を介して+入力端子32ipに負帰還して
いる。なお、抵抗器34、36、38、40の抵抗値は
すべて同じ値(例えば10kΩ)である。
The correction circuit 24 comprises a differential amplifier 32 and resistors 34, 36, 38 and 40. The output voltage Vmo is input to the + input terminal 32ip of the differential amplifier 32, and the control voltage Vc is input to the-input terminal 32im.
The output terminal 32o of the differential amplifier 32 is connected to the gates 12g and 18g of the field effect transistors 12 and 18. That is, the voltage Vg of the output terminal 32o is negatively fed back to the + input terminal 32ip via the field effect transistor 18. Note that the resistors 34, 36, 38, 40 all have the same resistance value (for example, 10 kΩ).

【0013】次に、減衰回路10の動作について説明す
る。制御電圧Vcを変化させてVc>Vmoにしたとす
る。すると、差動増幅器32の出力端子32oの電圧V
g、すなわち電界効果トランジスタ18のゲート電圧V
gが減少することにより、電界効果トランジスタ18の
ソース18s−ドレイン18d間の抵抗値が増大し、そ
の結果、出力電圧Vmoが増大してVc=Vmoとなる。逆
に、制御電圧Vcを変化させてVc<Vmoにしたとす
る。すると、ゲート電圧Vgが増大することにより、ソ
ース18s−ドレイン18d間の抵抗値が減少し、その
結果、出力電圧Vmoが減少してVc=Vmoとなる。この
ように、制御電圧Vcと出力電圧Vmoとは比例する。ま
た、減衰器16、22は同じ特性であり、且つ、電界効
果トランジスタ12、18のゲート12g、18gには
補正回路24によって同じ電圧Vgが印加されている。
したがって、制御電圧Vcに比例して、電界効果トラン
ジスタ12のソース12s−ドレイン12d間の抵抗値
が変化する。すなわち、制御電圧Vcに比例した減衰量
が得られる。
Next, the operation of the attenuation circuit 10 will be described. It is assumed that the control voltage Vc is changed to Vc> Vmo. Then, the voltage V of the output terminal 32o of the differential amplifier 32 is
g, that is, the gate voltage V of the field effect transistor 18
The decrease of g increases the resistance value between the source 18s and the drain 18d of the field effect transistor 18, and as a result, the output voltage Vmo increases and Vc = Vmo. On the contrary, it is assumed that the control voltage Vc is changed to Vc <Vmo. Then, as the gate voltage Vg increases, the resistance value between the source 18s and the drain 18d decreases, and as a result, the output voltage Vmo decreases and Vc = Vmo. Thus, the control voltage Vc is proportional to the output voltage Vmo. Further, the attenuators 16 and 22 have the same characteristics, and the same voltage Vg is applied to the gates 12g and 18g of the field effect transistors 12 and 18 by the correction circuit 24.
Therefore, the resistance value between the source 12s and the drain 12d of the field effect transistor 12 changes in proportion to the control voltage Vc. That is, the amount of attenuation proportional to the control voltage Vc is obtained.

【0014】ここで、温度の変化により出力電圧Vmoが
変化しそうになると、Vc=Vmoを満たすようにゲート
電圧VgがVg+ΔVgに変化する。このとき、減衰器
16、22は同じ特性であるため、減衰器16の特性も
減衰器22と同じように温度により変化する。そして、
電界効果トランジスタ12にもゲート電圧Vg+ΔVg
が印加されるので、温度変化に対しても減衰量は一定で
ある。この効果をより一層高めるには、電界効果トラン
ジスタ12、18又は抵抗器14、20は、できるだけ
近接させることにより熱的に結合させておくことが望ま
しい。できれば、本実施例のように少なくとも電界効果
トランジスタ12、18を同一の半導体チップ26上に
形成することが望ましい。
When the output voltage Vmo is about to change due to temperature change, the gate voltage Vg changes to Vg + ΔVg so that Vc = Vmo is satisfied. At this time, since the attenuators 16 and 22 have the same characteristics, the characteristics of the attenuator 16 also change depending on the temperature, like the attenuator 22. And
The gate voltage Vg + ΔVg also applies to the field effect transistor 12.
Is applied, the amount of attenuation is constant even when the temperature changes. In order to further enhance this effect, it is desirable that the field effect transistors 12 and 18 or the resistors 14 and 20 are thermally coupled as close to each other as possible. If possible, it is desirable to form at least the field effect transistors 12 and 18 on the same semiconductor chip 26 as in this embodiment.

【0015】この実施例では、制御電圧Vcと出力電圧
Vmoとの比例定数を1に設定している。この比例定数
は、抵抗器34、36、38、40の抵抗値を適当な値
とすることにより、所望の値が得られる。なお、電界効
果トランジスタ12、18は、pチャネルMOS型、接
合型電界効果トランジスタ等としてもよく、又は同一の
半導体チップ26上に形成されたものではなく個別の部
品としてもよい。また、電界効果トランジスタ12、1
8に加えて抵抗器14、20も同一の半導体チップ26
上に形成してもよい。この場合は、抵抗器14、20の
特性を容易に同じにできる。
In this embodiment, the proportional constant between the control voltage Vc and the output voltage Vmo is set to 1. A desired value can be obtained for this constant of proportionality by setting the resistance values of the resistors 34, 36, 38 and 40 to appropriate values. The field effect transistors 12 and 18 may be p-channel MOS type, junction type field effect transistors, or the like, or may not be formed on the same semiconductor chip 26 but may be individual parts. Also, the field effect transistors 12, 1
In addition to 8, the resistors 14 and 20 are the same semiconductor chip 26
It may be formed on top. In this case, the characteristics of the resistors 14 and 20 can be easily made the same.

【0016】[0016]

【発明の効果】この発明に係る減衰回路によれば、制御
電圧に比例した減衰量が調整を必要とせずに得られるの
で取扱いを容易にできる。また、入出力間の信号線には
直列接続されたコンデンサがないので、直流を含む低周
波でも動作できる。さらに、第1及び第2の減衰器の特
性は温度の変化により同じように変化し、しかも第1及
び第2の電界効果トランジスタには同じゲート電圧が印
加されるので、広い動作温度範囲で制御電圧に比例した
減衰量を高精度に得ることができる。
According to the attenuating circuit of the present invention, the attenuation amount proportional to the control voltage can be obtained without the need for adjustment, so that the handling can be facilitated. Further, since the signal line between the input and the output does not have a capacitor connected in series, it can operate at a low frequency including direct current. Further, the characteristics of the first and second attenuators change in the same manner due to the change in temperature, and since the same gate voltage is applied to the first and second field effect transistors, they can be controlled in a wide operating temperature range. The amount of attenuation proportional to the voltage can be obtained with high accuracy.

【0017】また、少なくとも第1及び第2の電界効果
トランジスタを同一の半導体チップ上に形成すると、第
1及び第2の減衰器の特性を容易に同じにできる。
If at least the first and second field effect transistors are formed on the same semiconductor chip, the characteristics of the first and second attenuators can be easily made the same.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係る減衰回路の一実施例を示す回路
図。
FIG. 1 is a circuit diagram showing an embodiment of an attenuation circuit according to the present invention.

【図2】従来の減衰回路を示す回路図。FIG. 2 is a circuit diagram showing a conventional attenuation circuit.

【図3】PINダイオードの制御電圧と減衰量との関係
を示すグラフ。
FIG. 3 is a graph showing a relationship between a control voltage of a PIN diode and an attenuation amount.

【符号の説明】[Explanation of symbols]

10…減衰回路 12…第1の電界効果トランジスタ 14…第1の抵抗器 16…第1の減衰器 18…第2の電界効果トランジスタ 20…第2の抵抗器 22…第2の減衰器 24…補正回路 26…半導体チップ DESCRIPTION OF SYMBOLS 10 ... Attenuation circuit 12 ... 1st field effect transistor 14 ... 1st resistor 16 ... 1st attenuator 18 ... 2nd field effect transistor 20 ... 2nd resistor 22 ... 2nd attenuator 24 ... Correction circuit 26 ... Semiconductor chip

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】第1の電界効果トランジスタのソース−ド
レイン間と第1の抵抗器とで入力信号を分圧してこのソ
ース−ドレイン間の電圧を出力信号とする第1の減衰器
と、この減衰器と同じ特性を有するとともに第2の電界
効果トランジスタのソース−ドレイン間と第2の抵抗器
とで基準電圧を分圧してこのソース−ドレイン間の電圧
を出力電圧とする第2の減衰器と、この減衰器の前記出
力電圧が制御電圧に比例するように第1及び第2の電界
効果トランジスタのゲートに電圧を印加する補正回路と
を備えた減衰回路。
1. A first attenuator which divides an input signal between a source and a drain of a first field effect transistor and a first resistor to output a voltage between the source and the drain as an output signal, and A second attenuator having the same characteristics as the attenuator and dividing the reference voltage between the source-drain of the second field effect transistor and the second resistor to use the voltage between the source-drain as an output voltage. And a correction circuit for applying a voltage to the gates of the first and second field effect transistors so that the output voltage of the attenuator is proportional to the control voltage.
【請求項2】少なくとも第1及び第2の前記電界効果ト
ランジスタが同一の半導体チップ上に形成されているこ
とを特徴とした請求項1記載の減衰回路。
2. The attenuation circuit according to claim 1, wherein at least the first and second field effect transistors are formed on the same semiconductor chip.
JP18895193A 1993-07-01 1993-07-01 Attenuation circuit Pending JPH0722901A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18895193A JPH0722901A (en) 1993-07-01 1993-07-01 Attenuation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18895193A JPH0722901A (en) 1993-07-01 1993-07-01 Attenuation circuit

Publications (1)

Publication Number Publication Date
JPH0722901A true JPH0722901A (en) 1995-01-24

Family

ID=16232779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18895193A Pending JPH0722901A (en) 1993-07-01 1993-07-01 Attenuation circuit

Country Status (1)

Country Link
JP (1) JPH0722901A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4935578A (en) * 1972-08-09 1974-04-02
JPH03204213A (en) * 1989-12-29 1991-09-05 Nec Corp Pi-type attenuator circuit
JPH03238910A (en) * 1990-02-15 1991-10-24 Nec Corp Attenuator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4935578A (en) * 1972-08-09 1974-04-02
JPH03204213A (en) * 1989-12-29 1991-09-05 Nec Corp Pi-type attenuator circuit
JPH03238910A (en) * 1990-02-15 1991-10-24 Nec Corp Attenuator

Similar Documents

Publication Publication Date Title
US4038607A (en) Complementary field effect transistor amplifier
US4004164A (en) Compensating current source
US6388507B1 (en) Voltage to current converter with variation-free MOS resistor
US6414547B1 (en) Variable gain RF amplifier
US5006733A (en) Filter control circuit
KR790001773B1 (en) Amplifier employing complementary field effect transistors
JPH0951238A (en) Microwave amplifier circuit
Nauta et al. Analog line driver with adaptive impedance matching
US9369112B2 (en) Variable attenuator
JP3574546B2 (en) High frequency variable gain amplifier
KR900008761B1 (en) Cascaded internal impedance dependent amplifier with accelerate variable gain control
JP3081210B2 (en) Linear gain amplifier
US4137466A (en) Controllable electronic resistance device
US4390850A (en) Operational amplifier having improved slew rate/bandwidth characteristics
EP0762634A2 (en) Voltage-to-current converter with MOS reference resistor
JPH08102625A (en) Processing device of electric signal
JPH0722901A (en) Attenuation circuit
US5093631A (en) Gain-controlled broadband amplifier stage
EP0580920A1 (en) Integrated capacitance multiplier and RC circuit
JP2827947B2 (en) Damping circuit
US4639617A (en) Variable-bias circuit with HF transmission path
JPH07221596A (en) Attenuator circuit
JP2924483B2 (en) Variable attenuator
JP3580409B2 (en) Offset adjustment circuit
JPH1049244A (en) Reference current and voltage circuit and differential amplification device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960709