JPH07226557A - Electronic circuit and semiconductor device using the same - Google Patents

Electronic circuit and semiconductor device using the same

Info

Publication number
JPH07226557A
JPH07226557A JP6018044A JP1804494A JPH07226557A JP H07226557 A JPH07226557 A JP H07226557A JP 6018044 A JP6018044 A JP 6018044A JP 1804494 A JP1804494 A JP 1804494A JP H07226557 A JPH07226557 A JP H07226557A
Authority
JP
Japan
Prior art keywords
circuit
output
electronic circuit
load resistor
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6018044A
Other languages
Japanese (ja)
Inventor
Kyosuke Ishikawa
恭輔 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6018044A priority Critical patent/JPH07226557A/en
Publication of JPH07226557A publication Critical patent/JPH07226557A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Lasers (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

PURPOSE:To eliminate the influence of a bias circuit for changing a DC level, and obtain an output circuit for outputting an high speed output signal whose rise time and fall time are small. CONSTITUTION:The source terminals of a pair of field effect transistors J1, J2 are commonly connected, which are connected with a power supply voltage VSS, through a current source I1. Each of the drain terminals is connected with one end of each of the load resistors RL1, RL2, and connected with output terminals OUT1 and OUT2, respectively. An addition circuit 32 constituted by connecting a capacitor C1 and a resistor R3 in parallel is commonly connected between the other end of each of the load resistors and a ground potential GND. A field effect transistor J3 for adjusting a DC level is connected with the connection part of the addition circuit and the load resistors. Hence the capacitance between the gate and the drain of the transistor J3 for adjusting a DC level is not added to the output signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、増幅回路または論理回
路の出力部分の電子回路に係り、特に直流出力レベルを
可変できると共に高速な立上り、立ち下がり出力が要求
される光変調素子の駆動ICや、この駆動ICを備えた
光変調装置等に好適な電子回路およびこれを用いた半導
体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit of an output portion of an amplifier circuit or a logic circuit, and more particularly, to a drive IC for an optical modulation element which is required to have a variable DC output level and high-speed rising and falling outputs. The present invention also relates to an electronic circuit suitable for an optical modulator including this driving IC and a semiconductor device using the electronic circuit.

【0002】[0002]

【従来の技術】メタリック線に比べ桁違いに広帯域で低
損失という光ファイバの性質と、半導体レーザの小型で
高速直接変調可能という特徴を活かして、信号伝送系に
光ファイバと半導体レーザを用いた光ファイバ通信シス
テムが実用化されている。一般に、光ファイバ通信シス
テムでは、レーザの光強度を電流変調して送信し、受信
側で光−電気変換して復調する光強度変調/直接検波方
式が用いられている。この半導体レーザを用いた光ファ
イバ通信システムは、公衆通信網からLAN(local are
a network)やデータリンクなどへと適用分野が広がって
おり、ますます大容量化超高速化が要求されてきてい
る。最近では、ディジタル伝送速度10Gbit/s以
上のより高速の長距離光ファイバ通信システムの開発が
進められている。このようなより高速長距離光ファイバ
通信システムには、上記した半導体レーザを直接駆動し
て電流変調をかける直接変調方式よりも、光変調素子を
介して半導体レーザ光に変調をかける外部変調方式の方
がレーザ光の波長シフト、いわゆるチャーピングが抑え
られて長距離高速光通信に適している。この外部変調方
式に利用できる高速駆動に適した回路例として、例え
ば、エレクトロニクス・レターズ、1991年1月31
日、第27巻、第3号、第278頁から第280頁、
「10Gビット/s・バイポーラ・レーザドライバ」(E
LECTRONICS LETTERS 31st Jan.1991 vol.27 No.3 pp278
-280,"10Gbit/s BIPOLAR LASER DRIVER”)に記載された
回路などが挙げられる。図10は、この論文に示された
レーザ駆動用のドライバ回路のブロック回路図である。
図10において、参照符号10はドライバ回路を示し、
このドライバ回路10は、2つの入力端子INN,INP
有する入力バッファアンプAMPと、入力バッファアンプ
MPの各出力をそれぞれベース入力とするエミッタ結合
されたバイポーラトランジスタQ1,Q2と、このトラン
ジスタQ1,Q2のエミッタ結合点に定電流IMDを流すカ
レントミラー回路CM1と、一端がバイポーラトランジス
タQ1のコレクタに接続されると共に他端が電源VCC
接続された抵抗RDと、一端がバイポーラトランジスタ
2のコレクタに接続されると共に他端が電源電圧VCC
に接続された負荷抵抗RLと、この負荷抵抗RLの一端に
設けられた出力端子OUTと、出力端子OUTとトラン
ジスタQ2のコレクタとの間に接続されたバイアス電流
DCを流すカレントミラー回路CM2とから構成される。
なお、この論文の回路の場合、負荷抵抗RLは出力端子
OUTから電圧波形をウェハ上でモニタするために設け
たものであり、実際の使用時には負荷抵抗RLは取り除
かれてレーザダイオードが接続される。この回路を変調
素子駆動用として用いる場合は、負荷抵抗RLを変調素
子に接続する伝送線路の特性インピーダンスに等しい抵
抗値にして、出力端子OUTの出力信号を伝送線路を介
して変調素子の電極に接続すれば良い。
2. Description of the Related Art An optical fiber and a semiconductor laser are used in a signal transmission system by taking advantage of the characteristics of an optical fiber such as a wide band and low loss which are incomparably larger than that of a metallic wire and the characteristics of a semiconductor laser which is small and capable of high-speed direct modulation. Optical fiber communication systems have been put to practical use. Generally, in an optical fiber communication system, a light intensity modulation / direct detection method is used in which the light intensity of a laser is current-modulated and transmitted, and the receiving side optically-electrically converts and demodulates. An optical fiber communication system using this semiconductor laser is a LAN (local
Application fields are expanding to a network) and data links, and there is a growing demand for larger capacity and ultra high speed. Recently, development of a higher-speed long-distance optical fiber communication system with a digital transmission rate of 10 Gbit / s or more has been advanced. In such a higher-speed long-distance optical fiber communication system, an external modulation method that modulates semiconductor laser light through an optical modulator is used, rather than a direct modulation method that directly drives the semiconductor laser to perform current modulation. This is more suitable for long-distance high-speed optical communication because the wavelength shift of laser light, so-called chirping, is suppressed. As an example of a circuit suitable for high-speed driving that can be used for this external modulation method, for example, Electronics Letters, January 31, 1991.
Sun, Vol. 27, No. 3, pp. 278-280,
"10 Gbit / s bipolar laser driver" (E
LECTRONICS LETTERS 31st Jan.1991 vol.27 No.3 pp278
-280, "10Gbit / s BIPOLAR LASER DRIVER") and the like. FIG. 10 is a block circuit diagram of a driver circuit for driving a laser shown in this paper.
In FIG. 10, reference numeral 10 indicates a driver circuit,
The driver circuit 10 includes an input buffer amplifier A MP having two input terminals I NN and I NP , and emitter-coupled bipolar transistors Q 1 and Q 2 whose base inputs are respective outputs of the input buffer amplifier A MP. , A current mirror circuit C M1 for flowing a constant current I MD to the emitter coupling point of the transistors Q 1 and Q 2 , and a resistor having one end connected to the collector of the bipolar transistor Q 1 and the other end connected to the power supply V CC. R D and one end connected to the collector of the bipolar transistor Q 2 and the other end connected to the power supply voltage V CC.
A load resistor RL connected to the load resistor RL , an output terminal OUT provided at one end of the load resistor RL , and a current mirror for flowing a bias current I DC connected between the output terminal OUT and the collector of the transistor Q 2. And a circuit C M2 .
In the case of the circuit of this paper, the load resistance R L is provided to monitor the voltage waveform from the output terminal OUT on the wafer. In actual use, the load resistance R L is removed and the laser diode is connected. To be done. When this circuit is used for driving a modulation element, the load resistance R L is set to a resistance value equal to the characteristic impedance of the transmission line connected to the modulation element, and the output signal of the output terminal OUT is transmitted through the transmission line to the electrode of the modulation element. You can connect to.

【0003】このように構成される従来のレーザドライ
バ回路10の動作を、以下に簡単に説明する。負荷抵抗
L(実際の使用時はレーザダイオードである。)に
は、変調信号電流iMDとバイアス電流IDCの重畳電流が
供給される。この変調信号電流iMDは、入力端子INN
NPに印加された相補のディジタル信号に応じて定電流
MDをスイッチングすることによって得られ、トランジ
スタQ2を介して供給される。例えば入力端子INN
“0”が入力された場合(このとき入力端子INPには
“1”が入力される。)、トランジスタQ1のベースへ
入力される入力バッファアンプAMPからの出力は
“1”、かつ、トランジスタQ2のベースへ入力さる入
力バッファアンプAMPからの出力は“0”であるから、
定電流IMDはトランジスタQ1を流れ、トランジスタQ2
はオフ状態となり、負荷抵抗RLにはバイアス電流IDC
だけが流れる。逆に、入力端子INNに“1”が入力され
た場合(このとき入力端子INPには“0”が入力され
る。)、トランジスタQ1のベースへ入力される入力バ
ッファアンプAMPからの出力は“0”、かつ、トランジ
スタQ2のベースへ入力さる入力バッファアンプAMP
らの出力は“1”であるから、トランジスタQ1はオフ
状態となり、定電流IMDはトランジスタQ2を流れ、負
荷抵抗RLにはバイアス電流IDCと定電流IMDの重畳電
流が流れる。すなわち、トランジスタQ2により供給さ
れる変調信号電流iMDは、電流値が0とIDC+iMDとの
間をスイッチングする信号電流である。レーザダイオー
ドは、しきい電流以上に電流を印加して初めて発振し、
かつ、しきい電流が温度によって大きく変動するという
特性をもっているので、バイアス電流IDCを流すことに
よって動作レベルを調整している。
The operation of the conventional laser driver circuit 10 thus constructed will be briefly described below. A superimposed current of the modulation signal current i MD and the bias current I DC is supplied to the load resistor R L (which is a laser diode in actual use). The modulation signal current i MD is input to the input terminals I NN ,
It is obtained by switching the constant current I MD in response to the complementary digital signal applied to I NP and is supplied via the transistor Q 2 . For example, when “0” is input to the input terminal I NN (“1” is input to the input terminal I NP at this time), the output from the input buffer amplifier A MP input to the base of the transistor Q 1 . Is “1” and the output from the input buffer amplifier A MP input to the base of the transistor Q 2 is “0”,
The constant current I MD flows through the transistor Q 1 and the transistor Q 2
Is turned off, and the bias current I DC is applied to the load resistance R L.
Only flows. Conversely, if the "1" is input to the input terminal I NN (the input terminal I NP this time "0" is input.), From the input buffer amplifier A MP that is input to the base of the transistor Q 1 Output is "0", and the output from the input buffer amplifier A MP input to the base of the transistor Q 2 is "1", the transistor Q 1 is turned off, and the constant current I MD causes the transistor Q 2 to flow. A bias current IDC and a constant current IMD superposed current flows through the load resistance RL . That is, the modulation signal current i MD supplied by the transistor Q 2 is a signal current that switches between a current value of 0 and I DC + i MD . The laser diode oscillates only when a current higher than the threshold current is applied,
Moreover, since the threshold current has a characteristic that it largely fluctuates depending on the temperature, the operation level is adjusted by flowing the bias current I DC .

【0004】勿論、上記した従来のドライバ回路の構成
を電界効果トランジスタを用いて実現しても同様の回路
動作をする。例えば、図7は図10に示した回路の基本
的な部分を抽出して書き換えたものである。図7の構成
において、図10に示したトランジスタQ1,Q2の代わ
りに電界効果トランジスタJ1,J2を、カレントミラー
回路CM1,CM2の各ブロックを電界効果トランジスタJ
4,J3に、および抵抗RD,RLの代わりに抵抗RL1,R
L2とそれぞれ置き換えたものである。このドライバ回路
20において入力信号は、図10と同様に入力端子
NN,INPに印加される。この入力信号は、入力バッフ
ァアンプAMPにより適当に増幅された後、ソース端子が
共通の電界効果トランジスタJ1,J2のゲート端子へ入
力される。電界効果トランジスタJ1,J2によって増幅
されて出力端子OUTから出力される信号の振幅は、電
流源用の電界効果トランジスタJ4のゲート電位Vpによ
って調整される電流IMDと負荷抵抗RL2により決定され
る。更に、出力信号の直流レベルは、電界効果トランジ
スタJ3のゲート電位Vbによって調整されるバイアス電
流IDCにより決定される。なお、図7及び図10におい
て、GNDは接地電位、VCCは4Vを示す。
Of course, even if the above-mentioned conventional driver circuit configuration is realized by using field effect transistors, the same circuit operation is performed. For example, FIG. 7 shows the basic part of the circuit shown in FIG. 10 extracted and rewritten. In the configuration of FIG. 7, instead of the transistors Q 1 and Q 2 shown in FIG. 10, field effect transistors J 1 and J 2 are provided, and each block of the current mirror circuits C M1 and C M2 is provided as a field effect transistor J.
4 and J 3 , and instead of resistors R D and R L , resistors R L1 and R
They are replaced with L2 respectively. In this driver circuit 20, the input signal is applied to the input terminals I NN and I NP as in FIG. This input signal is appropriately amplified by the input buffer amplifier A MP and then input to the gate terminals of the field effect transistors J 1 and J 2 whose source terminals are common. Field effect transistor J 1, J amplitude of the signal output from the output terminal OUT is amplified by 2, current is adjusted by the gate voltage V p of the field effect transistor J 4 for current sources I MD and the load resistor R L2 Determined by Furthermore, the DC level of the output signal is determined by the bias current I DC is adjusted by the gate potential V b of the field effect transistor J 3. 7 and 10, GND indicates the ground potential and V CC indicates 4V.

【0005】このようなドライバ回路10,20を、前
述したような伝送線路の特性インピーダンス値の負荷抵
抗を接続して、出力端子に現われる出力信号を、例え
ば、マッハツェンダ干渉計を用いた光変調素子(以下、
MZ変調素子と称する。)に印加すれば、外部変調方式
の駆動回路として使用することができる。
Such a driver circuit 10 or 20 is connected to the load resistance having the characteristic impedance value of the transmission line as described above, and the output signal appearing at the output terminal is converted into an optical modulator using a Mach-Zehnder interferometer, for example. (Less than,
It is called an MZ modulator. ), It can be used as a drive circuit of an external modulation system.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、前述し
た従来の回路構成によれば、出力信号の直流レベルを決
定するためのバイアス電流IDCを流す回路、すなわち図
10の場合のカレントミラー回路CM2、或いは図7の場
合の電界効果トランジスタJ3が、出力端子OUTに接
続される構成となっている。このため、カレントミラー
回路CM2を構成するトランジスタ(不図示)の容量或い
は電界効果トランジスタJ3のゲート−ドレイン間の容
量が、出力端子OUTに付加することとなり、出力信号
の高速動作を劣化させている。従って、直流出力レベル
を可変でき、かつ、高速な立ち上り、立ち下がり出力が
要求される光変調素子の駆動ICや、光変調装置等に用
いるには従来の回路構成では難点があった。
However, according to the conventional circuit configuration described above, a circuit for supplying the bias current I DC for determining the DC level of the output signal, that is, the current mirror circuit C M2 in the case of FIG. Alternatively, the field effect transistor J 3 in the case of FIG. 7 is connected to the output terminal OUT. Therefore, the capacitance of the transistor (not shown) forming the current mirror circuit C M2 or the capacitance between the gate and drain of the field effect transistor J 3 is added to the output terminal OUT, which deteriorates the high-speed operation of the output signal. ing. Therefore, the conventional circuit configuration is difficult to use in a drive IC of an optical modulation element, an optical modulation device, or the like, which requires a high-speed rising / falling output capable of varying the DC output level.

【0007】そこで、本発明の目的は、出力信号に直流
レベルを可変して印加でき、かつ、出力信号の立ち上が
り、立ち下がり時間が高速な電子回路を提供することに
あり、更にはこの電子回路を用いた光変調素子駆動IC
等の半導体装置を提供することにある。
Therefore, an object of the present invention is to provide an electronic circuit in which a direct current level can be varied and applied to an output signal and the rising and falling times of the output signal are fast, and further, this electronic circuit. Optical modulator driving IC using
And other semiconductor devices.

【0008】[0008]

【課題を解決するための手段】上記本発明の目的を達成
するため、本発明に係る電子回路は、差動増幅回路と、
差動増幅回路の出力端子の直流電位を調整するレベル調
整回路からなり、この差動増幅回路の各負荷抵抗から出
力信号を取り出す電子回路において、差動増幅回路の少
なくとも一方の負荷抵抗の出力端子と異なる端子にレベ
ル調整回路の一端を接続し、他端に電圧を印加する電圧
源を接続配置したことを特徴とする。
To achieve the above object of the present invention, an electronic circuit according to the present invention comprises a differential amplifier circuit,
In an electronic circuit that includes a level adjustment circuit that adjusts the DC potential of the output terminal of the differential amplifier circuit, and that extracts an output signal from each load resistor of this differential amplifier circuit, the output terminal of at least one load resistor of the differential amplifier circuit It is characterized in that one end of the level adjusting circuit is connected to a terminal different from the above and a voltage source for applying a voltage is connected and arranged to the other end.

【0009】前記電子回路において、レベル調整回路の
一端を差動増幅回路の各負荷抵抗の出力端子と異なる端
子に接続するか、或いはレベル調整回路の一端を差動増
幅回路の一方の負荷抵抗の出力端子と異なる端子に接続
し、レベル調整回路の他端を差動増幅回路の他方の負荷
抵抗の出力端子と異なる端子に接続して構成することも
できる。
In the electronic circuit, one end of the level adjusting circuit is connected to a terminal different from the output terminal of each load resistor of the differential amplifier circuit, or one end of the level adjusting circuit is connected to one load resistor of the differential amplifier circuit. It is also possible to connect to a terminal different from the output terminal and connect the other end of the level adjusting circuit to a terminal different from the output terminal of the other load resistor of the differential amplifier circuit.

【0010】また、本発明に係る電子回路は、一端が共
通接続された一対の能動素子と、この共通接続端に定電
流を供給する電流源と、一対の能動素子へ相補の入力信
号を印加する入力回路と、出力信号に直流のバイアス電
流を重畳するバイアス回路と、この一対の能動素子に電
圧を印加する電圧源と、各能動素子の他端に設けた負荷
抵抗とからなり、各負荷抵抗の一端から相補の出力を取
り出す電子回路において、各負荷抵抗の他端と電圧源と
の間に共通の付加回路を設け、この付加回路と各負荷抵
抗の他端との接続部分に前記バイアス回路を接続配置し
たことを特徴とする。或いは、前記電子回路において、
一方の負荷抵抗の他端と電圧源との間に付加回路を設
け、この付加回路と一方の負荷抵抗の他端との接続部分
に前記バイアス回路を接続配置しても良い。
In the electronic circuit according to the present invention, a pair of active elements whose one ends are commonly connected, a current source for supplying a constant current to the common connection ends, and complementary input signals are applied to the pair of active elements. Input circuit, a bias circuit that superimposes a DC bias current on the output signal, a voltage source that applies a voltage to the pair of active elements, and a load resistor provided at the other end of each active element. In an electronic circuit that extracts a complementary output from one end of a resistor, a common additional circuit is provided between the other end of each load resistor and the voltage source, and the bias is applied to the connection part between this additional circuit and the other end of each load resistor. It is characterized by connecting and arranging circuits. Alternatively, in the electronic circuit,
An additional circuit may be provided between the other end of one load resistor and the voltage source, and the bias circuit may be connected and arranged at a connection portion between the additional circuit and the other end of the one load resistor.

【0011】更に、一端が共通接続された一対の能動素
子と、この共通接続端に定電流を供給する電流源と、一
対の能動素子へ相補の入力信号を印加する入力回路と、
出力信号に直流のバイアス電流を重畳するバイアス回路
と、この一対の能動素子に電圧を印加する電圧源と、各
能動素子の他端に設けた負荷抵抗とからなり、各負荷抵
抗の一端から相補の出力を取り出す電子回路において、
各負荷抵抗の他端と電圧源との間に共通の容量を設け、
この容量に並列に前記バイアス回路を接続配置すること
ができる。或いは、一方の負荷抵抗の他端と電圧源との
間に容量を設け、この容量に並列に前記バイアス回路を
接続配置しても良い。
Further, a pair of active elements whose one ends are commonly connected, a current source which supplies a constant current to the common connection ends, and an input circuit which applies a complementary input signal to the pair of active elements.
It consists of a bias circuit that superimposes a DC bias current on the output signal, a voltage source that applies a voltage to the pair of active elements, and a load resistor that is provided at the other end of each active element. In the electronic circuit that takes out the output of
A common capacitance is provided between the other end of each load resistor and the voltage source,
The bias circuit can be connected and arranged in parallel with the capacitor. Alternatively, a capacitance may be provided between the other end of one load resistor and the voltage source, and the bias circuit may be connected and arranged in parallel with the capacitance.

【0012】前記電子回路において付加回路は、容量と
抵抗の並列回路または容量とダイオードの並列回路とす
れば好適である。
In the electronic circuit, the additional circuit is preferably a parallel circuit of capacitance and resistance or a parallel circuit of capacitance and diode.

【0013】また、前記電子回路において各負荷抵抗
は、それぞれの一端に接続される伝送線路の特性インピ
ーダンスに等しければ好適であり、能動素子としては、
バイポーラトランジスタ或いは電界効果トランジスタを
適宜使用することができる。
Further, in the electronic circuit, it is preferable that each load resistance is equal to the characteristic impedance of the transmission line connected to one end thereof, and as an active element,
A bipolar transistor or a field effect transistor can be used as appropriate.

【0014】これらの電子回路を同一半導体基板上に形
成して半導体装置とすることができ、この半導体装置を
伝送線路を介して光変調素子を駆動するように接続配置
して光変調装置を構成すれば更に好適である。
These electronic circuits can be formed on the same semiconductor substrate to form a semiconductor device, and the semiconductor device is connected and arranged so as to drive an optical modulation element via a transmission line to form an optical modulation device. It is more suitable if it does.

【0015】半導体レーザと、この半導体レーザのレー
ザ光をON/OFF変調して出力する光変調素子と、こ
の光変調素子を伝送線路を介して電気信号により駆動す
る少なくとも入力バッファアンプと出力回路を備えるド
ライバICとからなる光変調装置において、ドライバI
Cの出力回路を、上記のいずれか一に記載の電子回路を
用いて構成することができる。
A semiconductor laser, an optical modulation element for ON / OFF modulating the laser light of the semiconductor laser and outputting the same, and at least an input buffer amplifier and an output circuit for driving the optical modulation element by an electric signal through a transmission line. In a light modulator including a driver IC provided therein, a driver I
The output circuit of C can be configured using the electronic circuit described in any one of the above.

【0016】[0016]

【作用】本発明に係る電子回路によれば、差動増幅回路
の少なくとも一方の負荷抵抗の出力端子と異なる端子に
直流電位を調整するレベル調整回路の一端を接続して構
成する。このため、レベル調整回路を差動増幅回路の出
力端子から分離することが可能となる。これにより、出
力信号端子にレベル調整回路の寄生容量が付加されない
ため、出力信号の立ち上がり、立ち下がり時間が高速化
される。また、前記電子回路において、レベル調整回路
の一端を差動増幅回路の各負荷抵抗の出力端子と異なる
端子に接続した場合、或いはレベル調整回路の一端を差
動増幅回路の一方の負荷抵抗の出力端子と異なる端子に
接続し、レベル調整回路の他端を差動増幅回路の他方の
負荷抵抗の出力端子と異なる端子に接続した場合、いず
れの場合でも共に出力信号は高速化される。
According to the electronic circuit of the present invention, one end of a level adjusting circuit for adjusting a DC potential is connected to a terminal different from the output terminal of at least one load resistor of the differential amplifier circuit. Therefore, the level adjusting circuit can be separated from the output terminal of the differential amplifier circuit. As a result, the parasitic capacitance of the level adjusting circuit is not added to the output signal terminal, so that the rise and fall times of the output signal are shortened. In the electronic circuit, when one end of the level adjustment circuit is connected to a terminal different from the output terminal of each load resistance of the differential amplification circuit, or one end of the level adjustment circuit is output from one load resistance of the differential amplification circuit. When connecting to a terminal different from the terminal and connecting the other end of the level adjusting circuit to a terminal different from the output terminal of the other load resistor of the differential amplifier circuit, the output signal is speeded up in both cases.

【0017】上記レベル調整回路は、ダイオード又は抵
抗を内蔵した電圧レベルを可変する付加回路と差動増幅
回路の出力信号に直流のバイアス電流を重畳するバイア
ス回路、又はバイアス回路のみから構成される。付加回
路とバイアス回路の構成の場合には、バイアス回路の電
流を付加回路に流入させることにより出力信号の直流電
位を可変することができる。一方、レベル調整回路がバ
イアス回路のみから構成される場合には、バイアス回路
自身の電圧降下により出力信号の直流電位を可変するこ
とができる。
The level adjusting circuit is composed of an additional circuit for varying a voltage level having a diode or a resistor built therein and a bias circuit for superimposing a DC bias current on an output signal of the differential amplifier circuit, or only a bias circuit. In the case of the configuration of the additional circuit and the bias circuit, the DC potential of the output signal can be changed by causing the current of the bias circuit to flow into the additional circuit. On the other hand, when the level adjusting circuit is composed of only the bias circuit, the DC potential of the output signal can be changed by the voltage drop of the bias circuit itself.

【0018】また、本発明に係る電子回路によれば、直
流レベル調整用のバイアス回路は、負荷抵抗の出力端子
とは異なる端子に接続してバイアス電流を調整するよう
に構成している。このため、バイアス回路を出力端子か
ら分離でき、出力端子にバイアス回路の寄生容量が付加
されないので、出力信号はバイアス回路の寄生容量の影
響を受けずに高速に動作する。このバイアス回路の寄生
容量は、バイポーラトランジスタで構成した場合にはコ
レクタ−ベース間の容量であり、電界効果トランジスタ
で構成した場合にはドレイン−ゲート間の容量である。
Further, according to the electronic circuit of the present invention, the bias circuit for adjusting the DC level is configured to be connected to a terminal different from the output terminal of the load resistor to adjust the bias current. Therefore, the bias circuit can be separated from the output terminal, and the parasitic capacitance of the bias circuit is not added to the output terminal, so that the output signal operates at high speed without being affected by the parasitic capacitance of the bias circuit. The parasitic capacitance of this bias circuit is the capacitance between the collector and the base when it is composed of a bipolar transistor, and the capacitance between the drain and the gate when it is composed of a field effect transistor.

【0019】付加回路を構成する容量は、高周波領域に
おいて並列接続した抵抗或いはダイオードの影響を低減
するように動作する。同様に、負荷抵抗の他端と電圧源
との間に設けた容量も、高周波領域において並列接続し
たバイアス回路の影響を低減するように動作する。
The capacitance forming the additional circuit operates so as to reduce the influence of a resistor or a diode connected in parallel in the high frequency region. Similarly, the capacitance provided between the other end of the load resistor and the voltage source also operates to reduce the influence of the bias circuit connected in parallel in the high frequency region.

【0020】また、本発明に係る電子回路を用いた半導
体装置は、差動対構成の能動素子の特性が揃い特性が安
定すると共に、寄生容量も小さくなり、より高速動作が
可能となる。この半導体装置を光変調素子駆動用に使用
すれば、高速動作する小型の光変調装置を実現すること
ができる。
Further, in the semiconductor device using the electronic circuit according to the present invention, the characteristics of the active elements of the differential pair configuration are uniform, the characteristics are stable, the parasitic capacitance is reduced, and higher speed operation is possible. If this semiconductor device is used for driving an optical modulator, a small optical modulator that operates at high speed can be realized.

【0021】半導体レーザと、この半導体レーザのレー
ザ光をON/OFF変調して出力する光変調素子と、こ
の光変調素子を伝送線路を介して電気信号により駆動す
る少なくとも入力バッファアンプと出力回路を備えるド
ライバICとからなる光変調装置において、ドライバI
Cの出力回路を、上記のいずれか一に記載の電子回路を
用いて構成すれば、出力信号の直流レベルを可変できる
にもかかわらず、直流レベル可変用のバイアス回路の寄
生容量が出力信号に付加されることなく、立ち上がり、
立ち下がり時間の高速な光出力信号を得ることができ
る。
A semiconductor laser, an optical modulation element for ON / OFF modulating the laser light of the semiconductor laser and outputting the same, and at least an input buffer amplifier and an output circuit for driving the optical modulation element by an electric signal through a transmission line. In a light modulator including a driver IC provided therein, a driver I
If the output circuit of C is configured by using the electronic circuit according to any one of the above, the DC level of the output signal can be varied, but the parasitic capacitance of the bias circuit for varying the DC level changes to the output signal. Rising without being added,
An optical output signal with a fast fall time can be obtained.

【0022】[0022]

【実施例】以下、本発明に係る電子回路およびこれを用
いた半導体装置の実施例につき、図面を用いて詳細に説
明する。
Embodiments of an electronic circuit according to the present invention and a semiconductor device using the same will now be described in detail with reference to the drawings.

【0023】<実施例1>図1は、本発明に係る電子回
路の一実施例を示す回路図である。図1において参照符
号30は出力回路を示し、この出力回路30は、それぞ
れのソース端子が共通に接続された一対の電界効果トラ
ンジスタJ1,J2と、この一対の電界効果トランジスタ
1,J2の各ドレイン端子にそれぞれの一端が接続され
た負荷抵抗RL1,RL2と、これら負荷抵抗RL1,RL2
他端と接地電位GNDとの間に共通に接続された付加回
路32と、この付加回路32と負荷抵抗RL1,RL2の他
端との接続部分に接続された直流レベル調整用の電界効
果トランジスタJ3と、電界効果トランジスタJ1,J2
の共通接続されたソース端子と電源電圧VSSとの間に設
けた電流源I1とから構成される。また、付加回路32
は、並列接続された容量C1と抵抗R3とから構成され
る。
<Embodiment 1> FIG. 1 is a circuit diagram showing an embodiment of an electronic circuit according to the present invention. In FIG. 1, reference numeral 30 indicates an output circuit. The output circuit 30 includes a pair of field effect transistors J 1 and J 2 whose source terminals are commonly connected and a pair of field effect transistors J 1 and J. a load resistor R L1, R L2, each of the one end connected to the respective drain terminals of the two, the addition circuit 32 connected in common to between the other end and the ground potential GND of the load resistors R L1, R L2 , A field effect transistor J 3 for adjusting the direct current level, which is connected to the connection between the additional circuit 32 and the other ends of the load resistors R L1 and R L2 , and field effect transistors J 1 and J 2.
Current source I 1 provided between the commonly connected source terminals and the power supply voltage V SS . In addition, the additional circuit 32
Is composed of a capacitor C 1 and a resistor R 3 connected in parallel.

【0024】このように構成される出力回路30におい
て、差動対を構成する一対の電界効果トランジスタ
1,J2のゲート端子G1,G2にそれぞれ入力された入
力信号電圧は、増幅されて、それぞれのドレイン端子に
設けた出力端子OUT1,OUT2から出力される。この
とき、出力信号振幅は電流源I1の電流値と負荷抵抗R
L1,RL2の値によって定まり、出力信号の直流レベルは
電界効果トランジスタJ3のゲート電位Vbにより調整さ
れる電流値と付加回路32の抵抗R3の抵抗値とにより
決定される。なお、付加回路32の容量C1は、抵抗R3
の影響を高周波において低減するためのものである。ま
た、電流源I1は、図7の従来回路と同様に電界効果ト
ランジスタJ4を用いて構成してもよいことは勿論であ
る。
In the output circuit 30 thus constructed, the input signal voltages respectively inputted to the gate terminals G 1 and G 2 of the pair of field effect transistors J 1 and J 2 forming a differential pair are amplified. And output from the output terminals OUT 1 and OUT 2 provided on the respective drain terminals. At this time, the output signal amplitude depends on the current value of the current source I 1 and the load resistance R
L1, determined by the value of R L2, the DC level of the output signal is determined by the resistance value of the resistor R 3 of the field effect transistor J 3 of the gate potential V b by adding the current value adjusting circuit 32. The capacitance C 1 of the additional circuit 32 is equal to the resistance R 3
This is for reducing the influence of the above at high frequencies. Further, it goes without saying that the current source I 1 may be configured using the field effect transistor J 4 as in the conventional circuit of FIG.

【0025】この出力回路30の構成によれば、直流レ
ベル調整用の電界効果トランジスタJ3のゲート−ドレ
イン間容量が、出力端子OUT1,OUT2に付加されな
いため、出力信号波形の立ち上がり及び立ち下がり時間
の高速化を図ることができ、しかも出力信号の直流レベ
ルを可変することができる。なお、本実施例では能動素
子として電界効果トランジスタを用いた場合について説
明したが、バイポーラトランジスタを用いてもよく、そ
の他入力電圧または入力電流信号に応じて出力電圧信号
または出力電流信号を増減制御できる機能を有する能動
素子であれば、使用できることは言うまでもない。
According to the configuration of the output circuit 30, since the gate-drain capacitance of the field effect transistor J 3 for adjusting the DC level is not added to the output terminals OUT 1 and OUT 2 , the rising and rising edges of the output signal waveform. The fall time can be shortened, and the DC level of the output signal can be varied. Although the case where the field effect transistor is used as the active element has been described in the present embodiment, a bipolar transistor may be used, and the output voltage signal or the output current signal can be increased / decreased according to the input voltage or the input current signal. It goes without saying that any active element having a function can be used.

【0026】以下、この出力回路30を光変調装置で使
用する光変調素子のドライバICに適用する場合につい
て説明する。図11は、光変調装置の概略を示すブロッ
ク構成図である。光変調装置100は、半導体レーザ1
10、光変調素子120、およびドライバIC130と
から構成される。半導体レーザ110の光出力は光変調
素子120へ入力され、光変調素子120はドライバI
C130の出力電気信号に応じて変調した光出力を出力
し、この変調された光出力は光ファイバ140を介して
長距離伝送される。ドライバIC130は入力バッファ
アンプ132と出力回路134とから少なくとも構成さ
れ、データ入力信号を適当な信号レベルに入力バッファ
アンプ132で増幅した後、出力回路134にて充分増
幅し伝送線路136を介して光変調素子120を駆動す
る。
A case where the output circuit 30 is applied to a driver IC of an optical modulator used in an optical modulator will be described below. FIG. 11 is a block diagram showing an outline of the optical modulator. The light modulator 100 is a semiconductor laser 1
10, a light modulation element 120, and a driver IC 130. The optical output of the semiconductor laser 110 is input to the optical modulation element 120, and the optical modulation element 120 is driven by the driver I.
The optical output modulated according to the output electric signal of C130 is output, and this modulated optical output is transmitted over a long distance through the optical fiber 140. The driver IC 130 includes at least an input buffer amplifier 132 and an output circuit 134. The driver IC 130 amplifies a data input signal to an appropriate signal level by the input buffer amplifier 132, then sufficiently amplifies it by the output circuit 134, and outputs it via the transmission line 136. The modulation element 120 is driven.

【0027】このような光変調装置100のドライバI
Cを構成する出力回路134に、図1に示した出力回路
30を適用する場合、出力回路134と光変調素子12
0との間には伝送線路136が存在するため、出力回路
30の負荷抵抗RL1,RL2を伝送線路136の特性イン
ピーダンスに等しくして出力回路と光変調素子との間で
の反射を低減する必要がある。この負荷抵抗の値として
は、例えば50Ωである。同一の半導体基板上に出力回
路30を適用したドライバIC130を形成することに
より、差動対構成の電界効果トランジスタの特性が揃い
安定すると共に、寄生容量も小さくなり、より高速動作
が可能となる。また、光変調素子120としては、図1
2に示すような(a)MZ変調素子121および(b)
電界吸収型変調素子126を好適に使用することができ
る。なお、図12はそれぞれの光変調素子を上から見た
概略平面図である。MZ変調素子121では、入力部か
ら入った光はA点で2つに分岐され電極122および電
極123に印加された電圧により、光導波路124,1
25の屈折率が変化して位相が変わる。再びB点で変調
をかけた光が合波したときには、干渉により強度変調が
かかったON/OFF光が出力される。通常の使用状態
では、どちらか一方の電極122(または123)に直
流電圧を印加し、他方の電極123(または122)に
高周波信号を印加する。MZ変調素子121は、印加電
圧を変えることにより光のON/OFFの極性を可変す
ることができる。本実施例回路を用いる場合には、この
高周波信号に直流バイアスを加えて信号レベルを調整す
ることが可能となる。一方、電界吸収型光変調素子12
6では、電極127に印加された電圧により光導波路1
28の吸収係数が変化し、光をON/OFFすることが
できる。この電界吸収型光変調素子126の場合、電極
部分が1つしかないため、高周波信号に直流バイアス信
号を重畳できる図1に示した本実施例の回路は特に好適
である。
A driver I of such a light modulation device 100
When the output circuit 30 shown in FIG. 1 is applied to the output circuit 134 forming C, the output circuit 134 and the optical modulator 12
Since the transmission line 136 exists between 0 and 0, the load resistances R L1 and R L2 of the output circuit 30 are made equal to the characteristic impedance of the transmission line 136 to reduce reflection between the output circuit and the optical modulator. There is a need to. The value of this load resistance is, for example, 50Ω. By forming the driver IC 130 to which the output circuit 30 is applied on the same semiconductor substrate, the characteristics of the field effect transistors of the differential pair configuration are uniform and stable, the parasitic capacitance is reduced, and higher speed operation becomes possible. Further, as the light modulation element 120, as shown in FIG.
(A) MZ modulator element 121 and (b) shown in FIG.
The electro-absorption modulation element 126 can be preferably used. Note that FIG. 12 is a schematic plan view of the respective light modulation elements as seen from above. In the MZ modulator 121, the light entering from the input section is split into two at the point A, and the voltage applied to the electrodes 122 and 123 causes the optical waveguides 124, 1
The refractive index of 25 changes and the phase changes. When the light modulated at point B is combined again, ON / OFF light whose intensity is modulated due to interference is output. In a normal use state, a DC voltage is applied to one of the electrodes 122 (or 123) and a high frequency signal is applied to the other electrode 123 (or 122). The MZ modulator 121 can change the ON / OFF polarity of light by changing the applied voltage. When the circuit of this embodiment is used, it is possible to adjust the signal level by applying a DC bias to this high frequency signal. On the other hand, the electro-absorption optical modulator 12
6, the optical waveguide 1 is driven by the voltage applied to the electrode 127.
The absorption coefficient of 28 changes, and light can be turned ON / OFF. In the case of the electro-absorption type optical modulator 126, since there is only one electrode portion, the circuit of this embodiment shown in FIG. 1 capable of superimposing a DC bias signal on a high frequency signal is particularly suitable.

【0028】図8は、本実施例回路を用いて光変調素子
を負荷として駆動した場合の出力波形図である。20G
bit/sのNRZ(Non-Return to Zero)信号で、振幅
1.2V、立ち上がり、立ち下がり時間は共に24ps
の入力波形信号を入力した。なお、この場合、電流源I
1は図7の従来例と同様に電界効果トランジスタJ4で構
成した。出力振幅が3.5V、直流レベルが−1Vとな
るように、電界効果トランジスタJ1〜J4のゲート幅及
びゲート電位を調整した。図8の出力波形のそれぞれ1
0%−90%電圧での立ち上がり、立ち下がり時間はそ
れぞれ24ps、20psが得られた。なお、容量C1
の容量値は50pF、抵抗R3の抵抗値は5Ωを用い
た。ここで、図7の従来回路構成を用いて光変調素子を
負荷として駆動した場合に、同様の入力波形信号を入力
し、出力振幅が3.5V、直流レベルが−1Vとなるよ
うに、電界効果トランジスタJ1〜J4のゲート幅及びゲ
ート電位を調整したときの出力波形を図9に示す。従来
例の場合には、立ち上がり、立ち下がり時間はそれぞれ
32ps、27psであった。従って、本実施例の回路
構成により直流レベルを可変にできると同時に、従来に
比べて高速な立ち上がり、立ち下がり時間を実現できる
ことが分かる。なお、図7の従来回路において、電源電
圧VCCは接地電位GNDとし、電界効果トランジスタJ
3,J4のソースは電源電圧(負電圧)VSSとして、図9
の出力波形を得た。
FIG. 8 is an output waveform diagram in the case where the optical modulator is driven by using the circuit of this embodiment as a load. 20G
NRZ (Non-Return to Zero) signal of bit / s, amplitude 1.2V, both rising and falling time 24ps
Input waveform signal of. In this case, the current source I
1 is composed of a field effect transistor J 4 as in the conventional example of FIG. The gate width and gate potential of the field effect transistors J 1 to J 4 were adjusted so that the output amplitude was 3.5 V and the DC level was −1 V. 1 for each of the output waveforms in FIG.
The rising and falling times at 0% -90% voltage were 24 ps and 20 ps, respectively. The capacity C 1
The capacitance value of was 50 pF, and the resistance value of the resistor R 3 was 5Ω. Here, when the optical modulator is driven by using the conventional circuit configuration of FIG. 7 as a load, the same input waveform signal is input and the electric field is changed so that the output amplitude becomes 3.5V and the DC level becomes -1V. FIG. 9 shows output waveforms when the gate width and the gate potential of the effect transistors J 1 to J 4 are adjusted. In the case of the conventional example, the rise and fall times were 32 ps and 27 ps, respectively. Therefore, it can be seen that the circuit configuration of the present embodiment makes it possible to make the DC level variable and at the same time realize a faster rise and fall time as compared with the conventional case. In the conventional circuit of FIG. 7, the power supply voltage V CC is set to the ground potential GND and the field effect transistor J
The sources of 3 and J 4 are the power supply voltage (negative voltage) V SS , and FIG.
The output waveform of

【0029】図13は、ドライバIC130上に形成し
た出力回路134部分の一例を示すレイアウト図であ
る。なお、配線は多層配線を用いた場合の例である。こ
のドライバIC130は、例えば周知の化合物半導体プ
ロセスを使用して形成することができる。電流源I1
の電界効果トランジスタと、電界効果トランジスタ
1,J2,J3に、半絶縁性GaAs基板上に形成した
高周波低雑音特性に優れたGaAs MESFETを用
い、絶縁物を挟んだ二層の配線間で付加回路32の容量
1を形成し、抵抗RL1,RL2,R3には、例えば、WS
iNの金属皮膜抵抗を用いる。ワイヤボンディングの寄
生インダクタンスによる影響をなくして10Gbit/
s以上の高速動作を実現するために、チップはセラミッ
ク基板にフリップチップ接続を行う。このフリッップチ
ップ接続用の直径140μmのパッドが、レイアウト図
上に配置されている。容量C1の容量値として、50p
F程度を実現するのに図13の(a)のレイアウトの場
合は400μm□程度の大きさとなる。図13の(b)
のレイアウトの場合は容量C1の形状を変形させて中心
にGNDパッドを配した場合であり、(a)のレイアウ
トの場合に比べて回路面積が小さくできる利点がある。
FIG. 13 is a layout diagram showing an example of the output circuit 134 portion formed on the driver IC 130. The wiring is an example in the case of using multilayer wiring. The driver IC 130 can be formed using, for example, a well-known compound semiconductor process. The field effect transistor for the current source I 1 and the field effect transistors J 1 , J 2 , and J 3 are GaAs MESFETs formed on a semi-insulating GaAs substrate and excellent in high frequency and low noise characteristics, and an insulator is sandwiched between them. The capacitance C 1 of the additional circuit 32 is formed between the two layers of wiring, and the resistors R L1 , R L2 , and R 3 have, for example, WS.
The metal film resistance of iN is used. Eliminate the influence of parasitic inductance of wire bonding
In order to realize a high speed operation of s or more, the chip is flip-chip bonded to the ceramic substrate. A pad having a diameter of 140 μm for connecting the flip chip is arranged on the layout diagram. As the capacitance value of the capacitance C 1 , 50p
In order to realize about F, in the case of the layout of FIG. 13A, the size is about 400 μm □. FIG. 13B
In the case of the layout of ( 1) , the shape of the capacitor C 1 is deformed and the GND pad is arranged at the center, and there is an advantage that the circuit area can be made smaller than in the case of the layout of (a).

【0030】<実施例2>図2は、本発明に係る電子回
路の別の実施例を示す回路図である。なお、図2におい
て図1に示した実施例1の回路と同一の構成部分につい
ては、説明の便宜上、同一の参照符号を付してその詳細
な説明は省略する。すなわち、本実施例の出力回路40
では、図1に示した付加回路32の代わりに、並列接続
された容量C1とダイオードD1とからなる付加回路42
を用いて構成されている点が図1の出力回路30と相違
する。本回路構成の場合も、実施例1と同様に、出力端
子OUT1,OUT2に直流レベル調整用の電界効果トラ
ンジスタJ3のゲート−ドレイン間容量が付加されない
ので、出力信号波形の立ち上がり、立ち下がり時間の高
速化を図ることができ、かつ、直流レベルは電界効果ト
ランジスタJ3のゲート電位Vbにより可変することがで
きる。この付加回路42の構成では、出力信号の直流レ
ベルがIC試作前に分かっており、その直流レベルを例
えば、0から0.2V程度の範囲で微調整して、ICと
しての歩留まりを向上させる場合に好適である。なお、
容量C1はダイオードD1の影響を高周波において低減す
るためのものである。本実施例の回路も実施例1と同様
に、図11に示した光変調装置100のドライバIC1
30を構成する出力回路134に適用でき、図8に示し
た実施例1の回路を用いた場合と同様の立ち上がり、立
ち下がり時間の高速な出力波形を得ることができる。
<Embodiment 2> FIG. 2 is a circuit diagram showing another embodiment of the electronic circuit according to the present invention. Note that, in FIG. 2, the same components as those of the circuit of the first embodiment shown in FIG. 1 are denoted by the same reference numerals for convenience of description, and detailed description thereof will be omitted. That is, the output circuit 40 of this embodiment
Then, instead of the additional circuit 32 shown in FIG. 1, an additional circuit 42 including a capacitor C 1 and a diode D 1 connected in parallel is provided.
1 is different from the output circuit 30 shown in FIG. Also in the case of this circuit configuration, as in the first embodiment, since the gate-drain capacitance of the field-effect transistor J 3 for adjusting the DC level is not added to the output terminals OUT 1 and OUT 2 , the rising and rising edges of the output signal waveform The fall time can be shortened, and the DC level can be changed by the gate potential V b of the field effect transistor J 3 . In the configuration of the additional circuit 42, the DC level of the output signal is known before the trial manufacture of the IC, and the DC level is finely adjusted in the range of, for example, about 0 to 0.2 V to improve the yield of the IC. Suitable for In addition,
The capacitance C 1 is for reducing the influence of the diode D 1 at high frequencies. Similarly to the first embodiment, the circuit of the present embodiment also has the driver IC 1 of the optical modulator 100 shown in FIG.
It can be applied to the output circuit 134 which constitutes 30, and a high-speed output waveform with a rise time and a fall time similar to the case of using the circuit of the first embodiment shown in FIG. 8 can be obtained.

【0031】<実施例3>図3は、本発明に係る電子回
路の更に別の実施例を示す回路図である。なお、図3に
おいて図1に示した実施例1の回路と同一の構成部分に
ついては、説明の便宜上、同一の参照符号を付してその
詳細な説明は省略する。すなわち、本実施例の出力回路
50では、並列接続された抵抗R3と容量C1からなる付
加回路52が、差動対を構成する一方の電界効果トラン
ジスタJ2に一端が接続された負荷抵抗RL2の他端だけ
に接続されている点で、図1に示した出力回路30と相
違する。本実施例の場合でも、実施例1と同様に出力端
子OUT1,OUT2に直流レベル調整用の電界効果トラ
ンジスタJ3のゲート−ドレイン間容量が付加されない
構成であるため出力信号波形の立ち上がり、立ち下がり
時間の高速化を図ることができ、かつ、直流レベルをト
ランジスタJ3のゲート電位Vbにより可変することがで
きる。このような付加回路52を備える出力回路50で
は、差動対を構成する他方の電界効果トランジスタJ1
に接続された負荷抵抗RL1の値を例えば50Ωに固定し
て、出力端子OUT1をモニタ出力用として使用する場
合に好適である。なお、容量C1は抵抗R3の影響を高周
波において低減するためのものである。勿論、本実施例
の場合も実施例1と同様に、図11に示した光変調装置
100のドライバIC130を構成する出力回路134
に適用でき、図8に示した実施例1の回路を用いた場合
と同様の立ち上がり、立ち下がり時間の高速な出力波形
を得ることができる。
<Third Embodiment> FIG. 3 is a circuit diagram showing still another embodiment of the electronic circuit according to the present invention. Note that, in FIG. 3, the same components as those of the circuit of the first embodiment shown in FIG. 1 are denoted by the same reference numerals for convenience of description, and detailed description thereof will be omitted. That is, in the output circuit 50 of the present embodiment, the additional circuit 52 including the resistor R 3 and the capacitor C 1 connected in parallel has the load resistor whose one end is connected to one field effect transistor J 2 forming a differential pair. It differs from the output circuit 30 shown in FIG. 1 in that it is connected only to the other end of R L2 . Also in the case of the present embodiment, as in the first embodiment, since the gate-drain capacitance of the field effect transistor J 3 for DC level adjustment is not added to the output terminals OUT 1 and OUT 2 , the rise of the output signal waveform, The fall time can be shortened, and the DC level can be changed by the gate potential V b of the transistor J 3 . In the output circuit 50 including such an additional circuit 52, the other field effect transistor J 1 forming the differential pair is used.
This is suitable when the value of the load resistance R L1 connected to is fixed to, for example, 50Ω and the output terminal OUT 1 is used for monitor output. The capacitor C 1 is for reducing the influence of the resistor R 3 at high frequencies. Of course, also in the case of the present embodiment, as in the case of the first embodiment, the output circuit 134 which constitutes the driver IC 130 of the optical modulation device 100 shown in FIG.
It is possible to obtain a high-speed output waveform with a rise time and a fall time similar to the case of using the circuit of the first embodiment shown in FIG.

【0032】<実施例4>図4は、本発明に係る電子回
路のまた別の実施例を示す回路図である。なお、図4に
おいて図3に示した実施例3の回路と同一の構成部分に
ついては、説明の便宜上、同一の参照符号を付してその
詳細な説明は省略する。すなわち、本実施例の出力回路
60では、図3に示した付加回路52の代わりに、並列
接続された容量C1とダイオードD1とからなる付加回路
62を用いて構成している点が図3の出力回路50と相
違する。本回路構成の場合も、実施例3と同様に、出力
端子OUT1,OUT2に直流レベル調整用の電界効果ト
ランジスタJ3のゲート−ドレイン間容量が付加されな
いので、出力信号波形の立ち上がり、立ち下がり時間の
高速化を図ることができ、かつ、直流レベルを電界効果
トランジスタJ3のゲート電位Vbにより可変することが
できる。この付加回路62の構成では、出力信号の直流
レベルがIC試作前に分かっており、その直流レベルを
例えば、0から0.2V程度の範囲で微調整して、IC
としての歩留まりを向上させる場合に好適である。ま
た、このような付加回路62を備える出力回路60は、
実施例3と同様に、差動対を構成する他方の電界効果ト
ランジスタJ1に接続された負荷抵抗RL1の値を例えば
50Ωに固定して、出力端子OUT1をモニタ出力用と
して使用する場合に有効である。なお、容量C1はダイ
オードD1の影響を高周波において低減するためのもの
である。本実施例の回路も実施例1と同様に、図11に
示した光変調装置100のドライバIC130を構成す
る出力回路134に適用でき、図8に示した実施例1の
回路を用いた場合と同様の立ち上がり、立ち下がり時間
の高速な出力波形を得ることができる。
<Embodiment 4> FIG. 4 is a circuit diagram showing another embodiment of the electronic circuit according to the present invention. Note that, in FIG. 4, the same components as those of the circuit of the third embodiment shown in FIG. 3 are denoted by the same reference numerals for convenience of description, and detailed description thereof will be omitted. That is, in the output circuit 60 of this embodiment, an additional circuit 62 including a capacitor C 1 and a diode D 1 connected in parallel is used instead of the additional circuit 52 shown in FIG. 3 is different from the output circuit 50 of FIG. Also in the case of this circuit configuration, similarly to the third embodiment, since the gate-drain capacitance of the field effect transistor J 3 for adjusting the DC level is not added to the output terminals OUT 1 and OUT 2 , the rising and rising edges of the output signal waveform. The fall time can be shortened, and the DC level can be changed by the gate potential V b of the field effect transistor J 3 . In the configuration of the additional circuit 62, the DC level of the output signal is known before the trial manufacture of the IC, and the DC level is finely adjusted in the range of, for example, about 0 to 0.2 V to obtain the IC.
It is suitable for improving the yield. Further, the output circuit 60 including such an additional circuit 62 is
Similar to the third embodiment, when the value of the load resistance R L1 connected to the other field effect transistor J 1 forming the differential pair is fixed to 50Ω and the output terminal OUT 1 is used for monitor output. Is effective for. The capacitance C 1 is for reducing the influence of the diode D 1 at high frequencies. Similarly to the first embodiment, the circuit of the present embodiment can be applied to the output circuit 134 that constitutes the driver IC 130 of the optical modulator 100 shown in FIG. 11, and the case of using the circuit of the first embodiment shown in FIG. It is possible to obtain a high-speed output waveform with the same rise and fall times.

【0033】<実施例5>図5は、本発明に係る電子回
路の更に別の実施例を示す回路図である。なお、図5に
おいて、図1に示した実施例1の回路と同一の構成部分
については、説明の便宜上、同一の参照符号を付してそ
の詳細な説明は省略する。すなわち、本実施例の出力回
路70では、負荷抵抗RL1,RL2の他端と接地電位GN
Dとの間に容量C1を設け、この容量C1に対して並列に
直流レベル調整用の電界効果トランジスタJ3を接続し
ている点が、図1に示した出力回路30と相違する。こ
の出力回路70は、電界効果トランジスタJ1,J2に入
力された信号を増幅して出力端子OUT1,OUT2から
出力する。このとき、出力信号の振幅は電流源I1の電
流値と負荷抵抗RL1,RL2の値により定まる。出力信号
の直流レベルは、電流源I1の電流値と電界効果トラン
ジスタJ3のゲート電位Vbによって決定される。容量C
1は、電界効果トランジスタJ3の影響を高周波において
低減するためのものである。この回路構成により、直流
レベル調整用の電界効果トランジスタJ3のゲート−ド
レイン間容量が出力端子OUT1,OUT2に付加されな
いため、出力信号波形の立ち上がり、立ち下がり時間の
高速化を図ることができ、かつ、直流レベルをトランジ
スタJ3のゲート電位Vbにより可変することができる。
この回路構成の特徴は、図1〜図4に示した回路構成と
比較して直流レベルの調整が電界効果トランジスタJ3
の1つで実現できる点にある。また、この回路構成は、
図2及び図4に示した実施例の回路と同様に、IC試作
前に出力の直流レベルが分かっている場合に有効であ
る。更に、本実施例の回路も実施例1と同様に、図11
に示した光変調装置100のドライバIC130を構成
する出力回路134に適用でき、図8に示した実施例1
の回路を用いた場合と同様の立ち上がり、立ち下がり時
間の高速な出力波形を得ることができる。
<Embodiment 5> FIG. 5 is a circuit diagram showing still another embodiment of the electronic circuit according to the present invention. Note that, in FIG. 5, the same components as those of the circuit of the first embodiment shown in FIG. 1 are denoted by the same reference numerals for convenience of description, and detailed description thereof will be omitted. That is, in the output circuit 70 of the present embodiment, the other ends of the load resistors R L1 and R L2 and the ground potential GN are connected.
1 is different from the output circuit 30 shown in FIG. 1 in that a capacitance C 1 is provided between the capacitance C 1 and D and a field effect transistor J 3 for adjusting a DC level is connected in parallel with the capacitance C 1 . The output circuit 70 amplifies the signals input to the field effect transistors J 1 and J 2 and outputs the amplified signals from the output terminals OUT 1 and OUT 2 . At this time, the amplitude of the output signal is determined by the current value of the current source I 1 and the values of the load resistors R L1 and R L2 . The DC level of the output signal is determined by the current value of the current source I 1 and the gate potential V b of the field effect transistor J 3 . Capacity C
1 is for reducing the influence of the field effect transistor J 3 at high frequencies. With this circuit configuration, the gate-drain capacitance of the field-effect transistor J 3 for adjusting the DC level is not added to the output terminals OUT 1 and OUT 2 , so that the rise and fall times of the output signal waveform can be shortened. In addition, the DC level can be changed by the gate potential V b of the transistor J 3 .
This circuit configuration is characterized in that the DC level adjustment is made by the field effect transistor J 3 as compared with the circuit configurations shown in FIGS.
It is one of the points that can be realized. Also, this circuit configuration
Similar to the circuits of the embodiments shown in FIGS. 2 and 4, it is effective when the DC level of the output is known before the trial manufacture of the IC. Further, the circuit of the present embodiment is similar to that of the first embodiment, as shown in FIG.
8 can be applied to the output circuit 134 which constitutes the driver IC 130 of the optical modulator 100 shown in FIG.
It is possible to obtain a high-speed output waveform with a rise time and a fall time similar to the case of using the circuit of FIG.

【0034】<実施例6>図6は、本発明に係る電子回
路のまた別の実施例を示す回路図である。なお、図6に
おいて、図5に示した実施例5の回路と同一の構成部分
については、説明の便宜上、同一の参照符号を付してそ
の詳細な説明は省略する。すなわち、本実施例の出力回
路80では、差動対を構成する一方の電界効果トランジ
スタJ2に一端が接続された負荷抵抗RL2の他端と接地電
位GNDとの間にだけ容量C1を設け、この容量C1に対
して並列に直流レベル調整用の電界効果トランジスタJ
3を接続している点が、図5に示した出力回路70と相
違する。この出力回路80の動作は実施例5の回路と同
様であるが、差動対を構成する他方の電界効果トランジ
スタJ1に接続された負荷抵抗RL1の値を例えば50Ω
に固定して、出力端子OUT1をモニタ出力用として使
用する場合に更に好適である。この出力回路80におい
ても、直流レベル調整用の電界効果トランジスタJ3
ゲート−ドレイン間容量が出力端子OUT1,OUT2
付加されないため、出力信号波形の立ち上がり、立ち下
がり時間の高速化を図ることができ、かつ、直流レベル
をトランジスタJ3のゲート電位Vbにより可変すること
ができる。なお、容量C1は電界効果トランジスタJ3
影響を高周波において低減するためのものである。本実
施例の回路も実施例1と同様に、図11に示した光変調
装置100のドライバIC130を構成する出力回路1
34に適用でき、図8に示した実施例1の回路を用いた
場合と同様の立ち上がり、立ち下がり時間の高速な出力
波形を得ることができる。
<Embodiment 6> FIG. 6 is a circuit diagram showing another embodiment of the electronic circuit according to the present invention. In FIG. 6, the same components as those of the circuit of the fifth embodiment shown in FIG. 5 are designated by the same reference numerals for convenience of description, and detailed description thereof will be omitted. That is, in the output circuit 80 of this embodiment, the capacitance C 1 is provided only between the other end of the load resistor RL 2 whose one end is connected to one of the field effect transistors J 2 forming the differential pair and the ground potential GND. , A field effect transistor J for adjusting the direct current level in parallel with the capacitance C 1 .
3 is different from the output circuit 70 shown in FIG. The operation of the output circuit 80 is similar to that of the circuit of the fifth embodiment, but the value of the load resistance R L1 connected to the other field effect transistor J 1 forming the differential pair is set to, for example, 50Ω.
It is more suitable when the output terminal OUT 1 is fixed to the output terminal and used for monitor output. Also in this output circuit 80, since the gate-drain capacitance of the field effect transistor J 3 for adjusting the DC level is not added to the output terminals OUT 1 and OUT 2 , the rise and fall times of the output signal waveform are accelerated. In addition, the DC level can be changed by the gate potential V b of the transistor J 3 . The capacitor C 1 is for reducing the influence of the field effect transistor J 3 at high frequencies. Similarly to the first embodiment, the circuit of the present embodiment also includes the output circuit 1 that constitutes the driver IC 130 of the optical modulator 100 shown in FIG.
34, and a high-speed output waveform with a rise and fall time similar to the case of using the circuit of the first embodiment shown in FIG. 8 can be obtained.

【0035】以上、本発明の好適な実施例について説明
したが、本発明は前記実施例に限定されることなく、例
えば、電界効果トランジスタをバイポーラトランジスタ
に置き換えることができ、本発明の精神を逸脱しない範
囲内において種々の設計変更をなし得ることは勿論であ
る。
The preferred embodiment of the present invention has been described above. However, the present invention is not limited to the above embodiment, and for example, a field effect transistor can be replaced with a bipolar transistor, which deviates from the spirit of the present invention. It goes without saying that various design changes can be made within the range not covered.

【0036】[0036]

【発明の効果】本発明に係る電子回路による出力回路構
成を用いると、出力信号端子に直流レベル調整用のトラ
ンジスタの寄生容量が付加することがない。このため、
立ち上がり、立ち下がり時間の高速な出力信号を得るこ
とができ、かつ、直流レベルも可変することができる。
When the output circuit configuration of the electronic circuit according to the present invention is used, the parasitic capacitance of the transistor for adjusting the direct current level is not added to the output signal terminal. For this reason,
It is possible to obtain an output signal with a fast rise and fall time and to change the DC level.

【0037】本発明に係る電子回路を同一半導体基板上
に形成すれば、出力回路を構成する差動対トランジスタ
の特性が揃い安定し、寄生容量も小さくなり、より高速
動作が可能になる。さらに、この半導体装置を、光変調
素子を駆動するドライバICの出力回路に適用すれば、
立ち上がり、立ち下がり時間の高速な光出力波形の光変
調装置を実現することができる。
If the electronic circuit according to the present invention is formed on the same semiconductor substrate, the characteristics of the differential pair transistors forming the output circuit are uniform and stable, the parasitic capacitance is reduced, and higher speed operation becomes possible. Furthermore, if this semiconductor device is applied to an output circuit of a driver IC that drives a light modulation element,
It is possible to realize an optical modulator having an optical output waveform with a fast rise and fall time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る電子回路の一実施例を示す回路図
である。
FIG. 1 is a circuit diagram showing an embodiment of an electronic circuit according to the present invention.

【図2】本発明に係る電子回路の別の実施例を示す回路
図である。
FIG. 2 is a circuit diagram showing another embodiment of the electronic circuit according to the present invention.

【図3】本発明に係る電子回路の更に別の実施例を示す
回路図である。
FIG. 3 is a circuit diagram showing still another embodiment of the electronic circuit according to the present invention.

【図4】本発明に係る電子回路のまた別の実施例を示す
回路図である。
FIG. 4 is a circuit diagram showing another embodiment of the electronic circuit according to the present invention.

【図5】本発明に係る電子回路の更に別の実施例を示す
回路図である。
FIG. 5 is a circuit diagram showing still another embodiment of the electronic circuit according to the present invention.

【図6】本発明に係る電子回路のまた別の実施例を示す
回路図である。
FIG. 6 is a circuit diagram showing another embodiment of the electronic circuit according to the present invention.

【図7】電界効果トランジスタ構成によるレーザドライ
バ回路の従来例を示す回路図である。
FIG. 7 is a circuit diagram showing a conventional example of a laser driver circuit having a field effect transistor configuration.

【図8】図1の本発明に係る電子回路を光変調素子のド
ライバ回路に用いた場合の出力波形を示す図である。
8 is a diagram showing an output waveform when the electronic circuit according to the present invention of FIG. 1 is used in a driver circuit of a light modulation element.

【図9】図7の従来回路を光変調素子のドライバ回路に
用いた場合の出力波形を示す図である。
9 is a diagram showing an output waveform when the conventional circuit of FIG. 7 is used for a driver circuit of an optical modulator.

【図10】バイポーラトランジスタ構成によるレーザド
ライバ回路の従来例を示す回路図である。
FIG. 10 is a circuit diagram showing a conventional example of a laser driver circuit having a bipolar transistor configuration.

【図11】本発明に係る電子回路を適用する光変調装置
の概略構成を示すブロック図である。
FIG. 11 is a block diagram showing a schematic configuration of an optical modulator to which an electronic circuit according to the present invention is applied.

【図12】本発明に係る電子回路で駆動可能な光変調素
子の例を示す図であり、(a)はマッハツェンダ干渉計
を用いた光変調素子の概略平面図、(b)は電界吸収型
光変調素子の概略平面図である。
FIG. 12 is a diagram showing an example of a light modulation element that can be driven by an electronic circuit according to the present invention, (a) is a schematic plan view of a light modulation element using a Mach-Zehnder interferometer, and (b) is an electroabsorption type. It is a schematic plan view of a light modulation element.

【図13】図1の本発明に係る電子回路を光変調装置の
ドライバIC用半導体基板上に形成する場合のレイアウ
ト例を示す図である。
FIG. 13 is a diagram showing a layout example when the electronic circuit according to the present invention in FIG. 1 is formed on a semiconductor substrate for a driver IC of a light modulation device.

【符号の説明】[Explanation of symbols]

10,20…出力回路 30,40,50,60…出力回路 32,42,52,62…付加回路 70,80…出力回路 100…光変調装置 110…半導体レーザ 120…光変調素子 130…ドライバIC 132…入力バッファアンプ 140…光ファイバ AMP…増幅器 CM1,CM2…カレントミラー回路 C1…容量 D1…ダイオード I1…電流源 J1,J2,J3,J4…電界効果トランジスタ R3…抵抗 RL1,RL2…負荷抵抗 VCC…電源電圧(正電位) VSS…電源電圧(負電位)10, 20 ... Output circuit 30, 40, 50, 60 ... Output circuit 32, 42, 52, 62 ... Additional circuit 70, 80 ... Output circuit 100 ... Optical modulator 110 ... Semiconductor laser 120 ... Optical modulator 130 ... Driver IC 132 ... Input buffer amplifier 140 ... Optical fiber A MP ... Amplifier C M1 , C M2 ... Current mirror circuit C 1 ... Capacitance D 1 ... Diode I 1 ... Current source J 1 , J 2 , J 3 , J 4 ... Field effect transistor R 3 ... resistor R L1, R L2 ... load resistor V CC ... supply voltage (positive potential) V SS ... power supply voltage (negative potential)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03K 5/02 L 17/04 A 9184−5J 17/60 17/687 19/0185 8839−5J H03K 19/00 101 B ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H03K 5/02 L 17/04 A 9184-5J 17/60 17/687 19/0185 8839-5J H03K 19/00 101 B

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】差動増幅回路と、差動増幅回路の出力端子
の直流電位を調整するレベル調整回路からなり、この差
動増幅回路の各負荷抵抗から出力信号を取り出す電子回
路において、差動増幅回路の少なくとも一方の負荷抵抗
の出力端子と異なる端子にレベル調整回路の一端を接続
し、他端に電圧を印加する電圧源を接続配置したことを
特徴とする電子回路。
1. An electronic circuit comprising a differential amplifier circuit and a level adjusting circuit for adjusting a DC potential of an output terminal of the differential amplifier circuit, wherein an output signal is taken out from each load resistance of the differential amplifier circuit. An electronic circuit, wherein one end of a level adjusting circuit is connected to a terminal different from the output terminal of at least one load resistor of an amplifier circuit, and a voltage source for applying a voltage is connected and arranged to the other end.
【請求項2】レベル調整回路の一端を差動増幅回路の各
負荷抵抗の出力端子と異なる端子に接続したことを特徴
とする請求項1に記載の電子回路。
2. The electronic circuit according to claim 1, wherein one end of the level adjusting circuit is connected to a terminal different from the output terminal of each load resistor of the differential amplifier circuit.
【請求項3】レベル調整回路の一端を差動増幅回路の一
方の負荷抵抗の出力端子と異なる端子に接続し、レベル
調整回路の他端を差動増幅回路の他方の負荷抵抗の出力
端子と異なる端子に接続したことを特徴とする請求項1
に記載の電子回路。
3. One end of the level adjusting circuit is connected to a terminal different from the output terminal of one load resistor of the differential amplifier circuit, and the other end of the level adjusting circuit is connected to the output terminal of the other load resistor of the differential amplifier circuit. The connection is made to different terminals.
The electronic circuit according to.
【請求項4】一端が共通接続された一対の能動素子と、
この共通接続端に定電流を供給する電流源と、一対の能
動素子へ相補の入力信号を印加する入力回路と、出力信
号に直流のバイアス電流を重畳するバイアス回路と、こ
の一対の能動素子に電圧を印加する電圧源と、各能動素
子の他端に設けた負荷抵抗とからなり、各負荷抵抗の一
端から相補の出力を取り出す電子回路において、各負荷
抵抗の他端と電圧源との間に共通の付加回路を設け、こ
の付加回路と各負荷抵抗の他端との接続部分に前記バイ
アス回路を接続配置したことを特徴とする電子回路。
4. A pair of active elements, one ends of which are commonly connected,
A current source that supplies a constant current to this common connection terminal, an input circuit that applies a complementary input signal to a pair of active elements, a bias circuit that superimposes a DC bias current on the output signal, and a pair of active elements In an electronic circuit that consists of a voltage source that applies a voltage and a load resistor that is provided at the other end of each active element, and that outputs complementary output from one end of each load resistor, between the other end of each load resistor and the voltage source. An electronic circuit in which a common additional circuit is provided, and the bias circuit is connected and arranged at a connection portion between the additional circuit and the other end of each load resistor.
【請求項5】一端が共通接続された一対の能動素子と、
この共通接続端に定電流を供給する電流源と、一対の能
動素子へ相補の入力信号を印加する入力回路と、出力信
号に直流のバイアス電流を重畳するバイアス回路と、こ
の一対の能動素子に電圧を印加する電圧源と、各能動素
子の他端に設けた負荷抵抗とからなり、各負荷抵抗の一
端から相補の出力を取り出す電子回路において、一方の
負荷抵抗の他端と電圧源との間に付加回路を設け、この
付加回路と一方の負荷抵抗の他端との接続部分に前記バ
イアス回路を接続配置したことを特徴とする電子回路。
5. A pair of active elements, one ends of which are commonly connected,
A current source that supplies a constant current to this common connection terminal, an input circuit that applies a complementary input signal to a pair of active elements, a bias circuit that superimposes a DC bias current on the output signal, and a pair of active elements In an electronic circuit that consists of a voltage source that applies a voltage and a load resistor provided at the other end of each active element, and that outputs complementary outputs from one end of each load resistor, the other end of one load resistor and the voltage source An electronic circuit characterized in that an additional circuit is provided in between, and the bias circuit is connected and arranged at a connection portion between the additional circuit and the other end of the one load resistor.
【請求項6】一端が共通接続された一対の能動素子と、
この共通接続端に定電流を供給する電流源と、一対の能
動素子へ相補の入力信号を印加する入力回路と、出力信
号に直流のバイアス電流を重畳するバイアス回路と、こ
の一対の能動素子に電圧を印加する電圧源と、各能動素
子の他端に設けた負荷抵抗とからなり、各負荷抵抗の一
端から相補の出力を取り出す電子回路において、各負荷
抵抗の他端と電圧源との間に共通の容量を設け、この容
量に並列に前記バイアス回路を接続配置したことを特徴
とする電子回路。
6. A pair of active elements, one ends of which are commonly connected,
A current source that supplies a constant current to this common connection terminal, an input circuit that applies a complementary input signal to a pair of active elements, a bias circuit that superimposes a DC bias current on the output signal, and a pair of active elements In an electronic circuit that consists of a voltage source that applies a voltage and a load resistor that is provided at the other end of each active element, and that outputs complementary output from one end of each load resistor, between the other end of each load resistor and the voltage source. An electronic circuit characterized in that a common capacitor is provided in the capacitor, and the bias circuit is connected and arranged in parallel with the capacitor.
【請求項7】一端が共通接続された一対の能動素子と、
この共通接続端に定電流を供給する電流源と、一対の能
動素子へ相補の入力信号を印加する入力回路と、出力信
号に直流のバイアス電流を重畳するバイアス回路と、こ
の一対の能動素子に電圧を印加する電圧源と、各能動素
子の他端に設けた負荷抵抗とからなり、各負荷抵抗の一
端から相補の出力を取り出す電子回路において、一方の
負荷抵抗の他端と電圧源との間に容量を設け、この容量
に並列にバイアス回路を接続配置したことを特徴とする
電子回路。
7. A pair of active elements, one ends of which are commonly connected,
A current source that supplies a constant current to this common connection terminal, an input circuit that applies a complementary input signal to a pair of active elements, a bias circuit that superimposes a DC bias current on the output signal, and a pair of active elements In an electronic circuit that consists of a voltage source that applies a voltage and a load resistor provided at the other end of each active element, and that outputs complementary outputs from one end of each load resistor, the other end of one load resistor and the voltage source An electronic circuit characterized in that a capacitor is provided between the capacitors and a bias circuit is connected in parallel with the capacitor.
【請求項8】前記付加回路は、容量と抵抗の並列回路で
ある請求項4または請求項5に記載の電子回路。
8. The electronic circuit according to claim 4, wherein the additional circuit is a parallel circuit of a capacitor and a resistor.
【請求項9】前記付加回路は、容量とダイオードの並列
回路である請求項4または請求項5に記載の電子回路。
9. The electronic circuit according to claim 4, wherein the additional circuit is a parallel circuit of a capacitor and a diode.
【請求項10】前記各負荷抵抗は、それぞれの一端に接
続される伝送線路の特性インピーダンスに等しいことを
特徴とする請求項1乃至請求項9のいずれか一に記載の
電子回路。
10. The electronic circuit according to claim 1, wherein each load resistance is equal to a characteristic impedance of a transmission line connected to one end of each load resistance.
【請求項11】前記能動素子は、ベース入力信号に応じ
てコレクタ−エミッタ間電流が制御されるバイポーラト
ランジスタである請求項4乃至請求項9のいずれか一に
記載の電子回路。
11. The electronic circuit according to claim 4, wherein the active element is a bipolar transistor whose collector-emitter current is controlled according to a base input signal.
【請求項12】前記能動素子は、ゲート入力信号に応じ
てドレイン−ソ−ス間電流が制御される電界効果トラン
ジスタである請求項4乃至請求項9のいずれか一に記載
の電子回路。
12. The electronic circuit according to claim 4, wherein the active element is a field effect transistor in which a drain-source current is controlled according to a gate input signal.
【請求項13】前記共通接続された能動素子の一端はバ
イポーラトランジスタのエミッタ端子であり、他端はコ
レクタ端子である請求項11に記載の電子回路。
13. The electronic circuit according to claim 11, wherein one end of the commonly connected active elements is an emitter terminal of a bipolar transistor and the other end is a collector terminal.
【請求項14】前記共通接続された能動素子の一端は電
界効果トランジスタのソース端子であり、他端はドレイ
ン端子である請求項12に記載の電子回路。
14. The electronic circuit according to claim 12, wherein one end of the commonly connected active elements is a source terminal of the field effect transistor, and the other end thereof is a drain terminal.
【請求項15】前記請求項1乃至請求項14のいずれか
一に記載の電子回路を同一半導体基板上に形成したこと
を特徴とする半導体装置。
15. A semiconductor device having the electronic circuit according to claim 1 formed on the same semiconductor substrate.
【請求項16】前記請求項15に記載の半導体装置が、
伝送線路を介して光変調素子を駆動するように接続配置
されたことを特徴とする光変調装置。
16. The semiconductor device according to claim 15,
An optical modulation device, which is connected and arranged so as to drive an optical modulation element via a transmission line.
【請求項17】半導体レーザと、この半導体レーザのレ
ーザ光をON/OFF変調して出力する光変調素子と、
この光変調素子を伝送線路を介して電気信号により駆動
する少なくとも入力バッファアンプと出力回路を備える
ドライバICとからなる光変調装置において、ドライバ
ICの出力回路を、請求項1乃至請求項14のいずれか
一に記載の電子回路を用いて構成したことを特徴とする
光変調装置。
17. A semiconductor laser, and an optical modulator for ON / OFF modulating the laser light of the semiconductor laser and outputting the modulated laser light.
15. An optical modulator including at least an input buffer amplifier for driving the optical modulator with an electric signal via a transmission line and a driver IC including an output circuit, wherein the output circuit of the driver IC is any one of claims 1 to 14. An optical modulator comprising the electronic circuit according to claim 1.
JP6018044A 1994-02-15 1994-02-15 Electronic circuit and semiconductor device using the same Pending JPH07226557A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6018044A JPH07226557A (en) 1994-02-15 1994-02-15 Electronic circuit and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6018044A JPH07226557A (en) 1994-02-15 1994-02-15 Electronic circuit and semiconductor device using the same

Publications (1)

Publication Number Publication Date
JPH07226557A true JPH07226557A (en) 1995-08-22

Family

ID=11960696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6018044A Pending JPH07226557A (en) 1994-02-15 1994-02-15 Electronic circuit and semiconductor device using the same

Country Status (1)

Country Link
JP (1) JPH07226557A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169131A (en) * 2000-12-04 2002-06-14 Fujitsu Ltd Optical semiconductor device, and modulation method of the optical semiconductor device
JP2007201879A (en) * 2006-01-27 2007-08-09 Nec Electronics Corp Differential signal receiving circuit
JP2008109489A (en) * 2006-10-26 2008-05-08 Sony Corp Signal processing circuit, and optical disk device
JP2012080061A (en) * 2010-09-09 2012-04-19 Fujitsu Ltd Driving circuit
JP2012104953A (en) * 2010-11-08 2012-05-31 Fujitsu Ltd Emphasis signal generation circuit and signal synthesis circuit
JPWO2022018823A1 (en) * 2020-07-21 2022-01-27
CN117007416A (en) * 2023-09-21 2023-11-07 常州市建筑材料研究所有限公司 Safe cement pressure testing machine

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169131A (en) * 2000-12-04 2002-06-14 Fujitsu Ltd Optical semiconductor device, and modulation method of the optical semiconductor device
JP2007201879A (en) * 2006-01-27 2007-08-09 Nec Electronics Corp Differential signal receiving circuit
JP2008109489A (en) * 2006-10-26 2008-05-08 Sony Corp Signal processing circuit, and optical disk device
JP2012080061A (en) * 2010-09-09 2012-04-19 Fujitsu Ltd Driving circuit
US9161403B2 (en) 2010-09-09 2015-10-13 Fujitsu Limited Driving circuit having a dummy load connected to one output node of a differential pair
JP2012104953A (en) * 2010-11-08 2012-05-31 Fujitsu Ltd Emphasis signal generation circuit and signal synthesis circuit
JPWO2022018823A1 (en) * 2020-07-21 2022-01-27
WO2022018823A1 (en) * 2020-07-21 2022-01-27 日本電信電話株式会社 Driver circuit
CN117007416A (en) * 2023-09-21 2023-11-07 常州市建筑材料研究所有限公司 Safe cement pressure testing machine
CN117007416B (en) * 2023-09-21 2023-12-08 常州市建筑材料研究所有限公司 Safe cement pressure testing machine

Similar Documents

Publication Publication Date Title
US7515775B1 (en) Distributed amplifier optical modulator
US7286726B1 (en) Integrated active electrical waveguide for optical waveguide modulators
US20090041475A1 (en) Modulator driver circuit with selectable on-chip termination
US7010008B2 (en) Fast high-swing modulator driver circuit
US7010179B2 (en) Differential drive semiconductor optical modulator
US20160119062A1 (en) Driver circuit for an electro-absorption or micro-ring modulator and optical transmitter comprising such driver circuit
US9825709B2 (en) Traveling wave amplifier for driving optical modulator
CN107078699B (en) Silicon photonic modulator driver
JP6701115B2 (en) Optical transmitter
US6707589B2 (en) Optical modulator driver circuit with low power dissipation
US10642076B2 (en) Drive circuit
EP0577896B1 (en) Preamplifier
US20030002551A1 (en) Laser diode driver
JPH07226557A (en) Electronic circuit and semiconductor device using the same
Giuglea et al. Comparison of segmented and traveling-wave electro-optical transmitters based on silicon photonics Mach-Zehnder modulators
US6496070B2 (en) Buffer circuit comprising load, follower transistor and current source connected in series
Zhang et al. Dual-channel 56 Gb/s PAM-4 electro-absorption modulator driver for 3D wafer scale packaging
Li et al. 10-Gb/s modulator drivers with local feedback networks
Meghelli et al. High power and high speed InP DHBT driver IC's for laser modulation
US20200110290A1 (en) High swing ac-coupled mach-zehnder interferometer (mzi) driver
US10564450B1 (en) Electrical amplifier and electro-optical device comprising an electrical amplifier
US11126017B2 (en) Driving circuit for optical device
Zhang et al. A DC-51.5 GHz electro-absorption modulator driver with tunable differential DC coupling for 3D wafer scale packaging
Giuglea et al. A 30 Gb/s high-swing, open-collector modulator driver in 250 nm SiGe BiCMOS
JPH08262382A (en) Optical modulator