JP2008109489A - Signal processing circuit, and optical disk device - Google Patents

Signal processing circuit, and optical disk device Download PDF

Info

Publication number
JP2008109489A
JP2008109489A JP2006291590A JP2006291590A JP2008109489A JP 2008109489 A JP2008109489 A JP 2008109489A JP 2006291590 A JP2006291590 A JP 2006291590A JP 2006291590 A JP2006291590 A JP 2006291590A JP 2008109489 A JP2008109489 A JP 2008109489A
Authority
JP
Japan
Prior art keywords
node
voltage
signal
transistor
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006291590A
Other languages
Japanese (ja)
Other versions
JP4923953B2 (en
Inventor
Junichiro Takemoto
潤一郎 竹本
Michiya Sako
美智也 迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006291590A priority Critical patent/JP4923953B2/en
Publication of JP2008109489A publication Critical patent/JP2008109489A/en
Application granted granted Critical
Publication of JP4923953B2 publication Critical patent/JP4923953B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Head (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce a characteristic difference between two RF signals when generating the signals whose phases are mutually inverted from a plurality of signals outputted from a photodiode. <P>SOLUTION: This signal processing circuit is provided with: a differential amplifier 41 having a first node T1 and a second node T2 for respectively receiving voltage and reference voltage Vc of an input signal obtained by synthesizing a plurality of signals SigA to SigD and differentially outputting current Ia corresponding to a difference between the voltages; a first voltage source 42 connected to the first node T1 through a resistor R15 to output first voltage V1; a second voltage source 43 connected to the second node T2 through a resistor R16 to output second voltage V2; and an outputing stage 44 for respectively driving the voltage of the first node T1 and the second node T2. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、信号処理回路及びそれを備えた光ディスク装置に関する。   The present invention relates to a signal processing circuit and an optical disc apparatus including the signal processing circuit.

従来より、CD(Compact Disc)やDVD(Digital Versatile Disk)などの光ディスクに記録されたデータを再生する光ディスク装置が広く知られている。   2. Description of the Related Art Conventionally, optical disc apparatuses that reproduce data recorded on an optical disc such as a CD (Compact Disc) and a DVD (Digital Versatile Disk) are widely known.

この光ディスク装置において、光ディスクに記録されているデータの読み取りは、光電変換回路及び信号処理回路を有するフォトディテクタ(PD)によって次のように行われる。   In this optical disk apparatus, data recorded on the optical disk is read as follows by a photodetector (PD) having a photoelectric conversion circuit and a signal processing circuit.

まず、レーザ光源から発せられる光ビームを光ディスクに記録面上にビームスポットとして照射する。フォトディテクタの光電変換回路は、照射したビーム光の光ディスクによる反射光を受光し、受光強度に応じた電圧を出力する。なお、光電変換回路は、複数に分割された受光面を有しており、光ディスクからの反射光を受光して受光面の分割数に対応した複数の信号を出力する。   First, a light beam emitted from a laser light source is irradiated onto the recording surface as a beam spot. The photoelectric conversion circuit of the photodetector receives the reflected light of the irradiated light beam from the optical disk and outputs a voltage corresponding to the received light intensity. Note that the photoelectric conversion circuit has a light receiving surface divided into a plurality of parts, receives reflected light from the optical disc, and outputs a plurality of signals corresponding to the number of divisions of the light receiving surface.

信号処理回路では、光電変換回路の出力信号に対して種々の信号処理を施すことによって、フォーカスサーボやトラッキングサーボ等の各種サーボ制御を行い、光ディスクに記録されているデータを再生する(例えば、特許文献1参照)。   The signal processing circuit performs various types of signal processing on the output signal of the photoelectric conversion circuit to perform various servo controls such as focus servo and tracking servo, and reproduces data recorded on the optical disc (for example, patents) Reference 1).

ここで、従来の信号処理回路において、光電変換回路から出力される複数の信号に基づいて、RF信号を生成する構成の一例について図面を参照して説明する。図6は従来の信号処理回路100におけるRF信号を生成する構成を示す図である。なお、この信号処理回路100は、光電変換回路において生成される電圧信号であって、4分割された受光面それぞれに対応する入射光に応じた電圧信号(SigA〜SigD)を入力して互いに位相が反転したRF+信号及びRF−信号を生成するものである。なお、これらSigA〜SigDは基準電圧Vcを基準とする信号である。   Here, an example of a configuration in which a conventional signal processing circuit generates an RF signal based on a plurality of signals output from a photoelectric conversion circuit will be described with reference to the drawings. FIG. 6 is a diagram showing a configuration for generating an RF signal in the conventional signal processing circuit 100. The signal processing circuit 100 is a voltage signal generated in the photoelectric conversion circuit, and receives voltage signals (SigA to SigD) corresponding to the incident light corresponding to each of the four divided light receiving surfaces, and is phase-shifted with each other. The RF + signal and the RF− signal are generated by inverting. These SigA to SigD are signals based on the reference voltage Vc.

図6に示すように、この信号処理回路100は、RF+信号を生成して出力する第1RF回路101と、RF−信号を生成して出力する第2RF回路102とを有している。   As shown in FIG. 6, the signal processing circuit 100 includes a first RF circuit 101 that generates and outputs an RF + signal, and a second RF circuit 102 that generates and outputs an RF− signal.

第1RF回路101は、光電変換回路から出力されるSigA〜SigDを合成するための入力抵抗R100〜R103と、合成された信号を非反転増幅する差動アンプAMP100と、差動アンプAMP100の増幅率を調整する抵抗R109,R110と、RF+信号の直流動作点を調整するための抵抗R108及びアンプAMP101とを備えている。   The first RF circuit 101 includes input resistors R100 to R103 for synthesizing SigA to SigD output from the photoelectric conversion circuit, a differential amplifier AMP100 for non-inverting amplification of the synthesized signal, and an amplification factor of the differential amplifier AMP100. And resistors R108 and R110 for adjusting the DC operating point of the RF + signal, and an amplifier AMP101.

また、第2RF回路102は、光電変換回路から出力されるSigA〜SigDを合成するための入力抵抗R104〜R107と、合成された信号を反転増幅する差動アンプAMP102と、差動アンプAMP102の増幅率を調整する抵抗R112,R113と、RF−信号の直流動作点を調整するための抵抗R111及びアンプAMP103とを備えている。   The second RF circuit 102 includes input resistors R104 to R107 for synthesizing SigA to SigD output from the photoelectric conversion circuit, a differential amplifier AMP102 for inverting and amplifying the synthesized signal, and amplification of the differential amplifier AMP102. Resistors R112 and R113 for adjusting the rate, and a resistor R111 and an amplifier AMP103 for adjusting the DC operating point of the RF-signal are provided.

このように構成された第1RF回路101及び第2RF回路102は共に光電変換回路から出力されるSigA〜SigDを入力抵抗R100〜R107を介して合成し、第1RF回路101において非反転の差動アンプAMP100によって増幅してRF+信号を、第2RF回路102において反転の差動アンプAMP102によってRF−信号をそれぞれ出力する。なお、入力抵抗R100〜R107は同一抵抗値、抵抗R109とR112の抵抗値はR100の抵抗値の1/4、抵抗R108とR110とは同一抵抗値、抵抗R111とR113とは同一抵抗値としている。   The first RF circuit 101 and the second RF circuit 102 configured as described above synthesize SigA to SigD output from the photoelectric conversion circuit via input resistors R100 to R107, and the first RF circuit 101 uses a non-inverting differential amplifier. The RF + signal is amplified by the AMP 100 and the RF− signal is output by the inverting differential amplifier AMP 102 in the second RF circuit 102. The input resistors R100 to R107 have the same resistance value, the resistance values of the resistors R109 and R112 are 1/4 of the resistance value of R100, the resistors R108 and R110 have the same resistance value, and the resistors R111 and R113 have the same resistance value. .

RF+信号及びRF−信号を基準電圧Vcを基準として生成すると、これらの信号のダイナミックレンジが十分にとることができない。そこで、これらの信号の直流動作点を調整するために、ボルテージフォロアを構成するアンプAMP101によって電圧V2を抵抗R108を介して出力し、ボルテージフォロアを構成するアンプAMP103によって電圧V1を抵抗R110を介して出力して、RF+信号を電圧V2を基準として出力し、RF−信号を電圧V1を基準として出力するようにしている。
特開2000−269762号公報
If the RF + signal and the RF− signal are generated with reference to the reference voltage Vc, the dynamic range of these signals cannot be taken sufficiently. Therefore, in order to adjust the DC operating point of these signals, the voltage V2 is output via the resistor R108 by the amplifier AMP101 constituting the voltage follower, and the voltage V1 is outputted via the resistor R110 by the amplifier AMP103 constituting the voltage follower. The RF + signal is output with the voltage V2 as a reference, and the RF− signal is output with the voltage V1 as a reference.
JP 2000-269762 A

しかしながら、上記従来の信号処理回路においては、第1RF回路101と第2RF回路102とで異なる差動アンプAMP100,AMP102を有することになるため、これらの差動アンプAMP100,AMP102の特性のばらつきにより、図7に示すように、第1RF回路101から出力されるRF+信号と第2RF回路102とから出力されるRF−信号との間で周波数特性や群遅延特性などにおいて微妙な信号品質の違いがでてくる。この微妙な信号品質の違いにより、データとして使用できる周波数帯域が低くなってしまうなどの問題がある。   However, in the conventional signal processing circuit, since the first RF circuit 101 and the second RF circuit 102 have different differential amplifiers AMP100 and AMP102, due to variations in characteristics of these differential amplifiers AMP100 and AMP102, As shown in FIG. 7, there is a slight difference in signal quality between the RF + signal output from the first RF circuit 101 and the RF− signal output from the second RF circuit 102 in terms of frequency characteristics and group delay characteristics. Come. Due to this subtle difference in signal quality, there is a problem that the frequency band that can be used as data becomes low.

しかも、第1RF回路101と第2RF回路102とでそれぞれ別個の差動アンプAMP100,AMP102を用いているために、差動アンプ2つ分のレイアウト面積が必要となっていた。   In addition, since the first RF circuit 101 and the second RF circuit 102 use different differential amplifiers AMP100 and AMP102, a layout area equivalent to two differential amplifiers is required.

上記課題を解決するために、請求項1に記載の発明は、複数の信号を合成した入力信号の電圧と基準電圧とをそれぞれ入力し、これらの電圧間の差に応じた電流を差動出力する第1ノード及び第2ノードを有する差動アンプと、前記第1ノードに第1負荷を介して接続される第1電圧を出力する第1電圧源と、前記第2ノードに第2負荷を介して接続される第2電圧を出力する第2電圧源と、前記第1ノード及び前記第2ノードの電圧をそれぞれドライブする出力段とを備えた信号処理回路を提供することにした。   In order to solve the above-mentioned problems, the invention according to claim 1 inputs a voltage of an input signal obtained by synthesizing a plurality of signals and a reference voltage, and outputs a current corresponding to a difference between these voltages as a differential output. A differential amplifier having a first node and a second node, a first voltage source for outputting a first voltage connected to the first node via a first load, and a second load on the second node. And a signal processing circuit including a second voltage source that outputs a second voltage connected via the first voltage source, and an output stage that drives the voltages of the first node and the second node, respectively.

また、請求項2に記載の発明は、請求項1に記載の発明において、前記差動アンプは、第1トランジスタと第2トランジスタからなる一対のトランジスタと、これらのトランジスタのエミッタにそれぞれ接続された第1定電流源及び第2定電流源と、前記一対のトランジスタのエミッタ間に接続された抵抗と、前記一対のトランジスタのコレクタにそれぞれ接続された第3定電流源及び第4定電流源とを備えており、前記第1トランジスタのベースに前記入力信号の電圧を入力し、前記第2トランジスタのベースに前記基準電圧を入力すると共に、前記第1トランジスタのコレクタを第1ノードとし、前記第2トランジスタのコレクタを第2ノードとすることにした。   According to a second aspect of the present invention, in the first aspect of the invention, the differential amplifier is connected to a pair of transistors each including a first transistor and a second transistor, and to the emitters of these transistors. A first constant current source and a second constant current source; a resistor connected between the emitters of the pair of transistors; a third constant current source and a fourth constant current source respectively connected to collectors of the pair of transistors; The input signal voltage is input to the base of the first transistor, the reference voltage is input to the base of the second transistor, the collector of the first transistor is the first node, and the first node The collector of the two transistors is the second node.

また、請求項3に記載の発明は、光ディスクに記録されたデータを再生する光ディスク装置において、受光面が複数に分割され、前記光ディスクからの反射光を受光して前記受光面の分割数に対応した複数の信号を出力する光電変換部と、前記複数の信号を合成した入力信号の電圧と基準電圧とをそれぞれ入力し、これらの電圧間の差に応じた電流を差動出力する第1ノード及び第2ノードを有する差動アンプと、前記第1ノードに第1負荷を介して接続される第1電圧を出力する第1電圧源と、前記第2ノードに第2負荷を介して接続される第2電圧を出力する第2電圧源と、前記第1ノード及び前記第2ノードの電圧をそれぞれドライブする出力段とを備えたことを特徴とする光ディスク装置を提供することにした。   According to a third aspect of the present invention, in the optical disc apparatus for reproducing data recorded on the optical disc, the light receiving surface is divided into a plurality of portions, and the reflected light from the optical disc is received to correspond to the number of divisions of the light receiving surface. A first node that outputs a current corresponding to a difference between the photoelectric conversion unit that outputs the plurality of signals, and a voltage of an input signal obtained by synthesizing the plurality of signals and a reference voltage. And a differential amplifier having a second node; a first voltage source for outputting a first voltage connected to the first node via a first load; and a second voltage connected to the second node via a second load. An optical disc apparatus comprising: a second voltage source that outputs a second voltage, and an output stage that drives the voltages of the first node and the second node, respectively.

本発明によれば、互いに位相が反転したRF+信号及びRF−信号をその直流動作点をそれぞれ調整しつつも、同一の差動アンプを用いてその生成を行うことができるため、回路構成を同一のものとすることができ、従って、RF+信号及びRF−信号の周波数特性や群遅延特性などのAC(交流)特性の違いを低減することができる。さらに、本発明によれば、差動アンプを共通化しているため、レイアウト面積を削減することができる。   According to the present invention, it is possible to generate the RF + signal and the RF− signal whose phases are inverted with each other using the same differential amplifier while adjusting their DC operating points. Accordingly, differences in AC (alternating current) characteristics such as frequency characteristics and group delay characteristics of the RF + signal and the RF− signal can be reduced. Furthermore, according to the present invention, since the differential amplifier is shared, the layout area can be reduced.

本実施形態における光ディスク装置は、光電変換回路と信号処理回路とを備えており、光電変換回路は、受光面が複数に分割され、光ディスクからの反射光を受光して受光面の分割数に対応した複数の信号を出力する。  The optical disk apparatus according to the present embodiment includes a photoelectric conversion circuit and a signal processing circuit. The photoelectric conversion circuit has a light receiving surface divided into a plurality of parts, receives reflected light from the optical disk, and corresponds to the number of divided light receiving surfaces. Output multiple signals.

また、信号処理回路は、光電変換回路から出力される複数の信号を合成した入力信号の電圧と基準電圧とをそれぞれ入力し、これらの電圧間の差に応じた電流を差動出力する第1ノード及び第2ノードを有する差動アンプと、第1ノードに第1負荷を介して接続される第1電圧を出力する第1電圧源と、第2ノードに第2負荷を介して接続される第2電圧を出力する第2電圧源と、第1ノード及び第2ノードの電圧をそれぞれドライブして互いに位相が反転したRF+信号及びRF−信号を出力する出力段とを備えている。   The signal processing circuit inputs a voltage of an input signal obtained by synthesizing a plurality of signals output from the photoelectric conversion circuit and a reference voltage, and differentially outputs a current corresponding to a difference between these voltages. A differential amplifier having a node and a second node; a first voltage source for outputting a first voltage connected to the first node via a first load; and a second voltage connected to the second node via a second load. A second voltage source that outputs a second voltage; and an output stage that drives the voltages of the first node and the second node to output RF + and RF− signals whose phases are inverted.

このようにRF+信号用とRF−信号用とでそれぞれ別個の差動アンプを用いるこなく、RF+信号及びRF−信号をその直流動作点をそれぞれ調整しつつも、出力することができるので、RF+信号及びRF−信号の周波数特性や群遅延特性などのAC特性の違いを低減することができ、さらにレイアウト面積を削減することができる。   As described above, the RF + signal and the RF− signal can be output while adjusting their DC operating points without using separate differential amplifiers for the RF + signal and the RF− signal. Differences in AC characteristics such as frequency characteristics and group delay characteristics of signals and RF-signals can be reduced, and the layout area can be further reduced.

差動アンプとしては、例えば、第1トランジスタと第2トランジスタからなる一対のトランジスタと、これらのトランジスタのエミッタにそれぞれ接続された第1定電流源及び第2定電流源と、一対のトランジスタのエミッタ間に接続された抵抗と、一対のトランジスタのコレクタにそれぞれ接続された第3定電流源及び第4定電流源とを備え、第1トランジスタのベースに入力信号の電圧を入力し、第2トランジスタのベースに基準電圧を入力すると共に、第1トランジスタのコレクタを第1ノードとし、第2トランジスタのコレクタを第2ノードとすることにより、構成が複雑にならずにすむ。   As the differential amplifier, for example, a pair of transistors composed of a first transistor and a second transistor, a first constant current source and a second constant current source respectively connected to the emitters of these transistors, and an emitter of the pair of transistors And a third constant current source and a fourth constant current source connected to the collectors of the pair of transistors, respectively, and the voltage of the input signal is input to the base of the first transistor, and the second transistor The reference voltage is input to the base of the first transistor, the collector of the first transistor is used as the first node, and the collector of the second transistor is used as the second node.

以下、図面に基づいて本発明の一実施形態を詳説する。図1は、本実施形態の光ディスク装置1の概略構成図である。   Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic configuration diagram of an optical disc apparatus 1 of the present embodiment.

本実施形態における光ディスク装置1は、図1に示すように、CD用の光信号であるレーザ光を出射するCD用レーザダイオード2と、DVD用の光信号であるレーザ光を出射するDVD用レーザダイオード3と、光学系4と、CDやDVDなどの光ディスク6から反射するレーザ光を受光して電気信号に変換するフォトディテクタ回路5と、光ディスク6を回転制御するためのサーボモータ7と、光学系4を介して分光されたレーザ光を電気信号に変換するフロントモニタフォトディテクタ回路10と、各レーザダイオード2,3からレーザ光を出射するための制御信号の生成処理、各フォトディテクタ回路5,10からの出力信号の処理、サーボモータ7への制御信号の生成処理などの各種信号処理を行うDSP11と、光ディスク装置1全体を制御するコントローラ12などから構成される。なお、光学系4は、レンズ20,21,25〜27と、プリズム22と、スプリッタ23と、反射ミラー24とを含んでいる。   As shown in FIG. 1, an optical disc apparatus 1 according to this embodiment includes a CD laser diode 2 that emits a laser beam that is an optical signal for CD, and a DVD laser that emits a laser beam that is an optical signal for DVD. A diode 3, an optical system 4, a photodetector circuit 5 that receives laser light reflected from an optical disk 6 such as a CD or a DVD and converts it into an electrical signal, a servo motor 7 for controlling the rotation of the optical disk 6, and an optical system Front monitor photodetector circuit 10 for converting the laser beam dispersed through 4 into an electrical signal, control signal generation processing for emitting the laser beam from each laser diode 2, 3, from each of the photodetector circuits 5, 10 The DSP 11 that performs various signal processing such as output signal processing and control signal generation processing for the servo motor 7 and the entire optical disc apparatus 1 Gosuru and the like controller 12. The optical system 4 includes lenses 20, 21, 25 to 27, a prism 22, a splitter 23, and a reflection mirror 24.

光ディスク装置1において、インターフェイスを介してコントローラ12により記録用のデータを受信すると、コントローラ12は、DSP11を制御して、その記録するデータに応じて変調したレーザ光をCD用レーザダイオード2又はDVD用レーザダイオード3から出射させる。   In the optical disc apparatus 1, when the recording data is received by the controller 12 via the interface, the controller 12 controls the DSP 11 to modulate the laser light modulated according to the data to be recorded for the CD laser diode 2 or the DVD. The light is emitted from the laser diode 3.

CD用レーザダイオード2から出射されたレーザ光は、レンズ21及びプリズム22を介して、スプリッタ23に入射する。同様に、DVD用レーザダイオード3から出射されたレーザ光は、レンズ20及びプリズム22を介して、スプリッタ23に入射する。   Laser light emitted from the CD laser diode 2 enters the splitter 23 via the lens 21 and the prism 22. Similarly, the laser beam emitted from the DVD laser diode 3 enters the splitter 23 via the lens 20 and the prism 22.

スプリッタ23に入射したレーザ光は、このスプリッタ23によって、反射ミラー24方向とフロントモニタフォトディテクタ回路10方向へと分光される。反射ミラー24方向へ分光したレーザ光は、反射ミラー24での反射によってその光の方向が変更され、レンズ25によってコリメートされた後、レンズ27によって集光されて、光ディスク6に照射される。   The laser light incident on the splitter 23 is split by the splitter 23 in the direction of the reflection mirror 24 and the direction of the front monitor photodetector circuit 10. The direction of the laser light dispersed in the direction of the reflection mirror 24 is changed by reflection by the reflection mirror 24, collimated by the lens 25, condensed by the lens 27, and irradiated onto the optical disk 6.

光ディスク6に照射され、この光ディスク6で反射したレーザ光は、レンズ25,26、反射ミラー24、スプリッタ23、レンズ27を介して、フォトディテクタ回路5で受光される。また、光ディスク6に書き込まれたデータを読み取るときには、読み取りのためのレーザ光をCD用レーザダイオード2又はDVD用レーザダイオード3から出射する。以降上記と同様の経路で、分光されたレーザ光がフロントモニタフォトディテクタ回路10で受光され、光ディスク6で反射されたレーザ光がフォトディテクタ回路5で受光される。   The laser light irradiated to the optical disk 6 and reflected by the optical disk 6 is received by the photodetector circuit 5 through the lenses 25 and 26, the reflection mirror 24, the splitter 23, and the lens 27. Further, when reading data written on the optical disk 6, laser light for reading is emitted from the laser diode 2 for CD or the laser diode 3 for DVD. Thereafter, the split laser beam is received by the front monitor photodetector circuit 10 and the laser beam reflected by the optical disc 6 is received by the photodetector circuit 5 through the same path as described above.

フォトディテクタ回路5で受光されたレーザ光は、フォトディテクタ回路5によって電気信号に変換され、DSP11へ送信される。DSP11は、フォトディテクタ回路5から送信される電気信号に基づいて、フォーカスサーボやトラッキングサーボなどの制御等を行う。また、フロントモニタフォトディテクタ回路10で受光されたレーザ光は、フロントモニタフォトディテクタ回路10によって電気信号に変換され、DSP11へ送信される。DSP11は、フロントモニタフォトディテクタ回路10から送信される電気信号に基づいて、各レーザダイオード2,3から出射されるレーザ光の強度を検出し、各レーザダイオード2,3から出射するレーザ光の強度を調整する。   The laser beam received by the photodetector circuit 5 is converted into an electrical signal by the photodetector circuit 5 and transmitted to the DSP 11. The DSP 11 performs control such as focus servo and tracking servo based on the electrical signal transmitted from the photodetector circuit 5. The laser light received by the front monitor photodetector circuit 10 is converted into an electrical signal by the front monitor photodetector circuit 10 and transmitted to the DSP 11. The DSP 11 detects the intensity of the laser light emitted from each of the laser diodes 2 and 3 based on the electrical signal transmitted from the front monitor photodetector circuit 10 and determines the intensity of the laser light emitted from each of the laser diodes 2 and 3. adjust.

次に、フォトディテクタ回路5を構成する光電変換回路30及び信号処理回路40について図面を参照して具体的に説明する。このフォトディテクタ回路5は、COB(chip on board)パッケージに収納されている。なお、パッケージとしてCOBパッケージに代え、透明モールドパッケージ等を用いることもできる。図2は本実施形態におけるフォトディテクタ回路5の4分割受光面を示す図、図3は本実施形態における光電変換回路30の構成を示す図、図4は本実施形態における信号処理回路40の構成を示す図である。   Next, the photoelectric conversion circuit 30 and the signal processing circuit 40 constituting the photodetector circuit 5 will be specifically described with reference to the drawings. The photodetector circuit 5 is housed in a COB (chip on board) package. Note that a transparent mold package or the like can be used instead of the COB package as the package. 2 is a diagram showing a four-divided light receiving surface of the photodetector circuit 5 in the present embodiment, FIG. 3 is a diagram showing a configuration of the photoelectric conversion circuit 30 in the present embodiment, and FIG. 4 is a configuration of the signal processing circuit 40 in the present embodiment. FIG.

まず、光電変換回路30の構成について図2及び図3を参照しながら説明する。   First, the configuration of the photoelectric conversion circuit 30 will be described with reference to FIGS.

光電変換回路30は、図2に示すように、その受光面がA,B,C,Dの4つに分割されており、受光面A,B,C,Dにそれぞれ設けられたフォトダイオードPD1a〜PD1dで受光された反射光に応じた電圧信号SigA〜SigDをそれぞれ出力する光電変換ブロック31A〜31Dを備えている。   As shown in FIG. 2, the photoelectric conversion circuit 30 is divided into four light receiving surfaces A, B, C, and D, and photodiodes PD1a provided on the light receiving surfaces A, B, C, and D, respectively. Photoelectric conversion blocks 31A to 31D for outputting voltage signals SigA to SigD corresponding to the reflected light received by PD1d, respectively.

光電変換ブロック31Aは、差動アンプAMP1a,AMP2aと、抵抗R1a〜R5aとから構成されおり、フォトダイオードPD1aに流れる電流信号Ipd1aを差動アンプAMP1aにより電圧信号Vivに変換し、さらに差動アンプAMP2aによって所定の増幅率(=1+R5a/R4a)で増幅した信号SigAを出力する。なお、R1a=R2a、R3a=R4a//R5aである。また、光電変換ブロック31B〜31Dも光電変換ブロック31Aと同様の構成をとっており、それぞれ信号SigB〜SigDを出力する。   The photoelectric conversion block 31A includes differential amplifiers AMP1a and AMP2a and resistors R1a to R5a. The current signal Ipd1a flowing through the photodiode PD1a is converted into a voltage signal Viv by the differential amplifier AMP1a, and further the differential amplifier AMP2a. To output a signal SigA amplified at a predetermined amplification factor (= 1 + R5a / R4a). Note that R1a = R2a and R3a = R4a // R5a. Also, the photoelectric conversion blocks 31B to 31D have the same configuration as the photoelectric conversion block 31A, and output signals SigB to SigD, respectively.

以上のように光電変換回路30では、受光面が4つに分割され、光ディスク6からの反射光を受光してそれぞれ分割された受光面に対応した複数の電気的な信号SigA〜SigDを出力するようにしており、信号SigA〜SigDの大きさはそれぞれ入射される反射光の強さにより決まる。   As described above, in the photoelectric conversion circuit 30, the light receiving surface is divided into four, receives the reflected light from the optical disc 6, and outputs a plurality of electrical signals SigA to SigD corresponding to the divided light receiving surfaces. Thus, the magnitudes of the signals SigA to SigD are determined by the intensity of the incident reflected light.

次に、信号処理回路40の構成について図4を参照しながら説明する。   Next, the configuration of the signal processing circuit 40 will be described with reference to FIG.

信号処理回路40は、光電変換回路30から出力される複数の信号SigA〜SigDを合成した入力信号の電圧と基準電圧とをそれぞれ入力し、これらの電圧間の差に応じた電流Iaを差動出力する第1ノードT1及び第2ノードT2を有する差動アンプ41と、第1ノードT1に抵抗R15(第1負荷の一例に相当)を介して接続される第1電圧V1を出力する第1電圧源42と、第2ノードT2に抵抗R16(第2負荷の一例に相当)を介して接続される第2電圧V2を出力する第2電圧源43と、第1ノードT1及び第2ノードT2の電圧をそれぞれドライブ(電流増幅)する出力段44とを備えており、RF+信号及びRF−信号を同一の差動アンプ41で生成することができるものである。   The signal processing circuit 40 inputs a voltage of an input signal obtained by synthesizing a plurality of signals SigA to SigD output from the photoelectric conversion circuit 30 and a reference voltage, and differentially outputs a current Ia corresponding to the difference between these voltages. A differential amplifier 41 having a first node T1 and a second node T2 for outputting, and a first voltage V1 connected to the first node T1 via a resistor R15 (corresponding to an example of a first load). A voltage source 42; a second voltage source 43 that outputs a second voltage V2 connected to the second node T2 via a resistor R16 (corresponding to an example of a second load); a first node T1 and a second node T2. And an output stage 44 for driving (current amplification) the respective voltages, and the RF + signal and the RF− signal can be generated by the same differential amplifier 41.

差動アンプ41は、第1トランジスタQ1と第2トランジスタQ2からなる一対のトランジスタと、これらのトランジスタQ1,Q2のエミッタとグランドGNDとの間にそれぞれ接続された第1定電流源I1及び第2定電流源I2と、トランジスタQ1,Q2のエミッタ間に接続された抵抗R13と、第1,第2トランジスタQ1,Q2のコレクタと電源電圧Vddとの間にそれぞれ接続された第3定電流源I3及び第4定電流源I4と、第1,第2トランジスタQ1,Q2のコレクタとグランドGNDとの間にそれぞれ接続された第5定電流源I5及び第6定電流源I6とを備えている。   The differential amplifier 41 includes a pair of transistors including a first transistor Q1 and a second transistor Q2, and a first constant current source I1 and a second transistor connected between the emitters of these transistors Q1 and Q2 and the ground GND, respectively. A constant current source I2, a resistor R13 connected between the emitters of the transistors Q1 and Q2, and a third constant current source I3 connected between the collectors of the first and second transistors Q1 and Q2 and the power supply voltage Vdd, respectively. And a fourth constant current source I4, and a fifth constant current source I5 and a sixth constant current source I6 connected between the collectors of the first and second transistors Q1 and Q2 and the ground GND, respectively.

また、差動アンプ41には、信号SigA〜SigDをそれぞれ入力するための入力抵抗R6〜R9が第1トランジスタQ1のベースに接続されており、これにより第1トランジスタQ1のベースに入力信号の電圧が入力される。さらに、第2トランジスタQ2のベースには抵抗R14を介して基準電圧Vcが入力され、第1トランジスタQ1のコレクタが第1ノードT1に、第2トランジスタQ2のコレクタが第2ノードT2となっている。   Further, the differential amplifier 41 has input resistors R6 to R9 for inputting signals SigA to SigD, respectively, connected to the base of the first transistor Q1, whereby the voltage of the input signal is applied to the base of the first transistor Q1. Is entered. Further, the reference voltage Vc is input to the base of the second transistor Q2 via the resistor R14, the collector of the first transistor Q1 is the first node T1, and the collector of the second transistor Q2 is the second node T2. .

第1電圧源42は、ボルテージフォロアを構成するアンプAMP7の入力に第1電圧V1が接続された構成をとり、第2電圧源43は、ボルテージフォロアを構成するアンプAMP8の入力に第2電圧V2が接続された構成をとる。   The first voltage source 42 has a configuration in which the first voltage V1 is connected to the input of the amplifier AMP7 that constitutes the voltage follower, and the second voltage source 43 has the second voltage V2 at the input of the amplifier AMP8 that constitutes the voltage follower. Is connected.

出力段44は、トランジスタQ3〜Q6及び定電流源I8〜I11とを有しており、第1ノードT1の電圧をドライブして電流増幅し、RF+信号として出力する。また、第2ノードT2の電圧をドライブして電流増幅し、RF−信号として出力する。この出力段44は、以下のように構成される。   The output stage 44 includes transistors Q3 to Q6 and constant current sources I8 to I11, drives the voltage of the first node T1, amplifies the current, and outputs it as an RF + signal. Further, the voltage of the second node T2 is driven to amplify the current and output as an RF-signal. The output stage 44 is configured as follows.

トランジスタQ3のベースは第1ノードT1に接続され、トランジスタQ4のベースは第2ノードT2に接続される。トランジスタQ3のエミッタは定電流源I8の一端に接続されると共にトランジスタQ5のベースに接続される。トランジスタQ4のエミッタは定電流源I9の一端に接続されると共にトランジスタQ6のベースに接続される。トランジスタQ5のエミッタは定電流源I10の一端に接続され、トランジスタQ6のエミッタは定電流源I11の一端に接続される。トランジスタQ3,Q4のコレクタ及び定電流源I10,I11の他端はグランドGNDに接続され、トランジスタQ5,Q6のコレクタ及び定電流源I8,I9の他端は電源電圧Vddに接続される。   The base of the transistor Q3 is connected to the first node T1, and the base of the transistor Q4 is connected to the second node T2. The emitter of transistor Q3 is connected to one end of constant current source I8 and to the base of transistor Q5. The emitter of the transistor Q4 is connected to one end of the constant current source I9 and to the base of the transistor Q6. The emitter of the transistor Q5 is connected to one end of the constant current source I10, and the emitter of the transistor Q6 is connected to one end of the constant current source I11. The collectors of the transistors Q3 and Q4 and the other ends of the constant current sources I10 and I11 are connected to the ground GND, and the collectors of the transistors Q5 and Q6 and the other ends of the constant current sources I8 and I9 are connected to the power supply voltage Vdd.

ここで、第3定電流源I3の電流値は、第1定電流源I1と第5定電流源I5の電流値とを加算した値(I3=I1+I5)であり、第4定電流源I4の電流値は、第2定電流源I2と第6定電流源I6の電流値とを加算した値(I4=I2+I6)である。また、抵抗R6〜R9は同一抵抗値であり、抵抗R14は抵抗R6を4で除した抵抗値(R14=R6/4)である。   Here, the current value of the third constant current source I3 is a value obtained by adding the current values of the first constant current source I1 and the fifth constant current source I5 (I3 = I1 + I5), and the current value of the fourth constant current source I4 is The current value is a value obtained by adding the current values of the second constant current source I2 and the sixth constant current source I6 (I4 = I2 + I6). The resistors R6 to R9 have the same resistance value, and the resistor R14 has a resistance value obtained by dividing the resistor R6 by 4 (R14 = R6 / 4).

このように本実施形態における差動アンプ41は、一方の入力に信号SigA〜SigDの合成信号を入力し、他方の入力に信号SigA〜SigDの直流動作点と同じ電圧である基準電圧Vcを入力しており、この2つの入力の電圧差を抵抗R13により電流値Iaの電流へ電流変換する。上述のようにI3=I1+I5、I4=I3+I6であるため、図4に示すように、Ib=Ic(=Ia)の電流が発生する。これらの電流Ib、Icにより抵抗R15、R16に電圧が発生し、第1ノードT1及び第2ノードT2の電圧が変化する。出力段44は、第1ノードT1及び第2ノードT2の電圧をドライブしてRF+信号及びRF−信号として出力する。   As described above, the differential amplifier 41 in the present embodiment inputs the combined signal of the signals SigA to SigD to one input and the reference voltage Vc that is the same voltage as the DC operating point of the signals SigA to SigD to the other input. The voltage difference between the two inputs is converted into a current having a current value Ia by the resistor R13. Since I3 = I1 + I5 and I4 = I3 + I6 as described above, a current of Ib = Ic (= Ia) is generated as shown in FIG. These currents Ib and Ic generate voltages at the resistors R15 and R16, and the voltages at the first node T1 and the second node T2 change. The output stage 44 drives the voltages of the first node T1 and the second node T2 and outputs them as RF + signals and RF- signals.

また、信号SigA〜SigDの入力が無ければ、電流Iaが発生しないため、電流Ib、Icも発生せず、V1、V2の電圧がそれぞれRF+信号の電圧、RF−信号の電圧となる。   Further, if the signals SigA to SigD are not input, the current Ia is not generated, so that the currents Ib and Ic are not generated, and the voltages V1 and V2 become the RF + signal voltage and the RF− signal voltage, respectively.

このように、第1ノードT1に第1電圧V1を抵抗R15を介して印加し、第2ノードT2に第2電圧V2を抵抗R16を介して印加するように構成しているために、電圧V1、V2の設定により、RF+信号とRF−信号とで異なる直流動作点とすることができ、RF+信号及びRF−信号のダイナミックレンジを広げることができる。   Thus, since the first voltage V1 is applied to the first node T1 via the resistor R15 and the second voltage V2 is applied to the second node T2 via the resistor R16, the voltage V1 , V2 can set different DC operating points for the RF + signal and the RF− signal, and the dynamic range of the RF + signal and the RF− signal can be expanded.

また、抵抗R15、R16と抵抗R13とでRF+信号及びRF−信号のゲイン(Gain)が決定される。この差動アンプ41のゲイン式を下記に示す。   Further, the resistors R15 and R16 and the resistor R13 determine the gain of the RF + signal and the RF− signal. The gain equation of the differential amplifier 41 is shown below.

Figure 2008109489
また、信号処理回路40におけるゲイン式は、信号SigA〜SigDの4入力のため、以下のように差動アンプ41のゲインの1/4倍となる。
Figure 2008109489
Further, the gain expression in the signal processing circuit 40 is ¼ times the gain of the differential amplifier 41 as follows because of the four inputs of the signals SigA to SigD.

Figure 2008109489
以上のように構成された信号処理回路40の周波数特性(入力信号の周波数と入出力ゲインとの関係を示す特性)を図5に示す。このように本実施形態における信号処理回路40は、同一の差動アンプ41を用いてRF+信号とRF-信号とを生成しているために、これらの信号は周波数特性や群遅延特性などのAC特性のずれを抑制することができる。
Figure 2008109489
FIG. 5 shows the frequency characteristics (characteristics indicating the relationship between the frequency of the input signal and the input / output gain) of the signal processing circuit 40 configured as described above. Thus, since the signal processing circuit 40 in this embodiment generates the RF + signal and the RF− signal using the same differential amplifier 41, these signals are AC signals such as frequency characteristics and group delay characteristics. A deviation in characteristics can be suppressed.

しかも、従来回路ではRF+回路とRF−回路で異なる差動アンプを持っていたために、差動アンプ2つ分のレイアウト面積が必要となっていたが、本実施形態における信号処理回路40では差動アンプを共通化しているため、レイアウト面積を削減することが可能となる。   Moreover, since the conventional circuit has different differential amplifiers for the RF + circuit and the RF- circuit, a layout area equivalent to two differential amplifiers is required. Since the amplifier is shared, the layout area can be reduced.

さらに、電圧V1、V2の設定により、RF+信号とRF−信号とで異なる直流動作点とすることができるため、RF+信号及びRF−信号のダイナミックレンジを広げることができる。   Furthermore, since the DC operating point can be different between the RF + signal and the RF− signal by setting the voltages V <b> 1 and V <b> 2, the dynamic range of the RF + signal and the RF− signal can be expanded.

以上、本発明の実施の形態のうちのいくつかを図面に基づいて詳細に説明したが、これらは例示であり、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。   As mentioned above, some of the embodiments of the present invention have been described in detail with reference to the drawings. However, these are merely examples, and the present invention is variously modified and improved based on the knowledge of those skilled in the art. It is possible to carry out the invention.

例えば、本実施形態においては、定電流源I5,I6を設けたが、定電流源I1とI3とを同一電流値にし、定電流源I2とI4とを同一電流値にすることにより、定電流源I5,I6を削除するようにしてもよい。   For example, although the constant current sources I5 and I6 are provided in the present embodiment, the constant current sources I1 and I3 are set to the same current value, and the constant current sources I2 and I4 are set to the same current value. The sources I5 and I6 may be deleted.

本発明の一実施形態に係る光ディスク装置の全体的な構成を示した図である。1 is a diagram illustrating an overall configuration of an optical disc apparatus according to an embodiment of the present invention. 本発明の一実施形態に係るフォトディテクタ回路の4分割受光面を示す図である。It is a figure which shows the 4 division | segmentation light-receiving surface of the photodetector circuit which concerns on one Embodiment of this invention. 本発明の一実施形態に係るフォトディテクタの構成を示す図である。It is a figure which shows the structure of the photodetector which concerns on one Embodiment of this invention. 本発明の一実施形態に係る信号処理回路の構成を示す図である。It is a figure which shows the structure of the signal processing circuit which concerns on one Embodiment of this invention. 本発明の一実施形態に係る信号処理回路の周波数特性を示す図である。It is a figure which shows the frequency characteristic of the signal processing circuit which concerns on one Embodiment of this invention. 従来の図信号処理回路の構成を示す図である。It is a figure which shows the structure of the conventional figure signal processing circuit. 図6の信号処理回路の周波数特性を示す図である。It is a figure which shows the frequency characteristic of the signal processing circuit of FIG.

符号の説明Explanation of symbols

1 光ディスク装置
30 光電変換回路
40 信号処理回路
41 差動アンプ
42 第1電圧源
43 第2電圧源
44 出力段
Q1 第1トランジスタ
Q2 第2トランジスタ
I1 第1定電流源
I2 第2定電流源
I3 第3定電流源
I4 第4定電流源
R6〜R9,R13,R15,R16 抵抗
DESCRIPTION OF SYMBOLS 1 Optical disk apparatus 30 Photoelectric conversion circuit 40 Signal processing circuit 41 Differential amplifier 42 1st voltage source 43 2nd voltage source 44 Output stage Q1 1st transistor Q2 2nd transistor I1 1st constant current source I2 2nd constant current source I3 1st 3 constant current source I4 4th constant current source R6 to R9, R13, R15, R16 Resistance

Claims (3)

複数の信号を合成した入力信号の電圧と基準電圧とをそれぞれ入力し、これらの電圧間の差に応じた電流を差動出力する第1ノード及び第2ノードを有する差動アンプと、
前記第1ノードに第1負荷を介して接続される第1電圧を出力する第1電圧源と、
前記第2ノードに第2負荷を介して接続される第2電圧を出力する第2電圧源と、
前記第1ノード及び前記第2ノードの電圧をそれぞれドライブする出力段と、
を備えた信号処理回路。
A differential amplifier having a first node and a second node for inputting a voltage of an input signal obtained by synthesizing a plurality of signals and a reference voltage, and differentially outputting a current corresponding to a difference between the voltages;
A first voltage source for outputting a first voltage connected to the first node via a first load;
A second voltage source for outputting a second voltage connected to the second node via a second load;
An output stage for driving the voltages of the first node and the second node, respectively.
A signal processing circuit comprising:
前記差動アンプは、第1トランジスタと第2トランジスタからなる一対のトランジスタと、これらのトランジスタのエミッタにそれぞれ接続された第1定電流源及び第2定電流源と、前記一対のトランジスタのエミッタ間に接続された抵抗と、前記一対のトランジスタのコレクタにそれぞれ接続された第3定電流源及び第4定電流源とを備えており、
前記第1トランジスタのベースに前記入力信号の電圧を入力し、前記第2トランジスタのベースに前記基準電圧を入力すると共に、前記第1トランジスタのコレクタを第1ノードとし、前記第2トランジスタのコレクタを第2ノードとする
ことを特徴とする請求項1に記載の信号処理回路。
The differential amplifier includes a pair of transistors including a first transistor and a second transistor, a first constant current source and a second constant current source respectively connected to emitters of the transistors, and an emitter between the pair of transistors. And a third constant current source and a fourth constant current source respectively connected to the collectors of the pair of transistors.
The voltage of the input signal is input to the base of the first transistor, the reference voltage is input to the base of the second transistor, the collector of the first transistor is a first node, and the collector of the second transistor is The signal processing circuit according to claim 1, wherein the signal processing circuit is a second node.
光ディスクに記録されたデータを再生する光ディスク装置において、
受光面が複数に分割され、前記光ディスクからの反射光を受光して前記受光面の分割数に対応した複数の信号を出力する光電変換部と、
前記複数の信号を合成した入力信号の電圧と基準電圧とをそれぞれ入力し、これらの電圧間の差に応じた電流を差動出力する第1ノード及び第2ノードを有する差動アンプと、
前記第1ノードに第1負荷を介して接続される第1電圧を出力する第1電圧源と、
前記第2ノードに第2負荷を介して接続される第2電圧を出力する第2電圧源と、
前記第1ノード及び前記第2ノードの電圧をそれぞれドライブする出力段と、
を備えたことを特徴とする光ディスク装置。
In an optical disc apparatus for reproducing data recorded on an optical disc,
A light receiving surface is divided into a plurality of portions, a photoelectric conversion unit that receives reflected light from the optical disc and outputs a plurality of signals corresponding to the number of divisions of the light receiving surface;
A differential amplifier having a first node and a second node that respectively input a voltage of an input signal obtained by synthesizing the plurality of signals and a reference voltage, and differentially output a current corresponding to a difference between the voltages;
A first voltage source for outputting a first voltage connected to the first node via a first load;
A second voltage source for outputting a second voltage connected to the second node via a second load;
An output stage for driving the voltages of the first node and the second node, respectively.
An optical disc apparatus comprising:
JP2006291590A 2006-10-26 2006-10-26 Signal processing circuit and optical disk apparatus Expired - Fee Related JP4923953B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006291590A JP4923953B2 (en) 2006-10-26 2006-10-26 Signal processing circuit and optical disk apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006291590A JP4923953B2 (en) 2006-10-26 2006-10-26 Signal processing circuit and optical disk apparatus

Publications (2)

Publication Number Publication Date
JP2008109489A true JP2008109489A (en) 2008-05-08
JP4923953B2 JP4923953B2 (en) 2012-04-25

Family

ID=39442464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006291590A Expired - Fee Related JP4923953B2 (en) 2006-10-26 2006-10-26 Signal processing circuit and optical disk apparatus

Country Status (1)

Country Link
JP (1) JP4923953B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226557A (en) * 1994-02-15 1995-08-22 Hitachi Ltd Electronic circuit and semiconductor device using the same
JPH09289495A (en) * 1996-02-23 1997-11-04 Matsushita Electric Ind Co Ltd Amplifier for burst signal and optical receiving circuit
JPH1027356A (en) * 1996-05-10 1998-01-27 Mitsubishi Electric Corp Signal processor for optical pickup and semiconductor device for optical pickup
JPH10163856A (en) * 1996-11-28 1998-06-19 Fujitsu Ltd Semiconductor integrated circuit and optical transmission module
JP2003133868A (en) * 2001-10-24 2003-05-09 Olympus Optical Co Ltd Wide band differential amplifier circuit
JP2004274148A (en) * 2003-03-05 2004-09-30 Seiko Epson Corp Amplitude limiter circuit and amplifier circuit using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226557A (en) * 1994-02-15 1995-08-22 Hitachi Ltd Electronic circuit and semiconductor device using the same
JPH09289495A (en) * 1996-02-23 1997-11-04 Matsushita Electric Ind Co Ltd Amplifier for burst signal and optical receiving circuit
JPH1027356A (en) * 1996-05-10 1998-01-27 Mitsubishi Electric Corp Signal processor for optical pickup and semiconductor device for optical pickup
JPH10163856A (en) * 1996-11-28 1998-06-19 Fujitsu Ltd Semiconductor integrated circuit and optical transmission module
JP2003133868A (en) * 2001-10-24 2003-05-09 Olympus Optical Co Ltd Wide band differential amplifier circuit
JP2004274148A (en) * 2003-03-05 2004-09-30 Seiko Epson Corp Amplitude limiter circuit and amplifier circuit using the same

Also Published As

Publication number Publication date
JP4923953B2 (en) 2012-04-25

Similar Documents

Publication Publication Date Title
US7470885B2 (en) Photodetector-amplifier circuit and optical pickup device
US7164631B2 (en) Information recording apparatus
JP2004022051A (en) Light receiving amplifier element
US20070108374A1 (en) Photocurrent amplifier circuit and optical pick-up device
JP4475540B2 (en) Optical semiconductor device and optical pickup device
JP4090476B2 (en) Photocurrent amplifier circuit and optical pickup device
JP4923953B2 (en) Signal processing circuit and optical disk apparatus
US7603043B2 (en) Light receiving element circuit and optical disk drive
US7567489B2 (en) Light detector, optical pickup, and optical disc apparatus
JP2007066469A (en) Light receiving element circuit, method of deriving laser light emitting quantity control signal, and optical pickup apparatus
JP2007026487A (en) Photodetector circuit and optical disk device
JP4872685B2 (en) Current-voltage conversion circuit, photodetector circuit, and optical disc apparatus
EP1746588A2 (en) Light receiving element circuit and optical disk device
JP4680118B2 (en) Light receiving amplification circuit and optical pickup
US6154426A (en) Optical pick-up head unit and information record and playback equipment using the optical pick-up head unit
JP3582932B2 (en) Integrated circuit for optical disk pickup
JP2007149260A (en) Light receiving element circuit, optical head device, and optical disk device
JP4347178B2 (en) Gain switching amplifier, light receiving amplifier element and optical pickup element using the same
JP2009038648A (en) Light receiving amplifier circuit for optical pickup, and optical pickup device using it
JP4406708B2 (en) Photodetection device and optical disc device
KR100525232B1 (en) Optical receiver having multi function and optical pick-up apparatus thereof
JP2004071058A (en) Light receiving amplifier circuit and optical pickup device
JP2003077148A (en) Optical recording and reproducing circuit
JP2005100568A (en) Photo-receiving amplifier circuit and optical pickup system
JP2005135553A (en) Optical disk device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees