JPH07226403A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH07226403A JPH07226403A JP6016143A JP1614394A JPH07226403A JP H07226403 A JPH07226403 A JP H07226403A JP 6016143 A JP6016143 A JP 6016143A JP 1614394 A JP1614394 A JP 1614394A JP H07226403 A JPH07226403 A JP H07226403A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- barrier layer
- forming
- thin film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、例えばＭＯＳ型フリ
ップチップＩＣにおいて、その突起状の電極（バンプ）
部の形成工程を改良した半導体装置の製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to, for example, a MOS-type flip chip IC, and its protruding electrodes (bumps)
The present invention relates to a method of manufacturing a semiconductor device with an improved step of forming a portion.
【０００２】[0002]
【従来の技術】半導体基板に対して形成された多数の素
子部からの導出を、突起状の電極によって行わせるフリ
ップチップ構造のＩＣが広く用いられている。この様な
突起電極を有する半導体装置の製造方法としては、例え
ば特開昭５８−１４３５５４号公報等で開示されている
ように従来から広く知られているもので、この種の突起
電極を有する半導体装置は、例えば次のようにして製造
される。2. Description of the Related Art ICs having a flip-chip structure are widely used in which lead-out is performed from a large number of element portions formed on a semiconductor substrate by using protruding electrodes. As a method of manufacturing a semiconductor device having such a protruding electrode, it has been widely known from the past as disclosed in, for example, Japanese Patent Application Laid-Open No. 58-143554, and a semiconductor having such a protruding electrode. The device is manufactured, for example, as follows.
【０００３】まず、半導体基板に対して回路素子が組み
込み形成されているもので、この半導体基板の面に、素
子の接続されるようにしたアルミニウム配線が施され
る。このアルミニウム配線の形成された半導体基板の表
面には、この半導体基板を保護するためのパッシベーシ
ョン膜が形成され、このパッシベーション膜の上にバリ
ア層を形成し、このバリア層の上に銅によって構成した
電極を形成するようにしている。このバリア層としては
例えばＣｒを用いられるが、Ｃｒはパッシベーション膜
を構成するＳｉＮとの密着性がないため（約２０ＭＰ
ａ）、電極はアルミニウム配線との接合のみによって保
持されており、電極の接合強度を充分に得ることが困難
である。First, a circuit element is built in and formed on a semiconductor substrate, and aluminum wiring for connecting the elements is provided on the surface of the semiconductor substrate. A passivation film for protecting the semiconductor substrate is formed on the surface of the semiconductor substrate on which the aluminum wiring is formed, a barrier layer is formed on the passivation film, and copper is formed on the barrier layer. The electrodes are formed. For this barrier layer, for example, Cr is used, but since Cr does not adhere to SiN forming the passivation film (about 20 MP).
a), the electrode is held only by joining with the aluminum wiring, and it is difficult to obtain sufficient joining strength of the electrode.
【０００４】この様な点を考慮して、バリア層にチタン
膜を用いることを考えた。チタン膜はＳｉＮの膜との密
着性がＣｒと比較して約１００倍（約２００ＭＰａ）と
良好であるため、電極の有効接合面積が増加し、電極を
微細化しても強度低下を起こさない。Considering these points, it was considered to use a titanium film for the barrier layer. Since the titanium film has a good adhesion to the SiN film, which is about 100 times (about 200 MPa) better than Cr, the effective bonding area of the electrode increases, and the strength does not decrease even if the electrode is miniaturized.
【０００５】具体的には、半導体基板上にアルミニウム
配線を形成し、さらに電極に対応する部分を露出する状
態でパッベーション膜を形成した後に、チタンの蒸着膜
および銅の蒸着膜によるバリア層を形成し、その後４０
５℃の温度で１５分間水素アニール（１１％の水素を含
む）を実施する。そして、これらの蒸着膜の上に、銅に
よって構成した突起電極を形成し、その表面にはんだを
リフローする。Specifically, an aluminum wiring is formed on a semiconductor substrate, and a passivation film is formed in a state where a portion corresponding to an electrode is exposed, and then a barrier layer made of a titanium vapor deposition film and a copper vapor deposition film is formed. Formed and then 40
Perform a hydrogen anneal (containing 11% hydrogen) for 15 minutes at a temperature of 5 ° C. Then, a bump electrode made of copper is formed on these vapor deposition films, and solder is reflowed on the surface thereof.
【０００６】しかし、この様に突起電極を形成した後、
この電極の取り付け強度を測定するために引張り試験を
行ったところ、はんだ部分で破壊せずに、突起電極の根
本部分で破壊し、特に電極材料が接合されるバリア層で
あるチタンの内部で破壊するＴｉ／Ｔｉ破壊モードが発
生し、９．３２ＭＰａ以下に強度が低下する問題が生じ
た。However, after forming the protruding electrodes in this way,
When a tensile test was performed to measure the attachment strength of this electrode, it broke at the root of the bump electrode without breaking at the solder part, especially inside titanium, which is the barrier layer to which the electrode material is joined. The Ti / Ti breakdown mode occurs and the strength is reduced to 9.32 MPa or less.
【０００７】この半導体製造工程でのアニール工程にお
いて、水素をフォーミングガスとして約１０％前後導入
するようにしているものであるが、このフォーミングガ
スの水素がバリア層のチタンと反応し、ＴｉＨ2 （Ｔｉ
の水素化物）を形成してチタンを脆化させることが原因
である。In the annealing process in this semiconductor manufacturing process, hydrogen is introduced as a forming gas at about 10%. The hydrogen in the forming gas reacts with titanium in the barrier layer to form TiH 2 ( Ti
Hydride) to form embrittlement of titanium.
【０００８】[0008]
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、例えばＭＯＳ型フリップチ
ップＩＣにおいて、その突起状の電極における破壊強度
が確実に向上されて、信頼性が確実に向上されるように
した半導体装置の製造方法を提供しようとするものであ
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above points. For example, in a MOS flip chip IC, the breaking strength of the projecting electrodes is surely improved and the reliability is improved. An object of the present invention is to provide a method for manufacturing a semiconductor device that is surely improved.
【０００９】[0009]
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、素子の形成された半導体基板上に金属
薄膜を形成して前記素子の配線を形成し、前記金属薄膜
上の特定される電極形成領域を残して保護膜を形成す
る。そして、保護膜の形成された前記半導体基板を水素
を含む雰囲気中でアニールし、この水素アニール工程で
アニールされた金属薄膜の電極形成領域を含む領域にバ
リア層を形成して、さらにこのバリア層の形成された半
導体基板を不活性ガス雰囲気中で不活性アニールした
後、金属薄膜の前記電極形成領域上のバリア層上に、電
極材料の接合により電極を形成する。ここで、前記バリ
ア層はチタンを含み構成され、このチタンと電極材料に
関連する銅層が接合される構成とするもので、例えば金
属薄膜をアルミニウムを含んで構成し、この金属薄膜上
にチタン層が接合されるようにバリア層をチタン層と銅
層との積層体で構成し、このバリア層に銅で構成した電
極が接合されるようにする。According to the method of manufacturing a semiconductor device of the present invention, a metal thin film is formed on a semiconductor substrate on which an element is formed to form wiring of the element, and the wiring on the metal thin film is specified. A protective film is formed while leaving the electrode forming region. Then, the semiconductor substrate having the protective film formed thereon is annealed in an atmosphere containing hydrogen, a barrier layer is formed in a region including an electrode formation region of the metal thin film annealed in the hydrogen annealing step, and the barrier layer is further formed. After the semiconductor substrate on which is formed is subjected to inert annealing in an inert gas atmosphere, an electrode is formed by bonding an electrode material on the barrier layer on the electrode formation region of the metal thin film. Here, the barrier layer is configured to include titanium, and the titanium and the copper layer related to the electrode material are bonded to each other. For example, the metal thin film is configured to include aluminum, and the titanium is formed on the metal thin film. The barrier layer is formed of a laminate of a titanium layer and a copper layer so that the layers are joined, and the electrode made of copper is joined to the barrier layer.
【００１０】[0010]
【作用】この様な半導体装置の製造方法によれば、アル
ミニウム配線のための金属薄膜が形成され、その上に保
護膜としてのパッシペーション膜が形成された後に、水
素雰囲気におけるアニールが行われる。半導体素子を製
造する過程において使用されるＸ線や電子線等により発
生するダメージのため、基板のシリコン原子が弾き飛ば
されて欠陥が生じており、シリコンの不斉電子が存在す
る。しかし、ここに水素アニール工程の実施によって水
素を入れて中和することで、素子特性が回復される。ま
た、バリア層が形成された後に不活性ガス雰囲気による
アニールを行うことで、バリア層を構成するチタン中に
剥離モードが発生することがなく、特に電極の根本部で
あるバリア層の特にチタン層の内部での強度が大幅に向
上され、この部分における剥離の発生が確実に防止され
て、電極部強度の信頼性が大きく向上される。According to such a method of manufacturing a semiconductor device, a metal thin film for aluminum wiring is formed, a passivation film as a protective film is formed thereon, and then annealing is performed in a hydrogen atmosphere. Due to damage caused by X-rays, electron beams, etc. used in the process of manufacturing a semiconductor element, silicon atoms on the substrate are repelled and defects occur, and silicon asymmetric electrons exist. However, the device characteristics are restored by adding hydrogen to the film by performing the hydrogen annealing process to neutralize the hydrogen. Further, by performing annealing in an inert gas atmosphere after the barrier layer is formed, a peeling mode does not occur in titanium forming the barrier layer, and particularly the titanium layer of the barrier layer, which is the base of the electrode, is not formed. The strength inside the electrode is significantly improved, the occurrence of peeling at this portion is reliably prevented, and the reliability of the electrode portion strength is greatly improved.
【００１１】ここで、このバリア層を形成した後に従来
と同じく水素アニールを行い、その後に水素を抜くため
に熱処理を行うことが考えられるが、この水素を抜くた
めの熱処理を行うと、バリア層のチタンと銅との相互拡
散が起こって金属間化合物が形成され、結果的に強度低
下を招く。Here, it is conceivable that after forming this barrier layer, hydrogen annealing is performed as in the conventional case, and then heat treatment is performed to remove hydrogen. However, if this heat treatment for removing hydrogen is performed, the barrier layer is formed. Interdiffusion between titanium and copper occurs to form an intermetallic compound, resulting in a decrease in strength.
【００１２】[0012]
【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１は突起電極（バンプ）が形成される前の
工程を示しているもので、まず（Ａ）図で示すようにシ
リコン基板11の主表面部には、拡散等の工程によって半
導体素子12が形成され、この半導体素子12の端子部（図
示せず）に接続されるようにしてアルミニウム配線（Ａ
ｌ−Ｓｉ）13が形成される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the process before the bump electrodes (bumps) are formed. First, as shown in FIG. 1A, the semiconductor element 12 is formed on the main surface portion of the silicon substrate 11 by a process such as diffusion. The aluminum wiring (A) is formed so as to be connected to the terminal portion (not shown) of the semiconductor element 12.
1-Si) 13 is formed.
【００１３】次に、（Ｂ）図で示すように電極導出のた
めの領域を残すように開口14を形成して、このアルミニ
ウム配線13の上に、ＳｉＮ等によるパッシベーション膜
（保護膜）15を形成する。Next, as shown in FIG. 1B, an opening 14 is formed so as to leave a region for leading out an electrode, and a passivation film (protective film) 15 of SiN or the like is formed on the aluminum wiring 13. Form.
【００１４】この様にパッシベーション膜15が形成され
た状態で、水素アリールが実施される。具体的には、温
度４５０℃の水素ガス雰囲気（水素ガス濃度５〜２０
％）中で１５分間のアニールを行う。この水素アニール
によって、半導体素子を製造する過程において生じたダ
メージによる半導体基板の欠陥に基づくシリコンの不斉
電子が、水素を入れることによって中和され、素子特性
が回復される。With the passivation film 15 thus formed, hydrogen aryl is carried out. Specifically, a hydrogen gas atmosphere at a temperature of 450 ° C. (hydrogen gas concentration of 5 to 20)
%) For 15 minutes. By this hydrogen annealing, asymmetric electrons of silicon due to defects in the semiconductor substrate due to damage caused in the process of manufacturing a semiconductor element are neutralized by adding hydrogen, and the element characteristics are restored.
【００１５】パッシベーション膜15が形成され、さらに
水素アニール工程が終了されたならば、（Ｃ）図で示す
ようにこのパッシベーション膜15上に、露出されたアル
ミニウム配線13部を含み、チタンを蒸着してＴｉ膜16を
形成し、さらに銅を蒸着してＣｕ膜17を積層形成する。
すなわち、このＴｉ膜16およびＣｕ膜17によるバリア層
18が形成される。After the passivation film 15 is formed and the hydrogen annealing process is completed, titanium is deposited on the passivation film 15 including the exposed aluminum wiring 13 as shown in FIG. Then, a Ti film 16 is formed, and then copper is vapor-deposited to form a Cu film 17 by lamination.
That is, the barrier layer formed by the Ti film 16 and the Cu film 17
18 is formed.
【００１６】この様にバリア層18が形成されたならば、
窒素、アルゴン、ヘリウム等の不活性ガスの雰囲気で、
４０５℃で１５分間の不活性アニールを行う。この不活
性アニールの工程においては、Ｔｉの脆化が起こらない
範囲である、例えば水素の許容濃度が２０ppm 以下の水
素を含むガス雰囲気によるアニールでもよい。If the barrier layer 18 is formed in this way,
In an atmosphere of inert gas such as nitrogen, argon, helium,
Inert annealing is performed at 405 ° C. for 15 minutes. In this inert annealing step, annealing may be performed in a gas atmosphere containing hydrogen having a hydrogen permissible concentration of 20 ppm or less, which is a range in which Ti does not become brittle.
【００１７】この様にして前工程の終了された基板11に
対して、フリップチッチプとしての突起（バンプ）電極
が形成されるもので、この電極形成工程を図２によって
説明する。In this way, a protrusion (bump) electrode as a flip chip is formed on the substrate 11 on which the previous process is completed. This electrode forming process will be described with reference to FIG.
【００１８】まず、（Ａ）図で示すようにバリア層18の
上に、例えばアクリル系（ＰＭＭＡ系）のフィルムレジ
ストをラミネートするか、あるいは液状レジストをスピ
ンコートした、例えば５０μｍの厚膜レジスト層20を形
成する。このレジスト層20に対しては、形成しようとす
る突起電極の形状に対応して露光し、これを現像するこ
とによりバリア層18の電極形成領域が露出されるように
開口を形成する。この場合、さらにＯ2 アッシングを行
うことによってレジスト残渣を除去する処理を行って、
開口の形状を最適化する。そして、この開口部に対応し
て銅のメッキを施して電極21を形成すると共に、この電
極21の頂部を覆うようにはんだメッキ22を施す。First, as shown in FIG. 1A, a barrier layer 18 is laminated with an acrylic (PMMA) film resist, for example, or a liquid resist is spin-coated, for example, a thick film resist layer of 50 μm. Forming 20. The resist layer 20 is exposed to light corresponding to the shape of the protruding electrode to be formed, and is developed to form an opening so that the electrode forming region of the barrier layer 18 is exposed. In this case, a treatment for removing the resist residue by further performing O 2 ashing is performed,
Optimize the shape of the opening. Then, copper is plated corresponding to the opening to form the electrode 21, and solder plating 22 is applied so as to cover the top of the electrode 21.
【００１９】この様に銅メッキによって電極21が形成さ
れ、さらにはんだメッキ22が施されたならば、（Ｂ）図
で示すように厚膜レジスト層20を剥離液によって除去す
る。そして、（Ｃ）図で示すように、電極21の周囲に露
出されたバリア層18の表面のＣｕ膜をＣｕエッチング
（Ａ−プロセス等）でエッチング除去し、さらにＴｉ膜
を同様にエッチング除去する。このＣｕ膜およびＴｉ膜
のエッチング液は、はんだのエッチング速度よりも大き
いものを選択し、はんだメッキ層22が殆ど侵されないエ
ッチング液が用いられるようにする。After the electrode 21 is formed by copper plating and the solder plating 22 is applied in this way, the thick film resist layer 20 is removed by a stripping solution as shown in FIG. Then, as shown in FIG. 6C, the Cu film on the surface of the barrier layer 18 exposed around the electrode 21 is removed by etching by Cu etching (A-process or the like), and the Ti film is similarly removed by etching. . The etching solution for the Cu film and the Ti film is selected so as to be higher than the etching rate of the solder, so that the etching solution that hardly damages the solder plating layer 22 is used.
【００２０】この様にバリア層18を電極21の形状に合わ
せた状態でエッチング除去したならば、はんだメッキ層
22をリフローしてリフローはんだ221 とし、（Ｃ）図で
示すはんだバンプ（電極）が完成される。If the barrier layer 18 is removed by etching in such a state as to match the shape of the electrode 21, the solder plating layer
22 is reflowed to form reflow solder 221, and the solder bumps (electrodes) shown in FIG.
【００２１】この様にして製造された電極21の強度を測
定すると、１バンプ当り９８±５０ｇとなり、不活性ガ
ス雰囲気によるアニール工程（４０５℃±１０℃、１５
±１分）を採用することにより、その強度が大幅に向上
される。特に、バリア層18のＴｉ膜16の内部に対応する
電極21の根本部における剥離が発生せず、素子特性の変
動もなく回復（最初の水素アニールにより）されてい
る。When the strength of the electrode 21 manufactured in this way is measured, it is 98 ± 50 g per bump, and the annealing step (405 ° C. ± 10 ° C., 15 ° C.) in an inert gas atmosphere is performed.
By adopting (± 1 minute), the strength is significantly improved. In particular, peeling does not occur at the root of the electrode 21 corresponding to the inside of the Ti film 16 of the barrier layer 18, and the element characteristics are recovered (varied by the first hydrogen annealing) without fluctuation.
【００２２】図３はこの様にして製造される半導体装置
のバンプ電極部分の断面構造を模式的に示したもので、
シリコン基板11の面上にアルミニウム配線13が形成さ
れ、この配線13の電極形成領域が開口されるようにして
パッシベーション膜15が形成される。そして、その上に
Ｔｉ膜16およびＣｕ膜17によるバリア層18が形成され、
このバリア層18のＣｕ膜17上にＣｕメッキによる電極21
が形成される。ここで、バリア層18のＴｉ膜17とＳｉＮ
でなるパッシベーション膜15とはＡの部分で接合され、
Ｔｉ膜17とアルミニウム配線13とはＢの部分で接合され
る。FIG. 3 schematically shows the sectional structure of the bump electrode portion of the semiconductor device manufactured in this manner.
Aluminum wiring 13 is formed on the surface of silicon substrate 11, and passivation film 15 is formed so that an electrode forming region of wiring 13 is opened. Then, the barrier layer 18 made of the Ti film 16 and the Cu film 17 is formed thereon,
An electrode 21 formed by Cu plating on the Cu film 17 of the barrier layer 18
Is formed. Here, the Ti film 17 of the barrier layer 18 and SiN
Is bonded to the passivation film 15 made of
The Ti film 17 and the aluminum wiring 13 are joined at the portion B.
【００２３】図４はバリア層とその下地の強度を、バリ
ア層がＴｉ膜によって構成された場合とＣｒによって構
成された場合との比較結果（剪断強度）を示すもので、
バリア層がＣｒで構成された場合と、Ｔｉによって構成
された場合とでは、Ａの部分においてその剪断強度が大
きく相違する。すなわち、バリア層18とパッシベーショ
ン膜15との接合強度が、バリア層18にＴｉに膜16を採用
した場合にはＣｒを採用した場合の約１００倍（約２０
０ＭＰａ）となり、充分な剪断強度が得られて電極21の
強度が確実に向上される。FIG. 4 shows the strengths of the barrier layer and the underlying layer, showing the results of comparison (shear strength) between the case where the barrier layer is made of a Ti film and the case where it is made of Cr.
When the barrier layer is made of Cr and when it is made of Ti, the shear strength in the portion A is significantly different. That is, the bonding strength between the barrier layer 18 and the passivation film 15 is about 100 times (about 20 times) when the film 16 is used for Ti in the barrier layer 18 as compared with the case where Cr is used.
0 MPa), sufficient shear strength is obtained, and the strength of the electrode 21 is surely improved.
【００２４】図５はバリア層18を形成した後のアニール
工程における水素の濃度と電極強度との関係を示すもの
で、水素濃度が増すことによって電極強度は低下する。
しかし、水素濃度が２０ppm の状態では実質的に電極強
度の低下に殆ど影響することがなく、バリア層形成後の
不活性アニールの工程において、不活性ガスに対して２
０ppm 以下の水素が混入されるようにしてもよい。FIG. 5 shows the relationship between the hydrogen concentration and the electrode strength in the annealing step after the barrier layer 18 is formed. As the hydrogen concentration increases, the electrode strength decreases.
However, when the hydrogen concentration is 20 ppm, there is practically no effect on the reduction of the electrode strength, and in the step of the inert annealing after the barrier layer formation, the amount of the inert gas is 2% or less.
Hydrogen of 0 ppm or less may be mixed.
【００２５】[0025]
【発明の効果】以上のようにこの発明に係る半導体装置
の製造方法にあっては、ＭＯＳフリップチップＩＣにお
いて、突起電極（バンプ）の下のバリア層におけるＴｉ
／Ｔｉ剥離モードの発生はアニール時の水素によってＴ
ｉが脆化していることに起因するので、Ｔｉ／Ｃｕによ
るバリア層の蒸着形成後に、窒素ガスまたは不活性ガス
（アルゴン、ヘリウム等）を使用するか、あるいは不活
性ガスに対して２０ppm以下の水素を混入した雰囲気
で、４０５℃で１５分間のアニールを実施することによ
って、Ｔにの脆化が防止する。したがって、電極の強度
が確実に確保されると共に、半導体素子部の電気的特性
の回復も効果的に図れる。As described above, in the method for manufacturing a semiconductor device according to the present invention, in the MOS flip chip IC, the Ti in the barrier layer below the bump electrode (bump) is formed.
The occurrence of the / Ti peeling mode is caused by hydrogen during annealing.
Since i is embrittled, nitrogen gas or an inert gas (argon, helium, etc.) is used after forming the barrier layer by Ti / Cu by vapor deposition, or 20 ppm or less with respect to the inert gas. Embrittlement of T can be prevented by performing annealing at 405 ° C. for 15 minutes in an atmosphere containing hydrogen. Therefore, the strength of the electrodes can be reliably ensured, and the electrical characteristics of the semiconductor element portion can be effectively restored.
【００２６】すなわち、この発明においては素子の電気
的特性を回復させる水素アニールをパッシベーション膜
の形成後に実施し、その後Ｔｉ膜およびＣｕ膜によるバ
リア層の形成後に不活性ガスを使用するか、あるいは２
０ppm 以下の水素が混入された不活性ガスの雰囲気にお
いて不活性アニールを行い、電極強度が確実に確保され
るようにしている。That is, in the present invention, hydrogen annealing for recovering the electrical characteristics of the device is performed after the passivation film is formed, and then an inert gas is used after forming the barrier layer of the Ti film and the Cu film, or 2
Inert annealing is performed in an inert gas atmosphere containing 0 ppm or less of hydrogen to ensure the electrode strength.
【図１】（Ａ）〜（Ｃ）はこの発明の一実施例に係る半
導体の製造方法の、特に突起電極の形成工程の前工程を
順次説明する図。FIG. 1A to FIG. 1C are diagrams sequentially illustrating a pre-process of a method for manufacturing a semiconductor according to an embodiment of the present invention, particularly a process of forming a bump electrode.
【図２】（Ａ）〜（Ｃ）は図１の前工程に続く電極形成
工程を順次説明する図。2A to 2C are diagrams sequentially illustrating an electrode forming process following the previous process of FIG.
【図３】製造された電極部の模式的な断面構成図。FIG. 3 is a schematic sectional configuration diagram of a manufactured electrode part.
【図４】下地にＴｉを使用した場合とＣｒを使用した場
合の電極強度の比較図。FIG. 4 is a comparison diagram of electrode strength when Ti is used as a base and when Cr is used as a base.
【図５】アニール時における雰囲気ガス中の水素濃度と
電極強度との関係を説明する図。FIG. 5 is a diagram illustrating the relationship between the hydrogen concentration in the atmosphere gas and the electrode strength during annealing.
11…シリコン基板、12…素子、13…アルミニウム配線、
14…開口、15…パッシベーション膜、16…Ｔｉ膜、17…
Ｃｕ膜、18…バリア層、20…レジスト、21…電極、22…
はんだメッキ。11 ... Silicon substrate, 12 ... Element, 13 ... Aluminum wiring,
14 ... Opening, 15 ... Passivation film, 16 ... Ti film, 17 ...
Cu film, 18 ... Barrier layer, 20 ... Resist, 21 ... Electrode, 22 ...
Solder plating.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井野 功治 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 伊藤 基樹 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 鈴木 俊夫 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Koji Inno, 1-1, Showa-machi, Kariya city, Aichi Prefecture Nihon Denso Co., Ltd. (72) Inventor Motoki Ito, 1-1, Showa-machi, Kariya city, Aichi prefecture Co., Ltd. (72) Inventor Toshio Suzuki 1-1, Showa-cho, Kariya city, Aichi Nihon Denso Co., Ltd.
Claims (7)
膜を形成し、前記素子の配線を形成する配線層形成工程
と、 前記半導体基板上の前記金属薄膜上の特定される電極形
成領域を残して、前記半導体基板上に保護膜を形成する
保護膜形成工程と、 前記保護膜の形成された前記半導体基板を、水素を含む
雰囲気中でアニールする水素アニール工程と、 前記水素を含む雰囲気でアニールされた前記金属薄膜の
電極形成領域を含む領域にバリア層を形成するバリア層
形成工程と、 前記バリア層の形成された前記半導体基板を不活性ガス
雰囲気中でアニールする不活性アニール工程と、 前記金属薄膜の前記電極形成領域上の前記バリア層上
に、電極材料の接合により電極を形成する電極形成工程
と、 を具備したことを特徴とする半導体装置の製造方法。1. A wiring layer forming step of forming a metal thin film on a semiconductor substrate having an element formed thereon to form wiring of the element, and an electrode formation region specified on the metal thin film on the semiconductor substrate. Remaining, a protective film forming step of forming a protective film on the semiconductor substrate, a hydrogen annealing step of annealing the semiconductor substrate on which the protective film is formed in an atmosphere containing hydrogen, and an atmosphere containing the hydrogen in the atmosphere. A barrier layer forming step of forming a barrier layer in a region including an electrode forming region of the annealed metal thin film; and an inert annealing step of annealing the semiconductor substrate in which the barrier layer is formed in an inert gas atmosphere, An electrode forming step of forming an electrode by bonding an electrode material on the barrier layer on the electrode forming region of the metal thin film, the manufacturing of a semiconductor device comprising: Method.
含むバリア層が形成されるようにした請求項１記載の半
導体装置の製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein in the barrier layer forming step, a barrier layer including a titanium layer is formed.
等の不活性ガスに対して２０ppm 以下の水素が混入され
たガス雰囲気で行われるようにした請求項１記載の半導
体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein the inert annealing step is performed in a gas atmosphere in which hydrogen of 20 ppm or less is mixed with an inert gas such as nitrogen gas.
むバリア層を形成すると共に、前記電極材料は銅によっ
て構成されるようにした請求項１記載の半導体装置の製
造方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein in the barrier layer forming step, a barrier layer including a titanium layer is formed, and the electrode material is made of copper.
膜に接する面にチタン薄膜が設定され、このチタン薄膜
上に銅の薄膜が積層された構成のバリア層が形成される
と共に、前記電極材料は銅によって構成されるようにし
た請求項１記載の半導体層との製造方法。5. In the barrier layer forming step, a titanium thin film is set on a surface in contact with the metal thin film, a barrier layer having a structure in which a copper thin film is laminated on the titanium thin film is formed, and the electrode material is formed. The method for manufacturing a semiconductor layer according to claim 1, wherein is made of copper.
によって構成されるようにした請求項１記載の半導体装
置の製造方法。6. The method of manufacturing a semiconductor device according to claim 1, wherein the metal thin film is made of a material containing aluminum.
ニウムを配線材料による薄膜を形成し、前記素子の配線
を形成する配線層形成工程と、 前記半導体基板上の前記配線薄膜上の特定される電極形
成領域を残して、前記半導体基板上に保護膜を形成する
保護膜形成工程と、 前記保護膜の形成された前記半導体基板を、水素を含む
雰囲気中でアニールする水素アニール工程と、 前記水素を含む雰囲気でアニールされた前記配線薄膜の
電極形成領域を含む領域にチタン層を含むバリア層を形
成するバリア層形成工程と、 前記バリア層の形成された前記半導体基板を不活性ガス
雰囲気中でアニールする不活性アニール工程と、 前記配線薄膜の前記電極形成領域上の前記バリア層上
に、銅からなる電極材料の接合により電極を形成する電
極形成工程と、 を具備したことを特徴とする半導体装置の製造方法。7. A wiring layer forming step of forming a thin film of aluminum as a wiring material on a semiconductor substrate having an element formed thereon to form wiring of the element, and the wiring layer on the semiconductor substrate being specified on the wiring thin film. A protective film forming step of forming a protective film on the semiconductor substrate leaving an electrode forming region; a hydrogen annealing step of annealing the semiconductor substrate having the protective film formed therein in an atmosphere containing hydrogen; A barrier layer forming step of forming a barrier layer containing a titanium layer in a region including an electrode forming region of the wiring thin film annealed in an atmosphere containing the barrier layer in an inert gas atmosphere. An inert annealing step of annealing, and an electrode forming step of forming an electrode by joining an electrode material made of copper on the barrier layer on the electrode forming region of the wiring thin film. Method of manufacturing a semiconductor device characterized by being provided when the.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6016143A JPH07226403A (en) | 1994-02-10 | 1994-02-10 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6016143A JPH07226403A (en) | 1994-02-10 | 1994-02-10 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07226403A true JPH07226403A (en) | 1995-08-22 |
Family
ID=11908282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6016143A Pending JPH07226403A (en) | 1994-02-10 | 1994-02-10 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07226403A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6312830B1 (en) * | 1999-09-02 | 2001-11-06 | Intel Corporation | Method and an apparatus for forming an under bump metallization structure |
-
1994
- 1994-02-10 JP JP6016143A patent/JPH07226403A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6312830B1 (en) * | 1999-09-02 | 2001-11-06 | Intel Corporation | Method and an apparatus for forming an under bump metallization structure |
| US6461954B1 (en) | 1999-09-02 | 2002-10-08 | Intel Corporation | Method and an apparatus for forming an under bump metallization structure |
| DE10084995B4 (en) * | 1999-09-02 | 2008-04-03 | Intel Corporation, Santa Clara | Method and apparatus for forming a structure below a bond metallization |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
| US7863741B2 (en) | Semiconductor chip and manufacturing method thereof | |
| US20090021109A1 (en) | Under bump metal film, method for forming same, and surface acoustic wave device | |
| WO2006070808A1 (en) | Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device | |
| JP3089943B2 (en) | Electrode device for semiconductor device | |
| JP3407839B2 (en) | Method of forming solder bump for semiconductor device | |
| JPH11145174A (en) | Semiconductor and manufacture of the same | |
| JPH07226403A (en) | Manufacture of semiconductor device | |
| TW558782B (en) | Fabrication method for strengthened flip-chip solder bump | |
| JPS6112047A (en) | Manufacture of semiconductor device | |
| JPH06196526A (en) | Manufacture of semiconductor device | |
| JPH02177540A (en) | Semiconductor device | |
| JPS63122248A (en) | Manufacture of semiconductor device | |
| JPS63128648A (en) | Semiconductor device | |
| JP3230909B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2976955B2 (en) | Method for manufacturing semiconductor device | |
| JPH1174298A (en) | Formation of solder bump | |
| JP3265814B2 (en) | Circuit board having bump electrodes | |
| JP2002334897A (en) | Bump structure of semiconductor device and forming method therefor | |
| JP2002237500A (en) | Manufacturing method of semiconductor device | |
| JPH08213401A (en) | Bump electrode and manufacture thereof | |
| JP3720391B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JPH07307345A (en) | Manufacture of bump electrode structure |