JPH0722138B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH0722138B2
JPH0722138B2 JP60214571A JP21457185A JPH0722138B2 JP H0722138 B2 JPH0722138 B2 JP H0722138B2 JP 60214571 A JP60214571 A JP 60214571A JP 21457185 A JP21457185 A JP 21457185A JP H0722138 B2 JPH0722138 B2 JP H0722138B2
Authority
JP
Japan
Prior art keywords
film
boron
heat treatment
semiconductor device
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60214571A
Other languages
Japanese (ja)
Other versions
JPS6276559A (en
Inventor
啓作 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60214571A priority Critical patent/JPH0722138B2/en
Publication of JPS6276559A publication Critical patent/JPS6276559A/en
Publication of JPH0722138B2 publication Critical patent/JPH0722138B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法に係り、特にシリコン層
表面にp型層を形成する工程の改良に関する。
Description: TECHNICAL FIELD OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, and more particularly to improvement of a step of forming a p-type layer on the surface of a silicon layer.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

現在、半導体装置の不純物導入は殆どイオン注入法によ
っている。イオン注入法は導入する不純物量を電気的に
正確に制御することができる、という点で優れている。
Currently, most of the impurities are introduced into semiconductor devices by the ion implantation method. The ion implantation method is excellent in that the amount of impurities to be introduced can be electrically controlled accurately.

しかしながら、ますます素子の微細化が進む半導体装置
において、イオン注入により拡散層を形成する場合、い
くつかの問題がある。第1図に、きわめて浅い拡散層を
形成するために加速エネルギーを低くすると、所謂チャ
ネリング効果が顕著になる。大きい加速エネルギーでイ
オン注入してある程度以上深い拡散層を形成する場合に
は、チャネリング効果の影響がそれほど顕在化しないの
に対し、浅い拡散層を得ようとするとその影響が大きく
現われるためである。第2に、イオン注入した不純物は
熱処理により活性化することが必要であるが、充分に活
性化するためにはある程度以上の温度が必要であり、こ
の熱処理により不純物が再拡散するため、結局余り浅い
拡散層は得られない。第3に、傾斜面に対してイオン注
入することが難しい。例えばMOSダイナミックRAMなどに
おいて、メモリキャパシタの容量増大を図るため、基板
に溝を掘ってその側壁を利用してキャパシタを形成する
ことが提案されている、このような溝側壁にイオン注入
する場合、側壁面が垂直に近い程イオン注入は難しくな
る。
However, there are some problems in forming a diffusion layer by ion implantation in a semiconductor device in which the element is further miniaturized. In FIG. 1, if the acceleration energy is lowered to form an extremely shallow diffusion layer, the so-called channeling effect becomes remarkable. This is because the influence of the channeling effect is not so obvious when ion implantation is performed with a large acceleration energy to form a diffusion layer which is deeper than a certain degree, whereas the influence is largely shown when a shallow diffusion layer is obtained. Second, the ion-implanted impurities need to be activated by heat treatment, but a temperature higher than a certain level is required for sufficient activation, and the impurities are re-diffused by this heat treatment. No shallow diffusion layer can be obtained. Thirdly, it is difficult to ion-implant the inclined surface. For example, in a MOS dynamic RAM or the like, in order to increase the capacity of a memory capacitor, it is proposed to dig a groove in a substrate and use the side wall to form a capacitor. Ion implantation becomes more difficult as the side wall surface becomes closer to vertical.

〔発明の目的〕[Object of the Invention]

本発明は上記した点に鑑みなされたもので、シリコン層
に浅いp型層を制御性良く形成する工程を含む半導体装
置の製造方法を提供することを目的とする。
The present invention has been made in view of the above points, and an object thereof is to provide a method for manufacturing a semiconductor device including a step of forming a shallow p-type layer in a silicon layer with good controllability.

〔発明の概要〕[Outline of Invention]

本発明は、基体のシリコン層にp型層を形成する工程を
有する半導体装置の製造方法において、前記p型層を形
成する工程が、前記シリコン層表面に酸化膜を介してホ
ウ素膜を被着する工程と、熱処理を行なって前記ホウ素
膜と前記酸化膜とを反応させて、ボロン・シリケート・
ガラス膜を形成する第1の熱処理工程と、前記ボロン・
シリケート・ガラス膜上に残存するホウ素膜を除去する
工程と、熱処理を行なって前記ボロン・シリケート・ガ
ラス膜から前記シリコン層にホウ素を固相拡散させる第
2の熱処理工程とからなることを特徴とする。
According to the present invention, in a method of manufacturing a semiconductor device having a step of forming a p-type layer on a silicon layer of a substrate, the step of forming the p-type layer includes depositing a boron film on the surface of the silicon layer via an oxide film. And a heat treatment to react the boron film and the oxide film with each other.
A first heat treatment step for forming a glass film;
The method further comprises a step of removing the boron film remaining on the silicate glass film, and a second heat treatment step of performing heat treatment to solid-phase diffuse boron from the boron silicate glass film into the silicon layer. To do.

ここで、前記第1の熱処理工程は、真空中または不活性
ガス雰囲気中、800〜1100℃で行なわれ、前記第2の熱
処理工程は、真空中または不活性ガス雰囲気中,800〜11
00℃で行なわれることが望ましい。
Here, the first heat treatment step is performed in a vacuum or an inert gas atmosphere at 800 to 1100 ° C., and the second heat treatment step is performed in a vacuum or an inert gas atmosphere at 800 to 11 ° C.
It is desirable to be performed at 00 ° C.

〔発明の効果〕〔The invention's effect〕

本発明の方法でBSG膜を形成すると、後にデータをもっ
て明らかにするように、酸化膜上に形成したホウ礎膜厚
がある程度以上ある場合にはその膜厚によらずBSG膜中
のホウ素濃度が一定にさらに、第1の熱処理後にボロン
・シリケート・ガラス膜上に残存するホウ素膜を除去し
ているので、このBSG膜からの固相拡散を利用して極め
て浅いp型層を制御性よく形成することができる。また
本発明の方法は、固相拡散を利用するものであるため、
イオン注入法では不純物導入が難しい傾斜面に対しても
浅いp型層を容易に形成することができる。従って本発
明はますます素子の微細化が進む各種半導体装置に適用
して大きい効果が得られる。
When the BSG film is formed by the method of the present invention, as will be clarified later by data, when the thickness of the boro-base film formed on the oxide film is more than a certain level, the boron concentration in the BSG film does not depend on the film thickness. Furthermore, since the boron film remaining on the boron-silicate glass film after the first heat treatment is removed constantly, an extremely shallow p-type layer is formed with good controllability by utilizing solid phase diffusion from this BSG film. can do. Further, since the method of the present invention utilizes solid phase diffusion,
With the ion implantation method, a shallow p-type layer can be easily formed even on an inclined surface where it is difficult to introduce impurities. Therefore, the present invention can be applied to various semiconductor devices in which the element is further miniaturized, and a great effect can be obtained.

〔発明の実施例〕Example of Invention

以下本発明の実施例を図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図(a)〜(d)は本発明をMOS型半導体装置に適
用した一実施例の製造工程を示す。周知の工程でn型シ
リコン基板1にフィールド絶縁膜2を形成し、素子形成
領域にゲート絶縁膜となる熱酸化膜3を形成して、その
上に多結晶シリコン膜によるゲート電極4を形成する
((a))。この後ゲート電極4を酸化膜で覆い、ゲー
ト電極側壁にはCVDによる酸化膜5を所定厚み選択的に
形成し、全面にスパッタ蒸着法により100Å以上のホウ
素膜6を被着する((b))。そしてアルゴン雰囲気中
で900℃,30分の熱処理を行い(第1の熱処理工程)、ホ
ウ素と酸化膜を反応させてBSG膜7を形成した後、BSG膜
7上に残存するホウ素膜を、フッ素を含むプラズマ中で
気相エッチングにより除去し、再度アルゴン雰囲気中で
900℃,30分の熱処理を行い(第2の熱処理工程)、BSG
膜7からホウ素を基板1に拡散させてソース,ドレイン
領域となるp型層8,9を形成する((c))。そしてこ
の後BSG膜7をフッ酸溶液でエッチング除去し、CVDによ
る酸化膜10で全面を覆い、コンタクト孔を形成して、Al
膜の蒸着,パターニングによりソース,ドレインのオー
ミック電極11,12を形成する((d))。
1 (a) to 1 (d) show a manufacturing process of an embodiment in which the present invention is applied to a MOS type semiconductor device. A field insulating film 2 is formed on an n-type silicon substrate 1 by a known process, a thermal oxide film 3 serving as a gate insulating film is formed in an element formation region, and a gate electrode 4 made of a polycrystalline silicon film is formed thereon. ((A)). After that, the gate electrode 4 is covered with an oxide film, an oxide film 5 by CVD is selectively formed on the side wall of the gate electrode to a predetermined thickness, and a boron film 6 of 100 Å or more is deposited on the entire surface by a sputter deposition method ((b)). ). Then, heat treatment is performed at 900 ° C. for 30 minutes in an argon atmosphere (first heat treatment step) to react the boron with the oxide film to form the BSG film 7, and then the boron film remaining on the BSG film 7 is treated with fluorine. Removed by gas phase etching in plasma containing, and again in argon atmosphere
Heat treatment at 900 ℃ for 30 minutes (second heat treatment step), BSG
Boron is diffused from the film 7 into the substrate 1 to form p-type layers 8 and 9 which will be source and drain regions ((c)). Then, after that, the BSG film 7 is removed by etching with a hydrofluoric acid solution, the entire surface is covered with a CVD oxide film 10, a contact hole is formed, and Al is formed.
The source and drain ohmic electrodes 11 and 12 are formed by vapor deposition and patterning of the film ((d)).

この実施例によれば、ソース,ドレイン領域となるp型
層8,9を、極めて浅い拡散深さで制御性よく形成するこ
とができる。
According to this embodiment, the p-type layers 8 and 9 to be the source and drain regions can be formed with an extremely shallow diffusion depth with good controllability.

本発明により、浅いp型層が制御性よく形成できること
を、具体的な実験データに基いて以下に明らかにする。
The fact that a shallow p-type layer can be formed with good controllability according to the present invention will be clarified below based on specific experimental data.

第2図は、ホウ素膜厚と得られたp型層の表面抵抗の関
係を測定した結果である。実験は、シリコン基板上に50
Åの熱酸化膜を形成し、この酸化膜上に10〜500Åの範
囲で膜厚を選んだホウ素膜をスパッタ蒸着した試料を作
成した。これらの試料に先ず、900℃,30分の熱処理を加
えてBSG膜を形成した。そして未反応のホウ素膜をフッ
素を含むプラズマ中でエッチング除去し、再度アルゴン
雰囲気中で900℃,30分の熱処理を加え,フッ酸溶液でBS
G膜を除去してシリコン基板の表面抵抗を測定したもの
である。
FIG. 2 shows the results of measuring the relationship between the boron film thickness and the surface resistance of the obtained p-type layer. Experiment 50 on a silicon substrate
A Å thermal oxide film was formed, and a boron film having a film thickness selected in the range of 10 to 500 Å was sputter-deposited on the oxide film to prepare a sample. First, a heat treatment at 900 ° C. for 30 minutes was applied to these samples to form a BSG film. Then, the unreacted boron film is removed by etching in plasma containing fluorine, and heat treatment is again performed in an argon atmosphere at 900 ° C for 30 minutes, and then BS is added with a hydrofluoric acid solution.
The surface resistance of the silicon substrate was measured after removing the G film.

第2図から明らかなように、表面抵抗の値はホウ素膜厚
が50Å以上、特に100Å以上ではホウ素膜厚によらずほ
ぼ一定値を示している。これは、金属ホウ素とシリコン
の熱酸化膜とが反応してBSG膜が形成されるが、得られ
るBSG膜のホウ素濃度は、ホウ素膜厚が一定値以上であ
ればその膜厚に依存せず一定値に保たれて余分のホウ素
はそのままBSG膜上に残存し、気相エッチングによりこ
の残存ホウ素が除去されることを示している。この事実
は、ホウ素膜の被覆性の悪さは殆ど問題にならず、例え
ばシリコン基板の傾斜面に対しても平坦面に対してと同
様にp型層を形成することができることを示唆してい
る。
As is clear from FIG. 2, the surface resistance value is almost constant regardless of the boron film thickness when the boron film thickness is 50 Å or more, particularly 100 Å or more. This is because the BSG film is formed by the reaction between metallic boron and the thermal oxide film of silicon, but the boron concentration of the obtained BSG film does not depend on the film thickness if the boron film thickness is a certain value or more. It is shown that the excess boron is kept at a constant value and remains on the BSG film as it is, and the residual boron is removed by vapor phase etching. This fact suggests that poor coverage of the boron film causes almost no problem, and for example, the p-type layer can be formed on the inclined surface of the silicon substrate as well as on the flat surface. .

第3図は、酸化膜厚とp型層の表面抵抗の関係を、BSG
化の熱処理温度をパラメータとして示したものである。
実験は基本的の先の実験と同様の工程で行なった。即
ち、シリコン基板に熱酸化膜を50〜200Åの範囲で形成
した試料を用意し、それぞれにホウ素膜を200Å蒸着し
て、各試料についてアルゴン雰囲気中で1000℃,950℃,9
00℃で30分の熱処理を行なってBSG膜を形成した。そし
て先の実験と同様に各試料について残留ホウ素を除去
し、再度アルゴン雰囲気中で900℃,30分の熱処理をした
後、BSG膜を除去して表面抵抗を測定した。
Fig. 3 shows the relationship between the oxide film thickness and the surface resistance of the p-type layer by BSG.
The heat treatment temperature for chemical conversion is shown as a parameter.
The experiment was performed in the same steps as the basic previous experiment. That is, prepare a sample in which a thermal oxide film is formed on a silicon substrate in the range of 50 to 200 Å, deposit a boron film at 200 Å on each sample, and 1000 ℃, 950 ℃, 9 ℃ for each sample in an argon atmosphere.
A heat treatment was performed at 00 ° C. for 30 minutes to form a BSG film. Then, as in the previous experiment, residual boron was removed from each sample, heat treatment was again performed at 900 ° C. for 30 minutes in an argon atmosphere, and then the BSG film was removed to measure the surface resistance.

この実験データから、BSG化の熱処理温度によりBSG膜中
のホウ素濃度は変るが、この熱処理温度を一定値に設定
すれば、形成されるp型層のシート抵抗は酸化膜の膜厚
には殆ど影響されないことが分る。
From this experimental data, the boron concentration in the BSG film changes depending on the heat treatment temperature for BSG formation. However, if the heat treatment temperature is set to a constant value, the sheet resistance of the p-type layer formed is almost the same as the oxide film thickness. I know that it is not affected.

第4図は、本発明により得られるp型層のホウ素分布を
イオン注入法による場合と比較して示した結果である。
本発明のデータは第2図のホウ素膜厚200Åの試料のも
のである。またイオン注入法によるデータは、200keVの
加速エネルギーでドーズ量5×1015/cm2のイオン注入を
行い、900℃,60分の熱処理を行なった場合である。
FIG. 4 shows the results of comparing the boron distribution of the p-type layer obtained by the present invention with that by the ion implantation method.
The data of the present invention is for the sample having a boron film thickness of 200 Å shown in FIG. The data obtained by the ion implantation method is the case where ion implantation was performed at an acceleration energy of 200 keV and a dose amount of 5 × 10 15 / cm 2 , and heat treatment was performed at 900 ° C. for 60 minutes.

この結果から明らかなように、本発明の方法により、浅
いホウ素拡散層が得られることが分る。
From this result, it is clear that the method of the present invention can provide a shallow boron diffusion layer.

以上明らかにしたように本発明によれば、極めて浅いp
型拡散層を制御性よく形成することができ、MOS集積回
路等の素子の微細化,高性能化を図ることができる。ま
たイオン注入法では困難であった傾斜面でのp型拡散層
の形成が容易に行なえるため、例えば溝掘り型MOSダイ
ナミックRAMなどに適用して大きい効果が期待される。
As described above, according to the present invention, an extremely shallow p
The type diffusion layer can be formed with good controllability, and miniaturization and high performance of elements such as MOS integrated circuits can be achieved. Further, since it is possible to easily form the p-type diffusion layer on the inclined surface, which is difficult by the ion implantation method, it is expected to be greatly effective when applied to, for example, a trench digging type MOS dynamic RAM.

なお以上では熱処理を全てアルゴン雰囲気中で行なった
が、他の不活性ガス雰囲気中あるいは真空中で熱処理を
行なっても同様の効果が得られる。
Although all the heat treatments are performed in an argon atmosphere in the above, the same effect can be obtained by performing the heat treatments in another inert gas atmosphere or in a vacuum.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)〜(d)は本発明の一実施例によるMOS型
半導体装置の製造工程を示す断面図、第2図は本発明の
方法によるホウ素膜厚と得られるp型層のシート抵抗の
関係を示すデータ、第3図は同じく酸化膜厚と得られる
p型層のシート抵抗の関係を示すデータ、第4図は同じ
くホウ素濃度分布をイオン注入法による場合と比較して
示すデータである。 1……n型シリコン基板、2……フィールド絶縁膜、3
……熱酸化膜、4……ゲート電極、5……CVD酸化膜、
6……ホウ素膜、7……BSG膜、8,9……p型層、10……
CVD酸化膜、11,12……オーミック電極。
1 (a) to 1 (d) are sectional views showing a manufacturing process of a MOS type semiconductor device according to an embodiment of the present invention, and FIG. 2 is a sheet of a boron film thickness and a p-type layer obtained by the method of the present invention. Data showing the relation of resistance, FIG. 3 is data showing the relation between the oxide film thickness and the sheet resistance of the obtained p-type layer, and FIG. 4 is showing the same boron concentration distribution as that obtained by the ion implantation method. Is. 1 ... n-type silicon substrate, 2 ... field insulating film, 3
... thermal oxide film, 4 ... gate electrode, 5 ... CVD oxide film,
6 ... Boron film, 7 ... BSG film, 8, 9 ... P-type layer, 10 ...
CVD oxide film, 11,12 ... Ohmic electrode.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】基体のシリコン層にp型層を形成する工程
を有する半導体装置の製造方法において、前記p型層を
形成する工程は、前記シリコン層表面に酸化膜を介して
ホウ素膜を被着する工程と、熱処理を行なって前記ホウ
素膜と前記酸化膜とを反応させて、ボロン・シリケート
・ガラス膜を形成する第1の熱処理工程と、前記ボロン
・シリケート・ガラス膜上に残存するホウ素膜を除去す
る工程と、熱処理を行なって前記ボロン・シリケート・
ガラス膜から前記シリコン層にホウ素を固相拡散させる
第2の熱処理工程とからなることを特徴とする半導体装
置の製造方法。
1. A method of manufacturing a semiconductor device, comprising a step of forming a p-type layer on a silicon layer of a substrate, wherein the step of forming the p-type layer covers the surface of the silicon layer with a boron film via an oxide film. And a first heat treatment step of reacting the boron film with the oxide film by heat treatment to form a boron-silicate glass film, and boron remaining on the boron-silicate glass film. The step of removing the film and the heat treatment are performed to remove the boron silicate.
A second heat treatment step of solid-phase diffusing boron from a glass film to the silicon layer, the method for manufacturing a semiconductor device.
【請求項2】前記第1の熱処理工程は、真空中または不
活性ガス雰囲気中、800〜1100℃で行なわれ、前記第2
の熱処理工程は、真空中または不活性ガス雰囲気中,800
〜1100℃で行なわれることを特徴とする特許請求の範囲
第1項記載の半導体装置の製造方法。
2. The first heat treatment step is performed at 800 to 1100 ° C. in a vacuum or an inert gas atmosphere, and the second heat treatment step is performed.
The heat treatment process is performed in vacuum or in an inert gas atmosphere at 800
The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed at ˜1100 ° C.
JP60214571A 1985-09-30 1985-09-30 Method for manufacturing semiconductor device Expired - Lifetime JPH0722138B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60214571A JPH0722138B2 (en) 1985-09-30 1985-09-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60214571A JPH0722138B2 (en) 1985-09-30 1985-09-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS6276559A JPS6276559A (en) 1987-04-08
JPH0722138B2 true JPH0722138B2 (en) 1995-03-08

Family

ID=16657918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60214571A Expired - Lifetime JPH0722138B2 (en) 1985-09-30 1985-09-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0722138B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644559B2 (en) * 1987-09-04 1994-06-08 株式会社東芝 Method for manufacturing semiconductor integrated circuit
JP2680448B2 (en) * 1989-11-10 1997-11-19 東芝マイクロエレクトロニクス 株式会社 Radiation resistant semiconductor device manufacturing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4927169A (en) * 1972-07-06 1974-03-11

Also Published As

Publication number Publication date
JPS6276559A (en) 1987-04-08

Similar Documents

Publication Publication Date Title
CA1203642A (en) Method for the manufacture of integrated mos-filed effect transistor circuits in silicon gate technology having diffusion zones coated with silicide as low-impedance printed conductors
JP2706469B2 (en) Method for manufacturing semiconductor device
US4375999A (en) Method of manufacturing a semiconductor device
US4808544A (en) LDD structure containing conductive layer between gate oxide and sidewall spacer
US4403394A (en) Formation of bit lines for ram device
US4791074A (en) Method of manufacturing a semiconductor apparatus
US4764478A (en) Method of manufacturing MOS transistor by dual species implantation and rapid annealing
EP0051500B1 (en) Semiconductor devices
US4354307A (en) Method for mass producing miniature field effect transistors in high density LSI/VLSI chips
US4716451A (en) Semiconductor device with internal gettering region
KR960000177B1 (en) Semiconductor apparatus and manufacturing method thereof
JPS6133253B2 (en)
US5354710A (en) Method of manufacturing semiconductor devices using an adsorption enhancement layer
JPH0722138B2 (en) Method for manufacturing semiconductor device
KR100294131B1 (en) Process for fabricating semiconductor device without separation between silicide layer and insulating layer
KR20040060401A (en) A method for forming a transistor of a semiconductor device
JPH0243336B2 (en)
JPH06140358A (en) Manufacture of semiconductor device
JPS6358823A (en) Manufacture of semiconductor device
KR930003859B1 (en) Manufacturing method of semiconductor device
JP2616034B2 (en) Semiconductor integrated circuit device
JPS5836505B2 (en) Method for manufacturing semiconductor memory device
KR100256246B1 (en) Method of forming gate electrode in semiconductor device
GB2126419A (en) Materials for MOS device gate electrodes
JPH08264482A (en) Method of forming semiconductor device