JPH07212146A - Operational amplifier - Google Patents
Operational amplifierInfo
- Publication number
- JPH07212146A JPH07212146A JP6021903A JP2190394A JPH07212146A JP H07212146 A JPH07212146 A JP H07212146A JP 6021903 A JP6021903 A JP 6021903A JP 2190394 A JP2190394 A JP 2190394A JP H07212146 A JPH07212146 A JP H07212146A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- operational amplifier
- offset
- power supply
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、低電源電圧によって動
作するオペアンプに係り、特に、オフセット及びオフセ
ットドリフトを低減するためのオペアンプの回路構成に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier which operates with a low power supply voltage, and more particularly to a circuit configuration of the operational amplifier for reducing offset and offset drift.
【０００２】[0002]
【従来の技術】従来から、低電源電圧によって動作する
オペアンプとしては、図２に示すようなオペアンプ５１
がある。このオペアンプ５１は、差動入力段に１対のト
ランジスタＱ５１，Ｑ５２を使用し、トランジスタＱ５
２のコレクタとトランジスタＱ５８のベースとが接続さ
れていて、トランジスタＱ５８とＱ５９とはダーリント
ン接続されている。2. Description of the Related Art Conventionally, as an operational amplifier which operates with a low power supply voltage, an operational amplifier 51 as shown in FIG.
There is. This operational amplifier 51 uses a pair of transistors Q51 and Q52 in the differential input stage,
The collector of 2 is connected to the base of the transistor Q58, and the transistors Q58 and Q59 are connected in Darlington.
【０００３】[0003]
【発明が解決しようとする課題】ところが、上記のよう
なオペアンプ５１に外部から帰還をかけて動作させたと
き、トランジスタＱ５１，Ｑ５２のコレクタ電位Ｖｃ5
1，Ｖｃ52は次に示すようになる。However, when the operational amplifier 51 as described above is operated by feedback from the outside, the collector potential Vc5 of the transistors Q51 and Q52 is obtained.
1, Vc52 is as shown below.
【０００４】[0004]
【数１】 Ｖｃ51＝Ｖｂｅ（Ｑ５４）＝１×Ｖｂｅ＝０．７Ｖ Ｖｃ52＝Ｖｂｅ（Ｑ５９）＋Ｖｂｅ（Ｑ５８）＝２×Ｖ
ｂｅ＝１．４Ｖ## EQU1 ## Vc51 = Vbe (Q54) = 1 × Vbe = 0.7V Vc52 = Vbe (Q59) + Vbe (Q58) = 2 × V
be = 1.4V
【０００５】従って、トランジスタＱ５１，Ｑ５２のコ
レクタ・エミッタ電圧Ｖｃｅが異なる。アーリー効果に
より、トランジスタＱ５１，Ｑ５２のコレクタ電流が異
なるので、トランジスタＱ５１，Ｑ５２のベース・エミ
ッタ電圧Ｖｂｅにミスマッチが生じ、それ故、出力Ｖｏ
にオフセットが生じて、オペアンプ５１の利得倍の誤差
になる。また、トランジスタＱ５１，Ｑ５２のコレクタ
出力をＮＰＮトランジスタＱ８のベースで受けている
が、ＮＰＮトランジスタの増幅率ｈFEは温度特性が大き
いので、出力Ｖｏにオフセットドリフトが生じる要因の
一つとなる。Therefore, the collector-emitter voltages Vce of the transistors Q51 and Q52 are different. Since the collector currents of the transistors Q51 and Q52 are different due to the Early effect, a mismatch occurs in the base-emitter voltage Vbe of the transistors Q51 and Q52, and therefore the output Vo
Is offset, resulting in an error of the gain of the operational amplifier 51. Further, although the collector outputs of the transistors Q51 and Q52 are received by the base of the NPN transistor Q8, since the amplification factor h FE of the NPN transistor has a large temperature characteristic, it is one of the factors causing the offset drift in the output Vo.
【０００６】上記問題点を解決するために、オフセット
やオフセットドリフトを低減する回路を付加した場合に
は、オペアンプを動作させる電源電圧の最小値を小さく
することができず、最低電源電圧を上げなければならな
い。In order to solve the above problems, if a circuit for reducing offset and offset drift is added, the minimum value of the power supply voltage for operating the operational amplifier cannot be reduced, and the minimum power supply voltage must be raised. I have to.
【０００７】本発明は、上述した問題点を解決するため
になされたもので、動作させる電源電圧の最小値を上げ
ることなしに、オフセット及びオフセットドリフトを低
減することができるオペアンプを提供することを目的と
する。The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide an operational amplifier capable of reducing offset and offset drift without increasing the minimum value of the power supply voltage to be operated. To aim.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に本発明は、少なくとも２つの信号が入力される差動入
力段を有し、低電源電圧によって動作するオペアンプに
おいて、上記差動入力段に少なくとも１対のトランジス
タを使用し、このトランジスタの各出力端に接続される
負荷を対称にしたものである。In order to achieve the above object, the present invention is an operational amplifier having a differential input stage to which at least two signals are input and which operates with a low power supply voltage. At least one pair of transistors is used for the above, and the load connected to each output terminal of this transistor is symmetrical.
【０００９】[0009]
【作用】上記の構成によれば、少なくとも１対のトラン
ジスタの各出力端に接続される負荷が対称になっている
ので、各トランジスタの出力電位を等しくすることが容
易にでき、こうすることで、各トランジスタのコレクタ
・エミッタ電圧が等しくなり、アーリー効果を無視する
ことができるようになって、各トランジスタに流れるコ
レクタ電流が等しくなる。コレクタ電流が等しいので、
各トランジスタのベース・エミッタ電圧のミスマッチを
抑えることができる。According to the above construction, since the loads connected to the output terminals of at least one pair of transistors are symmetrical, it is easy to make the output potentials of the transistors equal. , The collector-emitter voltage of each transistor becomes equal, and the Early effect can be ignored, and the collector currents flowing through each transistor become equal. Since the collector currents are equal,
The base-emitter voltage mismatch of each transistor can be suppressed.
【００１０】[0010]
【実施例】以下、本発明を具体化した一実施例について
図１を参照して説明する。オペアンプ１は、低電源電圧
Ｖｃｃ，−Ｖｅｅによって動作し、２つの電圧（信号）
Ｖ＋，Ｖ−が入力される差動入力段２と、差動入力段２
に入力された電圧を増幅する増幅段３と、増幅段３によ
って増幅された電圧を出力する出力段４とで構成され
る。差動入力段２は、差動入力としてトランジスタＱ
１，Ｑ２が使用され、トランジスタＱ１，Ｑ２のコレク
タ（出力端）はそれぞれトランジスタＱ６，Ｑ７（負
荷）のベースと接続されている。トランジスタＱ６，Ｑ
７は、何れもコレクタが接地されたＶＰＮＰトランジス
タであり、回路中で対称に配置される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment embodying the present invention will be described below with reference to FIG. The operational amplifier 1 operates with the low power supply voltages Vcc and -Vee, and operates with two voltages (signals).
Differential input stage 2 to which V + and V- are input, and differential input stage 2
It is composed of an amplifying stage 3 for amplifying the voltage inputted to the output stage and an output stage 4 for outputting the voltage amplified by the amplifying stage 3. The differential input stage 2 uses a transistor Q as a differential input.
1 and Q2 are used, and the collectors (output ends) of the transistors Q1 and Q2 are connected to the bases of the transistors Q6 and Q7 (load), respectively. Transistors Q6, Q
Reference numeral 7 is a VPNP transistor whose collector is grounded, and is arranged symmetrically in the circuit.
【００１１】トランジスタＱ１，Ｑ２のコレクタ出力
は、トランジスタＱ３，Ｑ４，Ｑ５より構成されるカレ
ント・ミラー回路により単一出力へ変換され、増幅段３
に入力される。なお、トランジスタＱ４，Ｑ５のエミッ
タには、それぞれ抵抗Ｒ１，Ｒ２が接続されている。ま
た、出力段４からは増幅された電圧Ｖｏが出力される。
出力段４には、定電流源Ｉ１を有し、トランジスタＱ１
３，Ｑ１４でなるミラー回路が含まれる。The collector outputs of the transistors Q1 and Q2 are converted into a single output by the current mirror circuit composed of the transistors Q3, Q4 and Q5, and the amplification stage 3
Entered in. The resistors R1 and R2 are connected to the emitters of the transistors Q4 and Q5, respectively. Further, the amplified voltage Vo is output from the output stage 4.
The output stage 4 has a constant current source I1 and a transistor Q1.
A mirror circuit of Q3 and Q14 is included.
【００１２】トランジスタＱ１，Ｑ２のコレクタ電位Ｖ
ｃ1 ，Ｖｃ2 は次に示すようになる。Collector potential V of transistors Q1 and Q2
c1 and Vc2 are as follows.
【００１３】[0013]
【数２】 Ｖｃ1 ＝Ｖｂｅ（Ｑ４）＋Ｖｂｅ（Ｑ３）−Ｖｂｅ（Ｑ６）≒０．７Ｖ Ｖｃ2 ＝Ｖｂｅ（Ｑ９）＋Ｖｂｅ（Ｑ８）−Ｖｂｅ（Ｑ７）≒０．７Ｖ## EQU00002 ## Vc1 = Vbe (Q4) + Vbe (Q3) -Vbe (Q6) .apprxeq.0.7V Vc2 = Vbe (Q9) + Vbe (Q8) -Vbe (Q7) .apprxeq.0.7V
【００１４】従って、トランジスタＱ１，Ｑ２のコレク
タ・エミッタ電圧Ｖｃｅが等しくなり、アーリー効果が
キャンセルできるので、トランジスタＱ１，Ｑ２に流れ
るコレクタ電流も等しくなる。コレクタ電流が等しくな
るので、トランジスタＱ１，Ｑ２のベース・エミッタ電
圧Ｖｂｅのミスマッチが小さくなる。従って、トランジ
スタＱ１，Ｑ２のコレクタ電位Ｖｃ1 ，Ｖｃ2 が等しく
なるように回路構成することにより、オフセットを低減
できる。Therefore, the collector-emitter voltages Vce of the transistors Q1 and Q2 become equal and the Early effect can be canceled, so that the collector currents flowing through the transistors Q1 and Q2 also become equal. Since the collector currents become equal, the mismatch between the base-emitter voltage Vbe of the transistors Q1 and Q2 becomes small. Therefore, the offset can be reduced by configuring the circuit so that the collector potentials Vc1 and Vc2 of the transistors Q1 and Q2 are equal.
【００１５】また、トランジスタＱ１，Ｑ２の各コレク
タ出力を、コレクタ接地のＶＰＮＰトランジスタＱ６，
Ｑ７のベースでそれぞれ受けているが、ＰＮＰトランジ
スタの増幅率ｈFEはＮＰＮトランジスタの増幅率ｈFEよ
りも温度特性が小さいので、オフセットドリフトが軽減
できる。なお、このオペアンプ１を使用するとき、電源
電圧Ｖｃｃは、常温の場合、Ｖｃｃ＝±０．８Ｖ程度ま
で動作可能であるので、このオペアンプ１は、低電源電
圧動作のオペアンプ１として使用することができる。ま
た、ＶＰＮＰトランジスタＱ６，Ｑ７はＬＰＮＰであっ
てもよい。図１中で、抵抗Ｒ１，Ｒ２はなくてもよい。
以上述べたオペアンプ１の回路構成により、動作させる
電源電圧の最小値を上げることなしに、オフセット及び
オフセットドリフトを低減することができる。The collector outputs of the transistors Q1 and Q2 are connected to the collector-grounded VPNP transistor Q6.
Q7 are respectively received at the base of it, the amplification factor h FE of the PNP transistor is the temperature characteristics than the amplification factor h FE of the NPN transistor is small, the offset drift can be reduced. When the operational amplifier 1 is used, the power supply voltage Vcc can operate up to about Vcc = ± 0.8 V at room temperature. Therefore, the operational amplifier 1 can be used as the low power supply voltage operational amplifier 1. it can. Further, the VPNP transistors Q6 and Q7 may be LPNPs. In FIG. 1, the resistors R1 and R2 may be omitted.
With the circuit configuration of the operational amplifier 1 described above, offset and offset drift can be reduced without increasing the minimum value of the power supply voltage to be operated.
【００１６】[0016]
【発明の効果】以上のように本発明によれば、トランジ
スタの各出力端に接続される負荷を対称にするので、各
トランジスタの出力電位が等しくなるように容易に回路
構成することができ、各トランジスタのコレクタ・エミ
ッタ電圧が等しくなり、各トランジスタのベース・エミ
ッタ電圧にミスマッチが生じにくくなる。従って、オペ
アンプを動作させる電源電圧の最小値を上げることな
く、オフセットを小さくすることができ、誤差の少ない
オペアンプが得られる。また、各トランジスタの出力負
荷に、温度特性の小さいトランジスタを使用することに
より、オフセットドリフトを抑えることができる。As described above, according to the present invention, since the loads connected to the respective output terminals of the transistors are made symmetrical, it is possible to easily configure the circuit so that the output potentials of the respective transistors become equal to each other. The collector-emitter voltage of each transistor becomes equal, and the base-emitter voltage of each transistor is less likely to be mismatched. Therefore, the offset can be reduced without increasing the minimum value of the power supply voltage for operating the operational amplifier, and an operational amplifier with less error can be obtained. Further, offset drift can be suppressed by using a transistor having a small temperature characteristic as the output load of each transistor.
【図１】本発明の一実施例によるオペアンプの内部回路
図である。FIG. 1 is an internal circuit diagram of an operational amplifier according to an embodiment of the present invention.
【図２】従来のオペアンプの内部回路図である。FIG. 2 is an internal circuit diagram of a conventional operational amplifier.
１ オペアンプ ２ 差動入力段 Ｑ１，Ｑ２，Ｑ６，Ｑ７ トランジスタ 1 operational amplifier 2 differential input stage Q1, Q2, Q6, Q7 transistor
Claims (1)
入力段を有し、低電源電圧によって動作するオペアンプ
において、 上記差動入力段に少なくとも１対のトランジスタを使用
し、このトランジスタの各出力端に接続される負荷を対
称にしたことを特徴とするオペアンプ。1. An operational amplifier which has a differential input stage to which at least two signals are input and which operates with a low power supply voltage, wherein at least one pair of transistors is used in the differential input stage, and each output of this transistor is used. An operational amplifier characterized in that the loads connected to the ends are symmetrical.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02190394A JP3380927B2 (en) | 1994-01-20 | 1994-01-20 | Operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02190394A JP3380927B2 (en) | 1994-01-20 | 1994-01-20 | Operational amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212146A true JPH07212146A (en) | 1995-08-11 |
| JP3380927B2 JP3380927B2 (en) | 2003-02-24 |
Family
ID=12068072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02190394A Expired - Fee Related JP3380927B2 (en) | 1994-01-20 | 1994-01-20 | Operational amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3380927B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009201119A (en) * | 1996-03-19 | 2009-09-03 | Semiconductor Components Industries Llc | Low voltage operational amplifier and method |
| JP2015035683A (en) * | 2013-08-08 | 2015-02-19 | 新日本無線株式会社 | Operational amplifier |
-
1994
- 1994-01-20 JP JP02190394A patent/JP3380927B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009201119A (en) * | 1996-03-19 | 2009-09-03 | Semiconductor Components Industries Llc | Low voltage operational amplifier and method |
| JP2015035683A (en) * | 2013-08-08 | 2015-02-19 | 新日本無線株式会社 | Operational amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3380927B2 (en) | 2003-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0058448B1 (en) | Transconductance amplifier | |
| JPH08250941A (en) | Low-distortion differential amplifier circuit | |
| US5389894A (en) | Power amplifier having high output voltage swing and high output drive current | |
| US4336502A (en) | Amplifier with input stage differential amplifying circuit | |
| JP2622321B2 (en) | High frequency cross junction folded cascode circuit | |
| US5162751A (en) | Amplifier arrangement | |
| US5132640A (en) | Differential current amplifier circuit | |
| JP3544954B2 (en) | Differential amplifier circuit, mixer circuit and variable gain amplifier circuit | |
| US4315221A (en) | Switching circuit | |
| JP3380927B2 (en) | Operational amplifier | |
| JPS6313571B2 (en) | ||
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US4267521A (en) | Compound transistor circuitry | |
| US4123723A (en) | Transistor amplifier circuit | |
| JPH04369105A (en) | Amplifier | |
| JPS6221070Y2 (en) | ||
| JPH0773170B2 (en) | Differential amplifier circuit | |
| JPH1079656A (en) | Current switching type switch circuit | |
| JP2600239B2 (en) | amplifier | |
| SU1259472A1 (en) | Operational amplifier | |
| JP3349334B2 (en) | Differential amplifier | |
| JPH03196279A (en) | Operational amplifier | |
| JPH046130B2 (en) | ||
| JPH10341119A (en) | Differential amplifier circuit | |
| JP2759156B2 (en) | Amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |