JPH07211860A - Formation of capacitance - Google Patents
Formation of capacitanceInfo
- Publication number
- JPH07211860A JPH07211860A JP35085693A JP35085693A JPH07211860A JP H07211860 A JPH07211860 A JP H07211860A JP 35085693 A JP35085693 A JP 35085693A JP 35085693 A JP35085693 A JP 35085693A JP H07211860 A JPH07211860 A JP H07211860A
- Authority
- JP
- Japan
- Prior art keywords
- capacitances
- capacitance
- unit
- composite
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、LSI技術における
キャパシタンスの形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming capacitance in LSI technology.
【0002】[0002]
【従来の技術】通常、LSIの製造は、回路図面をCA
Dを用いて設計する段階と、この回路図面を縮小してマ
スクを製造し、このマスクのパターンをシリコンウェハ
に焼き付ける段階とから構成される。2. Description of the Related Art Normally, when manufacturing an LSI, a
It comprises a step of designing using D, a step of reducing the circuit diagram to manufacture a mask, and a step of printing the pattern of the mask on a silicon wafer.
【0003】従来、このようなLSI技術において容量
の異なるキャパシタンスを形成する場合には、複数の単
位キャパシタンスを形成し、容量に応じた個数だけ単位
キャパシタンスを接続して複合キャパシタンスを構成す
る方法が一般的に用いられている。例えば、単位キャパ
シタンスの2倍容量の複合キャパシタンスを形成する場
合には、単位キャパシタンスを2個接続した面積のキャ
パシタンスを形成し、4倍容量の場合には単位キャパシ
タンスの4倍の面積を有するキャパシタンスを形成す
る。Conventionally, in the case of forming capacitances having different capacities in such LSI technology, a method of forming a plurality of unit capacitances and connecting a plurality of unit capacitances corresponding to the capacities to form a composite capacitance is generally used. It is used for. For example, in the case of forming a complex capacitance having twice the unit capacitance, a capacitance having an area in which two unit capacitances are connected is formed, and in the case of quadruple capacitance, a capacitance having an area four times the unit capacitance is formed. Form.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、形成されるキャパシタンスの大きさ
はその容量に応じて異なることとなるため、多数のキャ
パシタンスをまとめて配置したい場合にはキャパシタン
ス自身や配線のレイアウトが複雑になるという問題があ
る。However, in the above-mentioned conventional method, the size of the formed capacitance is different depending on the capacitance, and therefore when it is desired to arrange a large number of capacitances together, the capacitances themselves should be arranged. There is a problem that the wiring layout becomes complicated.
【0005】このような問題を解決するため、多数のキ
ャパシタンスを形成する場合に、単位キャパシタンスを
正方配列で二次元の行列として多数配置し、これらの単
位キャパシタンスを必要な数だけ接続して複数の複合キ
ャパシタンスを形成する方法が提案されている。In order to solve such a problem, when forming a large number of capacitances, a large number of unit capacitances are arranged in a two-dimensional matrix in a square array, and a plurality of unit capacitances are connected to form a plurality of unit capacitances. Methods have been proposed for forming complex capacitances.
【0006】ただし、上記の方法で複合キャパシタンス
を形成する際に、行列上の一定の区域の単位キャパシタ
ンスをまとめて単一の複合キャパシタンスとして接続し
て用いると、単位キャパシタンスの容量に行列上の区域
によるバラツキがあった場合に、そのバラツキが複合キ
ャパシタンスの精度に直接影響し、同一行列上の単位キ
ャパシタンスを接続して形成される複数の複合キャパシ
タンスの容量比が誤差を含む可能性がある。However, when the unit capacitances of a certain area on the matrix are collectively connected and used as a single composite capacitance when the composite capacitance is formed by the above method, the unit capacitance is divided into the areas on the matrix. If there is a variation due to, the variation directly affects the accuracy of the composite capacitance, and the capacitance ratio of the plurality of composite capacitances formed by connecting the unit capacitances on the same matrix may include an error.
【0007】[0007]
【発明の目的】この発明は、上述した従来技術の課題に
鑑みてなされたものであり、二次元の行列として配置さ
れた多数の単位キャパシタンスを接続して複合キャパシ
タンスを形成する方法において、単位キャパシタンスの
容量に行列上の区域によるバラツキがあった場合にも、
このバラツキが複合キャパシタンスの容量比に与える影
響を低減することができるキャパシタンス形成方法の提
供を目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and in a method of connecting a plurality of unit capacitances arranged as a two-dimensional matrix to form a composite capacitance, Even if there is variation in the capacity of the
An object of the present invention is to provide a capacitance forming method capable of reducing the influence of this variation on the capacitance ratio of the composite capacitance.
【0008】[0008]
【課題を解決するための手段】この発明にかかるキャパ
シタンス形成方法は、上記の目的を達成させるため、行
列内の近接する範囲内の単位キャパシタンスを、異なる
複合キャパシタンスの構成要素として振分けて用いるこ
とを特徴とする。In order to achieve the above-mentioned object, the capacitance forming method according to the present invention divides and uses unit capacitances in adjacent ranges in a matrix as components of different composite capacitances. Characterize.
【0009】[0009]
【実施例】以下、この発明にかかるキャパシタンス形成
方法の実施例を説明する。Embodiments of the capacitance forming method according to the present invention will be described below.
【0010】図1は、実施例1のキャパシタンス形成方
法により形成されたLSI上のキャパシタンスの回路図
である。この例では、36個の単位キャパシタンス1,
1,…が6×6の二次元正方行列として形成されてい
る。単位キャパシタンス1,1…の単一の平面形状は面
取りされた正方形である。FIG. 1 is a circuit diagram of a capacitance on an LSI formed by the capacitance forming method of the first embodiment. In this example, 36 unit capacitances 1,
1, ... Are formed as a 6 × 6 two-dimensional square matrix. The single plane shape of the unit capacitances 1, 1 ... Is a chamfered square.
【0011】配線2,2…は、行列の両側と各列の間と
に図中の縦方向となる列方向に配設されている。両端の
配線は、両側の列の単位キャパシタンスを1つおきに3
つ接続しており、列間に設けられた配線は、その両側の
列の単位キャパシタンスを互い違いに6つ接続してい
る。The wirings 2, 2, ... Are arranged in the column direction, which is the vertical direction in the figure, on both sides of the matrix and between each column. For the wiring on both ends, every other unit capacitance on both sides should be 3
The wiring provided between the columns alternately connects six unit capacitances of the columns on both sides of the wiring.
【0012】破線内のAに示す接続では、端子a,bに
それぞれ18個づつの単位キャパシタンスが接続され、
形成される2つの複合キャパシタンスの容量比は1:1
となる。In the connection indicated by A in the broken line, 18 unit capacitances are connected to the terminals a and b, respectively,
The capacitance ratio of the two composite capacitances formed is 1: 1.
Becomes
【0013】また、破線内のBに示す配線をAに代えて
用いれば、端子c,d,eにそれぞれ12個づつの単位
キャパシタンスが接続され、形成される3つの複合キャ
パシタンスの容量比は1:1:1となる。If the wiring shown by B in the broken line is used instead of A, 12 unit capacitances are connected to the terminals c, d and e, respectively, and the capacitance ratio of the three composite capacitances formed is 1. It becomes: 1: 1.
【0014】なお、この図では、キャパシタンスの一方
の端子に接続される配線のみを示している。他方の配線
も同様にして接続されるが、用途によって、例えば複数
の複合キャパシタンスの一端が共通電位に保持される場
合には、他方の配線については全ての単位キャパシタン
スに共通とすることもできる。In this figure, only the wiring connected to one terminal of the capacitance is shown. The other wiring is also connected in the same manner, but depending on the application, for example, when one end of a plurality of composite capacitances is held at a common potential, the other wiring may be common to all unit capacitances.
【0015】図1の例では、形成される複合キャパシタ
ンスの容量比が1:1となるよう単位キャパシタンスを
接続しているが、例えば、12:24、9:27のよう
に接続することもできるし、さらには9:26のように
接続して使用しない単位キャパシタンスが存在してもよ
い。In the example of FIG. 1, the unit capacitances are connected so that the capacitance ratio of the formed composite capacitance is 1: 1, but they may be connected as 12:24 and 9:27, for example. However, there may be a unit capacitance that is not used by being connected as in 9:26.
【0016】図1に示すように、行列内の近接する範囲
内の単位キャパシタンスを、異なる複合キャパシタンス
の構成要素として振分けて用いることにより、単位キャ
パシタンスの容量が区域によるバラツキを有する場合に
も、このバラツキによる影響を分散して低減させること
ができる。As shown in FIG. 1, by using unit capacitances in adjacent ranges in a matrix distributed as components of different complex capacitances, even if the capacitances of the unit capacitances vary depending on the area, The influence of variations can be dispersed and reduced.
【0017】図2は、実施例2のキャパシタンス形成方
法により形成されたLSI上のキャパシタンスを示す。
この例では、6×6の二次元行列として配列した単位キ
ャパシタンス1,1,…を図中縦方向の列毎に接続し、
隣り合う列を異なる複合キャパシタンスとして構成し、
それぞれ18個の単位キャパシタンスを端子a,bに接
続して2つの複合キャパシタンスを形成している。FIG. 2 shows the capacitance on the LSI formed by the capacitance forming method of the second embodiment.
In this example, unit capacitances 1, 1, ... Arranged as a 6 × 6 two-dimensional matrix are connected for each column in the vertical direction in the figure,
Configure adjacent columns as different complex capacitances,
Eighteen unit capacitances are respectively connected to terminals a and b to form two composite capacitances.
【0018】図3は、実施例3のキャパシタンス形成方
法により形成されたLSI上のキャパシタンスを示す。
この例では、6×6の二次元行列として配列した単位キ
ャパシタンス1,1,…を複数の列に亙って階段状に接
続し、かつ、隣接する配線を異なる端子a,bに接続し
てそれぞれ18個の単位キャパシタンスを接続した2つ
の複合キャパシタンスを形成している。FIG. 3 shows the capacitance on the LSI formed by the capacitance forming method of the third embodiment.
In this example, unit capacitances 1, 1, ... Arranged as a 6 × 6 two-dimensional matrix are connected in a staircase pattern over a plurality of columns, and adjacent wirings are connected to different terminals a, b. Two composite capacitances are formed by connecting 18 unit capacitances each.
【0019】なお、上記の3つの実施例では、いずれも
6×6の行列として単位キャパシタンスを配列している
が、配列の個数はこれに限られず、4×10、10×8
等、どのような大きさの行列であってもこの発明を同様
に適用することができる。In each of the above three embodiments, the unit capacitances are arranged as a 6 × 6 matrix, but the number of arrangements is not limited to this, and 4 × 10, 10 × 8.
The present invention can be similarly applied to any size matrix.
【0020】[0020]
【発明の効果】以上説明したように、この発明によれ
ば、行列内の近接する範囲内の単位キャパシタンスを、
異なる複合キャパシタンスの構成要素として振分けて用
いることにより、単位キャパシタンスの容量に区域によ
るバラツキがあった場合にも、その影響を低減すること
ができ、正確な容量比を持つ複合キャパシタンスを形成
することができる。As described above, according to the present invention, the unit capacitances in the adjacent ranges in the matrix are
Even if the capacitance of the unit capacitance varies depending on the area, it is possible to reduce the influence by distributing and using it as the component of different complex capacitances, and it is possible to form a complex capacitance having an accurate capacitance ratio. it can.
【図1】 この発明の実施例1にかかるキャパシタンス
形成方法により形成されたLSI上のキャパシタンスの
回路図である。FIG. 1 is a circuit diagram of a capacitance on an LSI formed by a capacitance forming method according to a first embodiment of the present invention.
【図2】 実施例2にかかるキャパシタンス形成方法に
より形成されたLSI上のキャパシタンスの回路図であ
る。FIG. 2 is a circuit diagram of a capacitance on an LSI formed by a capacitance forming method according to a second embodiment.
【図3】 実施例3にかかるキャパシタンス形成方法に
より形成されたLSI上のキャパシタンスの回路図であ
る。FIG. 3 is a circuit diagram of a capacitance on an LSI formed by a capacitance forming method according to a third embodiment.
1 単位キャパシタンス 2 配線 a,b 端子 1 unit capacitance 2 wiring a, b terminals
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 誠 東京都世田谷区北沢3−5−18 鷹山ビル 株式会社鷹山内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Makoto Yamamoto 3-5-18 Kitazawa, Setagaya-ku, Tokyo Takayama Building Takayamauchi Co., Ltd.
Claims (2)
スを二次元的な行列として多数形成し、該単位キャパシ
タンスを複数接続して複数の複合キャパシタンスを形成
するキャパシタンス形成方法において、 前記行列内の近接する範囲内の単位キャパシタンスを、
異なる複合キャパシタンスの構成要素として振分けて用
いることを特徴とするキャパシタンス形成方法。1. A capacitance forming method for forming a plurality of unit capacitances of a predetermined shape as a two-dimensional matrix in an LSI, and connecting a plurality of the unit capacitances to form a plurality of composite capacitances, wherein the matrix capacitances are close to each other. The unit capacitance within the range,
A method for forming a capacitance, characterized by using the components as components of different complex capacitances.
面取りされた長方形であることを特徴とする請求項1に
記載のキャパシタンス形成方法。2. The plane shape of the unit capacitance is
The method of claim 1, wherein the capacitance is a chamfered rectangle.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05350856A JP3116985B2 (en) | 1993-12-28 | 1993-12-28 | LSI |
CN94116422A CN1109404C (en) | 1993-09-20 | 1994-09-19 | Computational circuit |
US08/468,762 US5617053A (en) | 1993-06-17 | 1995-06-06 | Computational circuit |
US08/468,421 US5565809A (en) | 1993-09-20 | 1995-06-06 | Computational circuit |
US08/650,909 US5708384A (en) | 1993-09-20 | 1996-05-17 | Computational circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05350856A JP3116985B2 (en) | 1993-12-28 | 1993-12-28 | LSI |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07211860A true JPH07211860A (en) | 1995-08-11 |
JP3116985B2 JP3116985B2 (en) | 2000-12-11 |
Family
ID=18413358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05350856A Expired - Fee Related JP3116985B2 (en) | 1993-06-17 | 1993-12-28 | LSI |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3116985B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040228A (en) * | 1996-06-07 | 2000-03-21 | Yozan, Inc. | Capacitance-forming method |
JP2006228803A (en) * | 2005-02-15 | 2006-08-31 | Matsushita Electric Ind Co Ltd | Arranging structure of mim type capacitive element |
DE102008021564A1 (en) * | 2008-04-30 | 2009-11-05 | Advanced Micro Devices, Inc., Sunnyvale | Semiconductor device with analog circuit with multiple components with less mismatch |
JP2016046323A (en) * | 2014-08-20 | 2016-04-04 | 株式会社デンソー | Semiconductor device |
WO2016139857A1 (en) * | 2015-03-04 | 2016-09-09 | ソニー株式会社 | Analog-digital converter, solid-state imaging device, and electronic apparatus |
JP2017175146A (en) * | 2017-05-02 | 2017-09-28 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
-
1993
- 1993-12-28 JP JP05350856A patent/JP3116985B2/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040228A (en) * | 1996-06-07 | 2000-03-21 | Yozan, Inc. | Capacitance-forming method |
JP2006228803A (en) * | 2005-02-15 | 2006-08-31 | Matsushita Electric Ind Co Ltd | Arranging structure of mim type capacitive element |
US8179659B2 (en) * | 2005-02-15 | 2012-05-15 | Panasonic Corporation | Placement configuration of MIM type capacitance element |
DE102008021564A1 (en) * | 2008-04-30 | 2009-11-05 | Advanced Micro Devices, Inc., Sunnyvale | Semiconductor device with analog circuit with multiple components with less mismatch |
DE102008021564B4 (en) * | 2008-04-30 | 2016-01-28 | Globalfoundries Inc. | Integrated circuit with multiple circuit elements with less mismatch |
JP2016046323A (en) * | 2014-08-20 | 2016-04-04 | 株式会社デンソー | Semiconductor device |
WO2016139857A1 (en) * | 2015-03-04 | 2016-09-09 | ソニー株式会社 | Analog-digital converter, solid-state imaging device, and electronic apparatus |
CN106464264A (en) * | 2015-03-04 | 2017-02-22 | 索尼公司 | Analog-digital converter, solid-state imaging device, and electronic apparatus |
JPWO2016139857A1 (en) * | 2015-03-04 | 2017-12-14 | ソニー株式会社 | Analog-digital converter, solid-state imaging device, and electronic equipment |
US10237507B2 (en) | 2015-03-04 | 2019-03-19 | Sony Corporation | Analog-to-digital converter, solid-state imaging apparatus, and electronic apparatus |
CN106464264B (en) * | 2015-03-04 | 2020-09-18 | 索尼公司 | Analog-digital converter, solid-state imaging device, and electronic apparatus |
JP2017175146A (en) * | 2017-05-02 | 2017-09-28 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3116985B2 (en) | 2000-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5117277A (en) | Semiconductor integrated circuit device with improved connection pattern of signal wirings | |
JPH0480538B2 (en) | ||
JPH07211860A (en) | Formation of capacitance | |
US7612984B2 (en) | Layout for capacitor pair with high capacitance matching | |
US4745307A (en) | Semiconductor integrated circuit with a programmable logic array | |
US5734583A (en) | Capacitance forming method | |
JP3281234B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
US4575744A (en) | Interconnection of elements on integrated circuit substrate | |
JP3913489B2 (en) | Semiconductor device | |
JP2940036B2 (en) | Semiconductor integrated circuit device | |
JPH0795590B2 (en) | Semi-custom semiconductor integrated circuit design method | |
JPH0230163A (en) | Master-slice type semiconductor integrated circuit and its manufacture | |
JPH01220843A (en) | Master slice integrated circuit | |
JPS5824950B2 (en) | semiconductor logic circuit device | |
JP2652948B2 (en) | Semiconductor integrated circuit | |
JPH0669418A (en) | Semiconductor device | |
JPH04368175A (en) | Master slice lsi | |
JPS5936942A (en) | Semiconductor integrated circuit | |
JPS6074547A (en) | Semiconductor integrated circuit | |
JPH02192165A (en) | Array system semiconductor integrated circuit | |
JPS61141152A (en) | Master slice type integrated circuit | |
JP2002016143A (en) | Semiconductor integrated circuit and its design method | |
JPH048948B2 (en) | ||
JPS6248042A (en) | Master/slice type semiconductor integrated circuit | |
JPH0563080A (en) | Semiconductor integrated device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071006 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20081006 |
|
LAPS | Cancellation because of no payment of annual fees |