JPH07201140A - ディジタル信号記録伝送方法 - Google Patents
ディジタル信号記録伝送方法Info
- Publication number
- JPH07201140A JPH07201140A JP952395A JP952395A JPH07201140A JP H07201140 A JPH07201140 A JP H07201140A JP 952395 A JP952395 A JP 952395A JP 952395 A JP952395 A JP 952395A JP H07201140 A JPH07201140 A JP H07201140A
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- recording
- error detection
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、上記課題を解決し、バースト
エラーに対する訂正能力が向上するディジタル信号の記
録伝送方法を提供することにある。 【構成】距離の異なる複数のブロックに記録されるディ
ジタルデータ群から生成される第１の誤り検出訂正符号
と、アドレス情報と所定数個のディジタルデータまたは
第１の誤り検出訂正符号から生成される第２の誤り検出
訂正符号により２重に符号化することにより達成され
る。 【効果】一定遅延を与える場合に対して、少ないメモリ
容量で第１の誤り検出訂正符号の遅延量を大きくでき、
さらに、アドレス情報の誤り検出能力が向上するため、
バーストエラーに対する訂正能力が向上する。
エラーに対する訂正能力が向上するディジタル信号の記
録伝送方法を提供することにある。 【構成】距離の異なる複数のブロックに記録されるディ
ジタルデータ群から生成される第１の誤り検出訂正符号
と、アドレス情報と所定数個のディジタルデータまたは
第１の誤り検出訂正符号から生成される第２の誤り検出
訂正符号により２重に符号化することにより達成され
る。 【効果】一定遅延を与える場合に対して、少ないメモリ
容量で第１の誤り検出訂正符号の遅延量を大きくでき、
さらに、アドレス情報の誤り検出能力が向上するため、
バーストエラーに対する訂正能力が向上する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はディジタル信号を記録再
生する装置に係り、特に誤り検出訂正符号を分散させる
構成で生成および記録するインターリーブ回路に用いて
好適なディジタル信号の記録伝送方法に関する。 【０００２】 【従来の技術】従来のディジタル信号記録再生装置は、
特開昭５８−１８７０３９号公報記載のように、入力さ
れる各データ間にブロック単位の遅延によるインターリ
ーブを施して記録再生する方法がとられている。これは
ディジタルオーディオテープレコーダのような装置では
高密度記録を行うため、その結果バースト性のエラーが
増大するがこれをランダムエラーに変換し、誤り検出訂
正符号の効果を高めるとともに誤り訂正不能となった場
合に対しても、その前後のデータが同時に誤りとならな
いようにして、この正しい両データの平均値データで近
似補間することを目的としている。このようにオーディ
オ信号やビデオ信号の場合は誤りデータを平均値補間し
たとしても、Ｄ／Ａ変換されて出力する信号では聴覚上
あるいは視覚上それほど支障はない。ところがフロッピ
ーディスクのようにデータレコーダとして使用されるよ
うなディジタル信号の記録再生装置では、データ１ビッ
トの誤りがあっても致命的な欠陥となるため、誤り検出
もれや誤訂正は存在してはならず、もちろん平均値補間
などのデータを変換してしまうような方法は使用できな
い。そこでテープレコーダなどでは絶対的に誤り発生回
数を低減するため記録密度を低くしてエラーレートを低
減させる方法が一般的である。 【０００３】この様な従来技術の一例として特開昭５９
−８４３０５号公報に記載されるような静止画情報を専
用のフロッピーディスクに記録する電子カメラ（スチル
カメラまたはビデオフロッピー）システムを用いて画像
の代わりにディジタルデータを記録する場合において述
べる。 【０００４】図２は電子カメラのデータ記録のための記
録フォーマットである。図中（ａ）はフレーム構成を示
し、１フレームは１２８ブロックから構成されるととも
に、２１はヘッド接触開始位置に相当し、マージンとし
てバースト信号等が記録される。またＩＤ部は入力され
る信号以外の制御信号を付加する領域である。（ｂ）は
１ブロックの構成を示しており、Ｓｙｎｃは同期信号、
ＢＡはブロックアドレスおよびサブコード、ＣＲＣはＢ
Ａ部の誤り検出を行うパリティ符号である。ＰＣＭｄａ
ｔａ領域は入力されるデータを３２サンプル（１サンプ
ルは８ビットで全２５６ビット）に分散し、Ｃ1，Ｃ2は
ＰＣＭｄａｔａの誤り検出および訂正を行うための第１
および第２の符号を記録する領域で、たとえばリードソ
ロモン符号等が生成されて記録される。２２はビデオフ
ロッピーディスクとよばれる磁気シートであり、図中２
３〜２６に示すような４セクタに分割して記録する方法
がとられる。 【０００５】図３は従来のインターリーブによるメモリ
マップである。図中ＢＬＯＣＫは図２に示した１ブロッ
ク構成と対応しており、Ｓはサブコード等、所定の冗長
符号を記録する領域、Ｄは入力されるＰＣＭデータの記
録領域、Ｃ1，Ｃ2は第１および第２の誤り検出訂正符号
による冗長パリティ符号を記録する領域である。従来の
インターリーブでは、入力される時系列順の各データに
それぞれ同一の遅延を与えて同図矢印Ｂに示した位置に
各々記憶する。また矢印Ｂに位置するデータから第２の
符号Ｃ2を生成して上記同一の遅延による矢印Ｑの位置
に記憶する。さらに第１の符号Ｃ1は矢印Ａに位置する
ＰＣＭデータおよび符号Ｃ2から生成し、矢印Ｐで示し
た様に矢印Ａと同一ブロック上に記憶する。ここで各ブ
ロックの同期信号から符号Ｃ1までを矢印Ａ，Ｐの順で
かつブロック番号の順に従って読みだし記録する。した
がって入力される時系列データおよび符号Ｃ2は矢印
Ｂ，Ｑで示したようなブロックごとに遅延されたインタ
ーリーブがかかることになり、またＣ1は１ブロックで
完結して生成、記録されることになる。 【０００６】上記従来の技術によるインターリーブを施
した記録方法では、２点の課題があげられる。第１は重
ね書きによるアフターレコーディングを行った際の消え
残りによる誤りの誤検出、誤訂正が発生すること。第２
は予め決められたメモリ領域内で一定遅延のインターリ
ーブによる訂正符号の生成を行うことによるメモリ容量
との不整合あるいは訂正能力の劣化である。以下この課
題について詳細に説明する。 【０００７】図４は上記第１の課題を説明する図で、図
中ａ，ｂは各フレーム信号中のブロックおよびそのブロ
ック番号である。ここで（ａ）は正常な状態で信号が記
録される位置関係を示しており、磁気シートの回転に応
じて生じるＴＡＣ1パルスで挾まれた位置Ｔに記録され
る。また（ａ）の様に記録されている上から重ね書きに
よってアフターレコーディングを行った場合に、しかも
ＴＡＣ2パルスが同図（ｂ）のように本来記録される位
置Ｔからずれた場合を考える。この時アフターレコーデ
ィング後の信号は同図（ｃ）のようになり、Ｅで示した
部分はアフターレコーディング信号（ｂ）の終了部にあ
たるため、古いブロックデータａ125，ａ126が誤りにな
ったとする。この時ａ127，ａ128は古いデータではある
がブロック完結形で生成、記録されたＣ1符号によるチ
ェックを行った場合、誤りとはならない。また再生時に
おいては同図（ｃ）のパルスＲＰのように、本来記録さ
れる領域Ｔより前後ともマージンをとったＲの領域でデ
ータ検出が行われるため、（ｂ）のようにアフターレコ
ーディングが行われると、データはＴ領域にあるｂ3，
ｂ4，…，ｂ128，ａ125，ａ126，ａ127，ａ128の１２８
個が新しく記録されたデータとして取り扱われることに
なる。この結果、ａ125，ａ126が誤りとなっている場
合、誤りと判断されていないｂ3〜ｂ128およびａ127，
ａ128の各データにより誤りデータａ125，ａ126の誤り
訂正が行われることになり誤訂正が発生してしまうこと
になる。したがって、従来の装置では記録が終了した際
に同図（ｄ）の斜線部に示したようなアフターレコーデ
ィングマージンとして一定の期間無信号を記録するため
の回路および装置が必要であった。 【０００８】次に第２の課題を説明する。ディジタル記
録装置においては前述したようなブロック単位で完結す
る誤り訂正符号Ｃ1が付加されるが、さらに効果的な訂
正能力を得るために、これらにクロスした斜交の系列で
第２の誤り訂正符号Ｃ2が付加されることが多い。この
場合隣接するデータ間の遅延をより大きくすることでバ
ースト性のエラーに対する訂正能力を向上させる効果が
得られる。しかしながら遅延を大きくすればするほど必
要となるメモリ容量も大きくなる。ここで一定ブロック
数から構成されるフレーム内でＣ2符号を完結させる場
合等においてはメモリの容量が一定に決められるため、
この領域内でより大きな遅延を与えてやれば最大の効果
が発揮できることになる。ところが従来のように一定の
遅延で隣接するデータの距離ｄを大きくする時、たとえ
ば１フレームが１２８ブロックで構成され、Ｃ2符号が
３６サンプルから生成される場合は、１２８／３６以下
の最大の整数は３となり、隣接するデータの距離ｄは３
ブロックとなる。しかしながらｄを３で一定にすると３
６×３＝１０８ブロックとなって最大１２８ブロックの
分散に対して効率良く分散したことにはならず、それだ
けバーストエラーに対する訂正能力が薄れることになっ
てしまう。 【０００９】 【発明が解決しようとする課題】本発明の目的は、上記
課題を解決し、バーストエラーに対する訂正能力が向上
するディジタル信号の記録伝送方法を提供することにあ
る。 【００１０】 【課題を解決するための手段】上記目的は、ディジタル
データ群に第１の冗長符号を付加して第１の誤り検出訂
正符号を構成し、所定数個の前記ディジタルデータまた
は第１の冗長符号に第２の冗長を付加して第２の誤り検
出訂正符号を構成し、所定数個の前記ディジタルデータ
または第１の冗長符号と第２の冗長符号とでブロックを
構成し、ブロックを複数個単位で１フレームを構成して
記録するディジタル信号記録伝送方法において、ブロッ
クには、少なくともブロックの順序を識別するアドレス
情報を付加し、第１の誤り検出訂正符号は、それぞれ異
なるブロックに記録されるディジタルデータ群と、ディ
ジタルデータ群から生成される複数個の第１の冗長符号
により構成し、第２の誤り検出訂正符号は、アドレス情
報と所定数個のディジタルデータまたは第１の冗長符号
と第２の冗長により構成し、第１の誤り検出訂正符号を
構成するディジタルデータ群および複数個の第１の冗長
符号が分散して記録される隣接データの任意のブロック
間の距離を、少なくとも１箇所以上は異なるように配置
して、例えば第１の距離をｄ1、第２の距離をｄ2として
記録することにより達成される。 【００１１】 【作用】これにより、第１の誤り検出訂正符号の隣接す
るデータ間の遅延が、一定遅延量を与えた場合に換算し
て（ｄ1＋ｄ2）／２となり、ｄ1とｄ2の値を最適に設定
すれば、一定遅延を与える場合に対して、少ないメモリ
容量で遅延量を大きくでき、バーストエラーに対する訂
正能力が向上する。 【００１２】さらに、第２の誤り検出訂正符号にブロッ
クのアドレス情報を含めることにより、アドレス情報の
誤り検出能力が向上し、バーストエラーによりブロック
のアドレスを誤って検出してしまうことを防止できる。 【００１３】 【実施例】以下本発明の一実施例を図１により説明す
る。 【００１４】図１（ａ）は誤り検出訂正符号生成あるい
はインターリーブのためのメモリーマップで、（ｂ）は
その一部の拡大図であり、図２（ｂ）のブロック構成と
対応して示している。ここで入力された時系列のディジ
タルデータは矢印Ａ’で示した順でメモリーマップ上黒
丸Ｗ1〜Ｗ32で示した位置に順次記憶されてゆくものと
すると、同図中白丸Ｄ1〜Ｄ3で示した位置のデータ３２
個から矢印Ｂ’の順でＣ2符号ｑ0〜ｑ3が生成され、図
示した位置に記憶される。ここでＣ2符号が生成される
データＤ1〜Ｄ32の記憶位置、および生成されたＣ2符号
ｑ0〜ｑ3の記憶位置は隣り合うデータ間の遅延ブロック
距離ｄが交互にｄ＝３，ｄ＝４となるような非線形の形
となっている。またＣ1符号Ｐ0〜Ｐ3を生成するデータ
は図中黒丸Ｗ0〜Ｗ32およびＣ2符号Ｑ0〜Ｑ3の３７個
で、矢印Ａ’の順により生成されるとともに（ｂ）に示
したＰ0〜Ｐ3の位置すなわちｄ’＝１の関係となるよう
な遅延のかかった位置に記憶される。このように記憶さ
れたデータを磁気シートに記録するために読みだす順番
を図中矢印Ａ’の順とする。つまり図１（ｂ）において
第ｎ番目のブロックに示したように、Ｓｙｎｃ，Ｗ0，
Ｓ，Ｐ，Ｗ1〜Ｗ32，Ｑ0〜Ｑ3，Ｐ0，Ｐ1’，Ｐ2’，Ｐ
3’の順とする。この結果はすなわち入力された時系列
なデータはインターリーブをかけることなく、入力した
順で読みだし記録する。また、Ｃ2符号についてはｄ＝
３，ｄ＝４の非線形インターリーブを施し、４シンボル
のＣ1符号Ｐ0〜Ｐ3についてはＣ2符号生成のための遅延
ブロック距離ｄの最小値であるｄ＝３以下となるように
それぞれ隣り合うブロック間距離ｄ’＝１となるスクラ
ンブルをかけた状態で記録するもので、４ブロックでＣ
1符号が完結するようになっている。 【００１５】このような方法で記録する場合は、アフタ
ーレコーディングマージンを設けることなく前述した問
題点が解決できる。次にその様子を図５により説明す
る。 【００１６】図５において図４と同一符号は同一の意味
を持った同一内容を表すものである。ここでＴＡＣ2パ
ルスがずれた状態でアフターレコーディングを行い、消
え残りブロックａ125〜ａ126が生じた際、（ただしａ
125，ａ126は誤りブロックとする）ＴＡＣ2パルスがず
れた分を検出してＴ’の領域でＣ1符号チェックを行っ
た場合、たとえばｂ126ブロック中のデータＷ0〜Ｗ32，
Ｑ0〜Ｑ3，および同図（ｄ）のＰ4，Ｐ5，Ｐ6，Ｐ7のデ
ータによるＣ1チェックではすべてのデータに誤りがな
ければ正しいデータとして判断される。しかしＴＡＣ2
パルスのずれ分を検出補正する回路および装置を設けて
いない場合、ＴＡＣ2がずれていないものとしてＣ1チェ
ックを行うため、Ｔ”の領域のデータを用いてＣ1によ
る誤り検出を行うことになる。たとえばａ127ブロック
中のデータＷ0〜Ｗ32とＱ0〜Ｑ3およびＰ8’，Ｐ9’，
Ｐ10”，Ｐ11”によるチェックではＷ0〜Ｗ32とＱ0〜Ｑ
3およびＰ8’，Ｐ9’は消え残りの古いデータであり、
Ｐ10”，Ｐ11’はアフターレコーディングによって重ね
書きされた新しいデータであるため、当然Ｃ1チェック
では誤りが検出されることになる。同様にａ128ブロッ
クについても誤りと判断される。すなわちＥ2領域では
全ての誤りデータと判断されることにより誤りの誤検
出、および誤訂正は起こりえないだけでなく、連続的に
誤りブロックとなるＥ2領域を検出し、Ｔ領域からのず
れ分を正しく補正したＴ領域のデータを用いてチェック
することが可能である。 【００１７】図６は本発明による他の一実施例である図
６において図１と同一符号は同一意味を持った同一内容
を表すものである。ここでＣ2符号ｑ0〜ｑ3は遅延ブロ
ック距離ｄ＝８としたインターリーブとし、Ｃ2生成の
ためのＤ1〜Ｄ16のデータおよびＤ17〜Ｄ32についても
ｄ＝３とする非線形な生成順位である。また、隣り合う
Ｃ2符号ｑ0，ｑ1，ｑ2，ｑ3の遅延ブロック間距離はｄ
＝８としたことにより、４シンボルの隣りあうＣ1符号
ｐ0，ｐ1，ｐ2，ｐ3の各遅延ブロック間距離はｄ’＝２
とできるものである。この実施例においてはＣ1符号が
７ブロックで完結するため、アフターレコーディングマ
ージンを６ブロック長とった回路構成の装置と同等の効
果を有することになる。 【００１８】図７は本発明による他の一実施例であり、
図１と同一符号は同一意味を持った同一内容を表すもの
である。ここで入力される時系列のディジタルデータは
矢印Ａ’で示した順でメモリーマップ上黒丸Ｗ1〜Ｗ32
で示した位置に順次記憶されてゆくものとすると、同図
中黒丸Ｗ1〜Ｗ32で示した位置のデータおよび仮定され
たＣ2符号データＱ0〜Ｑ3の３７個から矢印Ａ’の順に
よりＣ1符号Ｐ0〜Ｐ3が生成され、黒丸で図示した位置
に記憶される。またＣ2符号は図中白丸で図示した位置
の矢印Ｂ’の順、すなわちＤ1〜Ｄ16，ｄ17〜Ｄ32およ
びＣ1符号Ｐ0〜Ｐ3の３７個から新しくＣ2符号を生成
し、図中白丸ｑ0〜ｑ3の位置に記憶する。ここでＣ2符
号を生成するためのデータＤ1〜Ｄ16およびＤ17〜Ｄ32
は隣り合うデータ間の遅延ブロック距離はｄ＝３で、ま
たＰ0〜Ｐ3はｄ＝４とするとともに生成されたｑ0〜ｑ3
のデータもｄ＝４とするものである。さらにこのように
記憶されたデータにおいてＣ2符号Ｑ0〜Ｑ3およびＣ1符
号Ｐ0〜Ｐ3については、同図（ｂ）のｑ0〜ｑ3およびｐ
0〜ｐ3のように遅延ブロック間距離ｄ’＝１でスクラン
ブルをかけて記憶し、磁気シートに記録するために読み
だす順番はたとえば同図（ｂ）の第ｎ番目のブロックに
ついて示すと、Ｓｙｎｃ，Ｓ，Ｐ，Ｗ1〜Ｗ32，Ｑ0，Ｑ
1，Ｑ2，Ｑ3，Ｐ0，Ｐ1，Ｐ2，Ｐ3の順とする。この結
果入力されるＰＣＭデータについてはインターリーブを
かけることなく時系列で出力され、Ｃ1およびＣ2符号に
ついては非線形インターリーブがかかることになる。 【００１９】次に本発明を実現するディジタル信号記録
再生装置のディジタル信号処理回路の一実施例を図８お
よび図９を用いて説明する。図８は記録系を構成する回
路のブロック図で、１はＡ／Ｄ変換器、２はサブコード
の入力インターフェース、３はブロックアドレスおよび
ＩＤコード生成回路、４はパリティ生成回路、５はメモ
リ、６はメモリのアドレスコントロール回路、７はＣ2
符号生成回路、８はＣ1符号生成回路、９はタイミング
クロック生成回路、１０は変調回路である。ここでアナ
ログ信号が入力端子Ａから、またサブ信号が入力端子Ｂ
から入力されると、アナログ信号はＡ／Ｄ変換器１によ
りディジタル信号に変換するとともに１ブロックを構成
するデータがそろうごとにブロックアドレスおよびＩＤ
コードをブロックアドレス、ＩＤコード生成回路３によ
り生成する。さらに生成されたブロックアドレスおよび
ＩＤコードからパリティたとえばＣＲＣ符号等をパリテ
ィ生成回路４により生成する。またＡ／Ｄ変換器の出力
であるディジタル信号は時系列にメモリ５に記憶し、こ
のメモリ内のデータを読みだしてＣ2符号およびＣ1符号
をＣ2符号生成回路７およびＣ1符号生成回路８により生
成し、メモリ５に記憶させる。このときＣ2符号および
Ｃ1符号生成のためのデータ読みだし順序あるいは、生
成した符号をメモリ５に記憶するときのアドレスは、た
とえば図１、図６、図７の例で示したような順序となる
ようにアドレスコントロール回路６を制御してメモリ５
からデータを読みだし、変調回路１０により同期信号を
付加するとともにディジタル変調を施して出力端子Ｏか
ら出力し、たとえば磁気フロッピーディスク等の記録媒
体に記録する。なお、タイミングクロック生成回路９は
各回路で必要とするタイミングクロックを発生する回路
である。 【００２０】図９は同装置の再生系を構成する回路のブ
ロック図で、１１はデータストローブ回路、１２は同期
信号検出保護回路、１３は復調回路、１４はパリティチ
ェック回路、１５はメモリ、１６はメモリのアドレスコ
ントロール回路、１７はＣ1符号復調回路、１８はＣ2符
号復号回路、１９はタイミングクロック発生回路、２０
はＤ／Ａ変換器である。同図において記録媒体に記録さ
れた信号を再生した信号を入力端子ＩＮへ入力し、デー
タストローブ回路１１により各信号の“１”あるいは
“０”の判別を行うとともにその間隔を判別してもとの
矩形波の記録変調波系に整形する。この矩形波パターン
から同期信号検出保護回路１２により同期信号パターン
を検出し、フレーム同期をかけてデータストローブ回路
１１の出力を復調回路１３によりディジタル復調を行っ
てもとのディジタル信号を得る。次にパリティーチェッ
ク回路１４によりブロックアドレスおよびＩＤコードの
符号誤りを検出するとともに復調されたディジタルデー
タはジッタ成分等を吸収して、メモリ１５に記憶させ
る。さらに、このメモリ１５に記憶したデータを読みだ
してＣ1符号の復号をＣ1復号回路１７により行い、誤り
検出をするとともにＣ2復号回路１８でＣ2符号の復号を
おこなって、誤り検出および訂正をおこなってメモリ１
５に記憶されていた誤りデータを訂正し置換するととも
に、Ｄ／Ａ変換器２０によってもとのアナログ信号に変
換して出力端子ＯＵＴから出力する。なおタイミングク
ロック生成回路は各回路で必要とするタイミングあるい
はクロックを生成し、供給するものである。 【００２１】以下に図８で示した、本発明によるインタ
ーリーブを実現するメモリのアドレスコントロール回路
の動作および回路の一実施例を図１０、図１１に従い説
明する。図１０は本発明の一実施例を示した図１の方法
に対応したメモリマップであり、図１１はこのメモリア
ドレスを生成するアドレスコントロール回路である。図
１０の枠内の数字は各データを記憶するためのアドレス
を示しており、本実施例はいったんメモリに記憶させた
ＰＣＭデータ、ＩＤ、サブコード、Ｃ1、Ｃ2をフロッピ
ーディスクへの記録のためにメモリからデータを読みだ
す際のアドレスを０から１ビットずつカウントアップに
より生成できるように設計した例である。ここで入力さ
れるＰＣＭデータは１フレーム（３２バイト×１２８ブ
ロック）単位となる様制御されており、記憶するアドレ
スは図１０でアドレスが３，４，５，…，３，４，４
６，４７，…，７７，８９，…，１２０，…，５４９５
のように、ＰＣＭｄａｔａ領域を順次埋めてゆくように
図１１のＰＣＭデータ書き込みアドレス生成用ＲＯＭ６
７，６８で上記アドレスを生成する。ここでＡＤＲ．Ｒ
ＯＭ２は３，４，５，…，３４の３２個アドレスデータ
を出力し、ＯＦＦＳＥＴ．ＲＯＭ２はブロックが変わる
ごとにそのオフセット量として０，４３，８６，１２
９，…なるデータを出力して加算器７５で加算すること
によりＰＣＭｄａｔａ領域に示したアドレスを生成する
ものである。なおＲＯＭのアドレスを指定しているカウ
ンタ６４、６２は３２分周および１２８分周カウンタで
データ数とブロック番号をそれぞれカウントするカウン
タである。ＰＣＭｄａｔａ領域に１フレーム分のデータ
がすべて記憶された後、ＩＤを生成し、アドレスの０，
１，２，４３，４４，４５，８６，…，５４６１，５４
６２，５４６３に順次記憶する。この動作を図１１の３
分周カウンタ６３によりＩＤ，ｐａｒｉｔｙ書き込みア
ドレス生成用ＲＯＭ６８から０，１，２，４３，４，４
５，…を読みだし、ブロック数カウンタＣＮＴ128によ
りＩＤ，ｐａｒｉｔｙ書き込みアドレス生成用オフセッ
トＲＯＭ６７から０，４３，８６，１２９，…を読みだ
して加算することにより実現する。 【００２２】次にＣ2符号生成のために図１矢印Ｂ’で
示した順すなわち図１０でアドレス３，１３４，３０
７，…の順で３２個のメモリアドレスをＣ2生成用デー
タ読みだしアドレスおよびＣ2データ書き込みアドレス
生成用ＲＯＭ７２およびＣ2生成用データ読みだしアド
レスおよびＣ2データ書き込みアドレス生成用オフセッ
トＲＯＭ７１により各アドレスを生成してデータを読み
だし、４個のＣ2符号Ｑ0，Ｑ1，Ｑ2を生成した後さらに
ＲＯＭ７１，７２により図１で示した所定のアドレスを
生成して記憶する。最後に上記手順で記憶したブロック
アドレス、ＰＣＭデータ、Ｃ2符号を用いてＣ1符号を生
成する。すなわち、４１分周カウンタ６６とブロック数
カウンタ６２で、Ｃ1生成用データ読みだしアドレスお
よびＣ1データ書き込みアドレス生成用ＲＯＭ７３，７
４を駆動し、両ＲＯＭを加算器７５で加算することによ
り所定のアドレス０，３，４，５，…，３７，３８を生
成して各データを読みだし、４個のＣ1符号Ｐ0，Ｐ1，
Ｐ2，Ｐ3を生成してさらにＲＯＭ７３，７４および加算
器６２によりアドレス３９，４０，４１，４２を生成
し、この位置に記憶する。以上で冗長符号を含む１フレ
ームデータ全てが埋め尽くされたことになり、この時５
５０４分周カウンタ６１により０，１，２，…，５５０
４までのカウント値をそのままアドレスとしてメモリか
らデータを読みだし、フロッピーディスクに記録すれば
図１で示した本発明のインターリーブが実現できる。 【００２３】なお図１１でＭＰＸは上記各動作を行うタ
イミングで指定したアドレスが出力される様にＳｅｌｅ
ｃｔ信号で切り替える５入力１出力のマルチプレクサで
あり、このＳｅｌｅｃｔ信号および各動作を行うために
必要なクロックＳＣＫ0〜ＳＣＫ4は図８で示したタイミ
ングクロック生成回路９により生成するものである。ま
た図１１で実現するアドレス生成回路はたとえば大容量
ＲＯＭ１個で実現することもできる。図１２はその回路
図で７７はカウンタ、７９は大容量ＲＯＭまたはＰＬＡ
等のデコーダ機能を有する回路、５はメモリである。こ
こでＲＯＭ７９は図１０、図１１で説明した動作および
アドレスデータを順次出力する様に設計されており、カ
ウンタ７７によりまずＰＣＭデータの記憶のためのアド
レス（１３ｂｉｔ×３２ｗｏｒｄ×１２８Ｂｌｏｃｋ＝
５３．２４８ｋｂｉｔ）、次にＩＤ記憶のためのアドレ
ス（１３ｂｉｔ×３ｗｏｒｄ×１２８Ｂ１ｏｃｋ＝４．
９９２ｋｂｉｔ）、Ｃ2生成のための各読みだしおよび
生成したＣ2符号の記憶用のアドレス（１３ｂｉｔ×
（３２＋４）ｗｏｒｄ×１２８Ｂｌｏｃｋ＝６６．５６
ｋｂｉｔ）、Ｃ1生成のための各データ読みだしおよび
生成したＣ1符号の記憶ようのアドレス（１３ｂｉｔ×
（３７＋４）ｗｏｒｄ×１２８Ｂｌｏｏｋ＝６８．２２
４ｋｂｉｔ）を出力するため、以上２４．１２８ｋバイ
ト以下の容量であればよい。このＲＯＭ７９により所定
のアドレスを生成してＰＣＭデータ、ＩＤ，Ｃ2，Ｃ1符
号をメモリに記憶させ、冗長符号を含む１フレームデー
タすべてを記憶した後にディスクに記憶するためのデー
タ読みだし用のアドレスをカウンタ７８により出力して
マルチプレクサ８０で切換を行うことで本発明のインタ
ーリーブを実現するメモリのアドレスコントロール回路
を構成するものである。 【００２４】 【発明の効果】本発明によれば、少なくとも２種類以上
の異なる距離ｄ1〜ｄｎ（遅延量）を備え、Ｃ2符号を構
成する系列のそれぞれ隣接するデータ間に上記異なる遅
延量を組み合わせて与え、符号が完結する総遅延量が所
定のメモリ容量（あるいはブロック数）に最も近付ける
ことができるので、一定のメモリ領域内で一定遅延量を
与えた場合に対して効率の良い分散ができ、隣接するデ
ータ間の遅延が大きくできるためバーストエラーに対す
る訂正能力が向上する。 【００２５】また特許請求の範囲第２項の効果はたとえ
ばＣ2符号がフレームで完結し、１フレームが１２８ブ
ロックで構成され、Ｃ2符号が３６サンプルから生成さ
れる場合において、第１の距離ｄ1を３ブロックとし、
これと異なる第２の距離ｄ2を４ブロックとして隣接す
るデータ間でそれぞれ交互に与えて記録するため、一定
遅延量を与えた場合に換算して隣接するデータ間の遅延
が（３＋４）／２＝３．５ブロックとなり、一定遅延ｄ
＝３ブロックとした場合に対してバーストエラーに対す
る訂正能力が０．５ブロック長向上する。またＣ2符号
が完結する総遅延量は３．５×３６＝１２６ブロックと
なり、データ格納のために既存する１２８ブロック相当
のメモリ容量を最大限有効に活用できて整合性が良い。 【００２６】さらに、Ｃ1符号にブロックのアドレス情
報を含めているので、ブロックアドレスが誤って検出さ
れても、その誤りをＣ1符号による誤り検出訂正時に検
出することができ、ブロックのアドレスの誤検出を防止
できる。
生する装置に係り、特に誤り検出訂正符号を分散させる
構成で生成および記録するインターリーブ回路に用いて
好適なディジタル信号の記録伝送方法に関する。 【０００２】 【従来の技術】従来のディジタル信号記録再生装置は、
特開昭５８−１８７０３９号公報記載のように、入力さ
れる各データ間にブロック単位の遅延によるインターリ
ーブを施して記録再生する方法がとられている。これは
ディジタルオーディオテープレコーダのような装置では
高密度記録を行うため、その結果バースト性のエラーが
増大するがこれをランダムエラーに変換し、誤り検出訂
正符号の効果を高めるとともに誤り訂正不能となった場
合に対しても、その前後のデータが同時に誤りとならな
いようにして、この正しい両データの平均値データで近
似補間することを目的としている。このようにオーディ
オ信号やビデオ信号の場合は誤りデータを平均値補間し
たとしても、Ｄ／Ａ変換されて出力する信号では聴覚上
あるいは視覚上それほど支障はない。ところがフロッピ
ーディスクのようにデータレコーダとして使用されるよ
うなディジタル信号の記録再生装置では、データ１ビッ
トの誤りがあっても致命的な欠陥となるため、誤り検出
もれや誤訂正は存在してはならず、もちろん平均値補間
などのデータを変換してしまうような方法は使用できな
い。そこでテープレコーダなどでは絶対的に誤り発生回
数を低減するため記録密度を低くしてエラーレートを低
減させる方法が一般的である。 【０００３】この様な従来技術の一例として特開昭５９
−８４３０５号公報に記載されるような静止画情報を専
用のフロッピーディスクに記録する電子カメラ（スチル
カメラまたはビデオフロッピー）システムを用いて画像
の代わりにディジタルデータを記録する場合において述
べる。 【０００４】図２は電子カメラのデータ記録のための記
録フォーマットである。図中（ａ）はフレーム構成を示
し、１フレームは１２８ブロックから構成されるととも
に、２１はヘッド接触開始位置に相当し、マージンとし
てバースト信号等が記録される。またＩＤ部は入力され
る信号以外の制御信号を付加する領域である。（ｂ）は
１ブロックの構成を示しており、Ｓｙｎｃは同期信号、
ＢＡはブロックアドレスおよびサブコード、ＣＲＣはＢ
Ａ部の誤り検出を行うパリティ符号である。ＰＣＭｄａ
ｔａ領域は入力されるデータを３２サンプル（１サンプ
ルは８ビットで全２５６ビット）に分散し、Ｃ1，Ｃ2は
ＰＣＭｄａｔａの誤り検出および訂正を行うための第１
および第２の符号を記録する領域で、たとえばリードソ
ロモン符号等が生成されて記録される。２２はビデオフ
ロッピーディスクとよばれる磁気シートであり、図中２
３〜２６に示すような４セクタに分割して記録する方法
がとられる。 【０００５】図３は従来のインターリーブによるメモリ
マップである。図中ＢＬＯＣＫは図２に示した１ブロッ
ク構成と対応しており、Ｓはサブコード等、所定の冗長
符号を記録する領域、Ｄは入力されるＰＣＭデータの記
録領域、Ｃ1，Ｃ2は第１および第２の誤り検出訂正符号
による冗長パリティ符号を記録する領域である。従来の
インターリーブでは、入力される時系列順の各データに
それぞれ同一の遅延を与えて同図矢印Ｂに示した位置に
各々記憶する。また矢印Ｂに位置するデータから第２の
符号Ｃ2を生成して上記同一の遅延による矢印Ｑの位置
に記憶する。さらに第１の符号Ｃ1は矢印Ａに位置する
ＰＣＭデータおよび符号Ｃ2から生成し、矢印Ｐで示し
た様に矢印Ａと同一ブロック上に記憶する。ここで各ブ
ロックの同期信号から符号Ｃ1までを矢印Ａ，Ｐの順で
かつブロック番号の順に従って読みだし記録する。した
がって入力される時系列データおよび符号Ｃ2は矢印
Ｂ，Ｑで示したようなブロックごとに遅延されたインタ
ーリーブがかかることになり、またＣ1は１ブロックで
完結して生成、記録されることになる。 【０００６】上記従来の技術によるインターリーブを施
した記録方法では、２点の課題があげられる。第１は重
ね書きによるアフターレコーディングを行った際の消え
残りによる誤りの誤検出、誤訂正が発生すること。第２
は予め決められたメモリ領域内で一定遅延のインターリ
ーブによる訂正符号の生成を行うことによるメモリ容量
との不整合あるいは訂正能力の劣化である。以下この課
題について詳細に説明する。 【０００７】図４は上記第１の課題を説明する図で、図
中ａ，ｂは各フレーム信号中のブロックおよびそのブロ
ック番号である。ここで（ａ）は正常な状態で信号が記
録される位置関係を示しており、磁気シートの回転に応
じて生じるＴＡＣ1パルスで挾まれた位置Ｔに記録され
る。また（ａ）の様に記録されている上から重ね書きに
よってアフターレコーディングを行った場合に、しかも
ＴＡＣ2パルスが同図（ｂ）のように本来記録される位
置Ｔからずれた場合を考える。この時アフターレコーデ
ィング後の信号は同図（ｃ）のようになり、Ｅで示した
部分はアフターレコーディング信号（ｂ）の終了部にあ
たるため、古いブロックデータａ125，ａ126が誤りにな
ったとする。この時ａ127，ａ128は古いデータではある
がブロック完結形で生成、記録されたＣ1符号によるチ
ェックを行った場合、誤りとはならない。また再生時に
おいては同図（ｃ）のパルスＲＰのように、本来記録さ
れる領域Ｔより前後ともマージンをとったＲの領域でデ
ータ検出が行われるため、（ｂ）のようにアフターレコ
ーディングが行われると、データはＴ領域にあるｂ3，
ｂ4，…，ｂ128，ａ125，ａ126，ａ127，ａ128の１２８
個が新しく記録されたデータとして取り扱われることに
なる。この結果、ａ125，ａ126が誤りとなっている場
合、誤りと判断されていないｂ3〜ｂ128およびａ127，
ａ128の各データにより誤りデータａ125，ａ126の誤り
訂正が行われることになり誤訂正が発生してしまうこと
になる。したがって、従来の装置では記録が終了した際
に同図（ｄ）の斜線部に示したようなアフターレコーデ
ィングマージンとして一定の期間無信号を記録するため
の回路および装置が必要であった。 【０００８】次に第２の課題を説明する。ディジタル記
録装置においては前述したようなブロック単位で完結す
る誤り訂正符号Ｃ1が付加されるが、さらに効果的な訂
正能力を得るために、これらにクロスした斜交の系列で
第２の誤り訂正符号Ｃ2が付加されることが多い。この
場合隣接するデータ間の遅延をより大きくすることでバ
ースト性のエラーに対する訂正能力を向上させる効果が
得られる。しかしながら遅延を大きくすればするほど必
要となるメモリ容量も大きくなる。ここで一定ブロック
数から構成されるフレーム内でＣ2符号を完結させる場
合等においてはメモリの容量が一定に決められるため、
この領域内でより大きな遅延を与えてやれば最大の効果
が発揮できることになる。ところが従来のように一定の
遅延で隣接するデータの距離ｄを大きくする時、たとえ
ば１フレームが１２８ブロックで構成され、Ｃ2符号が
３６サンプルから生成される場合は、１２８／３６以下
の最大の整数は３となり、隣接するデータの距離ｄは３
ブロックとなる。しかしながらｄを３で一定にすると３
６×３＝１０８ブロックとなって最大１２８ブロックの
分散に対して効率良く分散したことにはならず、それだ
けバーストエラーに対する訂正能力が薄れることになっ
てしまう。 【０００９】 【発明が解決しようとする課題】本発明の目的は、上記
課題を解決し、バーストエラーに対する訂正能力が向上
するディジタル信号の記録伝送方法を提供することにあ
る。 【００１０】 【課題を解決するための手段】上記目的は、ディジタル
データ群に第１の冗長符号を付加して第１の誤り検出訂
正符号を構成し、所定数個の前記ディジタルデータまた
は第１の冗長符号に第２の冗長を付加して第２の誤り検
出訂正符号を構成し、所定数個の前記ディジタルデータ
または第１の冗長符号と第２の冗長符号とでブロックを
構成し、ブロックを複数個単位で１フレームを構成して
記録するディジタル信号記録伝送方法において、ブロッ
クには、少なくともブロックの順序を識別するアドレス
情報を付加し、第１の誤り検出訂正符号は、それぞれ異
なるブロックに記録されるディジタルデータ群と、ディ
ジタルデータ群から生成される複数個の第１の冗長符号
により構成し、第２の誤り検出訂正符号は、アドレス情
報と所定数個のディジタルデータまたは第１の冗長符号
と第２の冗長により構成し、第１の誤り検出訂正符号を
構成するディジタルデータ群および複数個の第１の冗長
符号が分散して記録される隣接データの任意のブロック
間の距離を、少なくとも１箇所以上は異なるように配置
して、例えば第１の距離をｄ1、第２の距離をｄ2として
記録することにより達成される。 【００１１】 【作用】これにより、第１の誤り検出訂正符号の隣接す
るデータ間の遅延が、一定遅延量を与えた場合に換算し
て（ｄ1＋ｄ2）／２となり、ｄ1とｄ2の値を最適に設定
すれば、一定遅延を与える場合に対して、少ないメモリ
容量で遅延量を大きくでき、バーストエラーに対する訂
正能力が向上する。 【００１２】さらに、第２の誤り検出訂正符号にブロッ
クのアドレス情報を含めることにより、アドレス情報の
誤り検出能力が向上し、バーストエラーによりブロック
のアドレスを誤って検出してしまうことを防止できる。 【００１３】 【実施例】以下本発明の一実施例を図１により説明す
る。 【００１４】図１（ａ）は誤り検出訂正符号生成あるい
はインターリーブのためのメモリーマップで、（ｂ）は
その一部の拡大図であり、図２（ｂ）のブロック構成と
対応して示している。ここで入力された時系列のディジ
タルデータは矢印Ａ’で示した順でメモリーマップ上黒
丸Ｗ1〜Ｗ32で示した位置に順次記憶されてゆくものと
すると、同図中白丸Ｄ1〜Ｄ3で示した位置のデータ３２
個から矢印Ｂ’の順でＣ2符号ｑ0〜ｑ3が生成され、図
示した位置に記憶される。ここでＣ2符号が生成される
データＤ1〜Ｄ32の記憶位置、および生成されたＣ2符号
ｑ0〜ｑ3の記憶位置は隣り合うデータ間の遅延ブロック
距離ｄが交互にｄ＝３，ｄ＝４となるような非線形の形
となっている。またＣ1符号Ｐ0〜Ｐ3を生成するデータ
は図中黒丸Ｗ0〜Ｗ32およびＣ2符号Ｑ0〜Ｑ3の３７個
で、矢印Ａ’の順により生成されるとともに（ｂ）に示
したＰ0〜Ｐ3の位置すなわちｄ’＝１の関係となるよう
な遅延のかかった位置に記憶される。このように記憶さ
れたデータを磁気シートに記録するために読みだす順番
を図中矢印Ａ’の順とする。つまり図１（ｂ）において
第ｎ番目のブロックに示したように、Ｓｙｎｃ，Ｗ0，
Ｓ，Ｐ，Ｗ1〜Ｗ32，Ｑ0〜Ｑ3，Ｐ0，Ｐ1’，Ｐ2’，Ｐ
3’の順とする。この結果はすなわち入力された時系列
なデータはインターリーブをかけることなく、入力した
順で読みだし記録する。また、Ｃ2符号についてはｄ＝
３，ｄ＝４の非線形インターリーブを施し、４シンボル
のＣ1符号Ｐ0〜Ｐ3についてはＣ2符号生成のための遅延
ブロック距離ｄの最小値であるｄ＝３以下となるように
それぞれ隣り合うブロック間距離ｄ’＝１となるスクラ
ンブルをかけた状態で記録するもので、４ブロックでＣ
1符号が完結するようになっている。 【００１５】このような方法で記録する場合は、アフタ
ーレコーディングマージンを設けることなく前述した問
題点が解決できる。次にその様子を図５により説明す
る。 【００１６】図５において図４と同一符号は同一の意味
を持った同一内容を表すものである。ここでＴＡＣ2パ
ルスがずれた状態でアフターレコーディングを行い、消
え残りブロックａ125〜ａ126が生じた際、（ただしａ
125，ａ126は誤りブロックとする）ＴＡＣ2パルスがず
れた分を検出してＴ’の領域でＣ1符号チェックを行っ
た場合、たとえばｂ126ブロック中のデータＷ0〜Ｗ32，
Ｑ0〜Ｑ3，および同図（ｄ）のＰ4，Ｐ5，Ｐ6，Ｐ7のデ
ータによるＣ1チェックではすべてのデータに誤りがな
ければ正しいデータとして判断される。しかしＴＡＣ2
パルスのずれ分を検出補正する回路および装置を設けて
いない場合、ＴＡＣ2がずれていないものとしてＣ1チェ
ックを行うため、Ｔ”の領域のデータを用いてＣ1によ
る誤り検出を行うことになる。たとえばａ127ブロック
中のデータＷ0〜Ｗ32とＱ0〜Ｑ3およびＰ8’，Ｐ9’，
Ｐ10”，Ｐ11”によるチェックではＷ0〜Ｗ32とＱ0〜Ｑ
3およびＰ8’，Ｐ9’は消え残りの古いデータであり、
Ｐ10”，Ｐ11’はアフターレコーディングによって重ね
書きされた新しいデータであるため、当然Ｃ1チェック
では誤りが検出されることになる。同様にａ128ブロッ
クについても誤りと判断される。すなわちＥ2領域では
全ての誤りデータと判断されることにより誤りの誤検
出、および誤訂正は起こりえないだけでなく、連続的に
誤りブロックとなるＥ2領域を検出し、Ｔ領域からのず
れ分を正しく補正したＴ領域のデータを用いてチェック
することが可能である。 【００１７】図６は本発明による他の一実施例である図
６において図１と同一符号は同一意味を持った同一内容
を表すものである。ここでＣ2符号ｑ0〜ｑ3は遅延ブロ
ック距離ｄ＝８としたインターリーブとし、Ｃ2生成の
ためのＤ1〜Ｄ16のデータおよびＤ17〜Ｄ32についても
ｄ＝３とする非線形な生成順位である。また、隣り合う
Ｃ2符号ｑ0，ｑ1，ｑ2，ｑ3の遅延ブロック間距離はｄ
＝８としたことにより、４シンボルの隣りあうＣ1符号
ｐ0，ｐ1，ｐ2，ｐ3の各遅延ブロック間距離はｄ’＝２
とできるものである。この実施例においてはＣ1符号が
７ブロックで完結するため、アフターレコーディングマ
ージンを６ブロック長とった回路構成の装置と同等の効
果を有することになる。 【００１８】図７は本発明による他の一実施例であり、
図１と同一符号は同一意味を持った同一内容を表すもの
である。ここで入力される時系列のディジタルデータは
矢印Ａ’で示した順でメモリーマップ上黒丸Ｗ1〜Ｗ32
で示した位置に順次記憶されてゆくものとすると、同図
中黒丸Ｗ1〜Ｗ32で示した位置のデータおよび仮定され
たＣ2符号データＱ0〜Ｑ3の３７個から矢印Ａ’の順に
よりＣ1符号Ｐ0〜Ｐ3が生成され、黒丸で図示した位置
に記憶される。またＣ2符号は図中白丸で図示した位置
の矢印Ｂ’の順、すなわちＤ1〜Ｄ16，ｄ17〜Ｄ32およ
びＣ1符号Ｐ0〜Ｐ3の３７個から新しくＣ2符号を生成
し、図中白丸ｑ0〜ｑ3の位置に記憶する。ここでＣ2符
号を生成するためのデータＤ1〜Ｄ16およびＤ17〜Ｄ32
は隣り合うデータ間の遅延ブロック距離はｄ＝３で、ま
たＰ0〜Ｐ3はｄ＝４とするとともに生成されたｑ0〜ｑ3
のデータもｄ＝４とするものである。さらにこのように
記憶されたデータにおいてＣ2符号Ｑ0〜Ｑ3およびＣ1符
号Ｐ0〜Ｐ3については、同図（ｂ）のｑ0〜ｑ3およびｐ
0〜ｐ3のように遅延ブロック間距離ｄ’＝１でスクラン
ブルをかけて記憶し、磁気シートに記録するために読み
だす順番はたとえば同図（ｂ）の第ｎ番目のブロックに
ついて示すと、Ｓｙｎｃ，Ｓ，Ｐ，Ｗ1〜Ｗ32，Ｑ0，Ｑ
1，Ｑ2，Ｑ3，Ｐ0，Ｐ1，Ｐ2，Ｐ3の順とする。この結
果入力されるＰＣＭデータについてはインターリーブを
かけることなく時系列で出力され、Ｃ1およびＣ2符号に
ついては非線形インターリーブがかかることになる。 【００１９】次に本発明を実現するディジタル信号記録
再生装置のディジタル信号処理回路の一実施例を図８お
よび図９を用いて説明する。図８は記録系を構成する回
路のブロック図で、１はＡ／Ｄ変換器、２はサブコード
の入力インターフェース、３はブロックアドレスおよび
ＩＤコード生成回路、４はパリティ生成回路、５はメモ
リ、６はメモリのアドレスコントロール回路、７はＣ2
符号生成回路、８はＣ1符号生成回路、９はタイミング
クロック生成回路、１０は変調回路である。ここでアナ
ログ信号が入力端子Ａから、またサブ信号が入力端子Ｂ
から入力されると、アナログ信号はＡ／Ｄ変換器１によ
りディジタル信号に変換するとともに１ブロックを構成
するデータがそろうごとにブロックアドレスおよびＩＤ
コードをブロックアドレス、ＩＤコード生成回路３によ
り生成する。さらに生成されたブロックアドレスおよび
ＩＤコードからパリティたとえばＣＲＣ符号等をパリテ
ィ生成回路４により生成する。またＡ／Ｄ変換器の出力
であるディジタル信号は時系列にメモリ５に記憶し、こ
のメモリ内のデータを読みだしてＣ2符号およびＣ1符号
をＣ2符号生成回路７およびＣ1符号生成回路８により生
成し、メモリ５に記憶させる。このときＣ2符号および
Ｃ1符号生成のためのデータ読みだし順序あるいは、生
成した符号をメモリ５に記憶するときのアドレスは、た
とえば図１、図６、図７の例で示したような順序となる
ようにアドレスコントロール回路６を制御してメモリ５
からデータを読みだし、変調回路１０により同期信号を
付加するとともにディジタル変調を施して出力端子Ｏか
ら出力し、たとえば磁気フロッピーディスク等の記録媒
体に記録する。なお、タイミングクロック生成回路９は
各回路で必要とするタイミングクロックを発生する回路
である。 【００２０】図９は同装置の再生系を構成する回路のブ
ロック図で、１１はデータストローブ回路、１２は同期
信号検出保護回路、１３は復調回路、１４はパリティチ
ェック回路、１５はメモリ、１６はメモリのアドレスコ
ントロール回路、１７はＣ1符号復調回路、１８はＣ2符
号復号回路、１９はタイミングクロック発生回路、２０
はＤ／Ａ変換器である。同図において記録媒体に記録さ
れた信号を再生した信号を入力端子ＩＮへ入力し、デー
タストローブ回路１１により各信号の“１”あるいは
“０”の判別を行うとともにその間隔を判別してもとの
矩形波の記録変調波系に整形する。この矩形波パターン
から同期信号検出保護回路１２により同期信号パターン
を検出し、フレーム同期をかけてデータストローブ回路
１１の出力を復調回路１３によりディジタル復調を行っ
てもとのディジタル信号を得る。次にパリティーチェッ
ク回路１４によりブロックアドレスおよびＩＤコードの
符号誤りを検出するとともに復調されたディジタルデー
タはジッタ成分等を吸収して、メモリ１５に記憶させ
る。さらに、このメモリ１５に記憶したデータを読みだ
してＣ1符号の復号をＣ1復号回路１７により行い、誤り
検出をするとともにＣ2復号回路１８でＣ2符号の復号を
おこなって、誤り検出および訂正をおこなってメモリ１
５に記憶されていた誤りデータを訂正し置換するととも
に、Ｄ／Ａ変換器２０によってもとのアナログ信号に変
換して出力端子ＯＵＴから出力する。なおタイミングク
ロック生成回路は各回路で必要とするタイミングあるい
はクロックを生成し、供給するものである。 【００２１】以下に図８で示した、本発明によるインタ
ーリーブを実現するメモリのアドレスコントロール回路
の動作および回路の一実施例を図１０、図１１に従い説
明する。図１０は本発明の一実施例を示した図１の方法
に対応したメモリマップであり、図１１はこのメモリア
ドレスを生成するアドレスコントロール回路である。図
１０の枠内の数字は各データを記憶するためのアドレス
を示しており、本実施例はいったんメモリに記憶させた
ＰＣＭデータ、ＩＤ、サブコード、Ｃ1、Ｃ2をフロッピ
ーディスクへの記録のためにメモリからデータを読みだ
す際のアドレスを０から１ビットずつカウントアップに
より生成できるように設計した例である。ここで入力さ
れるＰＣＭデータは１フレーム（３２バイト×１２８ブ
ロック）単位となる様制御されており、記憶するアドレ
スは図１０でアドレスが３，４，５，…，３，４，４
６，４７，…，７７，８９，…，１２０，…，５４９５
のように、ＰＣＭｄａｔａ領域を順次埋めてゆくように
図１１のＰＣＭデータ書き込みアドレス生成用ＲＯＭ６
７，６８で上記アドレスを生成する。ここでＡＤＲ．Ｒ
ＯＭ２は３，４，５，…，３４の３２個アドレスデータ
を出力し、ＯＦＦＳＥＴ．ＲＯＭ２はブロックが変わる
ごとにそのオフセット量として０，４３，８６，１２
９，…なるデータを出力して加算器７５で加算すること
によりＰＣＭｄａｔａ領域に示したアドレスを生成する
ものである。なおＲＯＭのアドレスを指定しているカウ
ンタ６４、６２は３２分周および１２８分周カウンタで
データ数とブロック番号をそれぞれカウントするカウン
タである。ＰＣＭｄａｔａ領域に１フレーム分のデータ
がすべて記憶された後、ＩＤを生成し、アドレスの０，
１，２，４３，４４，４５，８６，…，５４６１，５４
６２，５４６３に順次記憶する。この動作を図１１の３
分周カウンタ６３によりＩＤ，ｐａｒｉｔｙ書き込みア
ドレス生成用ＲＯＭ６８から０，１，２，４３，４，４
５，…を読みだし、ブロック数カウンタＣＮＴ128によ
りＩＤ，ｐａｒｉｔｙ書き込みアドレス生成用オフセッ
トＲＯＭ６７から０，４３，８６，１２９，…を読みだ
して加算することにより実現する。 【００２２】次にＣ2符号生成のために図１矢印Ｂ’で
示した順すなわち図１０でアドレス３，１３４，３０
７，…の順で３２個のメモリアドレスをＣ2生成用デー
タ読みだしアドレスおよびＣ2データ書き込みアドレス
生成用ＲＯＭ７２およびＣ2生成用データ読みだしアド
レスおよびＣ2データ書き込みアドレス生成用オフセッ
トＲＯＭ７１により各アドレスを生成してデータを読み
だし、４個のＣ2符号Ｑ0，Ｑ1，Ｑ2を生成した後さらに
ＲＯＭ７１，７２により図１で示した所定のアドレスを
生成して記憶する。最後に上記手順で記憶したブロック
アドレス、ＰＣＭデータ、Ｃ2符号を用いてＣ1符号を生
成する。すなわち、４１分周カウンタ６６とブロック数
カウンタ６２で、Ｃ1生成用データ読みだしアドレスお
よびＣ1データ書き込みアドレス生成用ＲＯＭ７３，７
４を駆動し、両ＲＯＭを加算器７５で加算することによ
り所定のアドレス０，３，４，５，…，３７，３８を生
成して各データを読みだし、４個のＣ1符号Ｐ0，Ｐ1，
Ｐ2，Ｐ3を生成してさらにＲＯＭ７３，７４および加算
器６２によりアドレス３９，４０，４１，４２を生成
し、この位置に記憶する。以上で冗長符号を含む１フレ
ームデータ全てが埋め尽くされたことになり、この時５
５０４分周カウンタ６１により０，１，２，…，５５０
４までのカウント値をそのままアドレスとしてメモリか
らデータを読みだし、フロッピーディスクに記録すれば
図１で示した本発明のインターリーブが実現できる。 【００２３】なお図１１でＭＰＸは上記各動作を行うタ
イミングで指定したアドレスが出力される様にＳｅｌｅ
ｃｔ信号で切り替える５入力１出力のマルチプレクサで
あり、このＳｅｌｅｃｔ信号および各動作を行うために
必要なクロックＳＣＫ0〜ＳＣＫ4は図８で示したタイミ
ングクロック生成回路９により生成するものである。ま
た図１１で実現するアドレス生成回路はたとえば大容量
ＲＯＭ１個で実現することもできる。図１２はその回路
図で７７はカウンタ、７９は大容量ＲＯＭまたはＰＬＡ
等のデコーダ機能を有する回路、５はメモリである。こ
こでＲＯＭ７９は図１０、図１１で説明した動作および
アドレスデータを順次出力する様に設計されており、カ
ウンタ７７によりまずＰＣＭデータの記憶のためのアド
レス（１３ｂｉｔ×３２ｗｏｒｄ×１２８Ｂｌｏｃｋ＝
５３．２４８ｋｂｉｔ）、次にＩＤ記憶のためのアドレ
ス（１３ｂｉｔ×３ｗｏｒｄ×１２８Ｂ１ｏｃｋ＝４．
９９２ｋｂｉｔ）、Ｃ2生成のための各読みだしおよび
生成したＣ2符号の記憶用のアドレス（１３ｂｉｔ×
（３２＋４）ｗｏｒｄ×１２８Ｂｌｏｃｋ＝６６．５６
ｋｂｉｔ）、Ｃ1生成のための各データ読みだしおよび
生成したＣ1符号の記憶ようのアドレス（１３ｂｉｔ×
（３７＋４）ｗｏｒｄ×１２８Ｂｌｏｏｋ＝６８．２２
４ｋｂｉｔ）を出力するため、以上２４．１２８ｋバイ
ト以下の容量であればよい。このＲＯＭ７９により所定
のアドレスを生成してＰＣＭデータ、ＩＤ，Ｃ2，Ｃ1符
号をメモリに記憶させ、冗長符号を含む１フレームデー
タすべてを記憶した後にディスクに記憶するためのデー
タ読みだし用のアドレスをカウンタ７８により出力して
マルチプレクサ８０で切換を行うことで本発明のインタ
ーリーブを実現するメモリのアドレスコントロール回路
を構成するものである。 【００２４】 【発明の効果】本発明によれば、少なくとも２種類以上
の異なる距離ｄ1〜ｄｎ（遅延量）を備え、Ｃ2符号を構
成する系列のそれぞれ隣接するデータ間に上記異なる遅
延量を組み合わせて与え、符号が完結する総遅延量が所
定のメモリ容量（あるいはブロック数）に最も近付ける
ことができるので、一定のメモリ領域内で一定遅延量を
与えた場合に対して効率の良い分散ができ、隣接するデ
ータ間の遅延が大きくできるためバーストエラーに対す
る訂正能力が向上する。 【００２５】また特許請求の範囲第２項の効果はたとえ
ばＣ2符号がフレームで完結し、１フレームが１２８ブ
ロックで構成され、Ｃ2符号が３６サンプルから生成さ
れる場合において、第１の距離ｄ1を３ブロックとし、
これと異なる第２の距離ｄ2を４ブロックとして隣接す
るデータ間でそれぞれ交互に与えて記録するため、一定
遅延量を与えた場合に換算して隣接するデータ間の遅延
が（３＋４）／２＝３．５ブロックとなり、一定遅延ｄ
＝３ブロックとした場合に対してバーストエラーに対す
る訂正能力が０．５ブロック長向上する。またＣ2符号
が完結する総遅延量は３．５×３６＝１２６ブロックと
なり、データ格納のために既存する１２８ブロック相当
のメモリ容量を最大限有効に活用できて整合性が良い。 【００２６】さらに、Ｃ1符号にブロックのアドレス情
報を含めているので、ブロックアドレスが誤って検出さ
れても、その誤りをＣ1符号による誤り検出訂正時に検
出することができ、ブロックのアドレスの誤検出を防止
できる。
【図面の簡単な説明】
【図１】本発明による記録方法の一実施例を示す各デー
タのメモリマップ図。 【図２】電子カメラのデータ記録方法を示す磁気シート
フォーマット図。 【図３】従来の記録方法である各データのインターリー
ブを示すメモリマップ図。 【図４】従来の記録方法で生じる問題点を示す概念図。 【図５】本発明による効果を示す概念図。 【図６】本発明による記録方法の他の一実施例を示すデ
ータのメモリマップ図。 【図７】本発明による記録方法の他の一実施例を示すデ
ータのメモリマップ図。 【図８】本発明による記録方法を実現する記録再生装置
の記録系回路のブロック図。 【図９】本発明による記録方法を実現する記録再生装置
の再生系回路のブロック図。 【図１０】本発明による記録方法の他の一実施例を示す
データのメモリマップ図。 【図１１】本発明による記録方法を実現するメモリのア
ドレスコントロール回路の一実施例を示すブロック図。 【図１２】本発明による記録方法を実現するメモリのア
ドレスコントロール回路の他の一実施例を示すブロック
図。 【符号の説明】 Ｗ0〜Ｗ32…Ｃ1符号生成用ＰＣＭデータ、 Ｐ0〜Ｐ3…Ｃ1冗長符号、 Ａ’…Ｃ1符号生成順序、 Ｄ1〜Ｄ32…Ｃ2符号生成用ＰＣＭデータ、 ｑ0〜ｑ3…Ｃ2冗長符号、 Ｂ’…Ｃ2符号生成順序、 ｄ…インターリーブによるブロック間遅延距離、 １…Ａ／Ｄ変換器、 ２…サブコードの入力インターフェース回路、 ３…ブロックアドレスおよびＩＤコード生成回路、 ４…パリティ生成回路、 ５…メモリ、 ６…メモリのアドレスコントロール回路、 ７…Ｃ2符号生成回路、 ８…Ｃ1符号生成回路、 ９…タイミングクロック生成回路、 １０…変調回路、 １１…データストローブ回路、 １２…同期信号検出保護回路、 １３…復調回路、 １４…パリティチェック回路、 １５…メモリ、 １６…メモリのアドレスコントロール回路、 １７…Ｃ1符号復号回路、 １８…Ｃ2符号復号回路、 １９…タイミングクロック生成回路、 ２０…Ｄ／Ａ変換器。
タのメモリマップ図。 【図２】電子カメラのデータ記録方法を示す磁気シート
フォーマット図。 【図３】従来の記録方法である各データのインターリー
ブを示すメモリマップ図。 【図４】従来の記録方法で生じる問題点を示す概念図。 【図５】本発明による効果を示す概念図。 【図６】本発明による記録方法の他の一実施例を示すデ
ータのメモリマップ図。 【図７】本発明による記録方法の他の一実施例を示すデ
ータのメモリマップ図。 【図８】本発明による記録方法を実現する記録再生装置
の記録系回路のブロック図。 【図９】本発明による記録方法を実現する記録再生装置
の再生系回路のブロック図。 【図１０】本発明による記録方法の他の一実施例を示す
データのメモリマップ図。 【図１１】本発明による記録方法を実現するメモリのア
ドレスコントロール回路の一実施例を示すブロック図。 【図１２】本発明による記録方法を実現するメモリのア
ドレスコントロール回路の他の一実施例を示すブロック
図。 【符号の説明】 Ｗ0〜Ｗ32…Ｃ1符号生成用ＰＣＭデータ、 Ｐ0〜Ｐ3…Ｃ1冗長符号、 Ａ’…Ｃ1符号生成順序、 Ｄ1〜Ｄ32…Ｃ2符号生成用ＰＣＭデータ、 ｑ0〜ｑ3…Ｃ2冗長符号、 Ｂ’…Ｃ2符号生成順序、 ｄ…インターリーブによるブロック間遅延距離、 １…Ａ／Ｄ変換器、 ２…サブコードの入力インターフェース回路、 ３…ブロックアドレスおよびＩＤコード生成回路、 ４…パリティ生成回路、 ５…メモリ、 ６…メモリのアドレスコントロール回路、 ７…Ｃ2符号生成回路、 ８…Ｃ1符号生成回路、 ９…タイミングクロック生成回路、 １０…変調回路、 １１…データストローブ回路、 １２…同期信号検出保護回路、 １３…復調回路、 １４…パリティチェック回路、 １５…メモリ、 １６…メモリのアドレスコントロール回路、 １７…Ｃ1符号復号回路、 １８…Ｃ2符号復号回路、 １９…タイミングクロック生成回路、 ２０…Ｄ／Ａ変換器。
フロントページの続き
(51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｇ１１Ｂ 20/18 ５７６ Ｆ 9074−5Ｄ
20/12 １０２ 9295−5Ｄ
Claims (1)
- 【特許請求の範囲】 １．ディジタルデータ群に第１の冗長符号を付加して第
１の誤り検出訂正符号を構成し、所定数個の前記ディジ
タルデータまたは第１の冗長符号に第２の冗長を付加し
て第２の誤り検出訂正符号を構成し、前記所定数個の前
記ディジタルデータまたは第１の冗長符号と前記第２の
冗長符号とでブロックを構成し、前記ブロックを複数個
単位で１フレームを構成して記録するディジタル信号記
録伝送方法において、 前記ブロックには、少なくともブロックの順序を識別す
るアドレス情報を付加し、 前記第１の誤り検出訂正符号は、それぞれ異なるブロッ
クに記録されるディジタルデータ群と、前記ディジタル
データ群から生成される複数個の第１の冗長符号により
構成し、 前記第２の誤り検出訂正符号は、前記アドレス情報と所
定数個の前記ディジタルデータまたは第１の冗長符号と
第２の冗長により構成し、 前記第１の誤り検出訂正符号を構成する前記ディジタル
データ群および複数個の第１の冗長符号が分散して記録
される隣接データの任意のブロック間の距離を、少なく
とも１箇所以上は異なるように配置して記録することを
特徴とするディジタル信号記録伝送方法。 ２．前記第１の誤り検出符号を構成するディジタルデー
タ群および複数個の第１の冗長符号が分散して記録され
る第１の距離を３ブロックとし、第２の距離を４ブロッ
クとして、前記第１および第２の距離で交互に配置して
記録することを特徴とする特許請求の範囲第１項記載の
ディジタル信号記録伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009523A JP2687912B2 (ja) | 1995-01-25 | 1995-01-25 | ディジタル信号記録伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009523A JP2687912B2 (ja) | 1995-01-25 | 1995-01-25 | ディジタル信号記録伝送方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60021651A Division JPH061605B2 (ja) | 1985-02-08 | 1985-02-08 | デイジタル信号記録伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201140A true JPH07201140A (ja) | 1995-08-04 |
| JP2687912B2 JP2687912B2 (ja) | 1997-12-08 |
Family
ID=11722635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7009523A Expired - Lifetime JP2687912B2 (ja) | 1995-01-25 | 1995-01-25 | ディジタル信号記録伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687912B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154227A (ja) * | 1984-12-26 | 1986-07-12 | Mitsubishi Electric Corp | ２段符号化方法 |
-
1995
- 1995-01-25 JP JP7009523A patent/JP2687912B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154227A (ja) * | 1984-12-26 | 1986-07-12 | Mitsubishi Electric Corp | ２段符号化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2687912B2 (ja) | 1997-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH061605B2 (ja) | デイジタル信号記録伝送方法 | |
| US4788685A (en) | Apparatus for recording and reproducing data | |
| EP0156440B1 (en) | An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device | |
| KR920008229B1 (ko) | 디지탈정보신호의 기록방법 | |
| KR910007858B1 (ko) | 데이타 전송방법 | |
| EP0232093B1 (en) | Data transmission and recording methods | |
| EP0854483B1 (en) | Digital signal reproduction apparatus | |
| US7590915B2 (en) | Recording and reproducing data to/from a recording medium having a user data area and an information area for storing information about the recording medium | |
| EP0336424B1 (en) | Data signals reproducing apparatus for helical scan recording | |
| EP0323119B1 (en) | Method for transmitting digital data | |
| US4644544A (en) | Apparatus for correcting errors | |
| JPH0634313B2 (ja) | エラ−訂正方法 | |
| USRE33332E (en) | Apparatus for correcting errors | |
| JP2533702B2 (ja) | ディジタル信号記録伝送方法 | |
| KR100250235B1 (ko) | 데이터 기록방법 | |
| JPH07201140A (ja) | ディジタル信号記録伝送方法 | |
| JP4140344B2 (ja) | 復号化装置及びコンピュータプログラム | |
| JP2671331B2 (ja) | 記録再生装置 | |
| JPH0756735B2 (ja) | 誤り訂正符号の復号方法 | |
| JPS63187465A (ja) | デイジタルデ−タ記録装置 | |
| JPS6055746A (ja) | Ｐｃｍ再生装置 | |
| JPH0473334B2 (ja) | ||
| JPH08147888A (ja) | ディジタル信号記録方法及び装置 |